JP3073871B2 - 多層金メッキ電極とその製造方法 - Google Patents
多層金メッキ電極とその製造方法Info
- Publication number
- JP3073871B2 JP3073871B2 JP05332237A JP33223793A JP3073871B2 JP 3073871 B2 JP3073871 B2 JP 3073871B2 JP 05332237 A JP05332237 A JP 05332237A JP 33223793 A JP33223793 A JP 33223793A JP 3073871 B2 JP3073871 B2 JP 3073871B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gold
- plated
- bump
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は、外部端子との電気的接
続を得るために半導体チップ上に設けられる電極に関
し、特に、多層金メッキ電極とその製造方法に関するも
のである。
続を得るために半導体チップ上に設けられる電極に関
し、特に、多層金メッキ電極とその製造方法に関するも
のである。
【0002】
【従来の技術】従来、半導体装置において半導体チップ
を実装する1つの方法として、いわゆるフリップチップ
法がある。フリップチップ法においては、半導体チップ
表面の電極上にバンプが形成され、その半導体チップ表
面が実装基板に向かい合わされて、半導体基板電極と実
装基板電極とがバンプを介して接続される。このような
フリップチップ法は半導体チップを高密度に実装するこ
とが可能であるので、近年、多くの入力端子数を有する
半導体チップや集積度の高いLSIの実装に有効な方法
であると考えられている。
を実装する1つの方法として、いわゆるフリップチップ
法がある。フリップチップ法においては、半導体チップ
表面の電極上にバンプが形成され、その半導体チップ表
面が実装基板に向かい合わされて、半導体基板電極と実
装基板電極とがバンプを介して接続される。このような
フリップチップ法は半導体チップを高密度に実装するこ
とが可能であるので、近年、多くの入力端子数を有する
半導体チップや集積度の高いLSIの実装に有効な方法
であると考えられている。
【0003】図4において、従来の金属バンプを有する
電極が概略的な断面図で示されている。図4(A)のよ
うなバンプはマッシュルーム型バンプと呼ばれ、図4
(B)のようなバンプはストレートウォール型バンプと
呼ばれている。これらの従来の電極は、基板1上に順次
積層された第1の配線層2,第2の配線層3,および金
属バンプ7を含んでいる。
電極が概略的な断面図で示されている。図4(A)のよ
うなバンプはマッシュルーム型バンプと呼ばれ、図4
(B)のようなバンプはストレートウォール型バンプと
呼ばれている。これらの従来の電極は、基板1上に順次
積層された第1の配線層2,第2の配線層3,および金
属バンプ7を含んでいる。
【0004】図4に示された電極構造において、基板1
は半導体基板またはその上に形成された絶縁層であり得
る。通常、第1の配線層2はチタン(Ti)層またはチ
タン・タングステン(Ti−W)合金層で形成され、第
2の配線層3は金(Au)層で形成される。たとえば、
Ti層2とAu層3が、基板1の上面を覆うように、ス
パッタリングや蒸着のようなPVD(物理的蒸着)法に
よって堆積される。これらのTi層2とAu層3は、金
バンプ7をメッキによって形成するときにメッキ電流を
通すための導体として用いられる。金バンプ7がマスク
を用いたメッキ法によって所定の位置に形成された後
に、Ti層2とAu層3がエッチングでパターニングさ
れ、それらの層は半導体デバイスを動作させるための配
線として働く。
は半導体基板またはその上に形成された絶縁層であり得
る。通常、第1の配線層2はチタン(Ti)層またはチ
タン・タングステン(Ti−W)合金層で形成され、第
2の配線層3は金(Au)層で形成される。たとえば、
Ti層2とAu層3が、基板1の上面を覆うように、ス
パッタリングや蒸着のようなPVD(物理的蒸着)法に
よって堆積される。これらのTi層2とAu層3は、金
バンプ7をメッキによって形成するときにメッキ電流を
通すための導体として用いられる。金バンプ7がマスク
を用いたメッキ法によって所定の位置に形成された後
に、Ti層2とAu層3がエッチングでパターニングさ
れ、それらの層は半導体デバイスを動作させるための配
線として働く。
【0005】基板1上にまずTi層2がスパッタリング
などによって形成されるのは、基板1との密着性の優れ
た配線層を得るためである。また、Ti層2上にAu層
3が蒸着などによって形成されるのは、金バンプ7をメ
ッキ形成するときの良好なメッキ性を確保するためと、
Ti層2との良好な密着性を得るためである。Auバン
プ7は、通常15μm〜25μmの高さを得るためにメ
ッキによって形成されるのである。
などによって形成されるのは、基板1との密着性の優れ
た配線層を得るためである。また、Ti層2上にAu層
3が蒸着などによって形成されるのは、金バンプ7をメ
ッキ形成するときの良好なメッキ性を確保するためと、
Ti層2との良好な密着性を得るためである。Auバン
プ7は、通常15μm〜25μmの高さを得るためにメ
ッキによって形成されるのである。
【0006】
【発明が解決しようとする課題】ところで、半導体装置
において集積度が高められるにつれて配線が細くなり、
そのために配線抵抗が増大し、それが半導体装置の特性
の劣化を引き起こす要因となっている。したがって、近
年、メッキ法を用いて比較的厚い配線層を形成すること
によって配線抵抗を低減する方法が採用されている。こ
のような場合、金属バンプは、メッキ法で形成された厚
い配線層上にメッキ法によって形成されることになる。
において集積度が高められるにつれて配線が細くなり、
そのために配線抵抗が増大し、それが半導体装置の特性
の劣化を引き起こす要因となっている。したがって、近
年、メッキ法を用いて比較的厚い配線層を形成すること
によって配線抵抗を低減する方法が採用されている。こ
のような場合、金属バンプは、メッキ法で形成された厚
い配線層上にメッキ法によって形成されることになる。
【0007】しかしながら、上述のように半導体チップ
上に金属メッキバンプ7を含む電極を形成する場合、P
VD法によって形成されていて良好な表面状態を有する
配線層3上に金属バンプ7が電気メッキ法によって形成
されており、表面状態の悪いメッキ配線層上に良好な密
着性を有する金属バンプがメッキ法によって形成された
という報告は見当たらない。
上に金属メッキバンプ7を含む電極を形成する場合、P
VD法によって形成されていて良好な表面状態を有する
配線層3上に金属バンプ7が電気メッキ法によって形成
されており、表面状態の悪いメッキ配線層上に良好な密
着性を有する金属バンプがメッキ法によって形成された
という報告は見当たらない。
【0008】すなわち、実際にメッキによって形成され
た配線層上にメッキバンプを形成する場合、一般にメッ
キ配線の表面状態が悪いために、従来のメッキ法で形成
されたメッキバンプとメッキ配線との間で良好な密着性
を得ることができず、メッキバンプの製造中もしくは製
造後にそのバンプが配線層から剥がれてしまうという課
題があった。
た配線層上にメッキバンプを形成する場合、一般にメッ
キ配線の表面状態が悪いために、従来のメッキ法で形成
されたメッキバンプとメッキ配線との間で良好な密着性
を得ることができず、メッキバンプの製造中もしくは製
造後にそのバンプが配線層から剥がれてしまうという課
題があった。
【0009】このような課題に鑑み、本発明は、金メッ
キ配線層上に良好な密着性を備えて形成された金メッキ
バンプを含む電極とその製造方法を提供することを目的
としている。
キ配線層上に良好な密着性を備えて形成された金メッキ
バンプを含む電極とその製造方法を提供することを目的
としている。
【0010】
【課題を解決するための手段】本発明の1つの態様によ
る多層金メッキ電極は、第1と第2の金メッキ層とそれ
らの間の中間層とを含み、その中間層は相互拡散された
チタンと金とを含んでいることを特徴としている。
る多層金メッキ電極は、第1と第2の金メッキ層とそれ
らの間の中間層とを含み、その中間層は相互拡散された
チタンと金とを含んでいることを特徴としている。
【0011】本発明の第2の態様による多層金メッキ電
極の製造方法は、第1の金メッキ層を形成し、その第1
の金メッキ層上に中間チタン層を形成し、その中間チタ
ン層上に中間金層を形成し、その中間金層上に第2の金
メッキ層を形成し、こうして形成された積層体に熱処理
を施すことによってチタンと金の相互拡散を生じさせる
ことを特徴としている。
極の製造方法は、第1の金メッキ層を形成し、その第1
の金メッキ層上に中間チタン層を形成し、その中間チタ
ン層上に中間金層を形成し、その中間金層上に第2の金
メッキ層を形成し、こうして形成された積層体に熱処理
を施すことによってチタンと金の相互拡散を生じさせる
ことを特徴としている。
【0012】
【作用】本発明の第1の態様による多層金メッキ電極に
おいては、第1と第2の金メッキ層との間の中間層が相
互拡散されたチタンと金とを含んでいるので、第1と第
2の金メッキ層間において強固な接合性を得ることがで
きる。したがって、従来不可能であった金メッキ配線層
上に良好な密着性を備えて形成された金メッキバンプを
含む多層金メッキ電極を提供することができる。
おいては、第1と第2の金メッキ層との間の中間層が相
互拡散されたチタンと金とを含んでいるので、第1と第
2の金メッキ層間において強固な接合性を得ることがで
きる。したがって、従来不可能であった金メッキ配線層
上に良好な密着性を備えて形成された金メッキバンプを
含む多層金メッキ電極を提供することができる。
【0013】本発明のもう1つの態様による多層金メッ
キ電極の製造方法においては、中間チタン層が熱処理さ
れることによって隣接する金層内へ熱拡散するので、金
メッキ配線層と金メッキバンプ層との間の接合性が強固
なものにされることになる。
キ電極の製造方法においては、中間チタン層が熱処理さ
れることによって隣接する金層内へ熱拡散するので、金
メッキ配線層と金メッキバンプ層との間の接合性が強固
なものにされることになる。
【0014】
【実施例】図1を参照して、本発明の一実施例による多
層金メッキ電極が概略的な断面図で示されている。この
ような電極構造において、基板1は、半導体基板または
その上の絶縁層であり得る。基板1上には、Tiからな
る第1の配線層2とAuからなる第2の配線層3がPV
D法によって形成されている。第2の配線層3上には、
比較的厚いAu層からなる第3の配線層4がメッキ法に
よって形成されている。第3配線層4上には、Tiから
なる第1の中間金属層5とAuからなる第2の中間金属
層6がPVD法によって順次積層されている。第2の中
間金属層6上には、金バンプ7がメッキ法によって形成
されている。図1に示されているような多層金メッキ電
極は、図2と図3に示されているような製造工程によっ
て形成することができる。
層金メッキ電極が概略的な断面図で示されている。この
ような電極構造において、基板1は、半導体基板または
その上の絶縁層であり得る。基板1上には、Tiからな
る第1の配線層2とAuからなる第2の配線層3がPV
D法によって形成されている。第2の配線層3上には、
比較的厚いAu層からなる第3の配線層4がメッキ法に
よって形成されている。第3配線層4上には、Tiから
なる第1の中間金属層5とAuからなる第2の中間金属
層6がPVD法によって順次積層されている。第2の中
間金属層6上には、金バンプ7がメッキ法によって形成
されている。図1に示されているような多層金メッキ電
極は、図2と図3に示されているような製造工程によっ
て形成することができる。
【0015】図2(A)において、まず基板1の上面を
覆うように、Ti層2とAu層3が順次PVD法によっ
て堆積される。これらのTi層2と金層3は、金メッキ
配線層4を形成するときにメッキ電流を通すための導体
として用いられる。金メッキ配線4がマスクを用いたメ
ッキ法によって形成された後に、Ti層2とAu層3が
金メッキ配線4下のみに残るようにエッチングによって
パターニングされる。このようにパターニングされた第
1配線層2,第2配線層3および第3配線層4はSiO
2 またはSiNx のような絶縁膜10によって覆われ、
金バンプが形成されるべき領域に開口部10aがあけら
れる。
覆うように、Ti層2とAu層3が順次PVD法によっ
て堆積される。これらのTi層2と金層3は、金メッキ
配線層4を形成するときにメッキ電流を通すための導体
として用いられる。金メッキ配線4がマスクを用いたメ
ッキ法によって形成された後に、Ti層2とAu層3が
金メッキ配線4下のみに残るようにエッチングによって
パターニングされる。このようにパターニングされた第
1配線層2,第2配線層3および第3配線層4はSiO
2 またはSiNx のような絶縁膜10によって覆われ、
金バンプが形成されるべき領域に開口部10aがあけら
れる。
【0016】図2(B)において、開口部10aにおい
て露出された金メッキ配線層4を覆うように、Tiから
なる第1の中間金属層5とAuからなる第2の中間金属
層6がPVD法によって順次積層される。
て露出された金メッキ配線層4を覆うように、Tiから
なる第1の中間金属層5とAuからなる第2の中間金属
層6がPVD法によって順次積層される。
【0017】図3(A)において、第2中間金属層6が
フォトレジスト層11によって覆われ、金バンプが形成
されるべき領域においてレジスト層11内に開口11a
が設けられる。
フォトレジスト層11によって覆われ、金バンプが形成
されるべき領域においてレジスト層11内に開口11a
が設けられる。
【0018】図3(B)において、第2中間金属層6上
に金バンプ7がメッキ法によって形成され、その後にレ
ジスト層11が除去される。
に金バンプ7がメッキ法によって形成され、その後にレ
ジスト層11が除去される。
【0019】図3(B)に示された状態が得られた後
に、絶縁膜10,第1中間金属層5および第2中間金属
層6に対して適切なエッチングによるパターニング処理
を施すことによって、図1に示された多層金メッキ電極
を得ることができる。なお、図1ないし図3において、
図示されている種々の層の厚さは実際の層の厚さの比率
に必ずしも対応しているものではないことに留意された
い。
に、絶縁膜10,第1中間金属層5および第2中間金属
層6に対して適切なエッチングによるパターニング処理
を施すことによって、図1に示された多層金メッキ電極
を得ることができる。なお、図1ないし図3において、
図示されている種々の層の厚さは実際の層の厚さの比率
に必ずしも対応しているものではないことに留意された
い。
【0020】表1は、図1に示されているような多層金
メッキ電極における金バンプの密着性評価の結果を示し
ている。
メッキ電極における金バンプの密着性評価の結果を示し
ている。
【0021】
【表1】
【0022】表1において、サンプル1〜4の多層金メ
ッキ電極はいずれも1000Å厚さの中間Au層6を含
んでいるが、中間Ti層5の厚さは種々に変化させられ
ている。また、サンプル5は比較例としての多層金メッ
キ電極であり、中間Ti層と中間Au層との間にさらに
中間白金(Pt)層を含んでいる。これらのサンプル1
〜5に対して、175℃における加速テストの種々の時
間の経過の後に、金バンプの密着性の評価をするため
に、シア装置を用いて剪断強度の測定が行なわれた。こ
の測定において、金バンプは80μmの直径を有する円
形の断面形状を有し、表1にはこの金バンプが破断する
に要した剪断力(gf)が示されている。その剪断力は
図1において横方向に加えられ、一般に剪断破壊は金メ
ッキ配線層4と中間Ti層5との界面近傍で生じた。
ッキ電極はいずれも1000Å厚さの中間Au層6を含
んでいるが、中間Ti層5の厚さは種々に変化させられ
ている。また、サンプル5は比較例としての多層金メッ
キ電極であり、中間Ti層と中間Au層との間にさらに
中間白金(Pt)層を含んでいる。これらのサンプル1
〜5に対して、175℃における加速テストの種々の時
間の経過の後に、金バンプの密着性の評価をするため
に、シア装置を用いて剪断強度の測定が行なわれた。こ
の測定において、金バンプは80μmの直径を有する円
形の断面形状を有し、表1にはこの金バンプが破断する
に要した剪断力(gf)が示されている。その剪断力は
図1において横方向に加えられ、一般に剪断破壊は金メ
ッキ配線層4と中間Ti層5との界面近傍で生じた。
【0023】表1から、比較例として中間Pt層をも含
むサンプル5は、加速テストのいずれの段階においても
サンプル1〜4に比べて金バンプの密着性が大きく劣っ
ていることがわかる。また、300〜700Åの範囲内
の厚さの中間Ti層を含むサンプル1〜3はほぼ同様な
優れた密着性を示しているが、中間Ti層が1000Å
の厚さに増大させられたサンプル4は、サンプル1〜3
に比べて明らかに劣る密着性を示している。
むサンプル5は、加速テストのいずれの段階においても
サンプル1〜4に比べて金バンプの密着性が大きく劣っ
ていることがわかる。また、300〜700Åの範囲内
の厚さの中間Ti層を含むサンプル1〜3はほぼ同様な
優れた密着性を示しているが、中間Ti層が1000Å
の厚さに増大させられたサンプル4は、サンプル1〜3
に比べて明らかに劣る密着性を示している。
【0024】シア装置を用いた剪断強度の測定の後に、
剪断破壊面においてエネルギー分散型X線分析装置を用
いて元素分析が行なわれた。その分析結果では、サンプ
ル1〜4に関しては加速テストの初期において中間Ti
層5と中間Au層6が検出されたが、加速テストの36
6時間以後においては、中間Au層6のみが検出可能で
あって、中間Ti層5は検出できなかった。他方、比較
例のサンプル5においては、加速テストのどの段階にお
いても、中間Ti層,中間Pt層および中間Au層のい
ずれもが検出された。
剪断破壊面においてエネルギー分散型X線分析装置を用
いて元素分析が行なわれた。その分析結果では、サンプ
ル1〜4に関しては加速テストの初期において中間Ti
層5と中間Au層6が検出されたが、加速テストの36
6時間以後においては、中間Au層6のみが検出可能で
あって、中間Ti層5は検出できなかった。他方、比較
例のサンプル5においては、加速テストのどの段階にお
いても、中間Ti層,中間Pt層および中間Au層のい
ずれもが検出された。
【0025】以上の分析結果からして、加速テストの時
間の経過とともに、金メッキ配線4中のAu原子と第2
中間金属層6および金メッキバンプ7中のAu原子とが
中間Ti層5を通して相互拡散し、それに伴って第1中
間金属層5中のTi原子も拡散するものと考えられる。
その結果、もともと厚さの薄い第1中間金属層5中のT
i原子が隣接する金層へ拡散し、加速テストの366時
間以降では、検出限界が数wt.%程度である分析感度
の鈍いエネルギー分散型X分析装置ではTi原子が検出
できなかったものと考えられる。このような中間金属層
5,6の近傍における相互拡散によって、金バンプ7の
密着性が向上するものと考えられる。
間の経過とともに、金メッキ配線4中のAu原子と第2
中間金属層6および金メッキバンプ7中のAu原子とが
中間Ti層5を通して相互拡散し、それに伴って第1中
間金属層5中のTi原子も拡散するものと考えられる。
その結果、もともと厚さの薄い第1中間金属層5中のT
i原子が隣接する金層へ拡散し、加速テストの366時
間以降では、検出限界が数wt.%程度である分析感度
の鈍いエネルギー分散型X分析装置ではTi原子が検出
できなかったものと考えられる。このような中間金属層
5,6の近傍における相互拡散によって、金バンプ7の
密着性が向上するものと考えられる。
【0026】他方、中間Ti層と中間Au層との間にバ
リアメタルとして働く中間Pt層を有する比較サンプル
5においては、そのPtバリアメタルが存在するために
Ti原子とAu原子の相互拡散が抑制され、このことが
中間Pt層を含む比較サンプル5において金バンプの良
好な密着性が得られない理由であると考えられる。
リアメタルとして働く中間Pt層を有する比較サンプル
5においては、そのPtバリアメタルが存在するために
Ti原子とAu原子の相互拡散が抑制され、このことが
中間Pt層を含む比較サンプル5において金バンプの良
好な密着性が得られない理由であると考えられる。
【0027】前述のように、第1の中間金属層であるT
i層5は、金メッキ配線4との密着性を確保するために
必要である。この中間Ti層5がなければ、メッキによ
って金バンプ7が形成された後の簡単な衝撃によって容
易に金バンプ7が取れてしまい、プロセスにおける取扱
いが困難となる。しかし、表1からわかるように、中間
Ti層5の厚さが700Åを超えて1000Åの厚さま
で増大すれば、金バンプ7の密着性が急激に低下する。
これは、中間Ti層5があまり厚くなれば、金バンプ7
の形成後においてAu原子とTi原子との相互拡散が進
み難くなるからであると考えられる。したがって、中間
Ti層5の厚さは、700Å以下であることが好まし
い。
i層5は、金メッキ配線4との密着性を確保するために
必要である。この中間Ti層5がなければ、メッキによ
って金バンプ7が形成された後の簡単な衝撃によって容
易に金バンプ7が取れてしまい、プロセスにおける取扱
いが困難となる。しかし、表1からわかるように、中間
Ti層5の厚さが700Åを超えて1000Åの厚さま
で増大すれば、金バンプ7の密着性が急激に低下する。
これは、中間Ti層5があまり厚くなれば、金バンプ7
の形成後においてAu原子とTi原子との相互拡散が進
み難くなるからであると考えられる。したがって、中間
Ti層5の厚さは、700Å以下であることが好まし
い。
【0028】他方、中間Ti層5の厚さが薄すぎても好
ましくない。なぜならば、あまりに薄い膜厚を有するT
i層を均質に形成することは困難であり、金メッキ配線
層4との密着性を十分に得ることができないからであ
る。したがって、Ti層5の膜厚は、なるべく薄くかつ
容易に形成できるように300Å以上であることも望ま
れる。すなわち、中間Ti層5の好ましい厚さの範囲
は、300Åから700Åの範囲である。
ましくない。なぜならば、あまりに薄い膜厚を有するT
i層を均質に形成することは困難であり、金メッキ配線
層4との密着性を十分に得ることができないからであ
る。したがって、Ti層5の膜厚は、なるべく薄くかつ
容易に形成できるように300Å以上であることも望ま
れる。すなわち、中間Ti層5の好ましい厚さの範囲
は、300Åから700Åの範囲である。
【0029】第2の中間金属層である中間Au層6は、
中間Ti層5とメッキバンプ7との間の密着性を確保す
るために必要である。また、図3(A)においてフォト
レジスト11の開口領域11aに金バンプがメッキによ
って形成されるとき、Ti層5とAu層6はメッキ電流
を流すための導体として用いられる。このとき、Ti層
5はAu層6より大きな比抵抗を有しかつ薄いので、メ
ッキ電流用の導体としての役割は主にAu層6が担うこ
とになる。
中間Ti層5とメッキバンプ7との間の密着性を確保す
るために必要である。また、図3(A)においてフォト
レジスト11の開口領域11aに金バンプがメッキによ
って形成されるとき、Ti層5とAu層6はメッキ電流
を流すための導体として用いられる。このとき、Ti層
5はAu層6より大きな比抵抗を有しかつ薄いので、メ
ッキ電流用の導体としての役割は主にAu層6が担うこ
とになる。
【0030】このとき、Au層6が薄いほど抵抗が大き
くなるので、メッキ電流密度の分布の均一性が低下し、
金メッキバンプ7の厚さの不均一性が大きくなる。
くなるので、メッキ電流密度の分布の均一性が低下し、
金メッキバンプ7の厚さの不均一性が大きくなる。
【0031】表2はAu層6の厚さと金メッキバンプ7
の高さの均一性との関係を示している。
の高さの均一性との関係を示している。
【0032】
【表2】
【0033】表2において、サンプル6〜11はいずれ
も500Å厚さの中間Ti層5を含んでいるが、中間A
u層6の厚さは種々に変えられている。そして、これら
のサンプルにおいて形成されたメッキバンプの平均高さ
と、その高さの局所的な変動を表わす標準偏差が示され
ている。表2から、中間Au層6が500Åのときに
は、±1.02μmの比較的大きなバンプ高さのばらつ
きを示しているが、800Å以上の厚さの中間Au層6
を有するサンプル7〜11においては、±0.40μm
以下の高さのばらつきであることが理解される。すなわ
ち、均一な高さを有する金バンプを得るためには、中間
Au層6が800Å以上の厚さを有することが望まし
い。
も500Å厚さの中間Ti層5を含んでいるが、中間A
u層6の厚さは種々に変えられている。そして、これら
のサンプルにおいて形成されたメッキバンプの平均高さ
と、その高さの局所的な変動を表わす標準偏差が示され
ている。表2から、中間Au層6が500Åのときに
は、±1.02μmの比較的大きなバンプ高さのばらつ
きを示しているが、800Å以上の厚さの中間Au層6
を有するサンプル7〜11においては、±0.40μm
以下の高さのばらつきであることが理解される。すなわ
ち、均一な高さを有する金バンプを得るためには、中間
Au層6が800Å以上の厚さを有することが望まし
い。
【0034】他方、中間Au層6をあまり厚くすれば、
コストの上昇を招き、また、PVD法による堆積時間が
長くかかることになる。したがって、中間Au層6の好
ましい厚さ範囲は、800Åから1500Åの範囲内で
ある。
コストの上昇を招き、また、PVD法による堆積時間が
長くかかることになる。したがって、中間Au層6の好
ましい厚さ範囲は、800Åから1500Åの範囲内で
ある。
【0035】表3は、金バンプの形成後に熱処理を施し
た場合の金バンプの密着性評価を示している。
た場合の金バンプの密着性評価を示している。
【0036】
【表3】
【0037】表3においては、金バンプが形成された後
に所定の熱処理が施され、その後に表1における場合と
同様に175℃の加速テスト後の剪断強度によって金バ
ンプの密着性が評価されている。表3におけるサンプル
12〜14は、いずれも表1におけるサンプル2と同様
に500Å厚さの中間Ti層5と1000Åの中間Au
層6を含んでいる。表3からわかるように、サンプル1
3は、金バンプ形成後に250℃で15分間熱処理され
た直後において、表1の熱処理のされなかったサンプル
12に比べて金バンプの密着性が著しく改善されてい
る。しかし、サンプル14は、300℃で30分の熱処
理直後において、サンプル13に比べて金バンプの密着
性が少し低下している。また、表1と表3からわかるよ
うに、一般に熱処理されなかったサンプルにおいては1
75℃加速テストの少なくとも初期の段階において金バ
ンプの密着性が向上する傾向にあるが、熱処理されたサ
ンプルは加速テストの時間の経過とともに金バンプの密
着性が少し低下する傾向にある。なお、サンプル2,
3,4,および5と同様なサンプルに対して250℃で
15分の熱処理を施したところ、それぞれ124.7g
f,120.5gf,97.3gf,および80.3g
fの剪断強度が得られた。
に所定の熱処理が施され、その後に表1における場合と
同様に175℃の加速テスト後の剪断強度によって金バ
ンプの密着性が評価されている。表3におけるサンプル
12〜14は、いずれも表1におけるサンプル2と同様
に500Å厚さの中間Ti層5と1000Åの中間Au
層6を含んでいる。表3からわかるように、サンプル1
3は、金バンプ形成後に250℃で15分間熱処理され
た直後において、表1の熱処理のされなかったサンプル
12に比べて金バンプの密着性が著しく改善されてい
る。しかし、サンプル14は、300℃で30分の熱処
理直後において、サンプル13に比べて金バンプの密着
性が少し低下している。また、表1と表3からわかるよ
うに、一般に熱処理されなかったサンプルにおいては1
75℃加速テストの少なくとも初期の段階において金バ
ンプの密着性が向上する傾向にあるが、熱処理されたサ
ンプルは加速テストの時間の経過とともに金バンプの密
着性が少し低下する傾向にある。なお、サンプル2,
3,4,および5と同様なサンプルに対して250℃で
15分の熱処理を施したところ、それぞれ124.7g
f,120.5gf,97.3gf,および80.3g
fの剪断強度が得られた。
【0038】以上のように、金バンプの熱処理とその密
着性との関係を詳細に調べた結果、熱処理直後に金バン
プの高い密着性を得るためには、約250℃以上で約1
0分以上の熱処理を施せば十分であることがわかった。
着性との関係を詳細に調べた結果、熱処理直後に金バン
プの高い密着性を得るためには、約250℃以上で約1
0分以上の熱処理を施せば十分であることがわかった。
【0039】
【発明の効果】以上のように、本発明によれば、金メッ
キ配線層と金バンプとの間に優れた密着性を有する多層
金メッキ電極を提供することができる。
キ配線層と金バンプとの間に優れた密着性を有する多層
金メッキ電極を提供することができる。
【図1】本発明の一実施例による多層金メッキ電極の構
造を示す概略的な断面図である。
造を示す概略的な断面図である。
【図2】図1の多層金メッキ電極を形成するプロセスの
一部を示す断面図である。
一部を示す断面図である。
【図3】図1の多層金メッキ電極の製造プロセスの他の
一部を示す断面図である。
一部を示す断面図である。
【図4】従来の金メッキバンプを含む電極の構造を示す
概略的な断面図である。
概略的な断面図である。
1 基板 2 Ti配線層 3 Au配線層 4 金メッキ配線層 5 中間Ti層 6 中間Au層 7 金メッキバンプ 10 絶縁膜 10a 絶縁膜10の開口部 11 フォトレジスト層 11a フォトレジスト層11の開口部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60
Claims (4)
- 【請求項1】 第1と第2の金メッキ層とそれらの間の
中間層とを含み、 前記中間層は相互拡散されたチタンと金を含んでいる こ
とを特徴とする多層金メッキ電極。 - 【請求項2】 第1の金メッキ層を形成し、 前記第1の金メッキ層上に中間チタン層を形成し、 前記中間チタン層上に中間金層を形成し、 前記中間金層上に第2の金メッキ層を形成し、こうして形成された積層体に 熱処理を施すことによって
チタンと金の相互拡散を生じさせることを特徴とする多
層金メッキ電極の製造方法。 - 【請求項3】 前記中間チタン層は300〜700Åの
厚さを有し、前記中間金層は800〜1500Åの厚さ
を有することを特徴とする請求項2に記載の多層金メッ
キ電極の製造方法。 - 【請求項4】 前記中間チタン層と前記中間金層はPV
D法によって堆積され、前記熱処理は250℃以上の温
度で10分以上施されることを特徴とする請求項2また
は3に記載の多層金メッキ電極の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05332237A JP3073871B2 (ja) | 1993-12-27 | 1993-12-27 | 多層金メッキ電極とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05332237A JP3073871B2 (ja) | 1993-12-27 | 1993-12-27 | 多層金メッキ電極とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07193069A JPH07193069A (ja) | 1995-07-28 |
JP3073871B2 true JP3073871B2 (ja) | 2000-08-07 |
Family
ID=18252715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05332237A Expired - Fee Related JP3073871B2 (ja) | 1993-12-27 | 1993-12-27 | 多層金メッキ電極とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3073871B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5988489B2 (ja) * | 2012-10-31 | 2016-09-07 | Dowaエレクトロニクス株式会社 | 半導体素子およびその製造方法 |
-
1993
- 1993-12-27 JP JP05332237A patent/JP3073871B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07193069A (ja) | 1995-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5384284A (en) | Method to form a low resistant bond pad interconnect | |
US6335104B1 (en) | Method for preparing a conductive pad for electrical connection and conductive pad formed | |
US6489229B1 (en) | Method of forming a semiconductor device having conductive bumps without using gold | |
US4970574A (en) | Electromigrationproof structure for multilayer wiring on a semiconductor device | |
JP3737482B2 (ja) | 自己不動態化Cu合金を用いて接着されたCuパッド/Cuワイヤ | |
JP2001319946A (ja) | 銅電極集積回路のためのワイヤ・ボンデイング構造及びその方法 | |
JPH05335313A (ja) | インジウムバンプの製造方法 | |
WO2017106828A1 (en) | Oxidation resistant barrier metal process for semiconductor devices | |
US5656542A (en) | Method for manufacturing wiring in groove | |
US5500559A (en) | Semiconductor device and method for manufacturing the same | |
US7056820B2 (en) | Bond pad | |
Fisher et al. | Termination materials for thin film resistors | |
JP3073871B2 (ja) | 多層金メッキ電極とその製造方法 | |
JPH0199255A (ja) | 高純度チタンもしくはニオブの障壁層を有するアルミニウム合金半導体相互接続 | |
JPS63249346A (ja) | 集積回路チップにおけるパツドとその形成方法 | |
US5563449A (en) | Interconnect structures using group VIII metals | |
JP3638085B2 (ja) | 半導体装置 | |
US5736460A (en) | Method of fabricating semiconductor device including gold interconnections where the gold grain size is a function of the width of the interconnections | |
JPH031570A (ja) | 半導体装置接続用接点スタツド構造 | |
JPH03101233A (ja) | 電極構造及びその製造方法 | |
JPH02143429A (ja) | 半導体装置及びその製造方法 | |
JPH01132139A (ja) | 半導体装置のバンプ電極の形成方法 | |
Baggerman et al. | Hardness reduction of Au bumps for TAB interconnections | |
JPH03190240A (ja) | 半導体装置の製造方法 | |
JPH10242203A (ja) | 回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000523 |
|
LAPS | Cancellation because of no payment of annual fees |