KR20020062132A - 반도체 밀봉용 에폭시 수지 조성물 및 그것을 이용한반도체 장치 - Google Patents

반도체 밀봉용 에폭시 수지 조성물 및 그것을 이용한반도체 장치 Download PDF

Info

Publication number
KR20020062132A
KR20020062132A KR1020010067000A KR20010067000A KR20020062132A KR 20020062132 A KR20020062132 A KR 20020062132A KR 1020010067000 A KR1020010067000 A KR 1020010067000A KR 20010067000 A KR20010067000 A KR 20010067000A KR 20020062132 A KR20020062132 A KR 20020062132A
Authority
KR
South Korea
Prior art keywords
epoxy resin
biphenyl
resin composition
curing agent
inorganic filler
Prior art date
Application number
KR1020010067000A
Other languages
English (en)
Other versions
KR100859913B1 (ko
Inventor
도시아끼 이시이
히로요시 고까꾸
아끼라 나가이
다까오 미와
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20020062132A publication Critical patent/KR20020062132A/ko
Application granted granted Critical
Publication of KR100859913B1 publication Critical patent/KR100859913B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/22—Di-epoxy compounds
    • C08G59/24—Di-epoxy compounds carbocyclic
    • C08G59/245—Di-epoxy compounds carbocyclic aromatic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 경화제, 및 알칼리 토금속 산화물을 함유하는 무기 충전제를 포함하며, 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 비페닐 기재 에폭시 수지를 제공한다.

Description

반도체 밀봉용 에폭시 수지 조성물 및 그것을 이용한 반도체 장치 {Epoxy Resin Composition for Semiconductor Encapsulation and Semiconductor Device Using the Same}
본 발명은 반도체 장치 밀봉 재료, 그것을 이용한 반도체 장치, 및 밀봉 재료의 제조 방법에 관한 것이다.
통상적으로, 반도체 밀봉용 수지에서는 에폭시 수지를 수지 성분으로서, 페놀 수지를 경화제로서 사용하고, 여기에 무기 충전제를 더 배합한다. 이러한 수지는 성형성, 기계 특성 및 접착성과 같은 양호한 특성을 갖고, 양산성 및 신뢰성에서 우수하다.
일반적으로, 반도체 밀봉용 수지 조성물에는 분자 중에 두 개 이상의 글리시딜 에테르기를 갖는 에폭시 수지 화합물 및 분자 중에 히드록실기를 갖는 페놀 수지 경화제를 이용하고 있다. 반도체 장치의 밀봉 공정에서, 에폭시 수지 및 페놀 수지 경화제는 적절한 경화 촉매의 존재하에서 글리시딜 에테르기와 히드록실기와의 반응을 통해 경화물이 제공된다. 반응 속도, 즉 경화물을 금형으로부터 꺼낼수 있기까지의 시간은 촉매의 종류나 양에 의존한다.
반도체 밀봉용 수지 조성물에 배합되어 있는 페놀 수지 경화제는 분자 중에 히드록실기를 갖고 있기 때문에, 흡습하기 쉬운 성질을 가지고 있다. 페놀 수지 경화제가 흡습되어 있으면 에폭시 수지와의 경화 반응이 느려지거나, 최종적으로 얻어지는 경화물의 경화도가 낮아져 반도체 장치의 양산성이 저하되는 문제점이 있다.
때문에, 흡습 문제점을 방지하기 위해 오르토-크레졸 노볼락형 에폭시 수지가 반도체 밀봉용 에폭시 수지 조성물로서 통상적으로 사용된다. 그러나, 반도체의 집적도가 증가되면서 실리콘 칩 크기가 증가되고 있어서 밀봉 수지층을 최대한도로 얇게 할 것이 요구되어 있다. 그러나, 밀봉층을 얇게 제조하면, 실리콘칩과 밀봉 수지층과의 열응력에 의한 균열이 생기게 된다. 이를 방지하기 위해서는 반드시 열팽창을 줄여야 했다. 때문에 종래의 오르토-크레졸 노볼락형 에폭시 수지보다 점도 및 열팽창이 낮으며 실리카 충전제를 보다 많이 배합할 수 있는 에폭시 수지를 많이 사용되게 되었다.
따라서, 비페닐형 에폭시 수지가 그의 개선된 물성 때문에 널리 사용되어 왔다. 그러나, 상기 언급한 바와 같이 비페닐형 에폭시 수지는 흡습이 발생할 수 있다. 이러한 유형의 비페닐형 에폭시 수지를 포함하는 수지 조성물이 보관하는 동안 흡습되면, 성형시 경화가 저해되어, 경화 시간의 증가로 인해 양산성이 저하되고, 경화 후 얻어진 성형물의 내열성이 감소되는 문제점이 발생한다. 또한, 제조 현장에서 저습도를 유지하고 보관 및 수송 동안 흡습의 영향을 방지하는 것 같은배려가 필요하게 되어 비용을 증가시키는 문제점이 있다.
통상적으로, 이러한 흡습에 의한 경화 저해 또는 문제점의 영향을 완화시키기 위해서 에폭시 수지의 경화 촉진제를 증량시킨다. 그러나, 이 경우 수지 조성물을 보관하는 동안 경화 반응이 서서히 진행되기 때문에 점도가 상승하여, 반도체 밀봉시 미충전, 금선 구부러짐 및 단선 등의 실패가 발생하는 문제점이 있다. 또한, 경화 촉진제의 증량은 반도체 장치내의 전기적 접합부에서 내습성 및 내열성에 대한 신뢰성의 문제점을 야기한다.
본 발명은 내습성인 반도체 밀봉용 에폭시 수지 조성물을 제공하고 상기 기재된 문제점들을 극복하기 위한 것이다.
상기 목적을 달성하기 위해, 반도체 밀봉용 에폭시 수지로서 사용된 비페닐형 에폭시 수지에 알칼리 토금속 산화물, 바람직하게 산화칼슘을 사용한다. 경화 촉진제가 첨가된 본 발명의 반도체 밀봉용 에폭시 수지는 필수 성분으로서 적어도 하기 기재된 화학식 1로 표시되어지는 유형의 에폭시 수지를 함유하여야 하고, 이러한 에폭시 수지는 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 길이 변화율이 20 % 미만이어야 한다.
적어도 하기 화학식 1의 에폭시 수지를 함유하는 에폭시 수지 조성물에서, 이 조성물은 에폭시 수지 조성물의 경화 반응시에 에폭시 수지 조성물 중의 수분을 흡수할 수 있고 에폭시 수지 조성물의 연소시에 흡수한 수분을 방출함으로써 난연성 효과를 나타낼 수 있는 첨가제와 배합된다.
이러한 첨가제는 산화칼슘으로 제조되고, 경화제는 에폭시 수지의 에폭시기에 대한 페놀 수지의 히드록실기의 당량비 약 1.3 내지 1.5의 범위가 되는 양의 페놀수지로 제조된다. 산화칼슘은 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합된다. 실리카는 약 78 부피% 이상의 양으로 무기 충전제의 일부로서 배합되고, 여기에 칼슘 메타보레이트를 배합할 수 있다.
본 발명의 또다른 목적은, 반도체의 적어도 일부가 상술한 바와 같은 에폭시 수지 조성물로 밀봉되어 있는 것이다.
이러한 방법으로, 고 집적화한 반도체 장치의 밀봉 수지층을 얇게 제조할 수 있고, 흡습을 방지하는 반도체 밀봉용 수지 조성물을 얻을 수 있다. 또한, 고 집적화한 반도체 장치의 양산화를 달성함과 동시에 경화성 및 성형성이 우수한 반도체 밀봉용 수지 조성물 및 이 조성물을 이용한 반도체 장치를 실현할 수 있다.
도 1은 본 발명 실시예 1 및 비교예 1의 에폭시 수지 조성물의 가열 조건하의 경도값 및 나선형 유동 길이 값에 있어서 25 ℃ 및 상대 습도 50 %의 조건과 25 ℃ 및 상대 습도 20 % 이하의 조건하에서 보관한 전후에서의 변화율을 보관 시간에 대해 보여주는 그래프이다.
도 2는 본 발명의 에폭시 수지 조성물의 경화 전후의 X-선 회절강도를 비교한 것을 보여주는 도표이다.
도 3은 본 발명의 에폭시 수지 조성물을 이용하여 밀봉한 반도체 장치의 단면도이다.
도 4는 본 발명의 에폭시 수지 조성물을 이용하여 밀봉한 또다른 유형의 반도체 장치의 단면도이다.
도 5는 본 발명의 에폭시 수지 조성물을 이용하여 밀봉한 또다른 유형의 반도체 장치의 단면도이다.
도 6은 본 발명의 에폭시 수지 조성물을 이용하여 밀봉한 또다른 반도체 장치의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1에폭시 수지 조성물 2반도체 소자
3금 와이어4외부 리드
5다이패드6, 7접착층
8프린트 배선 기판9땜납 볼
10배선 기판
본 발명의 대표적인 실시태양을 도면을 참조하여 하기에 기재할 것이다. 다른 실시태양들도 사용될 수 있으며 본 발명의 주제 및 범위를 벗어나지 않으면서 구조적 또는 논리상 변화시킬 수 있다. 유사한 항목은 도면에서 유사한 참조 번호를 참조한다.
본 발명에 사용된 첨가제는 에폭시 수지의 경화 반응시 에폭시 수지 중의 수분을 흡수하여, 경화 후의 에폭시 수지 중에 안정적으로 존재할 수 있으며, 경화물의 연소시에는 경화시 흡수한 수분을 방출함으로써, 주로 수분에 의한 냉각 효과에의해 난연성을 나타내는 것을 특징으로 한다.
더욱 구체적으로는, 알칼리 토금속 산화물이 적합하고, 산화칼슘, 산화바륨, 산화마그네슘, 산화베릴륨 및 산화스트론튬 등을 들 수 있다. 이들은 경화 반응시 수분과 반응함으로써 수산화물을 생성한다. 이 수산화물은 얻어진 경화물 중 안정적으로 존재하여, 경화물이 연소되는 고온 조건하에서 수분을 방출한다. 본 발명에 사용된 알칼리 토금속 산화물 중, 수분 흡수성 및 경화물 중 안정성의 면에서 산화칼슘이 바람직하다.
바람직하게, 본 발명에서 사용된 산화칼슘은 분말형이어야 한다. 더욱 바람직하게는, 평균 입경은 약 O.1 ㎛ 내지 1OO ㎛의 범위이다. 평균 입경이 O.1 ㎛ 미만이면 얻어진 에폭시 수지 조성물의 요변성 (瑤變性, thixotropic)이 높아져 점도가 상승하여 조성물의 성형이 어려워진다. 한편, 평균 입경이 1OO ㎛를 초과하면 금형내의 재료 유로의 좁은 부분에 재료를 충전할 수 없거나, 수지 성분과 충전제가 서로 분리되기 쉽게 되어 성형품을 안정하게 얻을 수 없다. 이는 평균 입경이 1OO ㎛를 초과하는 경우 산화칼슘의 첨가 효과가 극단적으로 작아지기 때문이다. 미분화의 방법은 특히 중요한 것은 아니고, 공지된 임의의 공정에 의해 수행할 수 있다.
바람직하게, 본 발명에 사용된 알칼리 토금속 산화물의 양은 에폭시 수지 조성물 중 경화제를 기준으로 0.5 중량% 내지 50 중량%의 범위이어야 한다. 이것은 0.5 중량% 이하의 양으로는 에폭시 수지의 경화 반응에 대한 유의한 효과를 기대할 수 없고, 50 중량% 초과의 양은 점도 증가 등의 문제점이 있기 때문이다. 에폭시수지 조성물 전체를 기준으로 한 산화칼슘의 양은 함께 사용된 무기 충전제의 비중 및 양에 따라 다르다. 무기 충전제에 함유된 수분 또는 축합수로서 존재하고 있는 수분이 경화 반응을 저해하는 것을 방지하기 위하여, 에폭시 수지 조성물 전체에 대해 0.05 중량% 내지 5 중량%의 양으로 산화칼슘을 배합하는 것이 바람직하다. 0.05 중량% 미만의 양일 경우에는 효과가 적고, 5 중량% 초과의 양일 경우에는 점도가 증가되는 문제점이 있다.
본 발명의 반도체 밀봉형 에폭시 수지 조성물에서, 흡습시의 경화성 저하도가 낮은 비페닐형 에폭시 수지를 이용한 경우에 발명의 효과가 더 크다. 다른 유형의 에폭시 수지는 특별히 제한되지는 않고, 경화제 및 다른 충전제와의 조합을 통해 흡습성이 저하되는 유형의 에폭시 수지를 사용할 경우에 효과가 개선된다. 이러한 에폭시 수지는 반도체 밀봉용으로 통상 사용되는 것들이라 할 수 있다. 예를 들어, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비스페놀 기재 에폭시 수지, 예를 들어 비스페놀 A, 비스페놀 F 및 비스페놀 S형 에폭시 수지, 페놀 또는 크레졸 기재 관능가 3 이상의 다관능성 에폭시 수지, 비페닐기, 나프탈렌기 및 디시클로펜타디엔기를 갖고 두 개 이상의 글리시딜에테르기를 갖는 에폭시 수지 등을 들 수 있다.
본 발명의 실시에 있어서, 경화제는 바람직하게 분자당 하나 이상의 페놀성 히드록실기를 갖는 페놀 화합물로 구성된다. 더욱 바람직하게, 두 개 이상의 페놀성 히드록실기를 갖는 화합물이 사용된다. 예를 들어, 페놀 노볼락 수지, 페놀과 아랄킬 에테르와의 중축합물, 비스페놀 수지, 오르토-크레졸 노볼락 수지 및 폴리파라비닐 페놀 등을 들 수 있다. 경화 촉진제는 1,8-디아자비시클로(5,4,0)운데센-7과 같은 아민, 2-메틸이미다졸과 같은 이미다졸, 트리페닐포스핀과 같은 인 화합물 및 이들의 유도체를 포함하는 공지의 것일 수 있다.
본 발명의 실시에서, 강인성, 저탄성율화, 접착성 및 이형성 등의 특성 향상을 위해, 충전제, 가소화제, 커플링제, 윤활제, 착색제 등을 더 배합할 수 있다. 사용할 수 있는 충전제는 무기 및 유기 충전제를 포함한다. 그 중에서도 특히 용용 실리카, 결정 실리카, 알루미나, 탄산칼슘, 규산칼슘, 활석, 점토, 운모 등의 미분말이 성형성, 열팽창계수, 전기 특성 및 기계강도의 균형에 있어서 바람직하다. 바람직하게, 충전제의 입경은 0.1 ㎛ 내지 30 ㎛, 더욱 바람직하게 0.5 ㎛ 내지 10 ㎛의 범위이다. 평균 입경이 O.1 ㎛ 미만이면 얻어진 에폭시 수지 조성물의 요변성 및 점성이 매우 증가하여 성형이 어렵게 된다. 또한, 평균 입경이 30 ㎛를 초과하면 금형내의 재료 유로의 좁은 부분에 재료를 충전할 수 없고 수지 성분과 충전제가 분리되기 쉽게 되어 안정된 성형품을 얻을 수 없다.
가소화제, 커플링제, 윤활제, 착색제 및 접착성 부여제에 관해서도 공지의 것을 이용할 수 있다. 이러한 성분을 배합, 혼합, 분쇄 및, 필요에 따라 조립하여 본 발명의 에폭시 수지 조성물을 얻는다. 보통, 혼합은 고온 롤, 압출기 등을 사용하여 수행된다. 본 발명의 반도체 장치는 이와 같이 얻어진 에폭시 수지 조성물을 이용하여 밀봉함으로써 얻어진다. 그 제조 방법은 통상법을 이용하여 수행된다. 통상, 저압 트랜스퍼 성형이 이용된다. 경우에 따라서는, 압축 성형, 주입 성형 등의 방법을 사용할 수도 있다. 반도체 장치의 신뢰성을 향상시키기 위해 에폭시 수지 조성물을 이용하여 성형한 후, 충분한 경화를 얻기 위해 150 ℃ 이상의 온도에서 소정 시간 동안 열 처리를 하는 것이 바람직하다.
본 발명의 에폭시 수지 조성물은 양호한 경화성을 나타내며, 이 조성물을 반도체의 밀봉에 사용한 경우 양산성이 향상된다. 본 발명의 실시에서, 내열성 및 내습성과 같은 장기간 신뢰성에 악영향을 미치는 경화 촉매의 양을 감소시켜 높은 내열성을 갖는 경화물을 제공하기 때문에 신뢰성이 우수한 반도체 장치를 제공한다.
본 발명에서 사용된 알칼리 토금속 산화물의 효과는 에폭시 수지 조성물의 경화 반응 동안 상기 에폭시 수지 조성물 중 수분에 의한 경화 문제점을 감소시키는데 있다. 당업계에 잘 공지된 바와 같이, 알칼리 토금속 산화물은 물과 반응하여 수산화물을 제공한다. 본 발명의 에폭시 수지 조성물에서, 알칼리 토금속 산화물은 유사한 변화를 통해 에폭시 수지 조성물의 경화 반응에 효과를 나타낸다. 성형시 10O ℃ 이상의 온도로 가열되더라도 에폭시 수지 조성물중의 수분은 가압되어 있기 때문에 조성물 중에 잔류하여 경화 문제점을 야기하는 원인이 된다. 경화시에 알칼리 토금속 산화물은 산화물로부터 수산화물로 변화됨으로써 수분을 흡수하여 결과적으로 경화 반응을 촉진한다. 산화물은 에폭시 수지 조성물의 후속 경화 처리 및 보관 동안 안정하게 존재한다. 산화칼슘의 경우에는 보다 안정한 탄산칼슘로 점차적으로 변화된다. 경화시 형성되는 수산화물은 에폭시 수지 조성물이 연소되어 고온이 되면 수산화물로부터 물이 방출되어 조성물이 난연성을 나타내게 된다. 이 때문에, 반도체 밀봉용 에폭시 수지 조성물에 미리 배합되어 있는 브롬화에폭시 수지 및 인 화합물과 같은 유기 난연제, 산화안티몬과 같은 무기 난연제의 양을 감소시킬 수 있다. 이들 난연제는 반도체 장치의 고온 방치 특성 및 내습성을 저하시킬 수 있으므로, 난연제의 감량에 의해 신뢰성이 높은 반도체 장치를 얻을 수 있다.
종래 기술에서, 흡습된 경우 경화성을 개선하기 위해 경화 촉매를 증량시키는 것이 통상적이었다. 특히, 반도체 장치의 분야에서는 상기 기재된 경화 촉매를 증량시키는 것이 통상적이다. 이 방법에서 반도체 밀봉용 에폭시 수지 성형 재료를 건조 상태로 실온에서 보관할 경우, 에폭시 수지의 경화 반응이 서서히 진행되어 에폭시 수지가 고분자량화하여, 성형시 점도가 상승하여 소정의 유동성을 얻을 수 없는 소위, 포트 라이프에 대한 문제점이 발생한다.
알칼리 토금속 산화물을 사용하는 본 발명의 방법에서 상기한 바와 같이 경화시 수분을 흡수함으로써 경화성이 향상되므로, 경화 촉매의 증량은 필요하지 않지만 감량하는 것이 가능할 수는 있다. 알칼리 토금속 산화물 자체는 에폭시 수지의 경화 반응에는 관여하지 않으므로 실온에서 건조 상태의 경화 반응에 영향을 주지 않는다. 따라서, 흡습 상태의 경화성 향상과 라이프 향상이라는 두 개의 효과를 기대할 수 있다. 더욱 상세하게는, 에폭시 수지 성형 재료를 25 ℃ 및 상대 습도 50 %의 조건하에서 72 시간 동안 보관한 경우, 성형 직후의 바콜 (Barcol) 경도 또는 쇼어 (Shore) D 경도 등의 보관 전후에서의 저하율을 10 % 미만으로 억제할 수 있다. 동시에, 재료를 25 ℃ 및 상대 습도 20 % 이하의 건조 조건하에서 72 시간 동안 보관한 후 성형한 경우, 나선형 유동 등의 유동 길이 시험에서 보관 전후에서의 유동 길이 저하율은 20 % 미만일 수 있다.
본 발명의 장점 및 특징을 첨부된 도면과 함께 제공되는 하기 상세한 설명으로부터 더욱 확실하게 이해할 수 있을 것이다.
도 1은 25 ℃ 및 상대 습도 50 %의 조건과 25 ℃ 및 상대 습도 20 % 이하의 건조 조건하에서 보관한 전후에 본 발명의 반도체 밀봉용 에폭시 수지 조성물을 사용한 실시예 1 및 비교예 1에서 열 조건하에서의 경도와 나선형 유동에 의한 유동 길이의 변화율을 보관 시간에 대하여 플롯팅하여 비교한 그래프이다.
본 발명의 실시예 1의 반도체 밀봉용 에폭시 수지 조성물을 25 ℃ 및 상대 습도 50 %의 조건하에서 보관했을 때의 성형 직후의 바콜 경도의 변화, 및 25 ℃ 및 상대 습도 20 % 이하의 건조 조건하에서 보관한 경우의 유동 길이 변화를 각각 나타내고 있다. 비교를 위해, 본 발명의 비교예 1의 반도체 밀봉용 에폭시 성형 재료의 결과도 또한 나타내었다. 본 발명에서 알칼리 토금속 산화물을 사용할 경우, 가열 조건하에서의 경도 및 유동 길이의 저하를 억제할 수 있다.
실리카겔 및 황산마그네슘과 같은 건조제는 유사한 흡수 효과를 나타내는 것으로 생각되지만, 이들 건조제는 수분을 그 위에 물리적으로 흡착하는 것이므로 경화 전에도 다량의 수분을 흡수하여 에폭시 수지의 경화 반응 온도에서 일단 흡수한 수분을 방출하여 역효과를 가져온다. 또한 이들은 경화 반응의 완결 후에도 건조제로서 존재하기 때문에 얻어진 경화물은 배합되지 않는 생성물에 비해 다량의 수분을 흡수하게 된다. 이는 반도체 장치의 땜납을 재유동시킬 때 탈수를 야기하여 균열을 야기하거나 전기 특성의 내습성의 신뢰성이 저하된다.
도 2는 본 발명의 실시예 1의 반도체 밀봉용 에폭시 수지 조성물과 그의 경화물의 X-선 회절 강도를 나타낸다. 경화 전의 에폭시 수지 조성물에서는, 산화칼슘과 약간량의 수산화칼슘이 검출된다. 이 수산화칼슘은 재료 혼합시 산화칼슘으로부터 변화된 것이라고 생각된다. 경화 후의 X-선 회절 강도를 보면, 산화칼슘의 강도가 저하될수록 수산화칼슘의 강도가 커진다. 상기로부터, 산화칼슘의 효과는 에폭시 수지 조성물의 경화시에 수분을 효과적으로 흡수하고 경화 반응을 촉진하여 경화 후에 더욱 안정한 화합물로 변화되어 에폭시 수지 조성물 중 존재하는 것이라고 생각된다.
본 발명은 하기 실시예를 이용하여 더욱 구체적으로 설명된다.
<실시예 1 내지 6 및 비교예 1 내지 5>
표 1은 본 발명의 반도체 밀봉용 에폭시 수지 조성물의 출발 물질을 나타내고 있다. 표 2는 본 발명의 반도체 밀봉용 에폭시 수지 조성물의 실시예에서 출발 물질의 배합비 및 특성을 나타내고 있다. 표 3은 본 발명의 반도체 밀봉용 에폭시 수지 조성물의 비교예에서 출발 물질의 배합비 및 특성을 나타내고 있다.
표 1에 표시된 출발 물질, 평균 입경 1O ㎛의 용융 실리카, 착색제로서 카본 블랙, 커플링제로서 γ-글리시독시프로필트리에톡시실란, 이형제로서 몬탄산에스테르 및 난연제로서 평균 입경 3 내지 10 ㎛의 칼슘 메타보레이트를 사용하여 각각 표 2의 실시예와 표 3의 비교예의 에폭시 수지 조성물을 배합하였다.
상이한 유형의 배합된 출발 물질을 65 ℃ 및 90 ℃로 가열된 2-롤 혼합 분쇄기를 이용하여 약 15분 동안 혼합하였다. 그 후, 얻어진 혼합물을 분쇄기로 분쇄한 후, 타블렛 (tablet) 성형기를 이용하여 소정 크기의 타블렛으로 성형함으로써 반도체 밀봉용 에폭시 수지 조성물을 얻었다.
유동성은 SPI-EMMI1-66에 따라 180 ℃ 및 90 초의 조건하에서 나선형 성형물을 성형하여 유동 길이를 측정하여 63.5 ㎝ (25 인치) 이상의 유동 길이를 허용가능한 것으로 간주하였다. 경화성을 나선형 시험편의 제거 직후 성형품의 표면 경도를 바콜 경도계 (No.935)를 사용하여 측정하여 경도 75 이상을 양호한 것으로 허용하였다.
에폭시 수지 조성물의 경화물의 유리 전이 온도는 180 ℃ 및 90 초의 조건하에서 트랜스퍼 성형되고 180 ℃에서 6 시간 동안 더 경화된 원주형 샘플을 사용하여 측정하였다. 열 물리 시험기를 이용하여 시료를 5 ℃/분의 속도로 가열하여 시료의 선팽창에서의 굴곡점을 유리전이 온도로 하였다.
도 3은 본 발명의 반도체 밀봉용 에폭시 수지 조성물을 이용하여 밀봉한 반도체 장치의 단면도이다. 도 3에 나타낸 반도체 장치의 제조를 위해, 반도체 소자 (2)를 구리 리드 프레임의 다이패드 (5) 상에 은 페이스트와 같은 접착층 (6)을 통해 고착시켰다. 그 후, 반도체 소자 (2) 상의 알루미늄 패드부와 부분적으로 은 도금된 구리 리드 프레임의 외부 리드 (4)를 금 와이어 (3)을 사용한 와이어 결합을 통해 접속시켰다. 얻어진 장치를 본 발명의 반도체 밀봉용 에폭시 수지 조성물을 이용하여 180 ℃에서 90 초, 성형 압력 70 kg/cm2의 조건하에서 저압 트랜스퍼 성형을 행하였다. 이어서, 180 ℃에서 6 시간 동안 경화시킨 후, 리드 프레임의 타이바 (tiebar) 절단, 외부 리드 (4)의 땜납 도금을 하고 구부려 도 3에 표시한 반도체 장치를 얻었다.
도 4는 본 발명의 에폭시 수지 조성물을 이용하여 밀봉한 또다른 유형의 반도체 장치의 단면도이다. 도 4에 표시된 반도체 장치의 제조를 위해 반도체 소자와 외부 리드 (4)를 갖는 구리 리드 프레임을 폴리이미드 양면 접착제와 같은 접착층 (7)을 통해 접착 및 고착시켰다. 그 후, 반도체 소자 (2) 상의 알루미늄 패드부와 부분적으로 은 도금된 구리 리드 프레임의 외부 리드 (4)를 금 와이어 (3)으로 와이어 결합을 통해 접속시켰다. 이러한 부재들을 본 발명의 반도체 밀봉용 에폭시 수지 조성물을 이용하여 180 ℃에서 90 초, 성형 압력 70 kg/cm2의 조건하에서 저압 트랜스퍼 성형시켰다. 이어서, 180 ℃에서 6 시간 동안 경화시킨 후, 리드 프레임의 타이바 절단, 외부 리드 (4)의 땜납 도금을 하고 구부려 도 4에 표시된 반도체 장치를 얻었다.
도 5는 본 발명의 에폭시 수지 조성물을 이용하여 밀봉한 또다른 유형의 반도체 장치의 단면도이다. 도 5에 표시된 반도체 장치의 제조를 위해 반도체 소자 (2)를 4층의 배선층을 갖는 유기 프린트 배선 기판 (8)에 은 페이스트와 같은 접착층 (6)을 통해 고착시켰다. 반도체 소자 (2)의 알루미늄 패드부와 프린트 배선 기판 (8)의 패드부를 금 와이어 (3)을 이용하여 와이어 결합시켰다. 이러한 부재의반도체 탑재면을 본 발명의 반도체 밀봉용 에폭시 수지 조성물을 이용하여 180 ℃에서 90 초, 성형 압력 70 kg/cm2의 조건하에서 저압 트랜스퍼 성형시켰다. 그 후, 180 ℃에서 6 시간 동안 경화시킨 후, 땜납 볼 (9)를 부착하여 도 5에 표시된 반도체 장치를 얻었다.
도 6은 본 발명의 에폭시 수지 조성물을 이용하여 밀봉한 또다른 유형의 반도체 장치의 단면도이다. 도 6에 표시된 반도체 장치의 제조를 위해 반도체 소자 (2)의 패드부에 땜납 볼 (9)를 형성하였다. 그 후, 반도체 소자 (2)의 땜납 볼 (9)와 알루미나 세라믹 배선 기판 (10)의 패드부를 땜납의 용융에 의해 접속 및 고착시켰다. 이러한 부재의 반도체 탑재면을 본 발명의 반도체 밀봉용 에폭시 수지 조성물을 이용하여 180 ℃에서 90 초, 성형 압력 7O kg/cm2의 조건하에서 저압 트랜스퍼 성형시켰다. 그 후, 180 ℃에서 6 시간 동안 경화 후, 땜납 볼 (9)를 부착하여 도 6에 표시된 반도체 장치를 얻었다.
<실시예 7 내지 15 및 비교예 7 내지 14>
실시예 7에서는, 본 발명의 실시예 1을 이용하여 도 3에 표시된 유형의 반도체 장치를 통상법에 의해 제작하여 신뢰성 시험을 하였다. 하기 표 4는 실시예 및 비교예의 반도체 장치에서 고온 방치 신뢰성과 내습 신뢰성을 표시한 표이다.
마찬가지로, 표 4에 표시된 반도체 밀봉용 에폭시 수지 조성물 및 반도체 장치의 조합을 사용하여 실시예 8, 9, 10, 11, 12, 13, 14, 15 및 비교예 7, 8, 9, 10, 11, 12, 13, 14를 제작하여, 성형 주기 시험, 고온 방치 신뢰성 시험 및 내습 신뢰성 시험을 하였다.
실시예 및 비교예의 성형 주기 시험은 트랜스퍼 성형기를 사용하여 양산가능한 성형 시간을 측정하여 수행하였다. 반도체 밀봉용 에폭시 수지 조성물의 성형 후 얻어진 밀봉층의 균열, 변형, 게이트부의 금형 잔류물, 컬 (cull) 부의 경도 등을 조사하였다.
실시예 및 비교예의 반도체 장치의 고온 방치 신뢰성 시험은, 200 ℃의 보관 조건하에서 실시예 및 비교예의 반도체 장치를 각각 50개씩 투입하여, 매시간마다 전기 전도 시험을 하여, 전기 전도가 불량인 반도체 장치의 개수를 기록하여 수행하였다. 50개의 장치 중 불량 개수가 50 %로 된 보관 시간을 표에 표시하였다.
실시예 및 비교예의 내습 신뢰성 시험은, 압력솥 시험 조건 (121 ℃, 2 기압, 상대 습도 100 %)하에 반도체 장치를 투입하여, 매시간마다 전기 전도 시험을 행하여 전기 전도가 불량인 반도체 장치의 개수를 기록하여 수행하였다. 50개의 장치 중 불량 개수가 50 %로 된 시간을 표에 표시하였다.
표 2 및 표 3에는 실시예 1 내지 6 및 비교예 1 내지 5의 반도체 밀봉용 에폭시 수지 조성물의 성형성, 및 내열성을 표시하는 지표인 유리전이 온도를 표시하였다.
실시예 1과 비교예 1을 비교하면, 본 발명과 같이 산화칼슘이 배합되어 있는 에폭시 수지 조성물을 사용하면 경화성이 향상되어, 성형 후 180 ℃에서의 경도는 비교예 1에서의 82에 비해 실시예 1에서는 85로 상승하였다. 경화물의 내열성을 표시하는 유리 전이 온도는 비교예 1에서의 120 ℃에 비해 실시예 1에서는 125 ℃로 향상되었다. 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 보관한 후 가열 조건하에서 경도를 비교하면 실시예 1에서는 81로 4.7 % 감소, 비교예 1에서는 30으로 63 % 감소되었다. 이로부터, 산화칼슘의 첨가에 의해 흡습시 경도 저하가 감소된다는 것을 알 수 있다. 나선형 유동 값을 비교하면 25 ℃ 및 상대 습도 20 % 이하의 조건에서 72 시간 동안 보관한 후, 실시예 1에서는 81.28 ㎝ (32 인치)에서15.8 % 감소, 비교예 1에서는 63.5 ㎝ (25 인치)에서 35.9 % 감소되었다. 이것은 비교예 1에서는 경화 촉진제로서 작용한 트리페닐 포스핀이 실시예에 비해 증량되어 실온으로 서서히 경화 반응이 진행되었기 때문이라 여겨진다.
산화칼슘의 첨가량이 경화제에 대해 0.4 %로 변화한 비교예 2에서는 실시예 1 보다 경화성의 향상 효과가 작은 것을 알 수 있을 것이다. 산화칼슘의 첨가량이 경화제에 대해 59.9 %로 변화한 비교예 3에서는 실시예 1 보다 경화성 및 유리 전이 온도가 충분히 개선되었다. 그러나, 산화칼슘의 첨가에 의한 유동성은 저하되어 나선형 유동 값은 50.8 ㎝ (20 인치)로 저하된다.
첨가된 알칼리 토금속 산화물을 각각 산화마그네슘 및 산화바륨으로 교체한 실시예 2 및 실시예 3에서는 비교예 1에 비해 성형성의 향상, 유리전이 온도의 상승이 확인되었다.
난연제로 작용한 브롬화 에폭시 수지와 산화안티몬의 양이 감소된 실시예 4와 비교예 4를 비교하면, 실시예 4에서는 UL94 표준의 연소 시험은 총연소 시간이 3 초이고 V-0으로서 판정되지만, 산화칼슘을 배합하지 않은 비교예 4에서는 UL94 연소시험의 총연소 시간이 124 초로 V-1로 판정되었다.
난연제로서 작용하는 브롬화 에폭시 수지와 산화안티몬을 배합하지 않고, 에폭시 수지에 대한 페놀 수지 경화제의 당량비를 1.5 배로 한 실시예 5와 비교예 5를 비교하면, 비교예 5에서는 경화성이 극단적으로 저하되고, 보관 전 바콜 경도 값이 10이므로 유리 전이 온도 측정용 시험편 및 UL94 연소 시험용 시험편의 성형이 불가능하였다. 이와는 달리, 실시예 5에서는 충분한 경화성을 얻었고 시험편을성형할 수 있었다. UL94 연소 시험에서, 총 연소 시간은 20 초로 V-0로 판정되었다.
실시예 5의 조성물에 칼슘 메타보레이트를 더 첨가한 실시예 6에서는 비교예 5에 비해 흡습 후 경화성의 향상, 유리전이 온도의 향상 효과를 얻었다. UL94 연소 시험의 총 연소 시간은 실시예 5에서 20 초인데 비해 5 초 이었으므로 난연 정도가 더 향상된 것을 알 수 있었다.
표 4는 실시예 7 내지 15 및 비교예 7 내지 14의 결과를 나타내고 있다. 실시예 7, 8, 9, 10, 11, 12 및 비교예 7, 8, 9, 10, 11을 비교하여 고온 방치 신뢰성 및 내습 신뢰성이 함께 향상되고 있다는 것을 밝혔다. 양산성을 향상시킬 수 있는 성형 주기 시간은 실시예에서 더 짧아졌고, 이로부터 양산성이 향상하는 것을 확인할 수 있었다. 브롬화 에폭시 수지, 산화안티몬이 감량되거나 이를 포함하지 않는 실시예 10, 11, 12는 다른 실시예 7 내지 9에 비해 고온 방치 신뢰성과 내습 신뢰성에서 향상되었다.
상기와 같이, 본 발명의 반도체 밀봉용 에폭시 수지 조성물은 경화성 및 내열성이 양호하다. 본 발명의 반도체 장치는 내열 신뢰성 및 내습 신뢰성에서 양호하다.
본 발명에 따라, 보관시 잘 흡습되지 않고 성형시 경화가 잘 저해되지 않는, 반도체 밀봉용 에폭시 수지 조성물 및 상기 조성물을 이용한 반도체 장치가 달성될 수 있다.
또한, 양산성이 저하되지 않고 경화 후 얻어진 성형물의 내열성도 저하되지 않는 반도체 밀봉용 에폭시 수지 조성물 및 그것을 이용한 반도체 장치가 달성될 수 있다.
또한, 성형시 경화성이 양호하고, 내열성이 높은 경화물을 제공할 수 있으며, 난연성이 높은 반도체 밀봉용 에폭시 수지 조성물 및 그것을 이용한 고 신뢰성 반도체 장치가 달성될 수 있다.
또한, 경화성, 성형성 및 양산성이 우수한 반도체 밀봉용 에폭시 수지 조성물 및 상기 조성물로 밀봉한 장기간 신뢰성이 우수한 반도체 장치가 달성될 수 있다.
본 발명은 예시적인 실시태양과 관련하여 상기 기재되어 있지만, 본 발명의 주제 및 범위를 벗어나지 않는 다양한 변형 및 치환을 할 수 있음이 명백하다. 따라서, 본 발명은 상기 기재에 의해 제한되는 것이 아니며 첨부된 청구항의 범위에 의해서만 제한되는 것이다.

Claims (99)

  1. 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 비페닐 기재 에폭시 수지,
    경화제, 및
    무기 충전제
    를 포함하는 에폭시 수지 조성물.
  2. 제1항에 있어서, 상기 무기 충전제가 알칼리 토금속 산화물을 함유하는 에폭시 수지 조성물.
  3. 제1항에 있어서, 상기 무기 충전제가 산화칼슘을 함유하는 에폭시 수지 조성물.
  4. 제3항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되어 있는 에폭시 수지 조성물.
  5. 제1항에 있어서, 상기 경화제가 페놀 수지인 에폭시 수지 조성물.
  6. 제5항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 에폭시 수지 조성물.
  7. 제1항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 에폭시 수지 조성물.
  8. 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 비페닐 기재 에폭시 수지,
    경화제, 및
    알칼리 토금속 산화물을 함유하는 무기 충전제
    를 포함하는 에폭시 수지 조성물.
  9. 제8항에 있어서, 상기 무기 충전제가 산화칼슘을 함유하는 에폭시 수지 조성물.
  10. 제3항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되어 있는 에폭시 수지 조성물.
  11. 제8항에 있어서, 상기 경화제가 페놀 수지인 에폭시 수지 조성물.
  12. 제11항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 에폭시 수지 조성물.
  13. 제8항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 에폭시 수지 조성물.
  14. 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 비페닐 기재 에폭시 수지,
    경화제, 및
    산화칼슘을 함유하는 무기 충전제
    를 포함하는 에폭시 수지 조성물.
  15. 제14항에 있어서, 상기 무기 충전제가 알칼리 토금속 산화물을 함유하는 에폭시 수지 조성물.
  16. 제14항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되어 있는 에폭시 수지 조성물.
  17. 제14항에 있어서, 상기 경화제가 페놀 수지인 에폭시 수지 조성물.
  18. 제17항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 에폭시 수지 조성물.
  19. 제14항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 에폭시 수지 조성물.
  20. 비페닐 기재 에폭시 수지,
    경화제, 및
    알칼리 토금속 산화물을 함유하는 무기 충전제
    를 포함하는 에폭시 수지 조성물.
  21. 제20항에 있어서, 상기 비페닐 기재 에폭시 수지가 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 에폭시 수지 조성물.
  22. 제20항에 있어서, 상기 무기 충전제가 산화칼슘을 함유하는 에폭시 수지 조성물.
  23. 제22항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되어 있는 에폭시 수지 조성물.
  24. 제20항에 있어서, 상기 경화제가 페놀 수지인 에폭시 수지 조성물.
  25. 제24항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 에폭시 수지 조성물.
  26. 제20항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 에폭시 수지 조성물.
  27. 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 비페닐 기재 에폭시 수지를 포함하는 에폭시 수지 조성물.
  28. 제27항에 있어서, 알칼리 토금속 산화물을 함유하는 무기 충전제를 포함하는 에폭시 수지 조성물.
  29. 제28항에 있어서, 상기 알칼리 토금속 산화물이 산화칼슘인 에폭시 수지 조성물.
  30. 제29항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되어 있는 에폭시 수지 조성물.
  31. 제27항에 있어서, 페놀 수지를 경화제로서 함유하는 에폭시 수지 조성물.
  32. 제31항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 에폭시 수지 조성물.
  33. 제28항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 에폭시 수지 조성물.
  34. 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 비페닐 기재 에폭시 수지,
    경화제, 및
    무기 충전제
    를 포함하는 조성의 에폭시 수지로 밀봉된 반도체 장치.
  35. 제34항에 있어서, 상기 무기 충전제가 알칼리 토금속 산화물을 함유하는 장치.
  36. 제34항에 있어서, 상기 무기 충전제가 산화칼슘을 함유하는 장치.
  37. 제36항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되어 있는 장치.
  38. 제34항에 있어서, 상기 경화제가 페놀 수지인 장치.
  39. 제38항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 장치.
  40. 제34항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 장치.
  41. 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 비페닐 기재 에폭시 수지,
    경화제, 및
    알칼리 토금속 산화물을 함유하는 무기 충전제
    를 포함하는 조성의 에폭시 수지로 밀봉된 반도체 장치.
  42. 제41항에 있어서, 상기 무기 충전제가 산화칼슘을 함유하는 장치.
  43. 제42항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되어 있는 장치.
  44. 제42항에 있어서, 상기 경화제가 페놀 수지인 장치.
  45. 제44항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 장치.
  46. 제42항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 장치.
  47. 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 비페닐 기재 에폭시 수지,
    경화제, 및
    산화칼슘을 함유하는 무기 충전제
    를 포함하는 조성의 에폭시 수지로 밀봉된 반도체 장치.
  48. 제47항에 있어서, 상기 무기 충전제가 알칼리 토금속 산화물을 함유하는 장치.
  49. 제47항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되어 있는 장치.
  50. 제47항에 있어서, 상기 경화제가 페놀 수지인 장치.
  51. 제50항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 장치.
  52. 제47항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 장치.
  53. 비페닐 기재 에폭시 수지,
    경화제, 및
    알칼리 토금속 산화물을 함유하는 무기 충전제
    를 포함하는 조성의 에폭시 수지로 밀봉된 반도체 장치.
  54. 제53항에 있어서, 상기 비페닐 기재 에폭시 수지가 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 장치.
  55. 제54항에 있어서, 상기 무기 충전제가 산화칼슘을 함유하는 장치.
  56. 제55항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되어 있는 장치.
  57. 제53항에 있어서, 상기 경화제가 페놀 수지인 장치.
  58. 제57항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 장치.
  59. 제53항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 장치.
  60. 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 비페닐 기재 에폭시 수지를 포함하는 조성의 에폭시 수지로 밀봉된 반도체 장치.
  61. 제60항에 있어서, 알칼리 토금속 산화물을 함유하는 무기 충전제를 포함하는 장치.
  62. 제61항에 있어서, 상기 알칼리 토금속 산화물이 산화칼슘인 장치.
  63. 제62항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되어 있는 장치.
  64. 제63항에 있어서, 경화제가 페놀 수지인 장치.
  65. 제64항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 장치.
  66. 제61항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 장치.
  67. 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 비페닐 기재 에폭시 수지를 제공하는 단계,
    상기 비페닐 기재 에폭시 수지를 경화제로 경화시키는 단계, 및
    상기 비페닐 기재 에폭시 수지를 무기 충전제로 충전시키는 단계
    를 포함하는 에폭시 수지 조성물의 제조 방법.
  68. 제67항에 있어서, 상기 무기 충전제가 알칼리 토금속 산화물을 함유하는 방법.
  69. 제67항에 있어서, 상기 무기 충전제가 산화칼슘을 함유하는 방법.
  70. 제69항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되는 방법.
  71. 제67항에 있어서, 상기 경화제가 페놀 수지인 방법.
  72. 제71항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 방법.
  73. 제67항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 방법.
  74. 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 비페닐 기재 에폭시 수지를 형성하는 단계,
    상기 비페닐 기재 에폭시 수지를 경화제로 경화시키는 단계, 및
    상기 비페닐 기재 에폭시 수지를 알칼리 토금속 산화물을 함유하는 무기 충전제로 충전시키는 단계
    를 포함하는 에폭시 수지 조성물의 제조 방법.
  75. 제74항에 있어서, 상기 무기 충전제가 산화칼슘을 함유하는 방법.
  76. 제75항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되는 방법.
  77. 제74항에 있어서, 상기 경화제가 페놀 수지인 방법.
  78. 제77항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 방법.
  79. 제74항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘메타보레이트를 더 함유하는 방법.
  80. 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 비페닐 기재 에폭시 수지를 형성하는 단계,
    상기 비페닐 기재 에폭시 수지를 경화제로 경화시키는 단계, 및
    상기 비페닐 기재 에폭시 수지를 산화칼슘을 함유하는 무기 충전제로 충전시키는 단계
    를 포함하는 에폭시 수지 조성물의 제조 방법.
  81. 제80항에 있어서, 상기 무기 충전제가 알칼리 토금속 산화물을 함유하는 방법.
  82. 제80항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되는 방법.
  83. 제80항에 있어서, 상기 경화제가 페놀 수지인 방법.
  84. 제83항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 방법.
  85. 제80항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 방법.
  86. 비페닐 기재 에폭시 수지를 형성하는 단계,
    상기 비페닐 기재 에폭시 수지를 경화제로 경화시키는 단계, 및
    상기 비페닐 기재 에폭시 수지를 알칼리 토금속 산화물을 함유하는 무기 충전제로 충전시키는 단계
    를 포함하는 에폭시 수지 조성물의 제조 방법.
  87. 제86항에 있어서, 상기 비페닐 기재 에폭시 수지가 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 방법.
  88. 제86항에 있어서, 상기 무기 충전제가 산화칼슘을 함유하는 방법.
  89. 제88항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되는 방법.
  90. 제86항에 있어서, 상기 경화제가 페놀 수지인 방법.
  91. 제90항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 방법.
  92. 제86항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 방법.
  93. 25 ℃ 및 상대 습도 50 %에서 72 시간 동안 경도 변화율이 10 % 미만이고, 25 ℃ 및 상대 습도 20 % 이하에서 72 시간 동안 유동 변화율이 20 % 미만인 비페닐 기재 에폭시 수지를 형성하는 단계를 포함하는, 에폭시 수지 조성물의 제조 방법.
  94. 제93항에 있어서, 알칼리 토금속 산화물을 함유하는 무기 충전제를 제공하는 단계를 더 포함하는 방법.
  95. 제94항에 있어서, 상기 알칼리 토금속 산화물이 산화칼슘인 방법.
  96. 제95항에 있어서, 상기 산화칼슘이 상기 경화제에 대해 0.5 중량% 내지 50 중량%의 양으로 배합되는 방법.
  97. 제93항에 있어서, 페놀 수지를 경화제로서 제공하는 단계를 더 포함하는 방법.
  98. 제97항에 있어서, 상기 비페닐 기재 에폭시 수지의 에폭시기에 대한 상기 페놀 수지의 히드록실기의 비율이 약 1.3 내지 1.5인 방법.
  99. 제94항에 있어서, 상기 무기 충전제가 78 % 이상의 실리카를 함유하고 칼슘 메타보레이트를 더 함유하는 방법.
KR1020010067000A 2001-01-19 2001-10-30 반도체 밀봉용 에폭시 수지 조성물 및 그것을 이용한반도체 장치 KR100859913B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001010982A JP3995421B2 (ja) 2001-01-19 2001-01-19 半導体封止用エポキシ樹脂組成物及びそれを用いた半導体装置
JPJP-P-2001-00010982 2001-01-19

Publications (2)

Publication Number Publication Date
KR20020062132A true KR20020062132A (ko) 2002-07-25
KR100859913B1 KR100859913B1 (ko) 2008-09-23

Family

ID=18878186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010067000A KR100859913B1 (ko) 2001-01-19 2001-10-30 반도체 밀봉용 에폭시 수지 조성물 및 그것을 이용한반도체 장치

Country Status (4)

Country Link
US (1) US6878448B2 (ko)
JP (1) JP3995421B2 (ko)
KR (1) KR100859913B1 (ko)
TW (1) TWI291976B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180048674A (ko) * 2015-09-02 2018-05-10 히타치가세이가부시끼가이샤 수지 조성물, 경화물, 봉지용 필름 및 봉지 구조체

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779902B1 (ko) 2006-12-28 2007-11-28 제일모직주식회사 반도체 소자 밀봉용 에폭시 수지 조성물　및 이를 이용한반도체 소자
US9246073B2 (en) * 2008-06-25 2016-01-26 Panasonic Intellectual Property Management Co., Ltd. Mounting structure, and method of manufacturing mounting structure
US7986050B2 (en) * 2008-07-28 2011-07-26 Nitto Denko Corporation Epoxy resin composition for optical semiconductor element encapsulation and optical semiconductor device using the same
JP5486890B2 (ja) * 2009-09-30 2014-05-07 ミネベア株式会社 ファンモータ
JP5592174B2 (ja) * 2010-06-24 2014-09-17 パナソニック株式会社 半導体封止用エポキシ樹脂組成物とそれを用いた半導体装置
KR101711479B1 (ko) * 2010-10-06 2017-03-03 삼성전자 주식회사 반도체 패키지 장치 및 그의 검사 시스템
JP5795168B2 (ja) * 2011-02-07 2015-10-14 明和化成株式会社 熱伝導性樹脂組成物及び半導体パッケージ
US9093383B1 (en) 2012-10-15 2015-07-28 Freescale Semiconductor, Inc. Encapsulant for a semiconductor device
US8853867B2 (en) 2012-10-15 2014-10-07 Freescale Semiconductor, Inc. Encapsulant for a semiconductor device
US20150287697A1 (en) * 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
DE102014113697A1 (de) * 2014-09-23 2016-04-07 Infineon Technologies Austria Ag Verfahren mit Inkjet-Prozessen und deren Anwendung
JP7080672B2 (ja) * 2018-02-27 2022-06-06 旭化成株式会社 構造接着剤用エポキシ樹脂組成物、及びこれを用いた構造物

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042550A (en) * 1975-11-28 1977-08-16 Allied Chemical Corporation Encapsulant compositions based on anhydride-hardened epoxy resins
DE3141955A1 (de) 1981-10-22 1983-05-05 Siemens AG, 1000 Berlin und 8000 München Reaktionsharzmassen und daraus hergestellte formstoffe
JPS58174434A (ja) 1982-04-08 1983-10-13 Sumitomo Bakelite Co Ltd エポキシ樹脂系成形材料
US5019605A (en) * 1989-03-15 1991-05-28 Minnesota Mining And Manufacturing Company Low density, self-extinguishing epoxide composition
FR2703689B1 (fr) * 1993-04-09 1995-06-16 Minnesota Mining & Mfg Composition epoxyde ignifuge pratiquement exempte d'halogene.
JPH10152664A (ja) * 1996-11-26 1998-06-09 Hitachi Chem Co Ltd 樹脂ペースト組成物及びこれを用いた半導体装置
JP2000230039A (ja) * 1998-12-08 2000-08-22 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180048674A (ko) * 2015-09-02 2018-05-10 히타치가세이가부시끼가이샤 수지 조성물, 경화물, 봉지용 필름 및 봉지 구조체

Also Published As

Publication number Publication date
US20020146565A1 (en) 2002-10-10
JP2002212264A (ja) 2002-07-31
US6878448B2 (en) 2005-04-12
JP3995421B2 (ja) 2007-10-24
KR100859913B1 (ko) 2008-09-23
TWI291976B (en) 2008-01-01

Similar Documents

Publication Publication Date Title
TWI388620B (zh) 半導體密封用環氧樹脂組成物及半導體裝置
KR101081619B1 (ko) 에폭시 수지 조성물 및 반도체장치
KR100520793B1 (ko) 수지봉지형 반도체장치 및 그 제조방법
KR100859913B1 (ko) 반도체 밀봉용 에폭시 수지 조성물 및 그것을 이용한반도체 장치
JP3010110B2 (ja) 半導体装置
JP4677761B2 (ja) エポキシ樹脂組成物及び半導体装置
JP4496740B2 (ja) エポキシ樹脂組成物及び半導体装置
JP2002060591A (ja) エポキシ樹脂組成物及び半導体装置
KR101266542B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용한 반도체 소자 패키지
JP2002179773A (ja) エポキシ樹脂組成物及び半導体装置
JPH10158360A (ja) エポキシ樹脂組成物
JP2006257309A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JPH11181244A (ja) エポキシ樹脂組成物及び半導体装置
JP2004091533A (ja) エポキシ樹脂組成物及び半導体装置
JPH03116952A (ja) 半導体装置
JP2000281748A (ja) エポキシ樹脂組成物及び半導体装置
JP2001329142A (ja) エポキシ樹脂組成物及び半導体装置
JP2003040981A (ja) エポキシ樹脂組成物及び半導体装置
JP4743932B2 (ja) エポキシ樹脂組成物及び半導体装置
JPH03201468A (ja) 半導体装置
JP4524837B2 (ja) エポキシ樹脂組成物及び半導体装置
JPH11100491A (ja) エポキシ樹脂組成物及び半導体装置
JP2004018783A (ja) エポキシ樹脂組成物及び半導体装置
JP2001335618A (ja) エポキシ樹脂組成物及び半導体装置
JP2002161196A (ja) エポキシ樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee