KR20020035482A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20020035482A
KR20020035482A KR1020017015183A KR20017015183A KR20020035482A KR 20020035482 A KR20020035482 A KR 20020035482A KR 1020017015183 A KR1020017015183 A KR 1020017015183A KR 20017015183 A KR20017015183 A KR 20017015183A KR 20020035482 A KR20020035482 A KR 20020035482A
Authority
KR
South Korea
Prior art keywords
chip
substrate
bonding
bumps
solid state
Prior art date
Application number
KR1020017015183A
Other languages
English (en)
Other versions
KR100736000B1 (ko
Inventor
시바타가즈타카
Original Assignee
사토 게니치로
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 게니치로, 로무 가부시키가이샤 filed Critical 사토 게니치로
Publication of KR20020035482A publication Critical patent/KR20020035482A/ko
Application granted granted Critical
Publication of KR100736000B1 publication Critical patent/KR100736000B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

고체장치(반도체 칩 또는 배선기판 등)의 표면에 반도체 칩을 접합한 구조의 반도체장치에 있어서, 그 박형화를 도모한다. 주칩(31) 및 부칩(32)은, 활성표면끼리를 대향시켜 접합되어, 칩·온·칩 구조를 형성하고 있다. 주칩(31)은, 부칩(32) 보다 바깥쪽에 외부접속용의 범프(BE)를 갖고 있다. 이 범프(BE)는, 개재기판(33)의 표면에 접속되어 있다. 개재기판(33)의 안쪽의 영역에는, 부칩(32)을 수용하는 관통구멍(40)이 형성되어 있다. 주칩(32)의 비활성면에는, 방열판(45)이 첩착되어 있다. 주칩(31) 및 부칩(32)은, 어느 것이나 양호하게 방열할 수 있다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
반도체장치의 실질적인 집적도를 높이기 위해, 이른바, 칩·온·칩 구조의 반도체장치가 제안되어 있다.
한편, 실장기판상에 있어서의 반도체소자의 실장면적을 저감시키기 위해, 이른바 칩사이즈 패키지라 칭해지는 IC패키지가 있다.
도 4는, 칩·온·칩 구조의 반도체장치를 칩사이즈 패키지에 구성한 구성예를 나타내는 도해적인 단면도이다.
칩·온·칩 구조를 구성하는 한쌍의 반도체 칩은, 외부접속부로서의 패드(11)를 갖는 주칩(1)과, 이 주칩(1)에 접합되는 부칩(2)을 갖는다.
주칩(1)과 부칩(2)은 각각의 활성면을 대향시킨 상태로, 범프(12)에 의해 전기적, 기계적으로 접합되어 있다.
주칩(1)의 활성면에 있어서, 부칩(2)을 회피한 주변영역에 형성된 외부접속용 패드(13)는, 본딩와이어(14)를 통하여, 인터포저라 칭해지는 개재기판(3)에 전기접속되어 있다.
이 개재기판(3)의 표면에, 주칩(1)의 비활성면이, 예를 들면 접착제에 의해 접착되어 있으며, 이에 의해, 칩·온·칩 구조가 개재기판(3)의 표면에 고정되어 있다.
개재기판(3)상에는, 몰드수지(5)가 배치되어 있으며, 이 몰드수지(5)내에, 주칩(1), 부칩(2) 및 본딩와이어(14)가 봉지되어 있다.
개재기판(3)의 하면, 즉, 주칩(1)과는 반대측의 표면에는, 외부접속단자로서의 땜납볼(15)이 격자상으로 2차원 배열되어 복수개 설치되어 있다.
이 땜납볼(15)을 사용하여, 이 반도체장치의 실장기판으로의 접합이 행해진다.
칩·온·칩 구조의 반도체장치의 별개의 구조예를 도 5에 나타낸다.
이 반도체장치에서는, 주칩(1)의 활성면에 부칩(2)의 비활성면이, 예를 들면 접착제를 사용하여 결합되어 있다.
주칩(1)과 부칩(2)의 전기접속은, 본딩와이어(17)를 사용하여 행해지고 있다.
도 4 및 도 5에 나타낸 구성에 있어서의 공통적 문제점의 하나는, 반도체 칩을 중첩시킨 구조이므로, 패키지 전체의 높이가 높게 된다는 것에 있다.
이 문제는, 도 4에 있어서 2점 쇄선으로 나타내는 바와 같이, 몰드수지(5)를, 예를 들면 그라인더를 사용하여 연삭하는 것에 의해 어느 정도 경감시킬 수는 있지만, 패키지의 박형화에는 한계가 있다.
도 4 구성의 경우에는, 몰드수지(5)의 연삭을 부칩(2)의 비활성면이 노출될때까지 행하여도, 장치의 전기적 특성에 큰 영향은 없다.
그러나, 이 연삭은, 본딩와이어(14)를 손상시키는 일이 없도록 행하지 않으면 안되므로, 몰드수지(5)의 연삭은, 본딩와이어(14)의 상방에 몰드수지가 남아있는 시점에서 정지하지 않으면 안된다.
도 5의 구성에서는, 주칩(1)과 부칩(2)의 전기접속에도 본딩와이어(17)를 사용하고 있으므로, 몰드수지(5)의 연삭에는 더 한층의 제한이 있다.
한편, 도 4의 구성에 있어서, 몰드수지(5)를 부칩(2)의 비활성면이 노출될 때까지 연삭하면, 부칩(2)의 방열이 양호하게 행해진다.
이에 대하여, 주칩(1)에 대해서는, 외부공간과의 사이에 개재기판(3)이 존재하고 있으므로, 이 주칩(1)의 방열 대책은 용이하지는 않다.
그 때문에, 주칩(1)에 구동트랜지스터 등의 발열량이 큰 소자가 내장되는 경우에는, 주칩(1)의 동작특성 뿐만 아니라 부칩(2)의 특성에도 영향이 미친다는 문제가 있다.
본 발명은, 반도체 칩과 외부접속단자를 갖는 개재기판(介在基板)을 구비한 반도체장치에 관한 것이다.
도 1은, 본 발명의 일실시형태에 관계하는 반도체장치의 구성을 설명하기 위한 도해적인 단면도.
도 2는, 개재기판의 구성을 설명하기 위한 사시도.
도 3은, 본 발명의 다른 실시형태에 관계하는 반도체장치의 구성을 설명하기 위한 도해적인 단면도.
도 4는, 칩·온·칩 구조의 칩 사이즈 패키지형 반도체장치의 종래의 구성예를 설명하기 위한 도해적인 단면도.
도 5는, 별개의 종래기술을 설명하기 위한 도해적인 단면도.
본 발명의 목적은, 고체장치의 표면에 반도체 칩을 접합한 구조의 반도체장치에 있어서, 그 박형화를 효과적으로 도모할 수 있는 반도체장치를 제공하는 것이다.
본 발명의 반도체장치는, (i) 반도체 칩, (ii) 이 반도체 칩이 접합되는 칩접합영역과, 이 칩접합영역 보다 외측에 설치된 외부접속부를 갖는 접합면을 구비한 고체장치, 및 (iii) 상기 반도체 칩을 수용할 수가 있는 수용부와, 이 수용부주위의 상기 접합면에 대향하는 제 1표면에 설치되며 상기 외부접속부와 접합되는 접속부와, 상기 제 1표면과는 반대측의 제 2표면에 설치된 외부접속단자를 갖는 개재기판을 포함한다.
이 구성에 의하면, 개재기판의 제 1표면에 설치된 수용부에 반도체 칩이 수용된다.
이 상태에서, 반도체 칩과 접합된 고체장치는, 칩접합 영역보다 외측에 설치된 외부접속부를 통하여, 개재기판의 접속부에 전기접속된다.
이에 의해, 개재기판의 두께를 이용하여 반도체 칩이 수용되므로, 반도체장치 전체의 두께를 얇게 할 수가 있다.
또, 상기 고체장치는, 접합면과는 반대측의 표면이 개재기판에 대향하고 있지 않으므로, 이 표면으로부터 양호하게 방열을 행한다.
필요에 따라, 해당 표면에 방열판을 장착하면, 방열효율을 더욱 높일수가 있다.
상기 고체장치는, 별개의 반도체 칩이라도 되고, 배선기판이라도 된다.
또, 상기 수용부는, 개재기판의 제 1표면에 형성된 수용오목개소라도 되고, 개재기판을 관통하여 형성된 관통구멍이라도 된다.
상기 반도체 칩은, 그 활성면을 고체장치의 표면에 대향시킨 페이스다운(face down) 자세로 해당 고체장치에 접합되어 있어도 된다.
또, 상기 반도체 칩은, 그 비활성면을 고체장치의 표면에 대향시킨 페이스업(face up) 자세로 해당 고체장치에 접합되어 있어도 된다.
페이스다운 접합을 취하는 데에는, 반도체 칩의 활성면 및 고체장치의 접합면에, 각각 범프를 설치하고, 이들의 범프끼리를 접합하도록 하여, 반도체 칩을 고체장치에 접합하여도 된다.
또, 페이스업 접합을 취하는 경우에는, 반도체 칩의 활성면과 고체장치를, 예를 들면, 본딩와이어를 사용하여 전기접속하면 된다.
개재기판은, 제 1표면과는 반대측의 제 2표면에 외부접속단자를 갖고 있는 것에서, 이 외부접속단자를 이용하여, 실장기판상에 해당 반도체장치를 실장할 수가 있다.
이 경우에, 외부접속단자는, 복수의 도체패턴을 격자상으로 노출시킨 랜드 그리드 어레이라도 되고, 제 2표면에 형성된 복수의 도체패턴상에 각각 땜납 등의 도전부재를 배치한, 이른바 볼 그리드 어레이라도 된다.
상기 고체장치와 개재기판은, 고체장치의 외부접속부와 개재기판의 제 1표면상의 접속부를, 직접 접합시키는 와이어리스 본딩에 의해 접합되는 것이 바람직하다.
이 경우에, 상기 외부접속부 및 접속부는, 양쪽 또는 한쪽이 범프인 것이 바람직하다.
본 발명에 있어서의 상술한, 또는, 또 다른 목적, 특징 및 효과는, 첨부 도면을 참조하여 다음에 논하는 실시형태의 설명에 의해 보다 명확하게 될 것이다.
도 1은, 본 발명의 일실시형태에 관계하는 반도체장치의 구성을 설명하기 위한 도해적인 단면도이다.
본 반도체장치는, 칩·온·칩 구조의 내부구성을 갖는 칩사이즈 패키지형의 반도체장치이다.
즉, 이 반도체장치는, 한쌍의 반도체 칩인 주칩(31)(고체장치)과 부칩(32)(반도체 칩)을 중첩시킨 내부구조를 갖고 있다.
주칩(31)의 활성면(접합면)에는, 칩간 접속부로서의 범프(B1)가 복수개 형성되어 있으며, 또한, 외부접속부로서의 범프(BE)가 그 둘레 가장자리 영역에 복수개 형성되어 있다.
주칩(31)은, 평면시로 거의 직사각형의 판상체이며, 그 안쪽의 영역에, 범프(B1)가 형성된 칩접합영역이 설정되어 있다.
이 칩접합영역에, 부칩(32)이, 그 활성면을 대향시킨, 이른바 페이스다운 자세로 접합되어 있다.
부칩(32)의 활성면에는, 주칩(31)의 범프(B1)에 대응한 위치에, 범프(B2)가 복수개 설치되어 있다.
그리고, 범프(B1, B2)를 상호 접합하는 것에 의해, 주칩(31) 및 부칩(32)의 전기적 및 기계적 접합이 달성되고 있다.
주칩(31)의 외부접속용의 범프(BE)는, 인터포저라 칭해지는 개재기판(33)의 표면에 설치된 접속부로서의 범프(B3)에 접합되어 있다.
개재기판(33)은, 도 2에 사시도로 나타내는 바와 같이, 전체가 거의 직사각형의 판상체로 형성되어 있고, 그 안쪽 영역에는, 부칩(32)을 수용하는 수용부로서의 관통구멍(40)이 직사각형으로 형성되어 있다.
이 관통구멍(40)의 둘레 가장자리에 있어서, 주칩(31)에 대향하는 제 1표면(41)에, 범프(B3)가 복수개 배열되어 형성되어 있다.
개재기판(33)에 있어서, 주칩(31)과는 반대측의 표면인 제 2표면(42)에는, 외부접속단자로서의 땜납볼(36)이 복수개 격자상으로 2차원 배열되어 형성되어 있다.
개재기판(33)의 내부에는, 각 범프(B3)와 각 땜납볼(36)을 접속하는 내부배선(도시생략)이 형성되어 있다.
주칩(31)의 비활성면에는, 예를 들면 알루미늄 등의 금속으로 이루어지는 방열판(45)이 첩착되어 있다.
이 방열판(45)은, 주칩(31)의 비활성면으로부터 돌출되어, 개재기판(33)과거의 동등한 형상 및 면적을 갖고 있다.
그리고, 방열판(45)의 상기 비활성면으로부터 돌출한 돌출영역과 개재기판(33) 사이에는, 예를 들면 열경화성 수지로 이루어지는 몰드수지(35)가 배치되어 있다.
이 몰드수지(35)는, 주칩(31) 및 부칩(32)의 각 활성면을 외부공간으로부터 보호함과 동시에, 패키지 전체의 강도를 증가시키는 역할을 하고 있다.
또, 주칩(31)과 부칩(32) 사이, 및 관통구멍(40)의 내벽과 부칩(32)의 측면 사이에는, 수지(37)가 배치되어 있다.
이 수지(37)는, 예를 들면, 액상수지를 이른바 모세관 현상을 이용하여 주입한 후에 경화시키는 것에 의해, 해당 개소에 배치할 수가 있다.
이상과 같이, 이 실시형태의 반도체장치에서는, 개재기판(33)에 형성된 관통구멍(40) 내에 부칩(32)을 수용한 상태로, 주칩(31)의 외부접속용의 범프(BE)를 개재기판(33)상의 범프(B3)에 접합하고 있다.
이에 의해, 개재기판(33)의 두께를 이용하여 부칩(32)을 수용할 수가 있으므로, 패키지 전체의 두께를 얇게 할 수가 있다.
또한, 부칩(32)은, 그 비활성면이 외부공간에 임하고 있으며, 주칩(31)의 비활성면에는 외부공간에 임하는 방열판(45)이 첩부되어 있다.
이에 의해, 주칩(31) 및 부칩(32)으로부터 발생한 열은, 어느 것이나 양호하게 방산된다.
따라서, 예를 들면 주칩(31)에 구동용 트랜지스터 등의 발열량이 큰 소자가내장되는 경우라도, 이와 같은 소자로부터의 발열에 의해 주칩(31) 및 부칩(32)의 동작특성이 열화할 염려는 없다.
또, 주칩(31) 및 부칩(32)의 각 비활성면을 각각 연삭하여, 주칩(31) 및 부칩(32)을 각각 박형화하여 두면, 패키지의 박형화를 더욱 도모할 수가 있다.
예를 들면, 주칩(31)과 부칩(32)을 페이스다운 상태로 접합한 후에, 주칩(31) 및 부칩(32)의 각 비활성면을 각각 그라인더를 사용하여 연삭하면, 해당 칩·온·칩 구조를 박형화할 수 있는 것에서, 패키지 전체를 박형화 할 수 있다.
범프(B1, B2)간의 접합은, 주칩(31) 및 부칩(32)에 대하여, 상호 근접하는 방향의 압력을 걸리게 함과 동시에, 이들에 초음파 진동을 부여하거나, 접합부에 열을 가열하거나 하는 것에 의해 행한다.
범프(BE, B3)간의 접합도, 마찬가지로, 주칩(31) 및 개재기판(33)에 대하여, 상호 근접하는 방향의 압력을 걸리게 함과 동시에, 이들에 초음파진동을 부여하거나, 접합부에 열을 가하거나 하는 것에 의해 행한다.
범프(B1, B2)간 및 범프(BE, B3)간의 접합은, 상기와 같은 직접 접합 외에도, 저융점 금속(범프재료 보다도 저융점의 것. 예를 들면 Sn)을 개재시켜, 이 저융점 금속 및 범프에 열을 가하는 것에 의해서도 행한다.
예를 들면, 범프(B1, B2, BE, B3)가 금(Au)으로 되어 있는 경우에, Sn을 그들의 사이에 개재시켜 열을 가하면, 범프 간에 Au-Sn의 공정합금이 생성되어, 범프간의 접합이 달성된다.
특히, 범프(B1, B2)간은, 직접 접합은 아닌, 저융점 금속을 사용하여 접합하는 것이 바람직하다.
이에 의해, 접합시에 범프(B1, B2)의 직하부에 압력이 걸리는 일이 없으므로, 이와 같은 영역에 있어서도, 주칩(31) 및 부칩(32) 내에 소자를 형성할 수가 있다.
외부접속용의 범프(BE)의 영역은, 통상은, 소자형성영역은 아니다.
따라서, 범프(BE)와 개재기판(33)의 범프(B3)의 접합에, 저융점 금속을 사용해야할 적극적 이유는 없다.
오히려, 저융점 금속을 용융시킬 때의 열에 의해, 개재기판(33)에 휘어짐이 생길 염려가 있으므로, 범프(BE, B3)간의 접합에는, 직접 접합을 적용하는 것이 바람직하다.
이상, 본 발명의 일실시형태에 대하여 설명하였지만, 본 발명은, 다른 형태에도 실시할 수가 있다.
예를 들면, 상술한 실시형태에서는, 주칩(31)의 비활성면에 방열판(45)을 첩부하는 것으로 하였지만, 주칩(31)의 비활성면을 외부공간에 직접 임하게 하는 것에 의해 충분한 방열효과가 얻어지는 것이라면, 방열판(45)을 배치할 필요는 없다.
또, 상술한 실시형태에서는, 방열판(45)을 개재기판(33)과 거의 동등한 크기로 하여, 이 방열판(45)과 개재기판(33) 사이에 몰드수지(35)를 배치하고 있다.
그러나, 이와 같은 몰드수지(35)는 반드시 배치할 필요가 없고, 예를 들면 주칩(31) 및 부칩(32) 사이를 봉지하는 수지(37)만을 사용하여, 주칩(31) 및부칩(32)의 활성면의 보호를 행하여도 된다.
특히, 방열판(45)을 사용하지 않는 경우에는 이와 같은 구성을 채용하는 것이 바람직하다.
또, 방열판(45)의 돌출영역과 개재기판(33) 사이에 몰드수지(35)만을 배치하지 않고, 도 3에 나타내는 바와 같이, 금속틀(50)을 몰드수지(35)에 대신해서, 또는 몰드수지(35)와 함께 배치하여, 개재기판(33) 보호의 강화를 도모하여도 된다.
또한, 상술한 실시형태에서는, 개재기판(33)의 제 2표면(42)에 복수개의 땜납볼을 격자상으로 배치하여, 이른바 볼 그리드 어레이를 달성하고 있지만, 땜납볼(36)을 배치하지 않고, 제 2표면(42)에 복수개의 도체패턴을 격자상으로 노출시켜, 이른바 랜드 그리드 어레이가 구성되어도 된다.
또한, 상술한 실시형태에서는, 주칩(31) 및 부칩(32)이, 각 활성면 끼리를 대향시킨 상태로 상호 접합되어 있지만, 주칩(31)의 활성면상에 부칩(32)의 비활성면을 예를 들면 접합제로 접착하여, 이른바 페이스 업 접합에 의해 칩·온·칩 구조를 구성하여도 된다.
이 경우에는, 부칩(32)의 활성면에 설치된 접속범프와 주칩(31) 표면의 접속패드를, 예를 들면 본딩와이어에 의해 전기접속하면 된다.
이 경우에도, 주칩(31)의 주위 가장자리부에 외부접속용의 범프를 설치하고, 이 범프를 개재기판(33) 표면의 범프(B3)에 직접 접속하는 것이 바람직하다.
또, 상술한 실시형태에서는, 개재기판(33)에 관통구멍(40)을 형성하여, 이 관통구멍(40) 내에 부칩(32)을 수용하는 것으로 하고 있지만, 개재기판(33)의 두께가 비교적 두꺼운 경우에는, 제 1표면(41)측에 부칩(32)을 수용할 수 있는 깊이의 오목부(60)(도 1에 있어서 상상선으로 나타낸다.)를 형성하는 것으로 하여도 된다.
단, 부칩(32)의 방열 대책이 중요한 경우에는, 상술한 실시형태에서 채용한 관통구멍(40)을 개재기판(33)에 형성하여, 부칩(32)을 외부공간에 임하게 하는 것이 바람직하다.
본 발명의 실시형태에 대하여 상세히 설명하였지만, 이는 본 발명의 기술적 내용을 명확히 하기 위해 사용된 구체예에 불과하며, 본 발명은 이들의 구체예에 한정하여 해석되어야 할 것은 아니고, 본 발명의 정신 및 범위는 첨부의 청구범위에 의해서만 한정된다.

Claims (11)

  1. 반도체 칩,
    상기 반도체 칩이 접합되는 칩접합영역과, 이 칩접합영역 보다 바깥쪽에 설치된 외부접속부를 갖는 접합면을 구비한 고체장치, 및,
    상기 반도체 칩을 수용할 수 있는 수용부와, 이 수용부 주위의 상기 접합면에 대향하는 제 1표면에 설치되며 상기 외부접속부와 접합되는 접속부와, 상기 제 1표면과는 반대측의 제 2표면에 설치된 외부접속단자를 갖는 개재기판을 포함하는, 반도체장치.
  2. 제 1항에 있어서,
    상기 고체장치의 상기 접합면과는 반대측의 표면에 방열판이 장착되어 있는, 반도체장치.
  3. 제 2항에 있어서,
    상기 방열판은 상기 고체장치의 표면으로부터 돌출되어 있으며, 이 돌출영역과 상기 개재기판 사이에 수지가 배치되어 있는, 반도체장치.
  4. 제 2항 또는 제 3항에 있어서,
    상기 방열판의 돌출영역과 상기 개재기판 사이에, 금속틀이 개재되어 있는,반도체 장치.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 고체장치는, 별개의 반도체 칩인, 반도체장치.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 수용부는, 상기 개재기판의 제 1표면에 형성된 수용 오목부, 또는 상기 개재기판을 관통하여 형성된 관통구멍인, 반도체장치.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 반도체 칩은, 그 활성면을 상기 고체장치의 표면에 대향시킨 페이스 다운 자세로 해당 고체장치에 접합되어 있는, 반도체장치.
  8. 제 7항에 있어서,
    상기 반도체 칩의 활성면 및 상기 고체장치의 접합면에 각각 범프가 설치되어 있으며, 이들의 범프끼리가 접합되어 있는, 반도체장치.
  9. 제 8항에 있어서,
    상기 범프끼리가, 저융점 금속과 범프재료의 공정(共晶)합금을 통하여 접합되어 있는, 반도체장치.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서,
    상기 고체장치의 외부접속부와 상기 개재기판의 제 1표면상의 접속부가, 와이어리스 본딩에 의해, 직접 접합되어 있는, 반도체장치.
  11. 제 10항에 있어서,
    상기 외부접속부 및 접속부의 한쪽 또는 양쪽이 범프인, 반도체장치.
KR1020017015183A 2000-03-29 2001-03-27 반도체장치 KR100736000B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00092040 2000-03-29
JP2000092040 2000-03-29

Publications (2)

Publication Number Publication Date
KR20020035482A true KR20020035482A (ko) 2002-05-11
KR100736000B1 KR100736000B1 (ko) 2007-07-06

Family

ID=18607433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017015183A KR100736000B1 (ko) 2000-03-29 2001-03-27 반도체장치

Country Status (4)

Country Link
US (1) US6815829B2 (ko)
EP (1) EP1189280A4 (ko)
KR (1) KR100736000B1 (ko)
WO (1) WO2001073843A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893310B1 (ko) * 2006-06-30 2009-04-15 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308258A (ja) * 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US20030183934A1 (en) * 2002-03-29 2003-10-02 Barrett Joseph C. Method and apparatus for stacking multiple die in a flip chip semiconductor package
TWI236117B (en) * 2003-02-26 2005-07-11 Advanced Semiconductor Eng Semiconductor package with a heat sink
JP4408636B2 (ja) * 2003-02-28 2010-02-03 三洋電機株式会社 回路装置およびその製造方法
JP2004271312A (ja) * 2003-03-07 2004-09-30 Denso Corp 容量型半導体センサ装置
JP3770321B2 (ja) * 2003-03-20 2006-04-26 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7095103B1 (en) * 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
JP3968051B2 (ja) * 2003-05-14 2007-08-29 富士通株式会社 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
WO2004107439A1 (en) * 2003-05-28 2004-12-09 Infineon Technologies Ag An integrated circuit package employing a head-spreader member
JP2005210673A (ja) * 2003-12-25 2005-08-04 Kyocera Corp 表面実装型水晶発振器
JP2005244920A (ja) * 2004-01-29 2005-09-08 Kyocera Corp 温度補償型水晶発振器
JP2005217687A (ja) * 2004-01-29 2005-08-11 Kyocera Corp 温度補償型水晶発振器
TWI239083B (en) * 2004-02-26 2005-09-01 Advanced Semiconductor Eng Chip package structure
US20060038272A1 (en) * 2004-08-17 2006-02-23 Texas Instruments Incorporated Stacked wafer scale package
JP4639731B2 (ja) * 2004-09-30 2011-02-23 セイコーエプソン株式会社 半導体装置の実装方法
TWI393228B (zh) * 2004-12-14 2013-04-11 Freescale Semiconductor Inc 覆晶及焊線封裝半導體
TW200729437A (en) * 2005-10-20 2007-08-01 Creative Led Gmbh Package casing for semiconductor chip and heat dissipation structure thereof
JP4277036B2 (ja) * 2006-09-29 2009-06-10 Ｔｄｋ株式会社 半導体内蔵基板及びその製造方法
US7859120B2 (en) * 2008-05-16 2010-12-28 Stats Chippac Ltd. Package system incorporating a flip-chip assembly
CN102130098B (zh) 2010-01-20 2015-11-25 飞思卡尔半导体公司 双管芯半导体封装
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
US8476111B2 (en) * 2011-06-16 2013-07-02 Stats Chippac Ltd. Integrated circuit packaging system with intra substrate die and method of manufacture thereof
KR101420514B1 (ko) * 2012-10-23 2014-07-17 삼성전기주식회사 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
US9196575B1 (en) * 2013-02-04 2015-11-24 Altera Corporation Integrated circuit package with cavity in substrate
CN105556659A (zh) * 2013-10-15 2016-05-04 英特尔公司 磁屏蔽的集成电路封装
KR20150060468A (ko) * 2013-11-26 2015-06-03 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US20160240457A1 (en) * 2015-02-18 2016-08-18 Altera Corporation Integrated circuit packages with dual-sided stacking structure
JP6631905B2 (ja) 2015-07-28 2020-01-15 ローム株式会社 マルチチップモジュールおよびその製造方法
US20170178999A1 (en) * 2015-12-21 2017-06-22 Intel IP Corporation Flip-chip package with thermal dissipation layer
US11296005B2 (en) 2019-09-24 2022-04-05 Analog Devices, Inc. Integrated device package including thermally conductive element and method of manufacturing same
JP7510817B2 (ja) 2020-08-25 2024-07-04 新光電気工業株式会社 半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04207060A (ja) * 1990-11-30 1992-07-29 Fujitsu Ltd 半導体装置
JPH05129516A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体装置
JPH11284097A (ja) 1998-03-30 1999-10-15 Fujitsu Ltd 半導体装置
TW373308B (en) 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
JPH0982757A (ja) * 1995-09-08 1997-03-28 Fujitsu Ltd 半導体装置とその半導体装置の製造方法
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
JPH11204719A (ja) * 1998-01-08 1999-07-30 Toshiba Corp 半導体装置
JPH11214611A (ja) 1998-01-23 1999-08-06 Matsushita Electron Corp 半導体装置及びその製造方法
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
JP2000012733A (ja) * 1998-06-25 2000-01-14 Toshiba Corp パッケージ型半導体装置
US6084308A (en) * 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
JP2000228467A (ja) * 1998-12-02 2000-08-15 Toshiba Corp 半導体封止用樹脂組成物及び半導体装置とその製造方法
TW396462B (en) * 1998-12-17 2000-07-01 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6507117B1 (en) * 1999-01-29 2003-01-14 Rohm Co., Ltd. Semiconductor chip and multichip-type semiconductor device
JP3418134B2 (ja) * 1999-02-12 2003-06-16 ローム株式会社 チップ・オン・チップ構造の半導体装置
US6239484B1 (en) * 1999-06-09 2001-05-29 International Business Machines Corporation Underfill of chip-under-chip semiconductor modules
US6294839B1 (en) * 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US6603196B2 (en) * 2001-03-28 2003-08-05 Siliconware Precision Industries Co., Ltd. Leadframe-based semiconductor package for multi-media card

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893310B1 (ko) * 2006-06-30 2009-04-15 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US6815829B2 (en) 2004-11-09
EP1189280A4 (en) 2005-03-02
WO2001073843A1 (fr) 2001-10-04
KR100736000B1 (ko) 2007-07-06
EP1189280A1 (en) 2002-03-20
US20020158319A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
KR100736000B1 (ko) 반도체장치
US6768190B2 (en) Stack type flip-chip package
US6982488B2 (en) Semiconductor package and method for fabricating the same
US6507104B2 (en) Semiconductor package with embedded heat-dissipating device
JP3196026B2 (ja) 半導体パッケージ
US8269328B2 (en) Stacked die package for peripheral and center device pad layout device
US6865084B2 (en) Thermally enhanced semiconductor package with EMI shielding
US20040217485A1 (en) Stacked flip chip package
JP2001094045A (ja) 半導体装置
JP2008166527A (ja) 半導体装置およびその製造方法
KR20030018642A (ko) 스택 칩 모듈
JP2001223326A (ja) 半導体装置
US20020050635A1 (en) Integrated circuit device
US7361995B2 (en) Molded high density electronic packaging structure for high performance applications
US6650015B2 (en) Cavity-down ball grid array package with semiconductor chip solder ball
US20070090533A1 (en) Closed loop thermally enhanced flip chip BGA
JP2020102713A (ja) 弾性波デバイスを含むモジュール
KR100444168B1 (ko) 반도체패키지
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
JP3764321B2 (ja) 半導体装置
TWI227554B (en) Flip-chip package with integration of passive component
JP2000252409A (ja) 半導体チップ
KR100231842B1 (ko) 적층형 반도체 패키지
JP2003133512A (ja) 樹脂パッケージ型半導体装置
JP2000232198A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee