KR20020035426A - 반도체 장치 및 반도체 장치 초기 설정 방법 - Google Patents
반도체 장치 및 반도체 장치 초기 설정 방법 Download PDFInfo
- Publication number
- KR20020035426A KR20020035426A KR1020010050579A KR20010050579A KR20020035426A KR 20020035426 A KR20020035426 A KR 20020035426A KR 1020010050579 A KR1020010050579 A KR 1020010050579A KR 20010050579 A KR20010050579 A KR 20010050579A KR 20020035426 A KR20020035426 A KR 20020035426A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- signal
- fuse
- power
- initial setting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
Claims (8)
- 퓨즈의 절단·비절단 상태에 따라 정보를 기억하는 퓨즈 회로와,전원 투입 직후에 신호 레벨이 변화하는 파워 온 신호를 생성하는 파워 온 회로와,상기 파워 온 신호의 신호 레벨 변화로부터 소정 시간을 계시(計時)하는 계시 회로와,상기 계시 회로가 소정 시간을 계시하면 상기 퓨즈 회로의 정보를 참조하여 초기 설정을 행하는 제어 회로를 포함하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서,정보를 기억하는 메모리 셀 어레이와,이 메모리 셀 어레이의 리프레시 동작을 제어하는 리프레시 제어 회로를 더 포함하며,상기 계시 회로는 상기 리프레시 제어 회로가 리프레시 주기를 계시하기 위해 이용하는 발진기 및 카운터인 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서,상기 제어 회로는 상기 퓨즈 회로의 정보를 참조하여 상기 리프레시 제어 회로의 리프레시 주기를 초기 설정하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서,용장 어드레스를 처리하는 용장 회로를 더 포함하며,상기 제어 회로는 상기 퓨즈 회로의 정보를 참조하여 상기 용장 회로를 초기 설정하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서,상기 제어 회로는 상기 퓨즈 회로의 정보를 참조하여 입출력 인터페이스 구성을 초기 설정하는 것을 특징으로 하는 반도체 장치.
- 전원 투입 직후에 신호 레벨이 변화하는 신호를 생성하는 단계와,상기 신호의 신호 레벨 변화로부터 소정 시간을 계시하는 단계와,상기 소정 시간이 경과하면 미리 설정된 기억 정보를 참조하여 내부 회로를 초기 설정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 초기 설정 방법.
- 제6항에 있어서,상기 내부 회로를 초기 설정하는 단계는 메모리 셀의 리프레시 주기를 초기 설정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 초기 설정 방법.
- 제6항에 있어서,상기 내부 회로를 초기 설정하는 단계는 용장 처리를 초기 설정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 초기 설정 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2000-00338058 | 2000-11-06 | ||
JP2000338058A JP3971565B2 (ja) | 2000-11-06 | 2000-11-06 | 半導体装置及び半導体装置初期設定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020035426A true KR20020035426A (ko) | 2002-05-11 |
KR100732428B1 KR100732428B1 (ko) | 2007-06-27 |
Family
ID=18813337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010050579A KR100732428B1 (ko) | 2000-11-06 | 2001-08-22 | 반도체 장치 및 반도체 장치 초기 설정 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6480430B2 (ko) |
JP (1) | JP3971565B2 (ko) |
KR (1) | KR100732428B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100393214B1 (ko) * | 2001-02-07 | 2003-07-31 | 삼성전자주식회사 | 패드의 수를 최소화하기 위한 칩 식별 부호 인식 장치 및이를 내장한 반도체 장치 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW565852B (en) * | 2001-08-29 | 2003-12-11 | Matsushita Electric Ind Co Ltd | Determination circuit of program value, semiconductor integrated circuit device having the same and determination method of program value |
US7146530B2 (en) * | 2003-07-18 | 2006-12-05 | Hewlett-Packard Development Company, L.P. | Targeted fault tolerance by special CPU instructions |
JP4115976B2 (ja) * | 2003-09-16 | 2008-07-09 | 株式会社東芝 | 半導体記憶装置 |
US8255700B2 (en) * | 2004-06-29 | 2012-08-28 | Qualcomm Incorporated | Lockstep mechanism to ensure security in hardware at power-up |
KR100593139B1 (ko) | 2004-12-30 | 2006-06-26 | 주식회사 하이닉스반도체 | 오프 칩 드라이버 제어용 카운터 회로 및 이를 이용한오프 칩 드라이버의 출력 전류값 변경방법 |
TWI319617B (en) * | 2006-09-12 | 2010-01-11 | Holtek Semiconductor Inc | Fuse option circuit |
KR100821585B1 (ko) | 2007-03-12 | 2008-04-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 온 다이 터미네이션 회로 |
KR100880831B1 (ko) | 2007-03-14 | 2009-01-30 | 삼성전자주식회사 | 시스템 및 그것의 부트 코드 로딩 방법 |
JP5086929B2 (ja) * | 2008-07-25 | 2012-11-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR102464304B1 (ko) * | 2016-05-13 | 2022-11-08 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960011559B1 (ko) * | 1993-11-08 | 1996-08-23 | 삼성전자 주식회사 | 초기화 회로를 내장하는 반도체 집적회로 |
CA2158915A1 (en) * | 1994-09-30 | 1996-03-31 | Dekai Loo | Liquid photoimageable resist |
US6411169B1 (en) * | 1996-12-27 | 2002-06-25 | Seiko Epson Corporation | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same |
JP4587500B2 (ja) * | 1998-11-11 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法 |
JP4190662B2 (ja) * | 1999-06-18 | 2008-12-03 | エルピーダメモリ株式会社 | 半導体装置及びタイミング制御回路 |
KR100393214B1 (ko) * | 2001-02-07 | 2003-07-31 | 삼성전자주식회사 | 패드의 수를 최소화하기 위한 칩 식별 부호 인식 장치 및이를 내장한 반도체 장치 |
KR20030094740A (ko) * | 2002-06-07 | 2003-12-18 | 삼성전자주식회사 | 동작전류를 감소시키기 위한 제어회로를 구비하는 반도체메모리장치 |
-
2000
- 2000-11-06 JP JP2000338058A patent/JP3971565B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-15 US US09/929,041 patent/US6480430B2/en not_active Expired - Lifetime
- 2001-08-22 KR KR1020010050579A patent/KR100732428B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100393214B1 (ko) * | 2001-02-07 | 2003-07-31 | 삼성전자주식회사 | 패드의 수를 최소화하기 위한 칩 식별 부호 인식 장치 및이를 내장한 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
US6480430B2 (en) | 2002-11-12 |
KR100732428B1 (ko) | 2007-06-27 |
JP2002150788A (ja) | 2002-05-24 |
US20020054521A1 (en) | 2002-05-09 |
JP3971565B2 (ja) | 2007-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940008147B1 (ko) | 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치 | |
KR20020002659A (ko) | 반도체 메모리 장치의 셀프 리프레시 회로 | |
JPH07262777A (ja) | データ出力バッファ | |
KR100732428B1 (ko) | 반도체 장치 및 반도체 장치 초기 설정 방법 | |
JPH11283389A (ja) | フラッシュメモリのヒューズセルセンシング回路 | |
JP2740941B2 (ja) | スタティックランダムアクセスメモリ素子 | |
US7782093B2 (en) | Integrated circuit and method of detecting a signal edge transition | |
KR20010029703A (ko) | 반도체 집적 회로 | |
US8169836B2 (en) | Buffer control signal generation circuit and semiconductor device | |
KR100468718B1 (ko) | 외부 리프레쉬 명령을 사용하지 않는 메모리장치의리프레쉬 제어회로 및 그 방법 | |
US20050057983A1 (en) | Data output circuit in a semiconductor memory device and control method of a data output circuit | |
JP2002074979A (ja) | プログラム回路およびそれを用いた半導体記憶装置 | |
KR20000008774A (ko) | 동기식 디램의 자동 프리차지 장치 | |
KR100523507B1 (ko) | 반도체메모리장치 | |
JPH07230688A (ja) | 同期型半導体記憶装置 | |
JPH07182871A (ja) | スタティックランダムアクセスメモリ | |
US20090097330A1 (en) | Fuse latch circuit and fuse latch method | |
US4825410A (en) | Sense amplifier control circuit | |
US6310823B1 (en) | Circuit for generating internal column strobe signal in synchronous semiconductor memory device | |
JP2002313080A (ja) | 半導体記憶装置 | |
US7710797B2 (en) | Semiconductor memory device and method for driving the same | |
KR100337206B1 (ko) | 모드 레지스터 세팅장치 | |
JP4500389B2 (ja) | ダイナミック・ランダムアクセスメモリ | |
KR20010058996A (ko) | 반도체메모리장치의 오토프리차지 수행 회로 | |
KR100204798B1 (ko) | 모드 레지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140603 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150515 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160517 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170522 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180516 Year of fee payment: 12 |