KR20020033071A - 반도체 집적 회로 장치 탑재용 기판 - Google Patents

반도체 집적 회로 장치 탑재용 기판 Download PDF

Info

Publication number
KR20020033071A
KR20020033071A KR1020010066225A KR20010066225A KR20020033071A KR 20020033071 A KR20020033071 A KR 20020033071A KR 1020010066225 A KR1020010066225 A KR 1020010066225A KR 20010066225 A KR20010066225 A KR 20010066225A KR 20020033071 A KR20020033071 A KR 20020033071A
Authority
KR
South Korea
Prior art keywords
circuit device
integrated circuit
lead portions
semiconductor integrated
lead
Prior art date
Application number
KR1020010066225A
Other languages
English (en)
Other versions
KR100451070B1 (ko
Inventor
야마시따다께시
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20020033071A publication Critical patent/KR20020033071A/ko
Application granted granted Critical
Publication of KR100451070B1 publication Critical patent/KR100451070B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

복수의 출력 리드부에 대응하는 복수개의 출력 테스트 단자를 1개의 블록으로 하였을 때, 이 블록 내에서 출력 리드부의 배열에서의 양 외측의 각 1개의 출력 리드부에 대응하는 출력 테스트 단자끼리를 한쌍으로 하고, 이들 한쌍의 시험용 단자끼리가 서로 대향하도록 출력 리드부로부터 출력 리드부의 배열에서의 내측으로 연장하도록 형성되며, 또한 상기 한쌍을 이루는 출력 테스트 단자가 액정 드라이버 LSI칩의 탑재 위치로부터 상대적으로 먼 위치에 형성되어 있다.

Description

반도체 집적 회로 장치 탑재용 기판{SUBSTRATE FOR MOUNTING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
본 발명은, 예를 들면 표시 패널 구동용 반도체 집적 회로 장치를 탑재하는 필름 캐리어 테이프 등의 반도체 집적 회로 장치 탑재용 기판에 관한 것이다.
종래부터, 예를 들면 액정 표시 장치에서의 액정 구동용 집적 회로 칩(이하, 액정 드라이버 LSI칩이라고 칭한다)의 탑재 방식으로서는 COG(Chip On Glass) 실장 방식과 TCP(Tape Carrier Package) 실장 방식이 알려져 있다. COG 실장 방식은 액정 패널의 하부 유리 기판 상에 액정 드라이버 LSI칩을 직접 탑재하는 것이다.
한편, TCP 실장 방식은 절연성 필름 상에 액정 드라이버 LSI칩을 TCP 형태로 탑재하는 것(TCP로 하는 것)이다. 이 방식에서는 절연성 필름이 구리 배선을 구비한다. 그리고, 구리 배선이 절연성 필름에 형성된 디바이스 홀부 내로 돌출된 부분, 즉 내측 리드부를 구비한다.
이 내측 리드부의 선단부는 상기 디바이스 홀부에 배치된 액정 드라이버 LSI칩의 전극(범프)과 전기적으로 접속된다. 또한, 상기 절연성 필름은 외부와의 전기적 접속을 위한 구리 배선부, 즉 외측 리드부를 갖는다. 이 외측 리드부는 그 선단부가 액정 패널이나 배선 기판과 전기적으로 접속된다.
TCP와, 예를 들면 액정 패널과의 전기적 접속에서는 상기 외측 리드부가 액정 패널의 하부 유리 기판 상에 설치된 ITO(Indium Tin Oxide: 인듐 주석 산화막) 단자와, 예를 들면 ACF(Anisotropic Conductive Film: 이방성 도전막)를 통해 열압착되어 고정된다.
이에 따라, TCP 형태의 복수의 액정 드라이버 LSI칩을 액정 패널의 주변부에 탑재하고 액정 패널을 구동할 수 있다.
도 5에는 TCP를 형성하기 위해서, 액정 드라이버 LSI칩(101)을 필름 캐리어 테이프(102)에 탑재한 상태를 모식적으로 나타낸다. 필름 캐리어 테이프(102)는 띠상을 이루는 절연성의 필름 캐리어 테이프 기재(103) 상에 소정의 배선 패턴이 형성된 것이다.
상기한 필름 캐리어 테이프(102)는 도 5에 도시한 파선 L을 따라 떼어지고, 이에 따라 개개에 액정 드라이버 LSI칩(101)을 탑재한 TCP(104)가 형성된다.
액정 드라이버 LSI칩(101)은 그 출력측의 변에 다수의 출력 단자를 갖기 때문에, 상측에서 보아 극단적으로 길고 가는 장방형으로 되어 있다. 따라서, 액정 드라이버 LSI칩(101)은 필름 캐리어 테이프(102)의 폭 방향(Y 방향)을 길이 방향으로서 탑재되는 것이 일반적이다.
그리고, 각 액정 드라이버 LSI칩(101)은 필름 캐리어 테이프(102)의 길이 방향(X 방향)으로 일렬로 배열된 상태로 서로 소정의 간격(간격 a)을 두고서 배치된다.
필름 캐리어 테이프 기재(103) 상에는 탑재한 액정 드라이버 LSI칩(101)과 다른 장치와의 접속을 가능하게 하기 위해서 상기 배선 패턴으로서 입력 리드부(105)와 출력 리드부(106)가 형성되어 있다.
입력 리드부(105)는 액정 드라이버 LSI칩(101)으로의 신호 입력용이다. 출력 리드부(106)는 액정 드라이버 LSI칩(101)으로부터 액정 패널로의 구동 신호 출력용이다.
또한, 각 입력 리드부(105)의 선단부에는 입력 테스트 단자(패드: 107)가 형성되어 있다. 각 출력 리드부(106)의 선단부에는 출력 테스트 단자(패드: 108)가 형성되어 있다.
이들 입력 테스트 단자(107) 및 출력 테스트 단자(108)는 액정 드라이버 LSI칩(101)의 테스트 시에 테스트용 프로버의 침을 접촉시키기 위한 것이다.
즉, 액정 드라이버 LSI칩(101)의 테스트 시에는 외부의 테스트 장치로부터의 각종 테스트용 제어 신호, 계조 표시용 기준 전압 및 액정 드라이버 LSI의 전원을 테스트용 프로버의 침을 통해 상기 입력 테스트 단자(107)로부터 액정 드라이버 LSI칩(101)에 입력시킨다.
그리고, 액정 드라이버 LSI칩(101)으로부터의 출력 신호(주로 액정 패널 구동용 출력 신호)를 출력 테스트 단자(108)로부터 테스트용 프로버의 침을 통해 상기 테스트 장치로 입력시켜서, 출력 신호의 응답 특성이나 출력 전압치 오차 등을조사한다.
이에 따라, 필름 캐리어 테이프(102) 상으로의 실장 상태도 포함시켜서 액정 드라이버 LSI칩(101)의 양부가 판정된다.
또, 입력 테스트 단자(107)와 출력 테스트 단자(108)는 테스트 종료 후 개개의 TCP(104)를 얻기 위해 필름 캐리어 테이프(102)를 파선 L로부터 떼어낼 때, TCP(104)측으로부터 분리된다.
이 분리에 의해 TCP(104)의 입력 리드부(105) 및 출력 리드부(106)의 선단은 전술한 바와 같이, 액정 패널이나 다른 배선 기판과 전기적으로 접속하기 위한 솔더 레지스트가 덮어져 있지 않은 외측 리드부가 된다.
또한, 필름 캐리어 테이프 기재(103)에는 한쪽 측 에지부를 따라 스프로켓 홀(sprocket holes: 109)이, 또한 다른쪽 측 에지부를 따라 스프로켓 홀(110)이 각각 일정 간격으로 개구되어 있다. 스프로켓 홀(109, 110)에서의 X 방향의 위치는 동일 위치로 되어 있다.
이들 스프로켓 홀(109, 110)은 필름 캐리어 테이프 기재(103)의 스프로켓에 의한 송출 및 액정 드라이버 LSI칩(101)의 탑재 위치의 위치 결정을 행하기 위한 것이다.
각 액정 드라이버 LSI칩(101)은 스프로켓 홀(109, 110)의 중심을 통하는 직선 O의 Y방향 중심과, 액정 드라이버 LSI칩(101)의 중심 좌표가 일치하도록 탑재된다[도 5 중 가장 좌측의 액정 드라이버 LSI칩(101)을 참조].
따라서, 각 액정 드라이버 LSI칩(101)은 X 방향에서 스프로켓 홀(109, 110)의 피치(도 5 중 b)의 정수배(integral multiple)마다에 배치되게 된다.
여기서, 스프로켓 홀(109, 110)의 피치(도 5 중 b)는 JIS 규격으로 4.75㎜로 정해져 있다. 이 때문에, 액정 드라이버 LSI칩(101)의 입력 테스트 단자(107)의 끝에서부터 출력 테스트 단자(108)의 끝까지의 거리(도 5 중 길이 c)가 예를 들면 6.0㎜라고 하면, 액정 드라이버 LSI칩(101)은 가장 고밀도로 탑재하는 것으로서, 스프로켓 홀(109, 110)의 2 피치에 1개의 비율로 배치되게 된다.
다음에, 입력 테스트 단자(107) 및 출력 테스트 단자(108)의 배열에 대하여 설명한다. 입력 리드부[105: 입력 테스트 단자(107)]는 출력 리드부[106: 출력 테스트 단자(108)]와 비교하여 수가 적기 때문에, 도 5에 도시한 바와 같이 Y 방향으로 일렬로 배열된 상태로 형성되어 있다.
한편, 출력 리드부[106: 출력 테스트 단자(108)]는 1개의 액정 드라이버 LSI칩(101)에 있어서, R, G, B의 각 표시에 대응하는 액정 패널의 화소, 예를 들면 128×3=384화소를 구동하는 384개(도 5 중 출력 1 ∼ N)가 필요하다. 이 때문에, 출력 리드부[106: 출력 테스트 단자(108)]는 매우 많아지고 있다.
또한, 액정 패널의 대화면화 및 고미세화에 의한 화소수의 증가에 따라 1개의 액정 드라이버 LSI칩(101)의 출력 리드부[106: 출력 테스트 단자(108)]는 더 증가하는 경향에 있다.
따라서, 출력 테스트 단자(108)는 도 5에 도시한 바와 같은 Y 방향으로의 일렬의 배치에서는 필름 캐리어 테이프 기재(103)의 폭 내에 수용하는 것이 불가능하다.
그래서, 출력 테스트 단자(108)의 배치에는 실제로, 도 6에 도시한 바와 같이, X 방향으로의 예를 들면 4단 배열 구성이 채용되고 있다[「히타치 LCD 드라이버 LSI 데이터북」의 도 27(히타치 표준 TCP) 참조, 발행 연월일: 평성 4년 3월(제6판), 발행원: (주)히타치 마이크로 컴퓨터 시스템 응용 기술부].
이 경우에는 필름 캐리어 테이프(102)의 X 방향으로 출력 테스트 단자(108)의 배치 범위가 넓어지기 때문에, 상기한 길이 c가 길어진다. 또, I1 ∼ I(N-1) ∼ IN, O1 ∼ O(N-1) ∼ ON은 N개의 입력 테스트 단자(107) 및 N개의 출력 테스트 단자(108)의 배열 상태를 나타내기 위해서 이들에 붙인 번호이다.
출력 테스트 단자(108)의 상기한 바와 같은 X 방향으로의 복수단 배열 구성에 있어서, 몇단 구성으로 할지는 출력 테스트 단자(108)의 최소 허용 사이즈 및 TCP(104)의 폭에 의해 결정된다. 또한, 상기 출력 테스트 단자(108)의 최소 허용 사이즈는 액정 드라이버 LSI칩(101)의 출력 단자수, 테스트용 프로버의 침 피치로써 결정된다.
한편, 최근에는 액정 표시 장치의 비용 저감을 도모하기 위해서, 액정 드라이버 LSI칩(101)의 출력 단자수를 증가시켜서, 액정 표시 장치 1대당 필요한 액정 드라이버 LSI칩(101)의 개수를 적게 하는 구성이 검토되고 있다.
이 구성에 있어서는, 상술한 바와 같은 출력 테스트 단자(108)의 복수단 배열 구성은 필수 조건이 되고, 출력 단자수에 의해서는 4단이나 6단 또는 그 이상의 복수단의 배열이 행해지고 있다.
그런데, 상기 종래의 필름 캐리어 테이프(102)의 구성은 하기와 같은 문제점을 가지고 있다. 즉, 상기 종래의 필름 캐리어 테이프(102)에서는 출력 테스트 단자(108)를 필름 캐리어 테이프 기재(103)의 길이 방향(X 방향)에 있어서 복수단으로 배열하고 있기 때문에, 입력 테스트 단자(107)의 끝에서부터 출력 테스트 단자(108)의 끝까지의 길이 c가 길어진다.
이 때문에, 1개당 액정 드라이버 LSI칩(101)에 필요한 필름 캐리어 테이프 기재(103)의 길이가 길어진다.
그리고, 이 필름 캐리어 테이프 기재(103)의 길이는 액정 드라이버 LSI칩(101)의 배열 피치가 4.75㎜로 정해져 있는 스프로켓 홀(109, 110)의 피치의 정수배여야만 하는 것과 아울러 더욱 확대된다.
이 때문에, 필름 캐리어 테이프 기재(103)를 유효하게 사용할 수 없어 TCP(104) 1개당 비용이 상승한다는 문제점을 초래한다.
도 1은 본 발명의 실시의 일 형태에서의 액정 드라이버 LSI칩을 탑재하는 필름 캐리어 테이프의 구성을 나타내는 개략의 평면도.
도 2는 도 1에 도시한 1개의 액정 드라이버 LSI칩과 이에 대응하는 입출력 단자류의 배치 상태를 나타내는 개략의 평면도.
도 3은 도 2에 도시한 1개의 블록을 구성하는 출력 리드부와 출력 테스트 단자의 배치 상태를 나타내는 설명도.
도 4는 도 2의 구성에 대한 비교예로서, 도 6에 도시한 1개의 블록을 구성하는 출력 리드부와 출력 테스트 단자의 배치 상태를 나타내는 설명도.
도 5는 액정 드라이버 LSI칩을 탑재하는 종래의 필름 캐리어 테이프의 구성을 나타내는 개략의 평면도.
도 6은 도 5에 도시한 필름 캐리어 테이프에 있어서 출력 테스트 단자를 복수단 배열한 경우의 구성을 나타내는 설명도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 액정 드라이버 LSI칩(반도체 집적 회로 장치)
2 : 필름 캐리어 테이프(반도체 집적 회로 장치 탑재용 기판)
3 : 필름 캐리어 테이프 기재(절연성 기판)
4 : 테이프 캐리어 패키지
5 : 입력 리드부(리드부)
6 : 출력 리드부(리드부)
7 : 입력 테스트 단자(시험용 단자)
8 : 출력 테스트 단자(시험용 단자)
본 발명의 목적은, 필름 캐리어 테이프 기재(절연성 기판)를 유효하게 사용하여 TCP 1개당 비용을 저감할 수 있는 반도체 집적 회로 장치 탑재용 기판을 제공하는 데 있다.
상기한 목적을 달성하기 위해서, 본 발명의 반도체 집적 회로 장치 탑재용 기판은 탑재되는 반도체 집적 회로 장치의 입력 단자와 출력 단자 중 적어도 한쪽이 접속되는 복수의 리드부가 절연성 기판 상에 형성되며, 이들 리드부의 각 선단부에 시험용 단자가 형성되어 있고, 상기 리드부 중 복수의 리드부에 대응하는 복수개의 상기 시험용 단자를 1개의 블록으로 하였을 때, 이 블록 내에서 상기 리드부의 배열에서의 양 외측의 각 1개의 리드부에 대응하는 시험용 단자끼리를 한쌍으로 하고, 이들 한쌍의 시험용 단자끼리가 서로 대향하도록, 상기 리드부로부터 리드부의 배열에서의 내측으로 연장되도록 형성되며, 또한 상기 한쌍을 이루는 시험용 단자가 반도체 집적 회로 장치의 탑재 위치로부터 상대적으로 먼 위치에 형성되어 있는 것을 특징으로 한다.
상기한 구성에 따르면, 리드부, 예를 들면 반도체 집적 회로 장치의 출력 단자와 접속되는 출력 리드부 중 복수의 리드부에 대응하는 복수개의 시험용 단자를 1개의 블록으로 한다.
그리고, 이 블록 내에 있어서 상기 리드부의 배열에서의 양 외측의 각 1개의 리드부에 대응하는 시험용 단자끼리를 한쌍으로 한다. 그리고, 이들 한쌍의 시험용 단자끼리는 서로 대향하도록 상기 리드부로부터 리드부의 배열에서의 내측으로 연장하도록 형성된다.
또한, 상기 한쌍을 이루는 시험용 단자는 반도체 집적 회로 장치의 탑재 위치로부터 상대적으로 먼 위치에 형성된다.
상기한 바와 같이 하여 양 외측의 리드부에 대응하는 시험용 단자를 배치함으로써, 시험용 단자를 적당한 폭으로 설정하면, 시험용 단자 및 리드부를 형성하기 위한 절연성 기판에 필요한 리드부의 배열 방향의 치수를 적게할 수 있다.
이것에 의해, 절연성 기판을 유효하게 사용할 수 있다. 이 결과, 반도체 집적 회로 장치 탑재 제품, 예를 들면 테이프 캐리어 패키지의 1개당 비용을 저감할수 있다.
본 발명의 또 다른 목적, 특징 및 우수한 점은 이하에 나타낸 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은 첨부 도면을 참조한 다음 설명에서 명백해질 것이다.
<실시예>
본 발명의 실시의 일 형태에 대하여 도 1 내지 도 4에 기초하여 설명하면, 이하와 같다.
본 실시 형태의 반도체 집적 회로 장치 탑재용 기판은, 도 1에 도시한 바와 같이 반도체 집적 회로 장치로서의, 예를 들면 액정 드라이버 LSI칩(1)을 탑재하기 위한 필름 캐리어 테이프(2)로서 구성되어 있다.
도 1에서는 액정 드라이버 LSI칩(1)을 갖는 TCP(Tape Carrier Package)를 형성하기 위해서, 액정 드라이버 LSI칩(1)을 필름 캐리어 테이프(2)에 탑재한 상태를 모식적으로 나타낸다.
필름 캐리어 테이프(2)는 띠상을 이루는 절연성의 필름 캐리어 테이프 기재(절연성 기판: 3) 상에 소정의 배선 패턴이 형성된 것이다.
또, 도 1에서는 필름 캐리어 테이프 기재(3)에 개구된 디바이스 홀부는 액정 드라이버 LSI칩(1)의 하측에 위치하기 때문에 기재를 생략하고 있다.
또한, 액정 드라이버 LSI칩(1)을 보호하기 위한 밀봉 수지나, TCP(4) 상의 배선을 보호하기 위한 솔더 레지스트도 생략하고 있다. 또한, TCP(4)의 필름부에는 절곡(bend) 가능하게 슬릿부를 형성하고 있는 경우도 있지만, 여기서는 그것을생략하고 있다.
상기한 필름 캐리어 테이프 기재(3)로서는, 예를 들면 두께 50㎛의 폴리이미드 필름을 사용할 수 있다. 필름 캐리어 테이프(2)에서는 상기 폴리이미드 필름(절연성 필름 캐리어 테이프 기재: 3) 상에, 예를 들면 두께 18㎛, 최소선폭 30㎛의 전해동박이 접착층을 통해 적층된다.
상기 전해동박은 또한 Sn 도금이 실시되고, 패턴화되어 배선 패턴이 된다. 또, 접착층을 이용하지 않고, 필름 캐리어 테이프 기재(3) 상에 전해동박의 배선 패턴이 직접 형성되어도 된다.
상기한 필름 캐리어 테이프(2)는 도 1에 도시한 파선 L을 따라 떼어지고, 이에 따라, 개개에 액정 드라이버 LSI칩(1)을 탑재한 TCP(4)가 형성된다.
액정 드라이버 LSI칩(1)은 그 출력측의 변에 다수의 출력 단자를 갖기 때문에, 상측에서 보아 극단적으로 길고 가는 장방형으로 되어 있다.
따라서, 도 1에 도시한 바와 같이, 액정 드라이버 LSI칩(1)은 필름 캐리어 테이프(2)의 폭 방향(Y 방향)을 길이 방향으로 하여 탑재된다.
그리고, 각 액정 드라이버 LSI칩(1)은 필름 캐리어 테이프(2)의 길이 방향(X 방향)으로 일렬로 배열된 상태에서 서로 소정의 간격(간격 a)을 두고 탑재된다.
필름 캐리어 테이프 기재(3) 상에는 탑재한 액정 드라이버 LSI칩(1)과 다른 장치와의 접속을 가능하게 하기 위해서 배선 패턴으로서, 입력 리드부(리드부: 5)와 출력 리드부(리드부: 6)가 형성되어 있다.
입력 리드부(5)는 액정 드라이버 LSI칩(1)으로의 신호 입력용이다. 출력 리드부(6)는 액정 드라이버 LSI칩(1)으로부터 액정 패널로의 구동 신호 출력용이다.
또한, 각 입력 리드부(5)의 선단부에는 입력 테스트 단자(패드: 7)가 형성되고, 각 출력 리드부(6)의 선단부에는 출력 테스트 단자(패드: 8)가 형성되어 있다.
이들 입력 테스트 단자(시험용 단자: 7) 및 출력 테스트 단자(시험용 단자: 8)는, 전술한 바와 같이, 액정 드라이버 LSI칩(1)의 테스트 시에 테스트용 프로버의 침을 접촉시키기 위한 것이다.
입력 테스트 단자(7)와 출력 테스트 단자(8)는 테스트 종료 후, 개개의 TCP(4)를 얻기 위해 필름 캐리어 테이프(2)를 파선 L을 따라 떼어낼 때, TCP(4)측으로부터 분리된다. 이 분리에 의해, TCP(4)의 입력 리드부(5) 및 출력 리드부(6)의 선단은 액정 패널이나 다른 배선 기판과 전기적으로 접속하기 위한 솔더 레지스트가 덮어져 있지 않은 외측 리드부가 된다.
필름 캐리어 테이프 기재(3)에는 한쪽 측 에지부를 따라 스프로켓 홀(9)이, 또한 다른쪽 측 에지부를 따라 스프로켓 홀(10)이 각각 일정 간격으로 개구되어 있다.
스프로켓 홀(9, 10)에서의 X 방향의 위치는 동 위치로 되어 있다. 이들 스프로켓 홀(9, 10)은 필름 캐리어 테이프 기재(3)의 스프로켓에 의한 송출 및 액정 드라이버 LSI칩(1)의 탑재 위치의 위치 결정을 행하기 위한 것이다.
각 액정 드라이버 LSI칩(1)은 X 방향에서 스프로켓 홀(9, 10)의 피치(도 1 중 b)의 정수배마다 배치된다. 액정 드라이버 LSI칩(1)은 가장 고밀도로 탑재된 경우, 도 1에 도시한 바와 같이 스프로켓 홀(9, 10)의 2 피치에 1개의 비율로 배치된다.
다음에, 입력 테스트 단자(7) 및 출력 테스트 단자(8)의 배열에 대하여 설명한다.
입력 리드부[5: 입력 테스트 단자(7)]는 출력 리드부[6: 출력 테스트 단자(8)]와 비교하여 수가 적기 때문에, 도 1에 도시한 바와 같이 Y 방향으로 일렬로 배열된 상태로 형성되어 있다.
한편, 출력 리드부[6: 출력 테스트 단자(8)]는 전술한 바와 같이 수가 매우 많기 때문에, X 방향으로의 복수단 배열 구성으로 되어 있다. 여기서는 도 2에 도시한 바와 같이, 4단 배열 구성으로 하고 있다.
또, 도 2에 있어서, I1 ∼ I(N-1) ∼ IN, O1 ∼ O(N-1) ∼ ON은 N개의 입력 테스트 단자(7) 및 N개의 출력 테스트 단자(8)의 배열 상태를 나타내기 위해서 이들에 붙인 번호이다.
출력 테스트 단자(8)의 배치에서의 최소 허용 피치는 최근 테스터에서의 프로브의 가공 기술의 진보에 의해, 즉 프로브의 침의 배열폭의 협소화에 의해 보다 좁아지는 방향이 있다.
그래서, 본 실시 형태의 필름 캐리어 테이프(2)에서는 상기 프로브의 가공 기술의 진보, 및 출력 테스트 단자[8: 출력 리드부(6)]의 다단자화에 대응하기 위해서, 입력 테스트 단자(7)의 끝에서부터 출력 테스트 단자(8)의 끝까지의 길이 c를 단축하여, 필름 캐리어 테이프 기재(3)의 유효 활용을 도모할 수 있게 하였다.
도 3은 필름 캐리어 테이프(2)에서의 1 블록분(블록 A)의 출력 테스트단자(8)의 배열 상태를 나타내는 설명도이다.
또한, 도 4는 본 실시 형태의 필름 캐리어 테이프(2)를 종래와 비교하기 위해서, 도 6에 도시한 종래의 필름 캐리어 테이프(102)에서의 1 블록분(블록 B)의 출력 테스트 단자(108)의 배열 상태를 나타내는 설명도이다.
도 3의 예에서는 1 블록(블록 A) 내에 6개의 출력 리드부(6) 및 6개의 출력 테스트 단자(8)가 포함되어 있다.
한편, 도 4의 비교예에서는 1 블록(블록 B) 내에 8개의 출력 리드부(106) 및 8개의 출력 테스트 단자(108)가 포함되어 있다.
또, 출력 테스트 단자(8, 108)에 붙인 번호 O1 ∼ O6 및 O1 ∼ O8은 Y 방향에서의 일단부측으로부터 타단부측으로 순차 번호가 증가해 가도록 하고 있다.
도 3에 도시한 필름 캐리어 테이프(2)에 있어서, 출력 테스트 단자 O3, O4는, 출력 리드부(6)의 배열에서의 내측의 출력 리드부(6)에 대응하는 단자이다. 이들 출력 테스트 단자 O3, O4는 도 4에 도시한 종래의 필름 캐리어 테이프(102)와 동일하게, 필름 캐리어 테이프(2)의 길이 방향(X 방향)으로 배열되어 배치되어 있다.
그리고, 상기 내측의 출력 리드부(6)에 대응하는 출력 테스트 단자(8: 출력 테스트 단자 O3 및 O4)는 출력 리드부(6)의 단부로부터 출력 리드부(6)의 배열 방향(Y 방향)에서의 한쪽측(중심측)으로 연장된 상태로 형성되어 있다.
또한, 이들 내측의 출력 리드부(6)에 대응하는 출력 테스트 단자 O3 및 O4는 상대적으로 액정 드라이버 LSI칩(1)에 가까운 위치에 배치되어 있다.
한편, 출력 리드부(6)의 배열 방향(Y 방향)에서의 외측 출력 테스트 단자(8: 출력 테스트 단자 O1, O6 및 출력 테스트 단자 O2, O5)는 출력 리드부(6)의 단부로부터 출력 리드부(6)의 배열 방향에서의 내측, 즉 중심을 향하여 연장된 상태로 형성되어 있다.
구체적으로는, 상기 외측의 출력 테스트 단자 O1, O6 및 출력 테스트 단자 O2, O5는 블록 A의 X 방향의 중심축 Z[블록 A 내에서 Y 방향으로 연장되는 출력 리드부(6)의 6개의 열의 중심 위치를 통해 X 방향으로 연장되고 있는 축]를 중심으로, 대략 절첩 패턴(symmetrical pattern: 선대칭 패턴)으로 되어 있다.
또한, 절첩 패턴으로 배치되어 있는 외측의 출력 테스트 단자 O1, O6 및 출력 테스트 단자 O2, O5 중, 최외측의 출력 리드부(6)에 대응하는 출력 테스트 단자 O1, O6의 쌍은 액정 드라이버 LSI칩(1)으로부터 가장 멀리 떨어져 있는 위치에 배치되어 있다.
그리고, 출력 테스트 단자 O1, O6 쌍의 내측에 위치하는 출력 리드부(6)에 대응하는 출력 테스트 단자 O2, O5의 쌍은, 출력 테스트 단자 O1, O6의 쌍보다도 액정 드라이버 LSI칩(1)에 가까운 위치에 배치되어 있다.
상기한 바와 같은 출력 리드부(6) 및 출력 테스트 단자(8)의 배치에 의해 출력 테스트 단자(8) 간에는 출력 리드부(6)가 설치되지 않은 구성으로 되어 있다.
구체적으로 설명하면, 종래의 필름 캐리어 테이프(102)에서는 도 4에 도시한 바와 같이, 출력 테스트 단자 O2, O6 간에 출력 테스트 단자 O5의 출력 리드부(6)가, 출력 테스트 단자 O3, O7 간에 출력 테스트 단자 O5, O6의 출력 리드부(6)가,또한 출력 테스트 단자 O4, O8 간에 출력 테스트 단자 O5, O6, O7의 출력 리드부(6)가 설치되어 있었다.
그러나, 도 3에 도시한 바와 같이, 본 발명의 필름 캐리어 테이프(2)에서는 쌍을 이루는 출력 테스트 단자(8) 간(출력 테스트 단자 O1, O6 간 및 출력 테스트 단자 O2, O5 간)에 출력 리드부(6)가 설치되지 못하게 되어 있다.
즉, 상기한 쌍을 이루는 출력 테스트 단자(8)의 한쪽 단자(예를 들면, 출력 테스트 단자 O5와 O6)를 이 출력 리드부(6)를 설치하지 않은 영역의 방향[출력 리드부(6)의 배열 방향에서의 내측]으로 연장된 상태로 형성하도록 하고 있다.
또, 도 3의 예는 1 블록(블록 A)에 출력 테스트 단자(8)가 예를 들면 6개 포함되는 경우를 나타내고 있다.
그리고, 출력 리드부(6)의 배열 방향(Y 방향)의 한쪽 측과 다른쪽 측에서의 최외측에 위치하는 출력 테스트 단자(8)의 쌍(출력 테스트 단자부 O1, O6) 및 이들 중 하나의 내측에 위치하는 출력 테스트 단자(8)의 쌍(출력 테스트 단자 O2, O5)은 중심축 Z를 중심으로 대략 절첩 패턴으로 되어 있다.
상기 절첩 패턴은 출력 테스트 단자(8)의 최소폭(테스트 단자 최소폭)과 2 갯수분의 출력 테스트 단자(8)의 최소 간격(O1과 O6 간을 최소의 길이로 설정한 폭; 단자 간 최소 간격)과의 길이를 요한다.
즉, 「테스트 단자 최소폭×2+단자 간 최소 간격의 길이」(절첩 패턴 간격)을 요한다.
즉, 출력 리드부(6)의 배열 방향에서의 한쪽 측과 다른 쪽측과의 쌍을 이루는 출력 테스트 단자(8)끼리, 상기한 절첩 패턴 간격을 확보할 수 있으면, 그 출력 테스트 단자(8)쌍에서 절첩 패턴을 채용할 수 있다.
이러한 절첩 패턴을 이용하면, 출력 테스트 단자 O1, O6 및 출력 테스트 단자 O2, O5의 배치가 좌우 대칭이 된다. 즉, 출력 테스트 단자 O1, O6에 접속하는 출력 리드부(6)끼리의 사이에 출력 테스트 단자 O2, O5가 위치한다. 그 결과, 출력 테스트 단자(8) 및 출력 리드부(6)를 형성하기 위해서 절연성 기판에 필요한 리드부의 배열 방향(Y 방향)의 치수를 작게 하기 위한 기능을 확실하게 할 수 있다.
또한, 상기 1 블록이 6개의 출력 테스트 단자(8) 이외인 경우에도 당연히, 적용 가능하다. 즉, 절첩 패턴 간격 내에 출력 테스트 단자(8)를 배치할 수 있으면, 출력 테스트 단자의 수를 한정하지 않고 상기 절첩 패턴을 채용할 수 있다.
또한, 도 3의 예에 있어서, 출력 테스트 단자 O3, O4는 모두 출력 리드부(6)보다 출력 리드부(6)의 배열 방향에서의 한쪽 측으로부터 다른쪽 측으로(Z축을 향하여) 연장된 상태로 형성되어 있다. 그러나, 출력 테스트 단자 O2의 리드부(6)와 O5의 리드부(6) 간에 출력 테스트 단자 O3, O4를 배치할 수 있으면, 이들 단자가 연장되는 방향은 한정되지는 않는다.
도 3을 이용하여, 상기한 출력 테스트 단자 O3, O4의 배치를 상세히 설명한다.
우선, 편의 상, 블록 A를 중심축 Z(Z축)에 의해서 블록 A를 상측(출력 테스트 단자 O1, O2를 포함하는 측; Z축 상측)과 하측(출력 테스트 단자 O5, O6을 포함하는 측; Z축 하측)으로 나눈다. 그리고, 이 Z축 상측 및 Z축 하측을 이용하여 설명한다.
출력 테스트 단자 O3, O4는 Z축 상측에 설치된 출력 리드부(6)로부터 Z축 하측을 향하여 연장된 상태로 형성되어 있다.
또한, 출력 테스트 단자 O3, O4가 Z축 하측에 설치된 출력 리드부(6)로부터 Z축 상측을 향하여 연장된 상태로 형성되어 있어도 된다.
또한, 출력 테스트 단자 O3이 Z축 상측에 설치된 출력 리드부(6)로부터 Z축 하측을 향하여 연장된 상태에서 형성되는 한편, 출력 테스트 단자 O4가 Z축 하측에 설치된 출력 리드부(6)로부터 Z축 상측을 향하여 연장된 상태로 형성되어도 상관없다.
즉, 출력 리드부(6)의 배치에 의해서 출력 테스트 단자(8)가 연장되는 방향이 달라지게 된다.
다음에, 도 3 및 도 4에 도시한 출력 테스트 단자(8, 108)의 1 블록분(블록 A, B)의 치수에 대하여 상세히 설명한다.
필름 캐리어 테이프(2, 102) 상에서의 출력 리드부(6, 106)의 인접하는 것끼리의 최소 스페이스 간격[출력 리드부(6, 106)의 인접하는 것끼리의 내측 단부 간격]은 출력 리드부(6, 106)의 구리 배선의 패턴을 형성할 때의 에칭 정밀도로써 결정된다.
여기서는, 상기 최소 스페이스 간격을 30㎛로 하고, 출력 리드부(6, 106)의 최소선폭을 30㎛로 한다. 또한, 최소 패드폭, 즉 출력 테스트 단자[8(O1 ∼ O6), 108(O1 ∼ O8)]의 최소폭(테스트 단자 최소폭)을 150㎛로 한다. 이 폭은 테스트용프로버의 침을 접촉시킬 때의 위치 정밀도로써 결정된다.
도 3에 도시한 필름 캐리어 테이프(2)의 경우에 있어서, 출력 테스트 단자 O1, O6은 테스트 단자 최소폭의 150㎛를 만족하도록 형성되고, 또한 최소 스페이스 간격의 30㎛를 확보하면서 Y 방향으로 인접하도록 배치되어 있다.
출력 테스트 단자 O2, O5도 마찬가지로, 테스트 단자 최소폭의 150㎛를 만족하도록 형성되고, 또한 최소 스페이스 간격의 30㎛를 확보하면서 Y 방향에 인접하도록 배치되어 있다.
출력 테스트 단자 O3, O4는 테스트 단자 최소폭의 150㎛를 만족하도록 형성되어 있다. 또한, 각 출력 리드부(6)의 선폭은 최소선폭의 30㎛로 되어 있다.
따라서, 출력 테스트 단자 O1과 O6의 끝(edge)에서부터 끝(edge)까지의 거리(Y 방향의 거리) YW1은,
YW1=150㎛+30㎛×10=450㎛
가 된다. 또한, 출력 테스트 단자 O1과 O4의 끝에서부터 끝까지의 거리(X 방향의 거리) XW1은,
XW1=150㎛×4+30㎛×3=690㎛
가 된다.
한편, 도 4에 도시한 종래의 필름 캐리어 테이프(102)의 경우에 있어서, 출력 테스트 단자(108)의 테스트 단자 최소폭, 출력 리드부(106)의 최소선 폭 및 최소 스페이스 간격은 필름 캐리어 테이프(2)의 경우와 동일하다.
따라서, 출력 테스트 단자 O1과 O8의 끝에서부터 끝까지의 거리(Y 방향의 거리) YW2는,
YW2=150㎛×2+30㎛×13=690㎛
가 된다. 또한, 출력 테스트 단자 O1과 O4의 끝에서부터 끝까지의 거리(X 방향의 거리) XW2는,
XW2=150㎛×4+30㎛×3=690㎛
가 된다.
그래서, 블록 A, B에서의 Y 방향의 거리 YW1과 YW2를 1 출력당 환산한 값을 각각 yw1, yw2로 하면, yw1[필름 캐리어 테이프(2)의 경우]은,
yw1=450㎛÷6(단자)=75㎛
가 된다. 이것에 대하여, yw2[필름 캐리어 테이프(102)의 경우]는,
yw2=690㎛÷8(단자)=86.25㎛
가 된다.
상기한 바와 같이, 필름 캐리어 테이프 기재(3)의 폭 방향에서, 필름 캐리어 테이프(2)의 1 출력당 필요한 치수(yw1)는 75㎛이다.
한편, 종래의 필름 캐리어 테이프(102)에 있어서, 필름 캐리어 테이프 기재(103)의 1 출력당 필요한 치수(yw2)는 86.25㎛가 된다. 이와 같이, yw1은 yw2보다도 치수가 작아진다.
따라서, 필름 캐리어 테이프(2)의 구성에서는 필름 캐리어 테이프(102)의 구성과 비교하여, 출력 테스트 단자(8)를 형성하기 위해 필름 캐리어 테이프 기재(3)에 필요한 폭이 좁아진다.
다음에, 상기한 비교 결과에 기초하여, 예를 들면 전술한 384개의 액정 패널 구동용의 출력 단자를 갖는 액정 드라이버 LSI칩(1)을 탑재하는 필름 캐리어 테이프(2, 102)[필름 캐리어 테이프 기재(3, 103)]의 폭에 대하여 검토한다.
종래의 필름 캐리어 테이프(102)에서는 1 출력당 86.25㎛(yw2) 필요하기 때문에 384 출력에 대해서는,
384×86.25㎛=33.12㎜
가 된다. 따라서, 필름 캐리어 테이프 기재(103)의 폭은 33.12㎜ 이상 필요하다.
이에 대하여, 본 실시 형태의 필름 캐리어 테이프(2)에서는 1출력당 75㎛(yw1) 필요하기 때문에 384 출력에 대해서는,
384×75㎛=28.8㎜
가 된다. 따라서, 필름 캐리어 테이프 기재(3)의 폭은 28.8㎜ 이상이면 적당하게 된다.
이에 따라, 종래의 필름 캐리어 테이프(102)를 사용하여, 그 테이프 폭(Y 방향의 길이)을 필름 캐리어 테이프(2)와 동일한 테이프 폭으로 억제하고자 하면, 테이프의 길이 방향(X 방향)으로의 출력 테스트 단자(108)의 복수단 배치를 5단 이상의 구성으로 해야만 한다.
이 경우에는 필름 캐리어 테이프 기재(103)의 X 방향의 길이가 증가하게 되어, 먼저 설명한 스프로켓 홀(109, 110)과의 관계로 인해, 더욱 테이프 길이가 늘어날 우려가 있다.
전술한 바와 같이, 액정 드라이버 LSI칩(1)의 출력 단자수는 액정 패널의 대화면화나 고품위화에 따른 화소수의 증대, 및 액정 패널과 드라이버 장치를 포함하는 액정 표시 모듈의 소형화, 및 저비용화의 요구가 있다.
그 때문에, 1개의 액정 드라이버 LSI칩(1)의 액정 패널 구동용 출력 단자수가 방대화되는 경향에 있다.
그래서, 본 발명을 이용하면, 필름 캐리어 테이프 기재(3)의 폭 방향의 길이(Y 방향의 길이)를 종래보다도 짧게 할 수 있다. 이것은, 즉 종래 사이즈의 필름 캐리어 테이프 기재(103)에 출력 테스트용 단자(8)를 많이 설치할 수 있는 것이 된다.
또한, 이와 같이 보다 많은 출력 테스트용 단자(8)를 종래의 필름 캐리어 테이프(102)에 설치하고자 하면, 테이프의 길이 방향(X 방향)으로의 출력 테스트 단자(108)의 복수단 배치를 5단 이상[도 4의 출력 테스트 단자 O1, O5의 후방에 더욱 출력 테스트 단자(8)를 설치하는 것]으로 해야만 한다.
그러나, 본 발명을 이용하여 테이프의 길이 방향(X 방향)을 연장시키지 않고 많은 출력 테스트용 단자(8)를 설치할 수 있다.
이 결과, TCP 형태의 액정 드라이버를 저비용으로써 제공할 수 있다. 또, 본 실시 형태에서는 출력 테스트 단자(8)의 배치 형태에 대하여 나타내었지만, 입력 테스트 단자(7)가 다단자인 경우에는 이것에도 마찬가지로 적용 가능하다.
또, 본 발명의 구성은 액정 드라이버 LSI칩(1)을 탑재하는 필름 캐리어 테이프(2)에 한하지 않고, 다단자수를 갖는 표시 소자 구동 장치나 다른 반도체 장치를탑재하는 절연성 기판, 예를 들면 절연성 필름 기판 상의 테스트 단자에 대해서도 마찬가지로 적용 가능하다.
이상과 같이, 본 필름 캐리어 테이프(2)에서는 상기한 블록 A 내의 일부의 출력 테스트 단자(8)가 출력 리드부(6)의 배열 방향으로 2개 배열하도록 배치됨과 함께, 이들 출력 테스트 단자(8) 간에 출력 리드부(6)가 설치되지 않도록, 출력 리드부(6)와 출력 테스트 단자(8)가 배치되어 있다.
또, 본 실시 형태에서는 출력 리드부(6)의 배열 방향으로 2개 배열하는 출력 테스트 단자(8)의 쌍이 2쌍(출력 테스트 단자 O1, O6의 쌍, 및 출력 테스트 단자 O2, O5의 쌍)으로 되어 있다.
이에 따라, 상술한 바와 같이 필름 캐리어 테이프 기재(3)에 있어서 필요한 출력 리드부(6) 및 출력 테스트 단자(8)의 형성 영역, 특히 필름 캐리어 테이프 기재(3)의 폭 방향(Y 방향)에서의 형성 영역을 작게 하고 있다.
따라서, 필름 캐리어 테이프 기재(3)의 유효 사용이 가능해지며, 액정 드라이버 LSI칩(1)이 다출력 단자라고 해도 필름 캐리어 테이프 기재(3)의 사용량을 억제하면서 액정 드라이버 LSI칩(1)을 탑재할 수 있다.
이 결과, 액정 드라이버 LSI칩(1)을 탑재한 기판, 즉 TCP(4)의 비용 절감을 도모할 수 있다.
또한, 본 발명의 효과는 본 필름 캐리어 테이프(2)는 상기한 바와 같이 필름 캐리어 테이프 기재(3)의 폭 및 길이의 증대를 억제 가능하다고 할 수 있다.
또한, 본 필름 캐리어 테이프(2)는 출력 테스트 단자 O3, O4가 모두 상기한출력 리드부(6)로부터, 배열 방향(Y 방향)에서의 한쪽 측으로부터 다른 쪽측으로(Z축을 향하여) 연장된 상태가 아니라 역방향으로 연장된 상태라도 상관없다. 또한, 출력 테스트 단자 O3, O4는 출력 리드부(6)의 배열 방향에 있어서, 출력 리드부(6)로부터 상호 역방향으로 연장된 상태로 형성되어 있어도 된다고 할 수 있다.
또한, 중심축 Z축은 블록 A를 구성하는 Y 방향으로의 6개의 출력 리드부(6)의 배열의 중심 위치를 통하는 X 방향의 중심축이라고 할 수 있다.
또, 본 발명의 반도체 집적 회로 장치 탑재용 기판은 탑재되는 반도체 집적 회로 장치의 입력 단자와 출력 단자 중 적어도 한쪽이 접속되는 복수의 리드부, 예를 들면 출력 리드부(6)가 필름 캐리어 테이프 기재(3) 상에 형성되며, 이들 출력 리드부(6)의 각 선단부에 출력 테스트 단자(8)가 형성되어 있고, 상기 출력 리드부(6) 중 복수의 출력 리드부(6)에 대응하는 복수개의 출력 테스트 단자(8)를 1개의 블록으로 하였을 때에, 이 블록 내에서 출력 리드부(6)의 배열에서의 양 외측의 각 1개의 출력 리드부(6)에 대응하는 출력 테스트 단자(8)끼리 한쌍으로 하고, 이들 한쌍의 출력 테스트 단자(8)끼리 서로 대향하도록, 출력 리드부(6)로부터 출력 리드부(6)의 배열에서의 내측으로 연장되도록 형성되며, 또한 상기 한쌍을 이루는 출력 테스트 단자(8)가 반도체 집적 회로 장치의 탑재 위치로부터 상대적으로 먼 위치에 형성되어 있는 구성이다.
또한, 상기한 구성은 탑재되는 반도체 집적 회로 장치의 입력 단자와 출력 단자 중 적어도 한쪽이 접속되는 복수의 리드부가 절연성 기판 상에 형성되고, 이들 리드부의 각 선단부에 시험용 단자가 형성되어 있는 반도체 집적 회로 장치 탑재용 기판에 있어서, 상기 리드부 중 복수의 리드부에 대응하는 복수개의 상기 시험용 단자를 1개의 블록으로 하였을 때, 이 블록 내에서 상기 리드부의 배열에서의 양 외측의 각 1개의 리드부에 대응하는 시험용 단자끼리 한쌍으로 하고, 이들 한쌍의 시험용 단자끼리가 서로 대향하도록, 상기 리드부로부터 리드부의 배열에서의 내측으로 연장되도록 형성되고, 또한 상기 한쌍을 이루는 시험용 단자가 반도체 집적 회로 장치의 탑재 위치로부터 상대적으로 먼 위치에 형성되어 있는 구성이라고 할 수 있다.
또한, 상기한 반도체 집적 회로 장치 탑재용 기판은 상기 한쌍의 시험용 단자는 상기 블록 내의 상기 리드부의 배열에서의 양 외측에서의 최외측의 각 1개의 리드부에 대응하는 시험용 단자끼리로부터, 순차 내측에 위치하는 각 1개의 리드부끼리를 각각 한쌍으로 하여 복수쌍 설정되며, 이들 시험용 단자쌍은 상기 리드부의 배열에서의 상대적으로 외측의 리드부에 대응하는 시험용 단자쌍이 반도체 집적 회로 장치의 탑재 위치로부터 상대적으로 먼 위치에 형성되어 있는 구성으로 해도 된다.
상기한 구성에 따르면, 시험용 단자 및 리드부를 형성하기 위해 절연성 기판에 필요한 리드부의 배열 방향의 치수를 작게 하기 위한 시험 단자쌍의 구성을 복수쌍에 대하여 설정하고 있다.
따라서, 절연성 기판을 더욱 확실하고 유효하게 사용할 수 있기 때문에, 반도체 집적 회로 장치 탑재 제품, 예를 들면 테이프 캐리어 패키지의 1개당 비용 저감이 가능하다.
또한, 상기한 반도체 집적 회로 장치 탑재용 기판은 상기 한쌍을 이루는 시험용 단자 중 가장 반도체 집적 회로 장치에 가까운 시험용 단자에서의 상기 리드부의 배열 방향의 치수는 시험용 단자로서 사용 가능한 최소 치수로 설정되어 있는 구성으로 해도 된다.
상기한 구성에 따르면, 가장 반도체 집적 회로 장치에 가까운 시험용 단자쌍의 상기 치수를 시험용 단자로서 사용 가능한 최소 치수로 설정하고 있다.
그 때문에, 시험용 단자 및 리드부를 형성하기 위해서 절연성 기판에 필요한 리드부의 배열 방향의 치수를 작게 하기 위한 기능을 더 확실하게 얻을 수 있다. 이에 따라, 반도체 집적 회로 장치 탑재 제품, 예를 들면 테이프 캐리어 패키지의 1개당 비용 저감을 더 확실하게 할 수 있다.
또한, 상기한 반도체 집적 회로 장치 탑재용 기판은 상기 블록 내의 상기 리드부의 배열에서의 내측 리드부에 대응하는 시험용 단자는 상기 블록 내의 다른 시험용 단자와 리드부의 배열 방향에 배열되지 않고, 반도체 집적 회로 장치의 탑재 위치에서 떨어져 있는 방향에 순차 배열되도록 형성되어 있는 구성으로 해도 된다.
상기한 구성에 따르면, 내측 리드부에 대응하는 시험용 단자가 리드부의 배열 방향으로 배열되지 않고, 반도체 집적 회로 장치의 탑재 위치에서 떨어져 있는 방향으로 순차 배열한다.
그 때문에, 절연성 기판에 필요한 리드부의 배열 방향의 치수를 작게 하기 위한 기능을 리드부의 배열에서의 내측의 리드부에 대응하는 시험용 단자의 배치 형태에 의해 해가 되는 것을 회피할 수 있다.
또한, 상기한 반도체 집적 회로 장치 탑재용 기판은 상기 한쌍을 이루는 시험용 단자끼리와 이들에 대응하는 리드부끼리는 적어도 상기 블록 내의 영역에서 상기 블록에서의 상기 리드부의 배열 방향의 중심을 통해서 상기 리드부의 배열 방향에 직교하는 방향으로 연장되는 중심선을 중심으로 하는 대략 절첩 패턴으로 되어 있는 구성으로 해도 상관없다.
상기한 구성에 따르면, 상기 한쌍을 이루는 시험용 단자의 배치 형태에 의해 얻어지는 시험용 단자 및 리드부를 형성하기 위해 절연성 기판에 필요한 리드부의 배열 방향의 치수를 작게 하기 위한 기능을 더 확실하게 할 수 있다.
또한, 본 발명의 반도체 집적 회로 장치 탑재용 기판은 탑재되는 반도체 집적 회로 장치의 입력 단자와 출력 단자 중 적어도 한쪽이 접속되는 복수의 리드부가 절연성 기판 상에 형성되며, 이들 리드부의 각 선단부에 시험용 단자가 형성되어 있고, 상기 리드부 중 복수의 리드부에 대응하는 복수개의 상기 시험용 단자를 1개의 블록으로 하였을 때에 이 블록 내의 일부 상기 시험용 단자가 상기 리드부의 배열 방향으로 2개 배열되도록 배치됨과 함께, 이들 시험용 단자 간에 리드부가 위치하지 않도록, 상기 리드부와 상기 시험용 단자가 배치되어 있는 구성이다.
상기한 구성에 따르면, 블록 내의 일부 시험용 단자가 리드부의 배열 방향으로 2개 배열되도록 배치되어 있다. 또한, 이들 시험용 단자 간에 리드부가 위치하지 않도록, 리드부와 시험용 단자가 배치되어 있다.
그 때문에, 리드부의 배열 방향으로 2개 배열되는 시험용 단자를 적당한 폭으로 설정하면, 시험용 단자 및 리드부를 형성하기 위해서 절연성 기판에 필요한리드부의 배열 방향의 치수를 작게 할 수 있다.
이에 따라, 절연성 기판을 유효하게 사용할 수 있다. 이 결과, 반도체 집적 회로 장치 탑재 제품, 예를 들면 테이프 캐리어 패키지의 1개당 비용을 저감할 수 있다.
또한, 상기한 반도체 집적 회로 장치 탑재용 기판은 상기 절연성 기판은 절연성 필름 기판, 예를 들면 폴리이미드 필름으로 구성되어도 상관없다.
본 발명의 구성은 절연성 필름 기판을 사용하는, 예를 들면 테이프 캐리어 패키지에 대하여 적용한 경우에, 필름 캐리어 테이프 기재의 사용량을 저감하고, 테이프 캐리어 패키지의 비용 절감을 도모하는 데에 있어서 유효하다.
또한, 상기한 반도체 집적 회로 장치 탑재용 기판은 상기 반도체 집적 회로 장치는 액정 구동 회로 장치 칩인 구성으로 해도 된다.
본 발명의 구성은 액정 구동 회로 장치 칩을 탑재하는 반도체 집적 회로 장치 탑재용 기판, 예를 들면 테이프 캐리어 패키지에 대하여 적용한 경우에 테이프 캐리어 패키지, 또한 액정 패널의 비용 절감을 도모하는 데에 있어서 유효하다.
또한, 상기한 반도체 집적 회로 장치 탑재용 기판은, 상기 절연성 기판의 한쪽 및 다른쪽 측 에지부를 따라 스프로켓 홀을 각각 일정 간격으로 설치하고 있고, 이 스프로켓 홀의 정수배마다 상기 반도체 집적 회로 장치를 배치하는 구성이어도 상관없다. 본 발명의 구성은 액정 구동 회로 장치 칩을 반도체 집적 회로 장치 탑재용 기판에 탑재할 때의 위치 결정을 행할 수 있다.
또한, 상기한 반도체 집적 회로 장치 탑재용 기판은 상기 복수의 리드부를상기 절연성 기판에 접착층을 통해 전해동박을 적층시켜서 형성해도 상관없으며, 상기한 복수의 리드부는 상기 절연성 기판에 전해동박을 직접 적층시켜서 형성해도 상관없다.
또한, 상기한 반도체 집적 회로 장치 탑재용 기판은 탑재되는 반도체 집적 회로 장치의 입력 단자와 출력 단자 중 적어도 한쪽이 접속되어 있는 복수의 리드부가, 절연성 기판 상에 한 방향으로 배열되어 배치됨과 함께, 그 선단부에 시험용 단자가 형성되어 있고, 상기한 복수의 리드부에 대응하는 복수개의 상기 시험용 단자를 1개의 블록으로 한 경우, 이 블록 내에서의 최외측에 위치하는 두개의 리드부가 가장 긴 것임과 함께, 배열 방향의 중심을 향함에 따라 짧아지고 있고, 각 리드부의 선단에 설치된 상기 시험용 단자는 리드부로부터 배열 방향의 중심측으로 연장되도록 형성되어 있는 구성이다.
또한, 상기한 반도체 집적 회로 장치 탑재용 기판은 상기한 배열 방향의 최외측에 위치하는 두개의 리드부끼리의 간격에 시험용 단자가 상기 반도체 집적 회로 장치를 향하여 복수단이 되도록 배치되어 있는 구성이어도 상관없다.
또한, 상기한 반도체 집적 회로 장치 탑재용 기판은 상기한 복수단이 되도록 배치되어 있는 시험용 단자에 있어서, 상기한 최외측에 위치하는 두개의 리드부에 인접하는 리드부의 선단에 설치된 시험용 단자끼리가 대향하도록 상기 리드부로부터 배열 방향의 중심으로 연장되도록 형성되어 있는 구성이라도 상관없다.
발명의 상세한 설명의 항에 있어서 이루어진 구체적인 실시 형태 또는 실시예는, 어디까지나 본 발명의 기술 내용을 명백하게 하는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되어서는 안되며 본 발명의 정신과 다음에 기재하는 특허 청구 사항과의 범위 내에서 여러가지 변경하여 실시할 수 있는 것이다.
상기 본 발명에 따르면, 양 외측의 리드부에 대응하는 시험용 단자를 배치함으로써, 시험용 단자를 적당한 폭으로 설정하면, 시험용 단자 및 리드부를 형성하기 위한 절연성 기판에 필요한 리드부의 배열 방향의 치수를 적게할 수 있다.
이것에 의해, 절연성 기판을 유효하게 사용할 수 있다. 이 결과, 반도체 집적 회로 장치 탑재 제품, 예를 들면 테이프 캐리어 패키지의 1개당 비용을 저감할 수 있다.

Claims (15)

  1. 탑재되는 반도체 집적 회로 장치의 입력 단자와 출력 단자 중 적어도 한쪽이 접속되는 복수의 리드부가 절연성 기판 상에 형성되고, 이들 리드부의 각 선단부에 시험용 단자가 형성되어 있고,
    상기 리드부 중 복수의 리드부에 대응하는 복수개의 상기 시험용 단자를 1개의 블록으로 하였을 때, 이 블록 내에서 상기 리드부의 배열에서의 양 외측의 각 1개의 리드부에 대응하는 시험용 단자끼리를 한쌍으로 하고, 이들 한쌍의 시험용 단자끼리가 상호 대향하도록, 상기 리드부로부터 리드부의 배열에서의 내측으로 연장되도록 형성되고, 또한 상기 한쌍을 이루는 시험용 단자가 반도체 집적 회로 장치의 탑재 위치로부터 상대적으로 먼 위치에 형성되어 있는 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
  2. 제1항에 있어서,
    상기 한쌍의 시험용 단자는, 상기 블록 내의 상기 리드부의 배열에서의 양 외측에서의 최외측의 각 1개의 리드부에 대응하는 시험용 단자끼리로부터, 순차 내측에 위치하는 각 1개의 리드부끼리를 각각 한쌍으로 하여 복수쌍 설정되며, 이들 시험용 단자쌍은, 상기 리드부의 배열에서의 상대적으로 외측의 리드부에 대응하는 시험용 단자쌍이 반도체 집적 회로 장치의 탑재 위치로부터 상대적으로 먼 위치에 형성되어 있는 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
  3. 제1항에 있어서,
    상기 한쌍을 이루는 시험용 단자 중 가장 반도체 집적 회로 장치에 가까운 시험용 단자에서의 상기 리드부의 배열 방향의 치수는 시험용 단자로서 사용 가능한 최소 치수로 설정되어 있는 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
  4. 제1항에 있어서,
    상기 블록 내의 상기 리드부의 배열에서의 내측의 리드부에 대응하는 시험용 단자는, 상기 블록 내의 다른 시험용 단자와 리드부의 배열 방향으로 배열되지 않고, 반도체 집적 회로 장치의 탑재 위치에서 멀어지는 방향으로 순차 배열되도록 형성되어 있는 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
  5. 제1항에 있어서,
    상기 한쌍을 이루는 시험용 단자끼리와 이들에 대응하는 리드부끼리는, 적어도 상기 블록 내의 영역에서 상기 블록에서의 상기 리드부의 배열 방향의 중심을 통해, 상기 리드부의 배열 방향에 직교하는 방향으로 연장되는 중심선을 중심으로 하는 대략 절첩 패턴(Symmetrical pattern)으로 되어 있는 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
  6. 탑재되는 반도체 집적 회로 장치의 입력 단자와 출력 단자 중 적어도 한쪽이 접속되는 복수의 리드부가 절연성 기판 상에 형성되고, 이들 리드부의 각 선단부에 시험용 단자가 형성되어 있고,
    상기 리드부 중 복수의 리드부에 대응하는 복수개의 상기 시험용 단자를 1개의 블록으로 하였을 때에, 이 블록 내의 일부의 상기 시험용 단자가 상기 리드부의 배열 방향으로 2개 배열되도록 배치됨과 함께, 이들 시험용 단자 간에 리드부가 위치하지 않도록 상기 리드부와 상기 시험용 단자가 배치되어 있는 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
  7. 제1항에 있어서,
    상기 절연성 기판은 절연성 필름 기판인 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
  8. 제7항에 있어서,
    상기 절연성 필름 기판은 폴리이미드 필름을 포함하는 것을 특징으로 히는 반도체 집적 회로 장치 탑재용 기판.
  9. 제1항에 있어서,
    상기 반도체 집적 회로 장치는 액정 구동 회로 장치 칩인 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
  10. 제1항에 있어서,
    상기 절연성 기판에는 한쪽 및 다른쪽 에지부를 따라 스프로켓 홀(sprocket holes)이 각각 일정 간격으로 설치되어 있고, 이 스프로켓 홀의 정수배마다 상기 반도체 집적 회로 장치가 배치되어 있는 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
  11. 제1항에 있어서,
    상기 복수의 리드부는 상기 절연성 기판에 접착층을 통해 전해동박을 적층시켜서 형성되어 있는 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
  12. 제1항에 있어서,
    상기 복수의 리드부는 상기 절연성 기판에 전해동박을 직접 적층시켜 형성되어 있는 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
  13. 탑재되는 반도체 집적 회로 장치의 입력 단자와 출력 단자 중 적어도 한쪽이 접속되어 있는 복수의 리드부가 절연성 기판 상에 한 방향으로 배열되어 배치됨과 함께, 그 선단부에 시험용 단자가 형성되어 있고,
    상기 복수의 리드부에 대응하는 복수개의 상기 시험용 단자를 1개의 블록으로 한 경우,
    상기 블록 내에서의 최외측에 위치하는 2개의 리드부가 가장 길고, 배열 방향의 중심을 향함에 따라 짧아지게 되며,
    각 리드부의 선단에 설치된 상기 시험용 단자는 리드부로부터 배열 방향의 중심측으로 연장하도록 형성되어 있는 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
  14. 제13항에 있어서,
    상기 배열 방향의 최외측에 위치하는 2개의 리드부끼리의 간격에 시험용 단자가 상기 반도체 집적 회로 장치를 향하여 복수단이 되도록 배치되어 있는 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
  15. 제14항에 있어서,
    상기 복수단이 되도록 배치되어 있는 시험용 단자에 있어서, 상기 최외측에 위치하는 2개의 리드부에 인접하는 리드부의 선단에 설치된 시험용 단자끼리가 대향하도록 상기 리드부로부터 상기 배열 방향의 중심으로 연장되도록 형성되어 있는 것을 특징으로 하는 반도체 집적 회로 장치 탑재용 기판.
KR10-2001-0066225A 2000-10-27 2001-10-26 반도체 집적 회로 장치 탑재용 기판 KR100451070B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000329596A JP3645172B2 (ja) 2000-10-27 2000-10-27 半導体集積回路装置搭載用基板
JPJP-P-2000-00329596 2000-10-27

Publications (2)

Publication Number Publication Date
KR20020033071A true KR20020033071A (ko) 2002-05-04
KR100451070B1 KR100451070B1 (ko) 2004-10-02

Family

ID=18806247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0066225A KR100451070B1 (ko) 2000-10-27 2001-10-26 반도체 집적 회로 장치 탑재용 기판

Country Status (3)

Country Link
US (1) US6483042B2 (ko)
JP (1) JP3645172B2 (ko)
KR (1) KR100451070B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445117B1 (ko) * 2008-06-25 2014-10-01 삼성전자주식회사 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판
KR20170036942A (ko) * 2015-09-24 2017-04-04 엘지디스플레이 주식회사 연성 필름, 표시 패널 및 이를 포함하는 표시 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435188C (zh) * 2004-03-30 2008-11-19 三洋电机株式会社 显示装置
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
JP3994989B2 (ja) * 2004-06-14 2007-10-24 セイコーエプソン株式会社 半導体装置、回路基板、電気光学装置および電子機器
JP4492544B2 (ja) * 2006-01-17 2010-06-30 ブラザー工業株式会社 回路基板の製造方法
JP5130867B2 (ja) * 2006-12-14 2013-01-30 日立電線株式会社 半導体装置用テープキャリアおよびその製造方法
JP4770884B2 (ja) * 2008-06-26 2011-09-14 住友金属鉱山株式会社 Ｃｏｆ基板及びその製造方法
KR101896224B1 (ko) * 2016-08-18 2018-09-11 스템코 주식회사 연성 회로 기판
KR102096765B1 (ko) * 2018-02-14 2020-05-27 스템코 주식회사 연성 회로 기판 및 이를 포함하는 전자 장치
CN109168250B (zh) * 2018-10-24 2020-04-17 合肥鑫晟光电科技有限公司 一种电路板及其制作方法、使用方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308136A (ja) * 1992-04-01 1993-11-19 Nec Corp マスタスライス集積回路
EP0595021A1 (en) * 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
JPH09307058A (ja) * 1996-05-14 1997-11-28 Hitachi Ltd 半導体装置及びそれを用いた電子装置
JP3763964B2 (ja) * 1998-03-19 2006-04-05 富士通株式会社 電子回路モジュール、電子回路モジュールの接続構造及び接続部材
US6313413B1 (en) * 1999-10-08 2001-11-06 Advanced Semiconductor Engineering, Inc. Wire structure of substrate for layout detection
TW438198U (en) * 1999-10-14 2001-05-28 Via Tech Inc Wiring structure of a printed circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445117B1 (ko) * 2008-06-25 2014-10-01 삼성전자주식회사 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판
US9869717B2 (en) 2008-06-25 2018-01-16 Samsung Electronics Co., Ltd Test pad structure, a pad structure for inspecting a semiconductor chip and a wiring substrate for a tape packaging having the same
KR20170036942A (ko) * 2015-09-24 2017-04-04 엘지디스플레이 주식회사 연성 필름, 표시 패널 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
JP3645172B2 (ja) 2005-05-11
JP2002134644A (ja) 2002-05-10
US20020050406A1 (en) 2002-05-02
KR100451070B1 (ko) 2004-10-02
US6483042B2 (en) 2002-11-19

Similar Documents

Publication Publication Date Title
KR100724226B1 (ko) 전기 광학 장치, 전기 광학 장치용 기판, 회로 기판, 실장구조체 및 전자 기기
US8446556B2 (en) Flexible printed circuit and electric circuit structure
US6956288B2 (en) Semiconductor device with folded film substrate and display device using the same
KR100451070B1 (ko) 반도체 집적 회로 장치 탑재용 기판
US12057382B2 (en) Chip on film assembly, display panel, and display module
KR20050078646A (ko) 필름기판 및 그 제조방법과 화상표시용 기판
US11521919B2 (en) Flex-foil package with coplanar topology for high-frequency signals
US8310068B2 (en) TCP-type semiconductor device
KR20060125530A (ko) 배선 기판 및 반도체 장치
KR101061278B1 (ko) Ｃｏｆ 기판
US20110049514A1 (en) Tcp type semiconductor device
KR100320309B1 (ko) 액정패널 드라이버 집적회로 패키지 및 액정패널 모듈
KR100256911B1 (ko) 테이프 캐리어 패키지 및 이 테이프 캐리어 패키지를 포함하는 액정표시장치
JPH0643471A (ja) 液晶表示装置
CN111474771A (zh) 液晶显示母板
JP3298345B2 (ja) 半導体装置
KR100560977B1 (ko) 칩 직접 실장형 액정 표시 장치
JP3269128B2 (ja) 液晶表示装置、電子印字装置及び半導体素子の実装方法
JPH10294332A (ja) テープキャリアパッケージ
CN110600446B (zh) 带状配线基板以及半导体装置
KR100235107B1 (ko) 탭 패키지
JP2714103B2 (ja) 回路配線基板装置
JP3646704B2 (ja) 半導体装置
CN2705801Y (zh) 用于液晶显示器基板的裸晶焊垫布局
CN116913176A (zh) 电子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160909

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170908

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 16