KR20020027700A - 이너 캐패시터의 전하저장 전극 형성방법 - Google Patents

이너 캐패시터의 전하저장 전극 형성방법 Download PDF

Info

Publication number
KR20020027700A
KR20020027700A KR1020000058275A KR20000058275A KR20020027700A KR 20020027700 A KR20020027700 A KR 20020027700A KR 1020000058275 A KR1020000058275 A KR 1020000058275A KR 20000058275 A KR20000058275 A KR 20000058275A KR 20020027700 A KR20020027700 A KR 20020027700A
Authority
KR
South Korea
Prior art keywords
charge storage
storage electrode
film
layer
contact hole
Prior art date
Application number
KR1020000058275A
Other languages
English (en)
Other versions
KR100533969B1 (ko
Inventor
노재선
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0058275A priority Critical patent/KR100533969B1/ko
Priority to US09/927,535 priority patent/US6423610B1/en
Publication of KR20020027700A publication Critical patent/KR20020027700A/ko
Application granted granted Critical
Publication of KR100533969B1 publication Critical patent/KR100533969B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 희생막 식각시 층간절연막의 손실에 따른 비트라인 콘택 플러그와 전하저장 전극용 폴리실리콘의 단락을 방지할 수 있는 이너 캐패시터의 전하저장 전극 형성방법을 제공하는데 그 목적이 있다. 본 발명의 이너 캐패시터의 전하저장 전극 형성방법은, 소정의 하부층 공정을 마친 기판 상부에 평탄화된 층간절연막을 형성하는 제1 단계; 상기 층간절연막 상에 콘택홀 측벽의 보우잉 방지를 위한 산화막을 증착하되, 서브상압화학기상증착 방식으로 증착하는 제2 단계; 상기 산화막 및 상기 층간절연막을 선택 식각하여 전하저장 전극 콘택홀 및 비트라인 콘택홀을 형성하는 제3 단계; 상기 전하저장 전극 콘택홀 및 비트라인 콘택홀 내에 각각 콘택 플러그를 형성하는 제4 단계; 상기 제4 단계를 마친 전체 구조 상부에 희생막을 형성하는 제5 단계; 전하저장 전극 형성 영역의 상기 희생막을 선택 식각하는 제6 단계; 상기 제6 단계를 마친 전체 구조 표면을 따라 전하저장 전극용 전도막을 형성하는 제7 단계; 상기 희생막 상부의 상기 전하저장 전극용 전도막을 제거하여 단위 전하저장 전극으로 분리하는 제8 단계; 및 상기 희생막을 제거하는 제9 단계를 포함하여 이루어진다.

Description

이너 캐패시터의 전하저장 전극 형성방법{A method for forming storage node of inner capacitor}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 캐패시터 형성 공정에 관한 것이며, 더 자세히는 이너 캐패시터(inner capacitor)의 전하저장 전극 형성 공정에 관한 것이다.
첨부된 도면 도 1은 종래기술에 따라 형성된 이너 캐패시터의 전하저장 전극의 단면을 도시한 것으로, 이하 이를 참조하여 설명한다.
종래의 이너 캐패시터의 전하저장 전극 형성 공정은, 우선 실리콘 기판(10)에 대해 소자분리막(11), 접합(12), 워드라인(13) 및 비트라인(16) 형성 공정을 마치고, BPSG막(18), SiH4계 산화막(20) 및 질화막(21)을 증착한다. BPSG막(18)은 플로우 및 화학·기계적 평탄화(CMP) 공정을 거쳐 평탄화된 상태이며, 질화막(21)은 식각정지를 위한 것이고, SiH4계 산화막(20)은 콘택홀 측벽 프로파일에 보우잉(bowing) 현상이 유발되는 것을 방지하기 위한 것이다. 미설명 도면 부호 '14'는 워드라인 측벽 스페이서, '15'는 BPSG막, '17'은 비트라인 측벽 스페이서를 각각 나타낸 것이다.
다음으로, 전하저장 전극 콘택 마스크를 사용한 마스크 공정 및 식각 공정을 통해 콘택홀을 형성한 다음, 세정 공정을 실시하고, 콘택홀 내에 폴리실리콘 플러그(poly-silicon plug)(19)를 형성한다. 이때, 도시되지는 않았으나 비트라인 콘택 플러그도 함께 디파인 된다.
이어서, 전체 구조 상부에 희생막으로 PSG(phosphosilicate glass)막(22)을증착한 후, 전하저장 전극이 형성될 영역의 PSG막(22)을 선택 식각하고, 전체구조 표면을 따라 폴리실리콘막(23)을 증착한 다음, CMP 공정을 통해 폴리실리콘막(23)을 단위 전하저장 전극으로 분리한다.
이후, PSG막(22)을 제거한다.
상기와 같은 종래기술은 다음과 같은 문제점을 가지고 있다.
우선, 종래에는 희생막으로 사용되는 PSG막을 증착하기 위해 상압화학기상증착(APCVD) 장비를 사용하고 있는데 APCVD 장비는 첨부된 도면 도 2에 도시된 바와 같이 바(bar) 형태의 인젝터(200)를 사용하고 있다. 이러한 바 형태의 인젝터(200)는 통상 49개의 인젝터 홀(201)이 일직선상으로 배치되어 있는데, 이러한 인젝터(200)에서 소오스 가스가 플로우되고 있는 상태에서 웨이퍼가 벨트(belt)를 지나가며 증착이 이루어지기 때문에 통상의 2패스(pass) 공정을 진행하면 첨부된 도면 도 3에 도시된 바와 같이 PSG막의 증착 두께가 취약한 지역(301)이 존재하게 된다. 도면 부호 '300'은 PSG막이 정상적인 두께로 증착된 영역을 나타낸 것이다. 통상적으로, PSG막은 11000Å 정도 증착하고 있는데, 이 경우 영역에 따라 5% 이상의 균일도 차이를 보이고 있다.
첨부된 도면 도 4는 전하저장 전극 콘택과 비트라인 콘택의 레이아웃을 나타낸 것으로, 전하저장 전극 콘택 영역(401)과 비트라인 콘택 영역(402), 그리고 전하저장 전극 영역(403)을 나타내고 있다. 상기와 같은 공정을 통해 PSG막(희생막)을 증착한 상태에서 PSG막 식각을 실시하는 경우, PSG막의 증착 두께가 취약한 지역(상기 도 3의 301)에서 식각정지 질화막 및 BPSG막의 손실이 발생하여 전하저장전극용 폴리실리콘 증착시 비트라인 콘택 플러그와의 단락(A)을 유발하는 문제점이 있었다.
한편, 상기와 같은 BPSG막의 손실은 식각정지 질화막의 손실과 함께 SiH4계 산화막의 손실에 기인한다. SiH4계 산화막은 전술한 바와 같이 콘택홀 측벽의 보우잉을 방지하기 위하여 증착된 것으로, 콘택홀 식각 후 세정 공정시 세정액에 의해 식각이 잘 되지 않는 특성이 있어 보우잉이 유발되는 콘택홀 상부분에 BPSG막을 대체하여 500∼2000Å 정도 증착하고 있다. SiH4계 산화막은 통상적으로 플라즈마화학기상증착(PECVD) 장비를 사용하여 벌크(bulk) 레이어로 증착하고 있는데, 막질이 치밀하지 못하기 때문에 쉽게 손실되는 것이다.
첨부된 도면 도 5는 실제 공정시 비트라인 콘택 플러그와 전하전극용 폴리실리콘의 단락이 발생한 상태를 나타낸 주사 전자현미경(SEM) 사진을 나타낸 것이다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 희생막 식각시 층간절연막의 손실에 따른 비트라인 콘택 플러그와 전하저장 전극용 폴리실리콘의 단락을 방지할 수 있는 이너 캐패시터의 전하저장 전극 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따라 형성된 이너 캐패시터의 전하저장 전극의 단면도.
도 2는 APCVD 장비의 바형 인젝터의 평면도.
도 3은 종래기술에 따른 PSG막의 증착 후의 웨이퍼 상태도.
도 4는 전하저장 전극 콘택과 비트라인 콘택의 레이아웃도.
도 5는 실제 공정시 비트라인 콘택 플러그와 전하전극용 폴리실리콘의 단락이 발생한 상태를 나타낸 주사 전자현미경(SEM) 사진.
도 6은 SACVD 장비에 장착되는 샤워헤드의 평면도.
* 도면의 주요 부분에 대한 부호의 설명
300 : PSG막이 정상적인 두께로 증착된 영역
301 : PSG막의 증착 두께가 취약한 지역
상기의 기술적 과제를 달성하기 위한 본 발명의 이너 캐패시터의 전하저장 전극 형성방법은, 소정의 하부층 공정을 마친 기판 상부에 평탄화된 층간절연막을 형성하는 제1 단계; 상기 층간절연막 상에 콘택홀 측벽의 보우잉 방지를 위한 산화막을 증착하되, 서브상압화학기상증착 방식으로 증착하는 제2 단계; 상기 산화막 및 상기 층간절연막을 선택 식각하여 전하저장 전극 콘택홀 및 비트라인 콘택홀을 형성하는 제3 단계; 상기 전하저장 전극 콘택홀 및 비트라인 콘택홀 내에 각각 콘택 플러그를 형성하는 제4 단계; 상기 제4 단계를 마친 전체 구조 상부에 희생막을 형성하는 제5 단계; 전하저장 전극 형성 영역의 상기 희생막을 선택 식각하는 제6 단계; 상기 제6 단계를 마친 전체 구조 표면을 따라 전하저장 전극용 전도막을 형성하는 제7 단계; 상기 희생막 상부의 상기 전하저장 전극용 전도막을 제거하여 단위 전하저장 전극으로 분리하는 제8 단계; 및 상기 희생막을 제거하는 제9 단계를 포함하여 이루어진다.
바람직하게 본 발명은, 상기 제2 단계 수행 후, 상기 산화막 상에 식각정지용 질화막을 형성하는 제10 단계를 더 포함하여 이루어진다.
바람직하게, 상기 희생막은 PSG(phosphosilicate glass)막이다.
바람직하게, 상기 PSG막은 샤워헤드형 인젝터를 구비한 SACVD 장비를 사용하여 증착한다.
바람직하게, 상기 산화막은 500∼2000Å 두께로 증착한다.
바람직하게, 상기 PSG막은 10000∼14000sccm의 He, 6000∼10000sccm의 O3,900∼1500mgm의 TEOS, 30∼80mgm의 TEPo를 사용하여 증착한다.
바람직하게, 상기 PSG막은 400∼480℃의 증착 온도 및 100∼300Torr의 증착 압력을 사용하여 증착한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
본 발명의 일실시예에 따른 이너 캐패시터의 전하저장 전극 형성 공정은 다음과 같으며, 도면 상으로는 상기 도 1과 동일하므로 도면은 병기하지 않았다.
본 실시예에 따른 이너 캐패시터의 전하저장 전극 형성 공정은, 우선 실리콘 기판에 대해 소자분리막, 접합, 워드라인 및 비트라인 형성 공정을 마치고, 전체 구조 상부에 BPSG막을 증착하고 플로우 공정 및 CMP 공정을 통해 평탄화를 이룬다.
다음으로, BPSG막 상에 보우잉 방지를 위한 산화막(예컨대, USG)과 식각정지 질화막을 증착한다. 보우잉 방지를 위한 산화막은 서브상압화학기상증착(SACVD) 방식으로 500∼2000Å 두께로 증착한다. 산화막 증착 후 막질을 더욱 치밀화하기 위한 열 공정을 추가적으로 실시할 수 있다.
이어서, 전하저장 전극 콘택 마스크를 사용한 마스크 공정 및 식각 공정을 통해 콘택홀을 형성한 다음, 세정 공정을 실시하고, 콘택홀 내에 폴리실리콘 플러그를 형성한다. 이때, 비트라인 콘택 플러그도 함께 디파인 된다.
다음으로, 전체 구조 상부에 희생막인 PSG막을 증착한다. PSG막은 SACVD 장비에서 500∼1000Å 두께로 증착하며, 상세 레시피(recipe)는 다음과 같다.
He 유량 : 10000∼14000sccm
O3유량 : 6000∼10000sccm
TEOS : 900∼1500mgm
TEPo : 30∼80mgm
온도 : 400∼480℃
압력 : 100∼300Torr
이어서, 전하저장 전극 영역의 PSG막을 선택적으로 식각하고, 전체 구조 표면을 따라 폴리실리콘막을 증착한 다음, CMP 공정을 통해 폴리실리콘막을 단위 전하저장 전극으로 분리한다.
이후, PSG막을 제거한다.
상기와 같이 본 발명에서는 보우잉 방지를 위해 SACVD 방식의 산화막을 사용하며, 희생막인 PSG 증착을 위해 역시 SACVD 방식을 사용한다.
우선, SACVD 방식을 사용하여 증착된 PSG막은 균일도가 1% 이하로 제어될 수 있다. 기존의 APCVD 방식의 경우, PSG의 소오스 가스인 TEOS, TNPi에 N2가스를 버블링(bubbling)시켜서 나온 반응가스(reactant gas)를 인젝터를 통해 분사하고 웨이퍼 표면에서 이종반응(heterogeneous reaction)을 유도하여 박막을 증착하는 방식으로, 전술한 바와 같이 박막 두께의 균일도를 확보하기 어려웠다.
그러나, SACVD 방식은 PSG의 소오스 가스로 TEOS, TEPo를 사용하고 있으며,증착 방식도 N2가스를 버블링하는 대신 가스 자체가 샤워헤드(shower head)에서 분사되기 직전에 프리믹싱(pre-mixing) 되어 웨이퍼에 증착된다. 이때, 증착 압력은 200Torr 정도이며 증착 온도는 기존의 APCVD 방식의 530℃ 보다 낮은 400℃ 정도이므로 열적 부담(thermal budget)을 줄이는 효과를 얻을 수 있다.
첨부된 도면 도 6은 SACVD 장비에 장착되는 샤워헤드를 도시한 것으로, 샤워헤드(600)에 방사형으로 다수의 홀(601)이 배치되어 종래의 APCVD 장비에서의 바형 인젝터(도 2 참조) 사용시 나타나는 국부적인 취약 지역이 나타나지 않게 된다.
한편, SACVD 방식으로 증착된 보우잉 방지용 산화막은 박막 내에 계면이 존재하지 않기 때문에 기존의 PECVD 방식의 SiH4계 산화막에 비해 2배 정도 치밀한 산화막을 얻을 수 있어 PSG막 증착시 베리어 작용을 수행함으로써 BPSG막의 손실을 방지할 수 있도록 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 희생막으로 사용되는 PSG막의 두께 균일도를 높이고, 보우잉 방지용 산화막의 베리어 특성을 향상시킴으로써 PSG막 식각시 층간절연막(BPSG)의 손실을 방지하는 효과가 있으며, 이로 인하여 비트라인 콘택 플러그와 전하저장 전극용 폴리실리콘의 단락을 방지할 수 있는 효과가 있다.

Claims (7)

  1. 소정의 하부층 공정을 마친 기판 상부에 평탄화된 층간절연막을 형성하는 제1 단계;
    상기 층간절연막 상에 콘택홀 측벽의 보우잉 방지를 위한 산화막을 증착하되, 서브상압화학기상증착 방식으로 증착하는 제2 단계;
    상기 산화막 및 상기 층간절연막을 선택 식각하여 전하저장 전극 콘택홀 및 비트라인 콘택홀을 형성하는 제3 단계;
    상기 전하저장 전극 콘택홀 및 비트라인 콘택홀 내에 각각 콘택 플러그를 형성하는 제4 단계;
    상기 제4 단계를 마친 전체 구조 상부에 희생막을 형성하는 제5 단계;
    전하저장 전극 형성 영역의 상기 희생막을 선택 식각하는 제6 단계;
    상기 제6 단계를 마친 전체 구조 표면을 따라 전하저장 전극용 전도막을 형성하는 제7 단계;
    상기 희생막 상부의 상기 전하저장 전극용 전도막을 제거하여 단위 전하저장 전극으로 분리하는 제8 단계; 및
    상기 희생막을 제거하는 제9 단계
    를 포함하여 이루어진 이너 캐패시터의 전하저장 전극 형성방법.
  2. 제1항에 있어서,
    상기 제2 단계 수행 후,
    상기 산화막 상에 식각정지용 질화막을 형성하는 제10 단계를 더 포함하여 이루어진 것을 특징으로 하는 이너 캐패시터의 전하저장 전극 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 희생막은 PSG(phosphosilicate glass)막인 것을 특징으로 하는 이너 캐패시터의 전하저장 전극 형성방법.
  4. 제3항에 있어서,
    상기 PSG막은 샤워헤드형 인젝터를 구비한 SACVD 장비를 사용하여 증착하는 것을 특징으로 하는 이너 캐패시터의 전하저장 전극 형성방법.
  5. 제1항에 있어서,
    상기 산화막은 500∼2000Å 두께로 증착하는 것을 특징으로 하는 이너 캐패시터의 전하저장 전극 형성방법.
  6. 제4항에 있어서,
    상기 PSG막은 10000∼14000sccm의 He, 6000∼10000sccm의 O3, 900∼1500mgm의 TEOS, 30∼80mgm의 TEPo를 사용하여 증착하는 것을 특징으로 하는 이너 캐패시터의 전하저장 전극 형성방법.
  7. 제6항에 있어서,
    상기 PSG막은 400∼480℃의 증착 온도 및 100∼300Torr의 증착 압력을 사용하여 증착하는 것을 특징으로 하는 이너 캐패시터의 전하저장 전극 형성방법.
KR10-2000-0058275A 2000-10-04 2000-10-04 이너 캐패시터의 전하저장 전극 형성방법 KR100533969B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0058275A KR100533969B1 (ko) 2000-10-04 2000-10-04 이너 캐패시터의 전하저장 전극 형성방법
US09/927,535 US6423610B1 (en) 2000-10-04 2001-08-13 Method for forming inner capacitor of semiconductor devices using oxide layers formed through a plurality of radially-arranged injecting holes of a SACVD equipment showerhead

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0058275A KR100533969B1 (ko) 2000-10-04 2000-10-04 이너 캐패시터의 전하저장 전극 형성방법

Publications (2)

Publication Number Publication Date
KR20020027700A true KR20020027700A (ko) 2002-04-15
KR100533969B1 KR100533969B1 (ko) 2005-12-07

Family

ID=19691778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0058275A KR100533969B1 (ko) 2000-10-04 2000-10-04 이너 캐패시터의 전하저장 전극 형성방법

Country Status (2)

Country Link
US (1) US6423610B1 (ko)
KR (1) KR100533969B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533978B1 (ko) * 2004-06-30 2005-12-07 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN108598002B (zh) * 2018-05-15 2019-06-28 长江存储科技有限责任公司 Mos晶体管及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3305901B2 (ja) * 1994-12-14 2002-07-24 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
JPH10189898A (ja) * 1996-12-24 1998-07-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5736450A (en) * 1997-06-18 1998-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a cylindrical capacitor
KR19990065141A (ko) * 1998-01-08 1999-08-05 윤종용 자기 정렬된 콘택홀 형성방법
US6037220A (en) * 1998-07-24 2000-03-14 Vanguard International Semiconductor Corporation Method of increasing the surface area of a DRAM capacitor structure via the use of hemispherical grained polysilicon
US6174808B1 (en) * 1999-08-04 2001-01-16 Taiwan Semiconductor Manufacturing Company Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS

Also Published As

Publication number Publication date
US20020039827A1 (en) 2002-04-04
KR100533969B1 (ko) 2005-12-07
US6423610B1 (en) 2002-07-23

Similar Documents

Publication Publication Date Title
US6803318B1 (en) Method of forming self aligned contacts
US6297126B1 (en) Silicon nitride capped shallow trench isolation method for fabricating sub-micron devices with borderless contacts
US5670018A (en) Isotropic silicon etch process that is highly selective to tungsten
US20060073699A1 (en) Method for fabricating semiconductor device
KR100492898B1 (ko) 반도체 소자 제조 방법
JP3601988B2 (ja) 絶縁膜の形成方法
KR100533969B1 (ko) 이너 캐패시터의 전하저장 전극 형성방법
KR100670670B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR20020092682A (ko) 반도체 장치의 절연막 형성 방법
US6541358B2 (en) Method of fabricating a semiconductor device by filling gaps between gate electrodes with HSQ
KR100678007B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100493407B1 (ko) 반도체 소자의 제조 방법
KR20040080596A (ko) 반도체 소자의 비트라인 형성방법
KR100445063B1 (ko) 반도체 소자의 커패시터 형성 방법
KR100513367B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100641501B1 (ko) 반도체 디바이스의 금속 라인 형성 방법
KR100395905B1 (ko) 반도체 소자의 비트 라인 및 절연막 증착 방법
KR20020036127A (ko) 반도체 소자의 콘택 플러그 형성방법
US20060292843A1 (en) Method for fabricating semiconductor device
KR20060017173A (ko) 반도체 소자의 절연막 형성 방법
KR20010045911A (ko) 반도체장치의 커패시터 제조방법
KR20010005107A (ko) 반도체 소자의 플러그 형성 방법
KR100919676B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20020051296A (ko) 폴리실리콘 슬러리를 이용한 폴리실리콘 플러그 형성방법
KR20030088178A (ko) 반도체 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee