KR20020021054A - 뱃치식 열처리 장치 및 그 제어방법 - Google Patents

뱃치식 열처리 장치 및 그 제어방법 Download PDF

Info

Publication number
KR20020021054A
KR20020021054A KR1020010056135A KR20010056135A KR20020021054A KR 20020021054 A KR20020021054 A KR 20020021054A KR 1020010056135 A KR1020010056135 A KR 1020010056135A KR 20010056135 A KR20010056135 A KR 20010056135A KR 20020021054 A KR20020021054 A KR 20020021054A
Authority
KR
South Korea
Prior art keywords
temperature
temperature sensor
estimated
model
heater
Prior art date
Application number
KR1020010056135A
Other languages
English (en)
Other versions
KR100676543B1 (ko
Inventor
왕웬링
사카모토고이치
스즈키후지오
야스하라모유루
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR20020021054A publication Critical patent/KR20020021054A/ko
Application granted granted Critical
Publication of KR100676543B1 publication Critical patent/KR100676543B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/18—Controlling or regulating
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D19/00—Arrangements of controlling devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D21/00—Arrangements of monitoring devices; Arrangements of safety devices
    • F27D21/0014—Devices for monitoring temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/1927—Control of temperature characterised by the use of electric means using a plurality of sensors
    • G05D23/193—Control of temperature characterised by the use of electric means using a plurality of sensors sensing the temperaure in different places in thermal relationship with one or more spaces
    • G05D23/1932—Control of temperature characterised by the use of electric means using a plurality of sensors sensing the temperaure in different places in thermal relationship with one or more spaces to control the temperature of a plurality of spaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Automation & Control Theory (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Remote Sensing (AREA)
  • Waste-Gas Treatment And Other Accessory Devices For Furnaces (AREA)
  • Control Of Temperature (AREA)
  • Muffle Furnaces And Rotary Kilns (AREA)

Abstract

피처리체의 온도를 추정하여, 열처리하는 열처리 장치에 있어서, 정확한 온도를 추정한다.
반응관(2)은 히터(31∼35)와, 온도 센서(Sin1∼Sin5와 Sout1∼Sout5)를 구비하고, 웨이퍼 보트(23)를 수용한다. 제어부(100)는 온도 센서(Sin1∼Sin5와 Sout1∼ Sout5)와 히터(31∼35)의 전력을 사용하여, 반응관(2)내의 히터(31∼35)에 대응하는 5개의 영역의 웨이퍼(W)의 온도와 온도 센서(Sin1∼Sin5)의 온도를 추정한다. 온도 센서(Sin1∼Sin5)의 추정 온도와 실측 온도와의 관계로부터, 영역별로 추정 온도와 실측 온도와의 관계를 나타내는 함수(f1∼f5)를 구한다. 함수(f1∼f5)에, 추정한 웨이퍼 온도를 대입하여, 추정 웨이퍼 온도를 교정한다. 교정된 웨이퍼 온도가 목표 온도 궤도에 수렴하도록, 히터(31∼35)에 공급하는 전력을 개별로 제어한다.

Description

뱃치식 열처리 장치 및 그 제어방법{HEAT TREATMENT APPARATUS OF BATCH-TYPE AND CONTROL METHOD OF THE SAME}
본 발명은 반도체 웨이퍼 등의 피처리체를 다수매 일괄해서 열처리하는 뱃치식 열처리 장치에 관한 것이며, 특히, 수용하고 있는 반도체 웨이퍼의 온도를 추정하여, 추정결과에 기초하여, 최적의 제어를 행하는 적응제어형의 뱃치식 열처리 장치 및 그 제어방법에 관한 것이다.
다수의 반도체 웨이퍼에 대하여 성막처리, 산화처리 혹은 확산처리 등의 열처리를 일괄적으로 행하는 뱃치식 열처리 장치로서, 횡형 열처리 장치나 종형 열처리 장치가 알려져 있으며, 최근에는, 대기(大氣)의 말려 들어감이 적은 등의 이유로 종형 열처리 장치가 주류를 이루고 있다.
도 1은 종형열처리 장치의 외관을 나타낸 도면으로, 이 장치는 종형의 가열로(11)와, 웨이퍼 유지구인 웨이퍼 보트(12)를 구비하고 있다. 가열로(11)는, 종형의 반응관 주위에 히터를 설치하여 구성되고, 가스공급관(11a) 및 배기관(11b)이 접속되어 있다.
웨이퍼 보트(12)는 복수의 지주(13)를 구비하고, 각 지주(13)에 형성된 홈에 웨이퍼(W)의 둘레가장자리부를 지지함으로써, 피처리체인 다수매의 웨이퍼(W)가 소정의 피치로 선반형상으로 유지되도록 구성된다. 웨이퍼 보트(12)는 다수매의 웨이퍼(W)를 유지한 후에, 보트 엘리베이터에 의해 가열로(11)의 아래쪽 개구부를 통하여 가열로(11)내에 반입되어, 웨이퍼(W)에 대하여 소정의 열처리가 행하여진다.
이러한 열처리 장치의 제어계에 있어서는, 예를 들면, 성막해야 할 박막의 종류, 막두께 등에 따라서, 처리 온도, 처리 압력, 가스 유량 등의 처리조건(처리 파라미터의 목표치)이 정해져 있고, 이들 처리조건을 기입한 레시피가 복수 준비되어 있다. 그리고, 각 조작자가 박막의 종류 및 막두께에 따른 레시피를 선택함으로써, 미리 정해진 처리조건에 기초하여 열처리 장치가 운전된다.
열처리 장치는 처리 온도, 처리 압력, 가스 유량 등의 처리조건이 레시피에 정해진 목표치에 일치시키도록 제어하면서 처리를 행한다.
이들 처리를 적절히 행하기 위해서, 웨이퍼의 온도, 가열로내의 압력, 가스유량 등을 측정할 필요가 있다.
가열로내의 압력은, 압력계로, 가스유량은, 공급관에 배치된 유량계를 포함한 매스플로우 콘트롤러 등으로, 비교적 정확하게 측정할 수 있다. 그러나, 웨이퍼의 온도에 대해서는, 측정이 곤란하다.
예를 들면, 웨이퍼에 온도 센서를 장착하여 가열로내에 수납하는 방법도 생각할 수 있지만, 온도 센서의 장착부분에 반도체소자를 형성할 수 없고, 더욱, 가열로내 전체를 오염시켜, 반도체장치의 생산 수율을 저하시킬 우려가 있다.
또한, 웨이퍼의 주위의 분위기의 온도를 측정하는 것도 생각할 수 있지만, 이 방법으로는, 웨이퍼의 온도를 정확하게 측정할 수가 없다.
이들 문제를 해결할 수 있는 기술이, 예컨대, 미국특허 제5,517,594호 공보에 개시되어 있다. 이 기술은, 가열로에 복수의 온도 센서를 배치하여, 이 온도 센서의 출력과, 히터에의 공급전력 등에 기초하여, 숫자 모델을 사용하여 웨이퍼의 온도를 매시각 추정하여, 추정치를 사용하여, 히터전력을 제어하는 기술이다.
이 기술에 의하면, 금속오염 등을 야기시키지 않고, 웨이퍼의 온도를 비교적 정확하게 비접촉으로 측정(추정)하여, 열처리 장치를 제어할 수 있다.
그러나, 이 기술에 의해서도, 예를 들면, 실제의 장치와 수학 모델을 작성할 때에 사용한 장치나 환경의 차이, 또한, 프로세스의 차이 등에 의해, 수학 모델에 의해 추정(계산)되는 온도가 실제의 온도와 어긋나 버리는 경우가 있다. 이 경우에는, 잘못된 웨이퍼 온도에 기초하여 히터전력을 제어하게 되어, 원하는 처리를 웨이퍼에 실시할 수 없다.
본 발명의 목적은 수학 모델을 사용하여 피처리체의 온도를 추정하고, 추정한 온도에 기초하여 열처리를 행하는 열처리 장치 및 그 제어방법에 있어서, 정확한 온도를 추정가능하도록 하는 데에 있다.
또한, 본 발명은 신뢰성과 생산 수율에 뛰어난 반도체 장치를 제조할 수 있는 뱃치식 열처리 장치 및 그 제어방법을 제공하는 것을 목적으로 한다.
도 1은 종래의 열처리 장치의 구성도,
도 2는 본 발명의 한 실시형태에 관한 열처리 장치의 구조를 나타낸 도면,
도 3은 제어부의 구성예를 나타내는 블록도,
도 4는 CPU의 기능을 나타내는 블록도,
도 5A는 반응관내의 영역을 나타내고, 도 5B는 영역별의 목표 온도 궤도의 예를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
2 : 반응관 21 : 매니폴드
23 : 웨이퍼 보트 24 : 덮개
25 : 보온통(단열체) 27 : 배기관
28 : 압력 조정부 31∼35 : 히터
36∼40 : 전력 콘트롤러 41∼43 : 가스공급관
44∼46 : 유량 조정부 100 : 제어부
111 : 모델 기억부 112 : 레시피 기억부
113 : ROM 114 : RAM
115 : I/O 포트 116 : CPU
117 : 버스 W : 웨이퍼
상기 목적을 달성하기 위해서, 본 발명에 관한 뱃치식 열처리 장치는,
히터와 온도 센서를 구비하고, 내부에 피처리체를 수용하는 가열로와,
상기 온도 센서의 출력으로부터 상기 가열로내의 피처리체의 온도와 상기 온도 센서 자체의 온도를 추정하기 위한 모델을 사용하여, 상기 온도 센서의 출력으로부터 상기 가열로내의 피처리체의 온도를 추정하는 제 1 온도 추정부와,
상기 모델을 사용하여 상기 온도 센서 자체의 온도를 추정하는 제 2 온도 추정부와,
상기 온도 센서의 출력이 나타내는 온도와 상기 제 2 온도 추정부가 추정한 상기 온도 센서의 온도에 기초하여, 상기 제 1 온도 추정부가 추정한 온도를 교정하는 교정부와,
상기 교정부에 의해 교정된 온도에 따라서, 상기 히터를 제어하는 제어부를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 온도 센서의 온도를 실측하는 동시에 모델을 사용하여 추정한다. 따라서, 추정한 온도와 실제 온도와의 관계를 구할 수 있다. 피처리체와 온도 센서와의 온도의 추정에, 공통 모델을 사용함으로써, 온도 센서의 실측 온도와 추정 온도와의 관계가, 피처리체의 실제 온도와 추정 온도와의 관계에도 어느 정도 동일하게 적용될 수 있다. 따라서, 이 관계 등을 피처리체의 추정 온도에 적용하는 것 등으로, 피처리체의 추정 온도를 교정하여, 피처리체의 온도를 거의 정확하게 구하고, 이것을 사용하여, 히터를 제어할 수 있다.
상기 교정부는, 예를 들면, 상기 제 2 온도 추정부가 추정한 온도와 상기 온도 센서의 출력이 나타내는 온도와의 관계(f)를 구하여, 이 관계(f)에, 상기 제 1 온도 추정부가 추정한 온도를 적용함으로써, 제 1 온도 추정부가 추정한 온도를 교정하는 수단을 구비한다.
구체적으로는, 상기 교정부는, 예를 들면, 상기 제 2 온도 추정부가 추정한 온도를 기준으로 하였을 때의, 상기 온도 센서가 실측한 온도의 오프세트(예를 들면, 오프세트=실측 온도-추정 온도)를 구하여, 제 1 온도 추정부가 추정한 피처리체의 온도에 해당 오프세트를 가산함으로써, 교정한다.
혹은, 상기 교정부는, 예를 들면, 상기 제 2 온도 추정부가 추정한 온도에 대한 상기 온도 센서의 실측치의 배율(k)(k=실측치/추정치)을 구하여, 제 1 온도 추정부가 추정한 온도에 이 배율을 승산함으로써, 교정한다.
상기 모델은, 예를 들면, 추정한 피처리체의 온도를 목표치에 근접시키기 위해서, 히터를 제어하기 위한 히터제어 모델을 포함한다.
상기 모델은, 예를 들면, 상기 온도 센서의 출력과 상기 히터에 대한 제어신호로부터 상기 가열로내의 피처리체의 온도와 상기 온도 센서 자체의 온도를 추정하기 위한 모델이다. 이 경우, 상기 제 1 온도 추정부는 상기 온도 센서의 출력과 상기 히터에 대한 제어신호로부터 상기 가열로내의 피처리체의 온도를 추정하고, 상기 제 2 온도 추정부는 상기 온도 센서의 출력과 상기 히터에 대한 제어신호로부터 상기 온도 센서의 온도를 추정한다.
상기 제어부는 피처리체에 실시해야 할 온도 변화를 나타내는 레시피를 기억하는 레시피 기억수단을 구비하고, 상기 모델에 기초하여 상기 피처리체의 온도를 추정하여, 얻어진 온도의 추정치가 상기 레시피 기억수단에 기억된 레시피에 따라서 변화하도록 상기 히터를 제어한다.
상기 레시피 기억수단은, 상기 가열로내의, 피처리체의 배열방향의 복수의영역별로, 수정된 레시피를 기억하고, 상기 제어부는, 각 영역의 레시피에 따라서 상기 히터를 제어한다.
상기 제어부는, 예를 들면, 교정수단이 교정한 추정 피처리체 온도의 세트 (set : 組)와 상기 복수의 영역의 레시피가 지시하는 온도의 세트와의 불균일이 최소가 되도록 상기 히터를 제어한다.
상기 목적을 달성하기 위해서, 본 발명에 관한 뱃치식 열처리 장치의 제어방법은 히터와, 온도 센서를 구비하고, 내부에 피처리체를 수용하는 가열로를 가진 뱃치식 열처리 장치의 제어방법으로서,
상기 온도 센서의 출력으로부터 상기 가열로내의 피처리체의 온도와 해당 온도 센서 자체의 온도를 추정하기 위한 모델을 사용하여, 상기 온도 센서의 출력으로부터 상기 가열로내의 피처리체의 온도와 상기 온도 센서 자체의 온도를 추정하고,
상기 온도 센서의 출력이 나타내는 온도와, 상기 모델을 사용하여 추정한 온도 센서의 온도를 비교하여,
비교 결과에 따라서, 피처리체의 추정 온도를 교정하고,
교정된 피처리체의 추정 온도에 따라서, 상기 히터를 제어하는 것을 특징으로 한다.
[실시예]
본 발명의 뱃치식 열처리 장치를 종형열처리 장치에 적용한 실시의 형태에 대하여 설명한다.
이 종형열처리 장치는 도 2에 나타낸 바와 같이, 예를 들면, 석영으로 만들어진 내관(2a) 및 외관(2b)으로 이루어진 2중관 구조의 반응관(2)을 구비하고, 반응관(2)의 아래쪽에는 금속성의 통형상의 매니폴드(21)가 설치되어 있다.
내관(2a)은 상단이 개구되어 있고, 매니폴드(21)에 지지되어 있다. 외관(2b)은 천정이 있도록 형성되고, 하단이 매니폴드(21)의 상단에 기밀로 접합되어 있다.
반응관(2)내에는, 다수매, 예를 들면, 150매의 피처리 형태를 이루는 웨이퍼 (W)(제품 웨이퍼)가 수평한 상태에서, 상하에 간격을 두고 웨이퍼 유지구인 웨이퍼 보트(23)에 선반형상으로 배치되어 있다. 이 웨이퍼 보트(23)는 덮개(24) 위에 보온통(단열체)(25)을 통해 유지되고 있다.
반응관(2)의 주위에는, 예를 들면, 저항체로 이루어지는 히터(3)가 설치되어 있다. 히터(3)는, 5단으로 배치된 히터(31∼35)로 구성된다. 히터(31∼35)에는, 전력 콘트롤러(36∼40)로부터, 각각 독립하여 전력이 공급된다. 반응관(2), 매니폴드(21), 히터(3)에 의해 가열로가 구성된다.
히터(31∼35)에 의해, 반응관내는, 도 5A에 나타낸 바와 같이 5개의 영역 (Zone)으로 나뉘어져 있다.
또한, 매니폴드(21)에는, 내관(2a) 내에 가스를 공급하도록 복수의 가스공급관이 설치되어 있고, 도 2에서는, 이해를 쉽게 하기 위해서, 3개의 가스공급관 (41,42,43)을 나타내고 있다. 각 가스공급관(41,42,43)에는, 가스유량을 조정하기 위한 매스플로우 콘트롤러(MFC) 등의 유량 조정부(44,45,46)를 통해 디클로로실란, 암모니아, 질소가 각각 공급된다. 또한, 매니폴드(21)에는, 내관(2a)과 외관(2b)의 빈틈에서 배기하도록 배기관(27)이 접속되어 있다. 이 배기관(27)은, 도시하지 않은 진공펌프에 접속되어 있다. 배기관(27)에는, 반응관(2)내의 압력을 조정하기 위한, 콤비네이션 밸브, 버터플라이 밸브나 밸브 구동부 등을 포함한 압력 조정부 (28)가 설치되어 있다.
내관(2a)의 내면에는, 수직방향으로 일렬로 5개의 열전쌍(온도 센서) (Sin1∼Sin5)이 배치되어 있다. 열전쌍(Sin1∼Sin5)은, 반도체 웨이퍼(W)의 금속오염을 방지하기 위해서, 예를 들면, 석영 파이프 등으로 커버되어 있고, 도 5A에 나타내는 5개의 영역에 대응하여 각각 배치되어 있다.
또한, 외관(2b)의 외면에는, 수직방향으로 일렬로 복수의 열전쌍(온도측정부)(Sout1∼Sout5)이 배치되어 있다. 열전쌍(Sout1∼Sout5)도, 도 5A에 나타내는 5개의 영역에 대응하여 각각 배치되어 있다.
이 종형열처리 장치는, 반응관(2)내의 처리분위기의 온도, 가스유량, 압력이라고 하는 처리 파라미터를 제어하기 위한 제어부(100)를 구비하고 있다. 이 제어부(100)는, 열전쌍(Sin1∼Sin5와 Sout1∼Sout5)의 출력신호를 취입하여, 히터(31∼ 35)에 접속된 전력 콘트롤러(36∼40), 압력 조정부(28), 유량 조정부(44∼46)에 제어신호를 출력한다.
도 3은 제어부(100)의 구성을 나타낸다.
도 3에 나타낸 바와 같이, 제어부(100)는, 모델 기억부(111)와, 레시피기억부(112)와, ROM(113)와, RAM(114)와, I/O포트(115)와, CPU(116)와, 이들을 서로 접속하는 버스(117)로 구성된다.
모델 기억부(111)에는 모델(M)이 기억되어 있다.
모델(M)은 열전쌍(Sin1∼Sin5와 Sout1∼Sout5)의 출력신호(측정 온도) 및 히터(31∼35)에의 공급전력[히터(31∼35)에 접속된 전력 콘트롤러(36∼40)에의 제어신호에 대응]으로부터 웨이퍼 보트(23)에 재치되어 있는 각 영역의 웨이퍼(W)의 온도와 열전쌍(Sin1∼Sin5)의 온도를 추정하고, 더욱, 추정한 온도를 목표치로 설정하기 때문에 히터(31∼35)에 공급해야 할 전력을 지시하기 위해서 설계된 히터제어 모델(수학 모델; 고차·다차원함수)을 기억하고 있다.
이 모델(M)은, 예를 들면, 온도 대역별로 준비되어 있다.
레시피 기억부(112)에는, 이 열처리 장치로 실행되는 성막처리의 종류에 따라서, 제어순서를 정하는 레시피가 복수 종류 기억되어 있다. 각 레시피는 도 5B에 나타내는 것과 같은, 영역별로 설정된 온도 레시피를 포함하고 있다.
ROM(113)은 EEPROM, 플래쉬 메모리, 하드디스크 등으로 구성되어, CPU(116)의 동작 프로그램 등을 기억하는 기록매체이다.
RAM(114)는 CPU(116)의 워크 영역 등으로서 기능한다.
I/O 포트(115)는 열전쌍(Sin1∼Sin5및 Sout1∼Sout5)의 측정신호를 CPU(116)에 공급하는 동시에, CPU(116)가 출력하는 제어신호를 각 부에 출력한다. 또한, I/O 포트(115)에는, 조작 패널(118)이 접속되어 있다.
버스(117)는, 각부의 사이에서 정보를 전달한다.
CPU(116)는 DSP 등 일지라도 좋고, ROM(113)에 기억된 제어 프로그램을 실행하여, 조작 패널(118)로부터의 지시에 따라, 레시피 기억부(112)에 기억되어 있는 레시피에 따라, 열처리 장치의 동작을 제어한다.
구체적으로는, CPU(116)는 모델 기억부(111)에 기억되어 있는 모델(M)을 읽어내고, 또한, 레시피 기억부(112)에 기억되어 있는 복수의 레시피중에서 해당하는 것을 선택하여 읽어낸다. 그리고, 레시피에 따라서 처리동작을 실행한다.
특히, 이 실시형태에 있어서는, CPU(116)는 도 4에 나타내는 기능블록구성을 갖고 있다. 열전쌍(Sin1∼Sin5및 Sout1∼Sout5)으로부터의 측정치 및 전력 콘트롤러(36∼40)에의 지시값[히터(31∼35)로의 공급전력에 대응하는 제어신호값] 등을 넣어, 모델(M)에 의해, 제 1 온도 추정부에서 영역 1∼영역 5의 웨이퍼(W)의 온도를 추정하고, 제 2 온도 추정부에서 열전쌍(Sin1∼Sin5)의 온도를 추정한다.
또한, 비교부에서 열전쌍(Sin1∼Sin5)의 추정 온도(TEsin1∼TEsin5)와 열전쌍 (Sin1∼Sin5)이 실제로 측정한 온도(자체의 온도)(TRsin1∼TRsin5) 비교하는 동시에, 양자의 관계를 구하고, 이 관계를 적용하여, 교정부에서 웨이퍼의 추정 온도 (TEw1∼TEw5)를 교정한다.
그리고, 교정한 웨이퍼 온도(Tw1∼Tw5)가, 온도 레시피가 지시하는 값에 일치하도록, 제어부에서 전력 콘트롤러(36∼40)에 최적의 공급전력에 대응하는 지시값을 출력한다.
또한, CPU(116)는 통상의 열처리 장치의 제어와 마찬가지로, 유량 콘트롤러 (44∼46)로의 지시, 압력 조정부(28)에의 지시 등도 행한다.
다음에, 상기 구성의 뱃치식 열처리 장치에 의한 성막처리에 대하여 설명한다.
먼저, 웨이퍼 보트(23)에, 제품 웨이퍼(처리대상의 웨이퍼)(W)가 재치된다. 이 웨이퍼 보트(23)가 반응관(2)내에 로드되면, 조작자는, 처리의 개시를 조작 패널(118)로부터 지시한다. CPU(116)는, 지시에 응답하여, 모델(M)과 레시피를 모델 기억부(111)와 레시피 기억부(112)로부터 각각 읽어낸다.
다음에, 읽어낸 레시피에 따라서, 히터(3)에 통전하여 승온을 시작한다. 또한, CPU(116)은, 열전쌍(Sin1∼Sin5및 Sout1∼Sout5)의 출력신호, 및 히터전력[전력 콘트롤러(36∼40)에의 제어신호에 대응]을, 읽어낸 모델(M)에 적용하여, 상단(영역 1), 중상단(영역 2), 중단(영역 3), 중하단(영역 4), 하단(영역 5)의 5개의 영역의 웨이퍼의 온도(TEw1∼TEw5)와, 열전쌍(Sin1∼Sin5)의 온도(TEsin1∼TEsin5)를 추정(계산)한다.
CPU(116)는 추정한 열전쌍(Sin1∼Sin5)의 온도(TEsin1∼TEsin5)와 열전쌍 (Sin1∼Sin5)의 출력신호가 나타내는 온도(실측치)(TRsin1∼TRsin5)를 비교하여, 비교결과에 따라서, 웨이퍼의 추정 온도(TEw1∼TEw5)를 교정한다.
교정수법은 임의이다. 예를 들면, TRsinm=fm(TEsinm)(단, m은 1, 2, 3, 4,5)의 관계가 성립하는 함수(fm)를 구하고, 이 함수(fm)내의 TEsinm으로서, 추정한 웨이퍼 온도(TEwm)를 대입하여, fm(TEwm)이 교정된 웨이퍼 온도로 하는 것이 가능하다.
구체적으로는, 예를 들면, 열전쌍(Sin1∼Sin5)의 실측 온도(TRsin1∼TRsin5)가, 추정 온도(TEsin1∼TEsin5)에, 소정의 오프세트치(△offset1∼△offset5)를 가산한 것과 같은 값인 경우에는, 웨이퍼의 추정 온도(TEw1∼TEw5)를 TEw1+△offset1∼ TEw5+△offset5로 수정하여 교정한다.
또한, 예를 들면, 열전쌍(Sin1∼Sin5)의 실측 온도(TRsin1∼TRsin5)가 추정 온도(TEsin1∼TEsin5)에, 소정의 계수(배율)(k1∼k5)를 승산한 것과 같은 값인 경우에는, 웨이퍼의 추정 온도(TEw1∼TEw5)를 k1∼k5배하도록 수정하여 교정한다.
또한, 수식(1)에 나타내는 바와 같은 관계가 성립하도록 하는 경우에는, 수식(2)에 나타낸 바와 같이, 교정을 하여도 좋다.
TRsinm= km·TEsinm-△offsetm …(1)
Twm= km·TEwm-△offsetm …(2)
또, 계수(k1∼k5), 오프세트(△offset1∼△offset5)를 구하는 방법은 임의이고, 예를 들면, 노이즈의 영향을 제거하기 위해서, TRsin1∼TEsin5, 및 TEsin1∼ TEsin5를 적분하여, 계수(k)나 오프세트(△offset)를 구하여도 좋다.
다음에, 이렇게 해서 교정한 웨이퍼 온도가 전체적으로 온도 레시피가 설정하고 있는 온도의 조합에 가장 근접하도록, 매시각으로 히터(31∼35)에 공급하는 전력을 전력 콘트롤러(36∼40)를 통해 제어한다. 즉, 교정한 웨이퍼 온도에 따라서, 웨이퍼 온도를 적응제어(어뎁터 제어)한다.
예를 들어, 시각(t)에 있어서의 5개의 영역의 웨이퍼의 교정이 끝난 온도가 Twt1, Twt2, Twt3, Twt4, Twt5라고 계산되어, 레시피가 지시하는 온도가 Tt1, Tt2, Tt3, Tt4, Tt5인 경우에는, 교정이 끝난 온도와 목표 온도(레시피 지시 온도)와의 차가 전체적으로 가장 작아지도록 제어가 행하여진다. 예를 들면, 최소 이승법을 사용하여, (Twt1-Tt1)2+(Twt2-Tt2)2+(Twt3-Tt3)2+(Twt4-Tt4)2+(Twt5-Tt5)2가 최소가 되도록, 히터(31∼35)에 공급하는 전력을 각각 제어한다.
표현을 바꾸면, 열전쌍(Sin1∼Sin5및 Sout1∼Sout5)의 출력신호 및 히터(31∼35)의 전력에 따라서, 각 영역의 웨이퍼(W)의 온도를 매시각으로 추측하고, 더욱 이것을 교정하여, 교정후의 웨이퍼 온도(Tw1∼Tw5)가, 미리 정해져 있는 레시피가 지정하는 온도가 되도록 5개의 히터(31∼35)를 개별로 적응 제어(어뎁터 제어)한다.
승온이 종료하면, 각 영역(상단, 중상단, 중단, 중하단, 하단)의 온도를 각각 일정하게 유지하도록 적응제어를 계속한다. 온도 레시피가, 도 5B에 나타내는 궤도라고 하면, CPU(116)은, 교정후의 웨이퍼 온도(Tw1∼Tw5)가, 상단(영역 1)이852 ℃, 중상단(영역 2)이 850 ℃, 중단(영역 3)이 849 ℃, 중하단(영역 4)이 848 ℃, 하단(영역 5)이 846 ℃가 되도록 제어한다.
반응관(2)내의 온도가 안정되는 데에 충분한 시간이 경과하면, 반응관(2)에 처리 가스를 공급하여, 성막을 시작한다. 성막처리의 동안에도, 상단, 중상단, 중단, 중하단, 하단의 각 영역의 웨이퍼(W)의 온도가 전체적으로 온도 레시피의 설정 온도에 가장 근접하도록 온도 제어를 한다.
이 때문에, 상단, 중상단, 중단, 중하단, 하단의 각 영역의 웨이퍼(W)는, 외견상, 다른 온도로 성막처리가 이루어진다. 단, 모델 및 레시피가, 균일한 막을 형성할 수 있도록 조정된 값(성막 가스의 농도나, 웨이퍼의 처리매수나 배치의 불균일의 영향 등을, 열로 환산하여 조정된 값)이기 때문에, 면간 및 면내에서 비교적 균일한 두께의 막이 성장한다.
성막이 종료하면, 성막 가스의 공급을 정지하고, 반응관(2)내를 냉각한다. 냉각시에도, 필요에 따라서, 웨이퍼의 온도를 추정하여, 더욱 추정치를 교정한다. 처리완료후, 처리가 끝난 웨이퍼 보트(23)를 언로드한다.
이 뱃치식 열처리 장치에서는, 제어부(100)내에, 웨이퍼(W)의 온도와 온도 센서(Sin1∼Sin5)의 온도를 추정하기 위한 모델과 레시피가 미리 준비 되어 있다. 따라서, 어떠한 원인에 의해, 제어부(100)가 추정하는 웨이퍼 온도가 실제의 온도로부터 어긋나버리는 경우에도, 그 어긋남을 교정하여, 교정이 끝난 웨이퍼 온도를 사용하여, 적응 제어에 의해 적절히 성막처리(열처리)를 할 수 있다. 이 적응 제어에 의해, 히터(3)를 적절히 제어할 수 있다.
또한, 막두께가 면간 및 면내에서 균일해지도록 온도 레시피가 영역마다 조정되어 있기 때문에, 가스의 흐름, 가스밀도의 분포, 온도의 구배 등에 따른 막두께의 차의 발생을 억제할 수 있다.
또한, △offset1∼△offset5의 평균치(△Tave)나 계수(k1∼k5)의 평균치 (kave)를 구하여, 추측한 웨이퍼의 온도(TEwm)를, 예를 들면, kave·TEwm -△Tave로 수정하여 교정하여도 좋다.
다음에, 모델과 레시피의 설계수법에 대하여 설명한다.
모델은, 열전쌍(Sin1∼Sin5및 Sout1∼Sout5)의 출력(측정치) 및 히터(31∼ 35)에의 공급전력 등으로, 각 영역의 웨이퍼(W)의 온도를 추측하고, 더욱, 추측한 5개의 온도를 전체적으로 목적 온도에 근접시키기 위해서, 히터(31∼35)에 공급하는 전력을 특정할 수 있는 수학 모델이라면 임의의 모델(다변수, 다차원, 다출력함수)을 이용할 수 있다.
이러한 모델로서는, 예를 들면, 미국특허 제5,517,594호 공보에 개시된 모델을 사용할 수 있다.
이하, 미국특허 제 5,517,594호 공보에 개시된 모델을 예로 들어 설명한다.
먼저, 도 2에 나타내는 열처리 장치에, 중심과 중심에서 예를 들어 6 ㎜ 떨어진 위치에 열전쌍(Swc과 Swe)을 조립한 5매의 테스트용 웨이퍼를 준비한다. 다음에, 이들 5매의 테스트용 웨이퍼가, 도 5A의 5개의 영역에 1개씩 위치하도록, 테스트용 웨이퍼와 통상의 웨이퍼를 웨이퍼 보트(23)에 재치한다. 다음에, 이 웨이퍼 보트(23)를 반응관(2)에 로드한다. 다음에, 히터(31∼35)에 고주파대역의 신호 및 저주파대역의 신호를 인가하여, 열전쌍(Sin1∼Sin5및 Sout1∼Sout5)의 출력, 테스트용 웨이퍼상의 열전쌍(Swc과 Swe)의 출력(웨이퍼 온도), 히터에 공급되는 전류 등의 데이터를, 예를 들면, 1∼5초의 샘플링 주기로 취득한다.
다음에, 일정한 온도 범위, 예를 들면 400 ℃∼1100 ℃의 범위에서, 100 ℃ 간격으로 온도 대역을 설정한다(넓은 온도 대역을 1개의 모델로 커버하면 온도의 추정 등이 부정확하게 되어 버리기 때문에).
취득한 데이터로부터, 각 온도 대역에 대하여, 수식(3)으로 나타내는 ARX(자동회귀)모델을 설정한다.
yt+ AAlyt-1+ AA2yt-2+ … + AAnyt-n
=BBlut-1+ BB2ut-2+ … + BBnut-n+et …(3)
yt : 시점(t)에서의 이하의 내용을 성분으로 하는 p행 1열의 벡터
내용 : 열전쌍(Sin1∼Sin5)의 출력의 평형 온도(ybias)로부터의 변동량(이 예에서는 5성분), 열전쌍(Sout1∼Sout5)의 출력의 평형 온도(ybias)로부터의 변동량(이 예에서는 5성분), 웨이퍼의 중심부에 세트한 열전쌍(Swc)의 출력의 평형 온도(ybias)로부터의 변동량(이 예에서는 5개), 웨이퍼의 둘레가장자리부에 세트한 열전쌍(Swe)의 출력의 평형 온도(ybias)로부터의 변동량(이 예에서는 5개). 따라서, 이 예에서는, yt은 20행 1열의 벡터가 된다.
ut : 시점(t)에서의 히터전력 평형치(Ubias)로부터의 변동량을 성분으로 하는 m행 1열의 벡터(이 예로서는, 히터가 5영역이기 때문에 5행 1열).
et : 화이트 노이즈를 성분으로 하는 m행 1열의 벡터.
n : 지연(예컨대 8).
AA1∼AAn : p행 p열의 행렬(이 예에서는, 20행 20열).
BB1∼BBn : p행 m열의 행렬(이 예에서는, 20행 5열).
여기서, 각 계수 AA1∼AAn과 BB1∼BBnn을, 최소이승법 등을 사용하여 결정한다.
구해진 ARX 모델을 공간 상태방정식으로 표현하면, 수식(4)으로 나타낸 바와 같이 된다.
AAl…BBn은, 수식 3의 계수로, 최소이승법에 의해서 구해진다.
여기서, 열전쌍(Sin1∼Sin5, Sout1∼Sout5), 온도(Tthermo), 히터전력 (ut)에서 웨이퍼 온도를 추측하는 모델을 구한다.
수식(3)의 출력(yt)을 측정가능 부분(St)(P1행 1열)과 웨이퍼 온도 (Wt)(P2행 1열)로 나눈다. 그에 따라서, C를 Cs와 Cw로 분할하고, ybias를 Sbias와 Wbias로 분할한다.
웨이퍼 온도 모델은 수식(5)에 의해 계산된다.
Xt+1=AXt+ BUt+ kfet
St= CsXt+[Ip,O]et…(5)
상기 식에 대하여 적절한 리커치방정식을 풀어, 피드백 게인(L)을 구하면, 웨이퍼 온도 모델은 수식(6)으로 나타낸 바와 같이 된다.
Xt+1=AXt+B(Ut+Ubias)+L(Ttermo-CsXt+Sbias)
Tmodel=CwXt+Wbias…(6)
여기서, Tmodel이 예측 웨이퍼 온도이다.
다음에, 테스트용 웨이퍼를 사용하여 웨이퍼 온도를 다시 측정한다. 수식(6)에 기초하여 추정된 웨이퍼 온도(Tmodel)와 실측치(Twafer)를 비교하여, 모델을 튜닝한다. 이 튜닝 동작을 필요에 따라서 복수회 반복한다.
실제의 성막형의 처리속도를 향상시키기 위해서, 작성한 모델의 차수를 10차 정도 저차원화하여, 열처리 장치에 설치한다.
한편, CPU(116)의 동작 프로그램에 대해서는, 온도의 설정치로부터 추측한 웨이퍼 온도의 변동의 시간 평균을 최소화하도록 동작을 설정한다.
또한, 성막처리의 종류에 따라서, 각 영역내에서 균일한 성막이 가능해지도록 하는 온도 목표 궤도[Ttraj(t)], 즉, 온도 레시피를 설계한다.
계속해서, 5개의 영역이 모두 이 온도 목표 궤도를 따르도록 제어하여 테스트적으로 성막처리를 실행한다. 처리후, 성막된 막의 두께를 측정하여, 막두께의 불균일 등을 체크한다.
예를 들면, 상단의 웨이퍼의 막두께가 하단의 웨이퍼의 막두께보다도 얇은 경우, 직접적인 원인은 불분명하여도, 상단의 온도를 상대적으로 상승시킴으로써, 막두께를 거의 같게 할 수 있다. 그래서, 최소이승법 등을 사용하여, 불균일이 가장 작아지도록, 온도 목표 궤도[Ttraj(t)]를 수정한다. 이것이, 도 5B에 나타내는 바와 같은 영역마다의 온도 레시피이다. 이 온도 레시피를 더욱 튜닝하는 것도 가능하다.
이렇게 해서, 웨이퍼의 처리매수 및 그 배치에 따라서, 웨이퍼의 온도 추정 및 웨이퍼 온도를 목표 온도로 하기 위한 출력을 정의하는 모델과, 레시피가 각각 설정되어, 모델 기억부(111)와 레시피 기억부(112)에 기억된다.
그 후, 실제 성막시에, 이들 모델 및 레시피는 적절히 선택되고 또 읽어 내어져 제어에 사용된다.
이상, 본 발명의 실시의 형태에 관한 뱃치식의 열처리 장치 및 그 적응 제어 방법, 또한, 제어에 사용하는 모델 및 레시피의 설계수법을 설명하였으나, 본 발명은 상기 실시형태에 한정되지 않고 여러 가지 변형 및 응용이 가능하다.
예를 들면, 상기 실시형태에서는, 질화막형성용의 열CVD 장치를 예로 들어 본 발명을 설명하였지만, 처리의 종류는 임의이고, 다른 종류의 막을 형성하는 CVD장치, 산화장치, 에칭장치, 등의 여러 가지 뱃치식 열처리 장치에 적용할 수 있다.단, 종류마다, 모델과 레시피를 설계한다.
또한, 기기 구성이나 동작도 상기 실시형태에 한정되지 않는다. 예를 들면, 상기 실시형태에서는, 히터의 수를 5개로 하고, 반응관(2)내의 영역을 5개로 하였지만, 히터의 수나 온도 영역의 수는 임의이다. 또한, 히터는, 상기 저항형인 것에 한정되지 않고, 램프 등이어도 좋다. 또한, 온도를 측정하기 위한 구성도 열전쌍에 한정되지 않고, 임의의 온도 센서를 적용할 수 있다.
또한, 모델이나 그 설계수법도, 미국특허 5,517,594에 개시된 모델이나 그 설계수법에 한정되는 것이 아니라, 임의의 모델 및 임의의 설계수법을 채용할 수 있다.
또한, 모든 장치에 대하여, 모델을 개개로 설계하는 것은 번잡하여, 동일 수단의 열처리 장치에 대하여 1개의 모델 및/또는 레시피를 작성하고, 이것을 장치마다 최적화처리함으로써, 모델 및 레시피를 공통화하여도 좋다. 이 방법에 의하면, 모델의 작성과 튜닝을 효율적으로 행할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 뱃치식의 열처리 장치에 있어서, 가열로내에 처리매수나 배치가 다른 피처리체가 수용된 경우라도, 적절히 처리를 하는 것이 가능하다.

Claims (21)

  1. 히터와, 온도 센서를 구비하고, 내부에 피처리체를 수용하는 가열로와,
    상기 온도 센서의 출력으로부터 상기 가열로내의 피처리체의 온도와 상기 온도 센서 자체의 온도를 추정하기 위한 모델을 사용하여, 상기 온도 센서의 출력으로부터 상기 가열로내의 피처리체의 온도를 추정하는 제 1 온도 추정부와,
    상기 모델을 사용하여 상기 온도 센서 자체의 온도를 추정하는 제 2 온도 추정부와,
    상기 온도 센서의 출력이 나타내는 온도와 상기 제 2 온도 추정부가 추정한 상기 온도 센서의 온도에 기초하여, 상기 제 1 온도 추정부가 추정한 온도를 교정하는 교정부와,
    상기 교정부에 의해 교정된 온도에 따라서, 상기 히터를 제어하는 제어부를 구비하는 것을 특징으로 하는 뱃치식 열처리 장치.
  2. 제 1 항에 있어서, 상기 교정부는, 상기 제 2 온도 추정부가 추정한 온도와 상기 온도 센서의 출력이 나타내는 온도와의 관계를 구하여, 이 관계에, 상기 제 1 온도 추정부가 추정한 피처리체의 온도를 적용함으로써, 제 1 온도 추정부가 추정한 피처리체의 온도를 교정하는 수단을 구비하는 것을 특징으로 하는 뱃치식 열처리 장치.
  3. 제 1 항에 있어서, 상기 교정부는, 상기 제 2 온도 추정부가 추정한 온도를 기준으로 하였을 때의, 상기 온도 센서의 출력이 나타내는 온도의 오프세트를 구하고, 해당 오프세트를 가산함으로써 제 1 온도 추정부가 추정한 피처리체의 온도를 교정하는 수단을 구비하는 것을 특징으로 하는 뱃치식 열처리 장치.
  4. 제 1 항에 있어서, 상기 교정부는, 상기 제 2 온도 추정부가 추정한 온도 센서의 온도에 대한 상기 온도 센서의 실측치의 배율을 구하여, 제 1 온도 추정부가 추정한 피처리체의 온도에 이 배율을 승산함으로써 교정을 행하는 것을 특징으로 하는 뱃치식 열처리 장치.
  5. 제 1 항에 있어서, 상기 모델은, 상기 온도 센서의 출력과 상기 히터에 대한 제어신호로부터 상기 가열로내의 피처리체의 온도와 상기 온도 센서 자체의 온도를 추정하기 위한 모델이고,
    상기 제 1 온도 추정부는, 상기 온도 센서의 출력과 상기 히터에 대한 제어신호로부터 상기 가열로내의 피처리체의 온도를 추정하고,
    상기 제 2 온도 추정부는, 상기 온도 센서의 출력과 상기 히터에 대한 제어신호로부터 상기 온도 센서의 온도를 추정하는 것을 특징으로 하는 뱃치식 열처리 장치.
  6. 제 1 항에 있어서, 상기 모델은, 추정한 피처리체의 온도를 목표치에 근접시키기 위해서, 히터를 제어하기 위한 히터제어 모델을 포함하는 것을 특징으로 하는 뱃치식 열처리 장치.
  7. 제 6 항에 있어서, 상기 제어부는, 피처리체에 실시해야 하는 온도 변화를 나타내는 레시피를 기억하는 레시피 기억수단을 구비하고,
    상기 모델에 기초하여 상기 피처리체의 온도를 추정하여, 얻어진 온도의 추정치가 상기 레시피 기억수단에 기억된 레시피에 따라서 변화하도록 상기 히터를 제어하는 것을 특징으로 하는 뱃치식 열처리 장치.
  8. 복수의 히터와, 복수의 온도 센서를 구비하여, 내부에 피처리체를 수용하는 가열로와,
    상기 온도 센서의 출력으로부터 상기 가열로내의 피처리체의 온도와 상기 온도 센서 자체의 온도를 추정하기 위한 모델을 사용하여, 상기 온도 센서의 출력으로부터 상기 가열로내의 피처리체의 온도를 추정하는 제 1 온도 추정부와,
    상기 모델을 사용하여 상기 온도 센서 자체의 온도를 추정하는 제 2 온도 추정부와,
    상기 온도 센서의 출력이 나타내는 온도와 상기 제 2 온도 추정부가 추정한 상기 온도 센서의 온도에 기초하여, 상기 제 1 온도 추정부가 추정한 온도를 교정하는 교정부와,
    상기 교정부에 의해 교정된 온도에 따라서, 상기 복수의 히터를 제어하는 제어부를 구비하는 것을 특징으로 하는 뱃치식 열처리 장치.
  9. 제 8 항에 있어서, 상기 교정부는, 상기 제 2 온도 추정부가 추정한 온도와 상기 온도 센서의 출력이 나타내는 온도와의 관계를 구하여, 이 관계에, 상기 제 1 온도 추정부가 추정한 피처리체의 온도를 적용함으로써, 제 1 온도 추정부가 추정한 피처리체의 온도를 교정하는 수단을 구비하는 것을 특징으로 하는 뱃치식 열처리 장치.
  10. 제 8 항에 있어서, 상기 교정부는, 상기 제 2 온도 추정부가 추정한 온도를 기준으로 하였을 때의, 상기 온도 센서가 나타내는 온도의 오프세트를 구하여, 이 오프세트를 가산함으로써 제 1 온도 추정부가 추정한 피처리체의 온도를 교정하는 수단을 구비하는 것을 특징으로 하는 뱃치식 열처리 장치.
  11. 제 8 항에 있어서, 상기 교정부는, 상기 제 2 온도 추정부가 추정한 온도 센서의 온도에 대한 상기 온도 센서의 실측치의 배율을 구하여, 제 1 온도 추정부가 추정한 피처리체의 온도에 이 배율을 승산함으로써, 교정을 하는 것을 특징으로 하는 뱃치식 열처리 장치.
  12. 제 8 항에 있어서, 상기 모델은, 상기 온도 센서의 출력과 상기 히터에 대한 제어신호로부터 상기 가열로내의 피처리체의 온도와 상기 온도 센서 자체의 온도를추정하기 위한 모델이고,
    상기 제 1 온도 추정부는, 상기 온도 센서의 출력과 상기 복수의 히터에 대한 제어신호로부터 상기 가열로내의 피처리체의 온도를 추정하고,
    상기 제 2 온도 추정부는, 상기 온도 센서의 출력과 상기 복수의 히터에 대한 제어신호로부터 상기 온도 센서의 온도를 추정하는 것을 특징으로 하는 뱃치식 열처리 장치.
  13. 제 8 항에 있어서, 상기 모델은, 추정한 피처리체의 온도를 목표치에 근접시키기 위해서, 히터를 제어하기 위한 히터제어 모델을 포함하는 것을 특징으로 하는 뱃치식 열처리 장치.
  14. 제 13 항에 있어서, 상기 제어부는, 피처리체에 실시해야 하는 온도 변화를 나타내는 레시피를 기억하는 레시피 기억수단을 구비하고,
    상기 모델에 기초하여 상기 피처리체의 온도를 추정하여, 얻어진 온도의 추정치가 상기 레시피 기억수단에 기억된 레시피에 따라서 변화하도록 상기 히터를 제어하는 것을 특징으로 하는 뱃치식 열처리 장치.
  15. 제 14 항에 있어서, 상기 레시피 기억수단은, 상기 가열로내의, 피처리체의 배열방향의 복수의 영역별로, 수정된 레시피를 기억하고,
    상기 제어부는, 각 영역의 레시피에 따라서 상기 히터를 제어하는 것을 특징으로 하는 뱃치식 열처리 장치.
  16. 제 15 항에 있어서, 상기 제어부는, 교정수단이 교정한 추정피처리체온도의 세트와 상기 복수의 영역의 레시피가 지시하는 온도의 세트와의 불균일이 최소가 되도록, 상기 히터를 제어하는 것을 특징으로 하는 뱃치식 열처리 장치.
  17. 히터와, 온도 센서를 구비하여, 내부에 피처리체를 수용하는 가열로를 가진 뱃치식 열처리 장치의 제어방법으로서,
    상기 온도 센서의 출력으로부터 상기 가열로내의 피처리체의 온도와 해당 온도 센서 자체의 온도를 추정하기 위한 모델을 사용하여, 상기 온도 센서의 출력으로부터 상기 가열로내의 피처리체의 온도와 상기 온도 센서 자체의 온도를 추정하고,
    상기 온도 센서의 출력이 나타내는 온도와, 상기 모델을 사용하여 추정한 온도 센서의 온도를 비교하여, 비교 결과에 따라서, 피처리체의 추정 온도를 교정하여, 교정된 피처리체의 추정 온도에 따라서, 상기 히터를 제어하는 것을 특징으로 하는 뱃치식 열처리 장치의 제어방법.
  18. 제 17 항에 있어서, 상기 모델은, 상기 온도 센서의 출력과 상기 히터에 대한 제어신호로부터 상기 가열로내의 피처리체의 온도와 상기 온도 센서 자체의 온도를 추정하기 위한 모델이고,
    상기 온도 센서의 출력과 상기 히터에 대한 제어신호로부터, 상기 가열로내의 피처리체의 온도와 상기 온도 센서 자체의 온도를 추정하는 것을 특징으로 하는 뱃치식 열처리 장치의 제어방법.
  19. 복수의 히터와, 복수의 온도 센서를 구비하고, 내부에 피처리체를 수용하는 가열로를 가진 뱃치식 열처리 장치의 제어방법으로서,
    상기 온도 센서의 출력으로부터 상기 가열로내의 피처리체의 온도와 해당 온도 센서 자체의 온도를 추정하기 위한 모델을 사용하여, 상기 온도 센서의 출력으로부터 상기 가열로내의 피처리체의 온도와 상기 온도 센서 자체의 온도를 추정하고,
    상기 온도 센서의 출력이 나타내는 온도와, 상기 모델을 사용하여 추정한 온도 센서의 온도를 비교하고, 비교결과에 따라서, 피처리체의 추정 온도를 교정하여, 교정된 피처리체의 추정 온도에 따라서, 상기 복수의 히터를 제어하는 것을 특징으로 하는 뱃치식 열처리 장치의 제어방법.
  20. 제 19 항에 있어서, 상기 모델은, 상기 온도 센서의 출력과 상기 히터에 대한 제어신호로부터 상기 가열로내의 피처리체의 온도와 상기 온도 센서 자체의 온도를 추정하기 위한 모델이고,
    상기 온도 센서의 출력과 상기 히터에 대한 제어신호로부터, 상기 가열로내의 피처리체의 온도와 상기 온도 센서 자체의 온도를 추정하는 것을 특징으로 하는뱃치식 열처리 장치의 제어방법.
  21. 제 19 항에 있어서, 교정한 복수의 피처리체의 추정 온도의 세트와 그들 피처리체의 레시피가 지시하는 온도의 세트와의 불균일이 최소가 되도록, 상기 히터를 제어하는 것을 특징으로 하는 뱃치식 열처리 장치의 제어방법.
KR1020010056135A 2000-09-13 2001-09-12 뱃치식 열처리 장치 및 그 제어방법 KR100676543B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000278526A JP4493192B2 (ja) 2000-09-13 2000-09-13 バッチ式熱処理装置及びその制御方法
JPJP-P-2000-00278526 2000-09-13

Publications (2)

Publication Number Publication Date
KR20020021054A true KR20020021054A (ko) 2002-03-18
KR100676543B1 KR100676543B1 (ko) 2007-01-30

Family

ID=18763678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010056135A KR100676543B1 (ko) 2000-09-13 2001-09-12 뱃치식 열처리 장치 및 그 제어방법

Country Status (5)

Country Link
US (1) US6803548B2 (ko)
EP (1) EP1189261A3 (ko)
JP (1) JP4493192B2 (ko)
KR (1) KR100676543B1 (ko)
TW (1) TW525227B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849012B1 (ko) * 2005-02-17 2008-07-30 도쿄엘렉트론가부시키가이샤 열처리 장치 및 열처리 방법

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004038776A1 (ja) * 2002-10-25 2004-05-06 Tokyo Electron Limited 熱処理装置及び熱処理方法
JP3802889B2 (ja) 2003-07-01 2006-07-26 東京エレクトロン株式会社 熱処理装置及びその校正方法
JP4285759B2 (ja) * 2003-07-28 2009-06-24 株式会社日立国際電気 基板処理装置及び基板処理方法
JP4301551B2 (ja) * 2003-08-20 2009-07-22 株式会社日立国際電気 基板処理システム
JP4712343B2 (ja) * 2003-10-30 2011-06-29 東京エレクトロン株式会社 熱処理装置、熱処理方法、プログラム及び記録媒体
CN100367460C (zh) * 2003-10-30 2008-02-06 东京毅力科创株式会社 热处理装置及热处理方法
US7258892B2 (en) 2003-12-10 2007-08-21 Micron Technology, Inc. Methods and systems for controlling temperature during microfeature workpiece processing, e.g., CVD deposition
JP4262180B2 (ja) 2004-09-21 2009-05-13 株式会社小松製作所 移動機械の管理システム
JP2006099352A (ja) * 2004-09-29 2006-04-13 Rkc Instrument Inc 温度推定装置およびこれを用いた制御装置
JP2006113724A (ja) * 2004-10-13 2006-04-27 Omron Corp 制御方法、温度制御方法、温度調節器、熱処理装置、プログラムおよび記録媒体
US7838072B2 (en) * 2005-01-26 2010-11-23 Tokyo Electron Limited Method and apparatus for monolayer deposition (MLD)
JP4839702B2 (ja) * 2005-07-04 2011-12-21 オムロン株式会社 温度制御方法、調整装置、温度調節器、プログラム、記録媒体および熱処理装置
US7444572B2 (en) * 2005-09-01 2008-10-28 Tokyo Electron Limited Built-in self test for a thermal processing system
US7165011B1 (en) * 2005-09-01 2007-01-16 Tokyo Electron Limited Built-in self test for a thermal processing system
US20070221125A1 (en) * 2006-03-24 2007-09-27 Tokyo Electron Limited Semiconductor processing system with wireless sensor network monitoring system incorporated therewith
US8026113B2 (en) * 2006-03-24 2011-09-27 Tokyo Electron Limited Method of monitoring a semiconductor processing system using a wireless sensor network
US8206996B2 (en) 2006-03-28 2012-06-26 Lam Research Corporation Etch tool process indicator method and apparatus
US7951616B2 (en) * 2006-03-28 2011-05-31 Lam Research Corporation Process for wafer temperature verification in etch tools
US7406644B2 (en) * 2006-03-30 2008-07-29 Tokyo Electron Limited Monitoring a thermal processing system
US7302363B2 (en) * 2006-03-31 2007-11-27 Tokyo Electron Limited Monitoring a system during low-pressure processes
US7340377B2 (en) * 2006-03-31 2008-03-04 Tokyo Electron Limited Monitoring a single-wafer processing system
US7519885B2 (en) * 2006-03-31 2009-04-14 Tokyo Electron Limited Monitoring a monolayer deposition (MLD) system using a built-in self test (BIST) table
US7526699B2 (en) * 2006-03-31 2009-04-28 Tokyo Electron Limited Method for creating a built-in self test (BIST) table for monitoring a monolayer deposition (MLD) system
JP2007324350A (ja) * 2006-05-31 2007-12-13 Tokyo Electron Ltd 熱処理方法および熱処理装置、ならびに基板処理装置
JP5005388B2 (ja) * 2007-03-01 2012-08-22 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP4829833B2 (ja) * 2007-03-30 2011-12-07 三井造船株式会社 温度推定方法および温度推定装置
JP5010414B2 (ja) * 2007-09-26 2012-08-29 東京エレクトロン株式会社 基板処理システム，基板処理装置の制御方法，およびプログラム
KR100945912B1 (ko) * 2008-01-10 2010-03-05 주식회사 비아트론 반도체 소자의 열처리 장치
US20090197424A1 (en) * 2008-01-31 2009-08-06 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
DE102009016138A1 (de) * 2009-04-03 2010-10-14 Ipsen International Gmbh Verfahren und Computer-Programm zur Steuerung der Wärmebehandlung von metallischen Werkstücken
US9157681B2 (en) * 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
KR101509286B1 (ko) * 2010-09-09 2015-04-06 도쿄엘렉트론가부시키가이샤 종형 열처리 장치
JP5893280B2 (ja) * 2010-09-09 2016-03-23 東京エレクトロン株式会社 縦型熱処理装置
JP5734081B2 (ja) * 2010-10-18 2015-06-10 株式会社日立国際電気 基板処理装置、基板処理装置の温度制御方法、及び基板処理装置の加熱方法
JP5296132B2 (ja) * 2011-03-24 2013-09-25 東京エレクトロン株式会社 成膜装置
JP2013062361A (ja) * 2011-09-13 2013-04-04 Tokyo Electron Ltd 熱処理装置、温度制御システム、熱処理方法、温度制御方法及びその熱処理方法又はその温度制御方法を実行させるためのプログラムを記録した記録媒体
AT12878U1 (de) * 2011-10-10 2013-01-15 Binder Co Ag Verfahren zum geschlossenzelligen blähen von mineralischen material
US9031684B2 (en) * 2011-11-01 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-factor advanced process control method and system for integrated circuit fabrication
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
US10741426B2 (en) * 2017-09-27 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling temperature of furnace in semiconductor fabrication process
JP6804027B2 (ja) * 2018-02-23 2020-12-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、温度制御方法、半導体装置の製造方法及び温度制御プログラム
JP7018823B2 (ja) * 2018-05-29 2022-02-14 東京エレクトロン株式会社 モデル生成装置、モデル生成プログラムおよびモデル生成方法
JP7241597B2 (ja) * 2019-04-23 2023-03-17 東京エレクトロン株式会社 制御方法、計測方法、制御装置及び熱処理装置
TWI717056B (zh) * 2019-10-15 2021-01-21 萬潤科技股份有限公司 散熱片壓合製程之溫度控制方法及裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2757479B2 (ja) * 1989-07-27 1998-05-25 日本電気株式会社 熱制御装置
JPH03145121A (ja) * 1989-10-31 1991-06-20 Toshiba Corp 半導体熱処理用温度制御装置
US5616264A (en) * 1993-06-15 1997-04-01 Tokyo Electron Limited Method and apparatus for controlling temperature in rapid heat treatment system
US5526293A (en) * 1993-12-17 1996-06-11 Texas Instruments Inc. System and method for controlling semiconductor wafer processing
JPH07283158A (ja) * 1994-04-11 1995-10-27 Tokyo Electron Ltd 熱処理装置およびその温度制御方法
JPH07294569A (ja) * 1994-04-22 1995-11-10 Nkk Corp 熱処理装置及びその熱処理方法
US5517594A (en) 1994-10-17 1996-05-14 Relman, Inc. Thermal reactor optimization
JPH09133588A (ja) * 1995-11-10 1997-05-20 Omron Corp 温度測定機器の零接点補償装置とその方法
JP3231601B2 (ja) * 1995-11-21 2001-11-26 トヨタ自動車株式会社 電気炉の温度制御方法および装置
US5895596A (en) * 1997-01-27 1999-04-20 Semitool Thermal Model based temperature controller for semiconductor thermal processors
US6041172A (en) 1997-11-26 2000-03-21 Voyan Technology Multiple scale signal processing and control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849012B1 (ko) * 2005-02-17 2008-07-30 도쿄엘렉트론가부시키가이샤 열처리 장치 및 열처리 방법

Also Published As

Publication number Publication date
JP4493192B2 (ja) 2010-06-30
JP2002091574A (ja) 2002-03-29
EP1189261A3 (en) 2004-01-14
US6803548B2 (en) 2004-10-12
KR100676543B1 (ko) 2007-01-30
US20020045146A1 (en) 2002-04-18
TW525227B (en) 2003-03-21
EP1189261A2 (en) 2002-03-20

Similar Documents

Publication Publication Date Title
KR100676543B1 (ko) 뱃치식 열처리 장치 및 그 제어방법
US6622104B2 (en) Heat treatment apparatus, calibration method for temperature measuring system of the apparatus, and heat treatment system
US6730885B2 (en) Batch type heat treatment system, method for controlling same, and heat treatment method
US7860585B2 (en) Heat processing apparatus, method of automatically tuning control constants, and storage medium
TWI433250B (zh) 基板處理裝置及基板處理裝置之控制方法
TWI409851B (zh) Adjust the gas flow processing system, processing methods and memory media
US11024522B2 (en) Virtual sensor for spatially resolved wafer temperature control
US7575370B2 (en) Heat treatment apparatus and method of calibrating the apparatus
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
TW201351078A (zh) 熱處理設備及控制該設備之方法
JP3764689B2 (ja) 半導体製造方法および半導体製造装置
KR20040101197A (ko) 성막 방법
JP2002252220A (ja) 熱処理システム及び熱処理方法
KR20220117820A (ko) 성막 시스템 및 성막 방법
JP4536214B2 (ja) 熱処理装置，および熱処理装置の制御方法
JP2002130961A (ja) 熱処理装置の校正方法及び熱処理装置の数学モデル生成・校正方法
US20220406631A1 (en) Temperature correction information calculating device, semiconductor manufacturing apparatus, recording medium, and temperature correction information calculating method
US10692782B2 (en) Control device, substrate processing system, substrate processing method, and program
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR20220165646A (ko) 온도 보정 정보 산출 장치, 반도체 제조 장치, 저장 매체, 및 온도 보정 정보 산출 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 13