KR20020018145A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20020018145A
KR20020018145A KR1020010052856A KR20010052856A KR20020018145A KR 20020018145 A KR20020018145 A KR 20020018145A KR 1020010052856 A KR1020010052856 A KR 1020010052856A KR 20010052856 A KR20010052856 A KR 20010052856A KR 20020018145 A KR20020018145 A KR 20020018145A
Authority
KR
South Korea
Prior art keywords
resin
heat sink
resin wall
semiconductor device
conductive member
Prior art date
Application number
KR1020010052856A
Other languages
English (en)
Inventor
구리하라도시미치
우에다다카시
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20020018145A publication Critical patent/KR20020018145A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

수지벽의 하단은 방열판에 접합되고, 리드는 수지벽을 통하여 연장되도록 고정된다. 반도체칩이 접합된 후에, 수지뚜껑이 놓여져 반도체칩을 봉지한다. 수지벽의 하단을 매설하기 위한 오목부들은 방열판의 측부분들에 형성되고, 또한 돌출부는 오목부 내에 마련된다. 리드는 패키지 외측부 및 수지벽 내측부에 형성된 홀들을 갖는다. 반도체칩의 탑재표면은 은도금으로 마감되고, 패키지 외장 및 리드는 금도금된다. 수지벽에 맞물리는 형상이 수지뚜껑에 주어지고, 또한 수지뚜껑는 상하 면대칭형상으로 형성된다.

Description

반도체장치 및 그 제조방법{Semiconductor device and manufacturing method thereof}
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 방열판에 접합되고 수지로 봉지된 반도체칩을 갖는 반도체장치(방열판이 갖추어진 수지봉지패키지(플라스틱 패키지)) 및 그 제조방법에 관한 것이다.
전력용 트랜지스터에 있어서, 일반적으로 트랜지스터가 큰 발열량을 발생하기 때문에 방열성(放熱性)을 개선하기 위하여 구리 등으로 만들어진 방열판이 사용된다. 이러한 방열판에 접합되고 수지로 봉지된 반도체칩을 갖는 반도체장치, 또는 방열판이 갖추어진 수지봉지패키지(플라스틱 패키지)는 예컨대 도 1에서 보인 것과 같은 구조를 갖는다. 도 1은 방열판이 갖추어진 종래의 수지봉지패키지의 부분절개 사시도이다.
도 1에서 보인 반도체장치(10)는 방열판(2)이 갖추어진 수지봉지패키지로, 반도체칩(1), 방열판(2), 리드(3) 및 봉지수지(5)를 포함한다. 방열판(2)은 구리 및 그 합금과 같은 금속판으로 형성되고, 은(siver) 등으로 도금된다. 리드(3)는 리드프레임에 의해 단독으로 형성된다. 봉지수지(5)는 에폭시수지 등과 같은 열경화성 수지이다. 반도체칩(1)은 전력용 트랜지스터이다.
일반적으로 반도체장치(10)는 아래와 같이 제조된다. 반도체칩(1)은 방열판에 올려져 접합되고, 그 접합면측에 마련되는 반도체칩(1)의 전극(미도시)은 전기적으로 방열판(2)에 연결된다. 반도체칩(1)의 윗면에 마련되는 전극들(6)은 접합전선들(7)을 통하여 리드(3)의 내측리드부분(3a)과 연결된다. 그런 후에, 이들은 금속몰드에 넣어지고, 방열판(2)의 반도체칩(1)이 마련되는 영역 및 그 주변은 금속몰드의 공동(cavity) 내에 수용되고, 봉지수지(5)는 그 안에 채워져 몰딩된다.
따라서, 반도체장치(10)는 봉지수지(5)가 패키지에 채워지고, 반도체칩(1), 접합전선들(7) 및 내측리드부분(3a)은 봉지수지(5)에 접착되어 봉지수지로 덮이는 구조를 갖는다. 리드(3)의 외측 리드부분(3b)은 패키지 외부로 돌출되어 외부단자를 형성한다.
방열판(2)은 종종 반도체장치 실장시 반도체장치(10)를 알루미늄샤시에 고정하기 위한 나사구멍들(4)을 포함한다.
종래의 세라믹패키지가 도 2를 참조로 설명된다. 도 2는 방열판이 갖추어진 종래의 세라믹패키지의 부분절개 사시도이다.
도 2에서 보인 반도체장치(11)는 방열판이 갖추어진 세라믹패키지를 갖고, 반도체칩(1), 방열판(2), 리드(3), 세라믹프레임(8) 및 세라믹뚜껑(9)을 포함한다.
세라믹프레임(8)은 도 2에서 보인 것과 같이 방열판(2)의 하나의 주표면(main surface)의 중앙에 납땜된다. 두개의 리드들(3)이 세라믹프레임(8)의 상부표면에 서로 마주보게 납땜된다. 리드들(3)은 세라믹프레임(8)에 납땜되어 리드들(3)의 일측 끝단들(내측리드부분들(3a)) 및 그 다른 끝단들(외측 리드부분들(3b))은 각각 세라믹프레임(8)의 내측 및 외측으로 돌출된다. 반도체칩(1)은 방열판(2)의 세라믹프레임(8)에 의해 둘러싸인 영역에 놓여져 접합되고, 그 접착면에 마련되는 반도체칩(1)의 전극(미도시)은 전기적으로 방열판(2)에 연결된다. 반도체칩(1)의 윗면의 전극들(6)은 접합전선들(7)을 통하여 리드들(3)의 내측리드부분들(3a)에 연결된다. 세라믹뚜껑(9)은 세라믹프레임(8)의상단에 고정되어, 반도체칩(1), 접합전선들(7) 및 내측 리드들(3a)을 밀폐되게 봉지된다. 즉, 반도체칩(1), 접합전선들(7) 및 내측 리드들(3a)은 방열판(2), 세라믹프레임(8) 및 세라믹뚜껑(9)에 의해 형성된 중공구조 내에 밀폐되게 봉지된다.
그러나, 방열판이 갖추어진 종래의 수지봉지패키지는 아래와 같은 문제점들을 갖는다.
방열판이 갖추어진 수지봉지패키지는 아날로그 증폭기 등에 사용되는 파워MOSFET와 같이 발열량이 큰 반도체소자에 사용된다. 종종 반도체소자의 고출력동작시에 발생되는 열에 의해 칩 표면의 온도가 상승되어 칩 표면에 접착된 봉지수지를 나빠지게 하거나 벗겨지게 하고, 이는 반도체장치의 신뢰성이 그 특성변화에 의해 저하된다는 문제를 야기한다.
반도체칩 표면 및 접합전선들은 봉지수지로 덮이기 때문에, 유전층으로서의 봉지수지에 기초하는 기생용량이 발생된다. 기생용량의 간섭은 예컨대 1 ㎓ 이상의 고주파대역에서 종종 특성저하를 야기한다. 따라서, 고주파특성의 저하라는 문제가 마이크로파를 위해 사용할 때 발생한다.
세라믹패키지의 사용은 이와 같은 문제들은 없지만, 아래에 설명된 것과 같은 수지봉지패키지의 특징적인 이점을 향유할 수 없다.
종래에는, 신뢰성의 관점에서 금속패키지, 세라믹패키지 등은 전력용 트랜지스터에 사용되어 왔으나, 저렴하고 고생산성의 몰딩수지로 구성되는 수지봉지패키지(플라스틱 패키지)를 사용하여 전력용 트랜지스터에 대하여 충분히 신뢰할 수 있는 패키지를 실현하는 것이 요망된다.
세라믹패키지는 수지봉지패키지에 비하여, 높은 신뢰성 및 고성능을 확실히 실현할 수 있다. 그러나, 세라믹패키지는 수지봉지패키지에 비하여, 재료들을 포함하여 높은 제조비용이 필요하다.
수지재료들에 비해, 세라믹 재료들의 경우 열팽창계수의 조정가능하거나 또는 선택가능한 범위가 좁다. 그러므로, 반도체장치를 구성하는 다른 부재들(금속, 반도체 등)로 사용될 수 있는 재료들은 좁은 범위로 제한되거나, 열팽창계수를 조화시켜 신뢰성 향상을 얻기 어렵다.
텅스텐구리, 몰리브덴구리 등과 같은 값비싼 재료들이 세라믹재료들에 대하여 열팽창계수가 조화되는 재료들에 해당하는 경향이 있어, 재료들을 선택할 수 있는 범위가 너무 좁아서 값싼 재료를 선택할 수가 없다. 이 점에서 재료비 또한 많아진다.
수지봉지패키지가 주류를 이루고 있는 현재, 수지몰딩 기법들 및 그 설비들을 가진 제조자들에 비하여, 세라믹패키지기법들 및 그 설비들을 가진 제조자들은 적고, 전문화되어 있다. 따라서, 반도체장치에 대하여 종래에 세라믹패키지가 적용되었던 것을 수지봉지패키지로 대체할 수 있다면, 상당한 비용감소가 기대된다.
수지봉지패키지의 적용을 수지봉지패키지의 약점인 전력용 트랜지스터 등의 용도까지 연장하는 것이 요망되고, 값싸면서 높은 생산성의 수지몰드패키지 기법들을 사용함으로써 전력용 트랜지스터와 같은 높은 신뢰성이 요구되는 반도체장치를 저렴하게 제공하는 것도 요망된다.
본 발명은 수지봉지패키지의 신뢰성과 성능을 향상시킨 방열판이 갖추어진 반도체장치 및 그 제조방법의 제공을 목적으로 한다. 또한, 본 발명은 수지봉지패키지를 전력용 트랜지스터에 적용하여 이를 값싸게 제공하는 것을 다른 목적으로 한다.
보다 구체적으로, 본 발명은
고출력동작에서 신뢰성을 향상시키는 것;
고주파동작에서 특성을 향상시키는 것;
수지부재와 방열판의 접착을 향상시키는 것;
리드와 방열판의 접착을 향상시키는 것;
밀폐성 및 내습성을 향상시켜, 특히, 리드와 수지부재의 경계면으로 습기, 플럭스, 녹은 땜납, 부식성 기체 등이 스며드는 것을 방지하는 것;
리드프레임의 절단시 혹은 반도체장치의 탑재시에 외측 리드에서부터 수지패키지 몸체까지 전달되는 응력을 완화하여 리드와 수지부재 사이의 결합력을 유지하는 것;
도금에 의한 반도체장치의 외장 내식성(耐篒性)을 유지하면서 외장 도금에 필요한 비용을 줄이는 것;
패키지화 할 때 조립을 편리하게 하는 것과 조립의 정확도를 향상시키는 것; 및
온도변화에 의한 수지부재의 뒤틀림을 줄이는 것을 목적으로 한다.
도 1은 방열판이 갖추어진 종래의 수지봉지패키지의 부분절개사시도이다.
도 2는 방열판이 갖추어진 종래의 세라믹패키지의 부분절개사시도이다.
도 3은 본 발명의 제1실시예에 따른 반도체장치(12)의 부분절개사시도이다.
도 4는 본 발명의 제1실시예에 따른 반도체장치(12)를 구성하는 방열판(20)의 사시도이다.
도 5는 본 발명의 제1실시예에 따른 반도체장치(12)의 바닥쪽 형상을 보인 부분절개사시도이다.
도 6은 본 발명의 제1실시예에 따른 반도체장치(12) 제조에 사용되는 리드프레임(39)의 평면도이다.
도 7a는 본 발명의 제1실시예에 따른 반도체장치(12)를 구성하는 수지뚜껑(50)의 평면도이며, 도 7b는 그 측면도이고, 도 7c는 그 정면도이다.
도 8a는 본 발명의 제1실시예에 따른 반도체장치(12)에서 수지뚜껑(50)이 제거된 상태의 평면도이며, 도 8b는 도 8a의 선 A-A을 따라 자른 단면도로 수지뚜껑(50)을 보여주고, 도 8c는 도 8a의 선 B-B를 따라 자른 단면도로 수지뚜껑(50)을 보여준다.
도 9a는 도 8a의 선 A-A을 따라 취한 단면에 대응하는 몰딩용 금속몰드의 단면도이고, 도 9b는 도 8a의 선 B-B을 따라 취한 단면에 대응하는 몰딩용 금속몰드의 단면도이다.
도 10은 본 발명의 제1실시예에 따른 반도체장치(12)의 제조과정에서 몰드를 떼어 낸 후의 사시도이다.
도 11a 내지 11d는 본 발명의 제1실시예에 따른 반도체장치(12)의 제조중에 도금의 코팅공정들을 순서대로 보여주는 대표적인 도면들이다.
도 12는 본 발명의 제2실시예의 리드프레임을 보여주는 평면도이다.
<도면의 주오목부분에 대한 부호의 설명>
1 ; 반도체칩 2, 20 ; 방열판
3, 30, 70 ; 리드 4 ; 나사구멍
5 ; 봉지수지 6 ; 전극
7 ; 접합전선 8 ; 세라믹프레임
9 ; 세라믹뚜껑 10, 11, 12 ; 반도체장치
24 ; 돌출부 31, 71 ; 제1홀
33, 73 ; 제2홀 39 ; 리드프레임
40 ; 수지벽 50 ; 수지뚜껑
61 ; 몰딩용 금속몰드의 상부틀 62 ; 몰딩용 금속몰드의 하부틀
본 발명의 제 1 양태에 따른 반도체장치는 방열판; 방열판 위에 접합되는 반도체칩; 방열판의 하단에 접합되어 반도체칩의 외주를 둘러싸는 수지벽; 수지벽을 통하여 연장되고 수지벽에 의해 유지되어 반도체칩과 그 외측이 전기적으로 통하는 전도성 부재; 및 수지벽의 상단에 접합되는 수지뚜껑를 포함한다. 반도체칩이 방열판, 수지벽 및 수지뚜껑에 의해 폐쇄된 공간에 봉지된다.
본 발명의 제 1 양태의 반도체장치에 따르면, 반도체칩은 수지부재와 접하지 않는 중공구조로(그로 부터 분리된 상태로) 봉지될 수 있다. 따라서 반도체소자의 고출력동작에서의 발열에 의해 칩 표면의 온도가 상승하더라도, 수지부재를 나빠지게 하지 않으면서 반도체장치의 특성이 유지될 수 있고, 고출력동작의 신뢰성이 유익하게 향상될 수 있다.
반도체칩과 전도성 부재(리드)를 연결하기위하여 접합전선이 사용되는 때에도, 접합전선은 수지부재에 접하지 않는 주공구조로(그로 부터 분리된 상태로) 봉지될 수 있다. 따라서, 유전층으로서 수지에 기초하는 기생용량을 발생시키지 않고 고주파특성이 유익하게 향상될 수 있다.
본 발명의 제 2 양태에 따른 반도체장치는 리드프레임에 의해 형성된 전도성 부재; 리드프레임과는 별개의 금속판으로 형성된 방열판; 방열판 상에 접합된 반도체칩; 방열판의 하단에 접합되고, 전도성 부재를 유지하고 반도체칩의 외주를 둘러싸는 수지벽; 및 수지벽 상단에 접합되는 수지뚜껑를 포함한다. 반도체칩이 방열판, 수지벽 및 수지뚜껑에 의해 폐쇄된 공간에 봉지된다. 그리고 전도성 부재는 반도체칩과 그 외부가 전기적으로 통한다.
본 발명의 제 2 양태의 반도체장치에 따르면, 방열판은 리드프레임과는 별개의 금속판으로 형성되고, 방열판은 리드프레임을 구성하는 금속시트와는 두께가 다른 금속판을 사용함으로써 형성될 수 있다. 따라서, 방열판이 리드프레임을 구성하는 금속시트보다 두꺼운 금속판으로 형성되어 방열성이 유익하게 개선될 수 있다.
복수의 반도체장치들은 동일한 리드프레임 상에 조립되기 때문에, 제조공정으로의 운반이 편리하게 촉진된다.
본 발명의 제 3 양태에 따른 반도체장치는 제 1 양태 또는 제 2 양태에 따른 반도체장치에 있어서, 수지벽이 방열판에 마련된 돌출부들 또는 오목부들에 맞물리는 것을 특징으로 한다.
본 발명의 제 3 양태의 반도체장치에 따르면, 수지벽이 방열판에 마련된 돌출부들 또는 오목부들에 맞물리기 때문에, 방열판의 수지와의 접착영역이 연장되어 방열판과 수지벽의 접착뿐만 아니라 패키지의 밀폐성도 유익하게 향상시킬 수 있다.
돌출부와 오목부의 결합을 갖는 구조도 유효하다. 예를 들면, 본 발명의 제 4 양태에 따른 반도체장치가 유효하다.
본 발명의 제 4 양태에 따른 반도체장치는 제 1 양태 또는 제 2 양태에 따른 반도체장치에 있어서, 오목부들을 방열판의 대향하는 측부분들에 마련하고, 돌출부들을 오목부들의 내측 표면들에 돌출되어 마련하고, 수지벽의 하단부분을 오목부들에 의해 매설하는 것을 특징으로 한다.
본 발명의 제 5 양태에 따른 반도체장치는 제 1 양태 또는 제 2 양태에 따른반도체장치에 있어서, 홀들을 전도성 부재의 수지벽의 외부위치들에 마련하는 것을 특징으로 한다.
본 발명의 제 5 양태의 반도체장치에 따르면, 홀들이 전도성 부재의 수지벽의 외부위치들에 마련되기 때문에, 이러한 홀들을 갖는 위치들에서 전도성 부재의 강도가 감소되어, 리드프레임 절단시 또는 반도체장치의 실장시에 외측 리드에서 수지패키지 몸체로 전달되는 응력을 완화시킬 수 있다. 따라서. 수지부재와 전도성 부재의 접합력이 유익하게 유지될 수 있다.
플럭스(flux) 또는 녹은 땜납은 수지와 전도성 부재의 접합경계면으로 종종 스며들고 접합경계면을 통하여 패키지 안쪽으로도 스며든다. 본 발명의 제 5 양태의 반도체장치에 따르면, 패키지 외측의 전도성 부재를 넘어 패키지 외측면(수지벽 외측면)까지 흐르는 플럭스 또는 녹은 땜납의 흐름은 전도성 부재의 수지벽의 외부위치에 마련된 홀들에 의해 전체적으로 또는 부분적으로 멈춰질 수 있다. 즉, 홀이 없는 경우와 비교하면, 패키지 외부에서 전도성 부재로 흐르는 플럭스 또는 녹은 땜납이 수지벽의 전도성 부재의 접합부분에 도달하는 것을 이롭게 감소시킬 수 있다. 따라서, 수지와 전도성 부재의 접합경계면으로 또는 접합경계면을 통하여 패키지 안으로 플럭스나 녹은 땜납이 스며드는 것이 이롭게 감소될 수 있다.
본 발명의 제 6 양태에 따른 반도체장치는 제 1 양태 또는 제 2 양태에 따른 반도체장치에 있어서, 제1홀들을 전도성 부재의 수지벽의 외부위치들에 마련하고, 제2홀들 또는 절개부들을 전도성부재의 수지벽을 통하여 연장하는 영역에 마련하는 것을 특징으로 한다.
본 발명의 제 6 양태의 반도체장치에 따르면, 제 5 양태와 동일한 이점이 제1홀들에 의해 제공될 수 있다. 또한, 수지벽을 구성하는 수지가 전도성 부재에 마련된 제2홀들 또는 절개부들에 부분적으로 채워지고 그 안에서 경화되기 때문에, 앵커효과(anchor effect)에 의해 전도성 소자의 드럽아웃(drop-out)이 방지되어 수지벽과 전도성 부재의 접착력 및 접합력이 이롭게 향상될 수 있다.
본 발명의 제 6 양태의 반도체장치에 따르면, 또한 제2홀들 또는 절개부를 갖지 않는 경우와 비교하여, 수지와 전도성 부재와의 접합경계면이 감소하여, 습기, 플럭스, 녹은 땜납, 부식성 가스 등이 패키지 안으로 스며드는 경로를 좁게하거나 길게할 수 있기 때문에, 수지와 전도성 부재의 접합경계면으로 또는 접합경계면을 통하여 패키지 안으로 습기, 플럭스, 녹은 땜납, 부식성 가스 등이 스며드는 것이 이롭게 감소될 수 있다.
본 발명의 제 7 양태에 따른 반도체장치는 제 6 양태의 반도체장치에 있어서, 수지벽의 외측에서 수지벽방향으로 전도성 부재를 볼 때, 상기 제1홀들을 제2홀들 사이의 또는 절개부들 사이의 공간영역이 겹치도록 배치하는 것을 특징으로 한다.
본 발명의 제 7 양태의 반도체장치에 따르면, 플럭스 또는 녹은 땜납이 외부에서 패키지 안으로 스며드는 경로가 보다 좁게 하거나 보다 길게 할 수 있다. 패키지 외부의 전도성 부재에서 패키지 외측면(수지벽 외측면)으로 흐르는 플럭스 또는 녹은 땜납의 액체흐름이 제1홀들에 의해 멈춰질 수 있고, 플럭스 또는 녹은 땜납이 제1홀들의 공간영역으로 부분적으로 흘러 패키지 외측면(수지벽 외측면)에 도달하더라도, 수지와 전도성 부재의 접합경계면으로 또는 접합경계면을 통하여 패키지 안으로 플럭스, 녹은 땜납이 스며드는 것이 제2홀들 또는 절개부들에 의해 이롭게 방지될 수 있다.
본 발명의 제 8 양태에 따른 반도체장치는 제 1 양태 또는 제 2 양태에 따른 반도체장치에 있어서, 수지벽의 내주에 맞물리는 단차부를 수지뚜껑에 마련하는 것을 특징으로 한다.
본 발명의 제 8 양태에 따른 반도체장치는 수지뚜껑이 쉽고 정확하게 수지벽에 놓일 수 있다는 이점을 갖는다.
본 발명의 제 9 양태에 따른 반도체장치는 제 8 양태에 따른 반도체장치에 있어서, 상하 면대칭형상을 갖도록 수지뚜껑를 형성하는 것을 특징으로 한다.
본 발명의 제 9 양태의 반도체장치에 따르면, 수지뚜껑의 아랫면(패키지 내측면)에 마련된 수지벽의 내주에 맞물리는 단차부와 면대칭인 단차부가 수지뚜껑의 윗면(패키지 외측면)에 마련된다. 따라서, 수지뚜껑의 평면방향의 수직단면은 동일한 형상을 갖기 때문에, 온도변화에 의한 수지뚜껑의 뒤틀림이 유익하게 감소될 수 있다.
본 발명의 제 10 양태에 따른 반도체장치는 제 1 양태 또는 제 2 양태에 따른 반도체장치에 있어서, 수지벽으로 둘러싸인 방열판의 표면을 은도금에 의해 표면마감처리하고, 수지벽에 접합될 부분을 제외한 방열판의 그 밖의 표면 및 전도성 부재의 내측 및 외측 리드부분들을 금도금으로 표면마감처리하는 것을 특징으로 한다.
본 발명의 제 10 양태의 반도체장치에 따르면, 외장에 행하여 지는 금도금에 의하여 기초금속 및 기초도금이 습기 등으로부터 보호되고, 반도체장치의 외장의 내식성(耐篒性)은 유리하게 향상될 수 있다. 수지벽으로 둘러싸인 방열판의 표면은 금도금이 아니라 은도금에 의해 표면마감처리되기 때문에, 도금에 필요한 비용이 유리하게 감소될 수 있다. 또한, 전도성 부재의 내측 및 외측리드부분은 금도금으로 표면마감처리되기 때문에, 내영동성(migration resistance)이 유리하게 향상될 수 있다. 전체적으로, 비용을 줄이면서 신뢰성이 향상될 수 있다.
본 발명의 제 11 양태에 따른 반도체장치의 제조방법은 리드프레임에 의해 전도성 부재를 형성하는 단계; 수지벽에 대응하는 공동(cavity)을 갖는 금속몰드내에 리드프레임 및 방열판을 배치하는 단계; 수지벽의 내측을 형성하는 영역인 방열판영역을 금속몰드의 상부틀 및 하부틀에 의해 클램핑하는 단계; 및 금속몰드에 수지를 몰딩하여 수지벽을 형성하는 단계를 포함한다.
본 발명의 제 11 양태의 반도체장치의 제조방법에 따르면, 방열판의 수지벽의 내측을 형성하는 영역이 금속몰드의 상부틀 및 하부틀에 의해 클램핑되기 때문에, 방열판이 클램프압력에 의해 유익하게 평평하게 될 수 있다. 방열판의 끝단부분이 수지벽의 외측을 형성하는 영역으로 돌출될 때, 이런 끝단부분도 금속몰드의 상부틀 및 하부틀에 의해 클램프된다. 본 발명의 제 11 양태의 반도체장치의 제조방법에 있어서 방열판의 끝단부분이 수지벽의 외측을 형성하는 영역으로 돌출되지 않더라도, 방열판이 금속몰드 내에 접합될 수 있기 때문에, 금속몰드내에서 방열판이 떠오르는 등과 같은 거동을 억제할 수 있어, 방열판이 클램프압력에 의해 유익하게 평평하게 될 수 있다.
본 발명의 제 12 양태에 따른 반도체장치의 제조방법은 리드프레임에 의해 전도성 부재를 형성하는 단계; 리드프레임과는 별개의 금속판을 사용하여 방열판을 형성하는 단계; 수지벽에 대응하는 공동(cavity)을 갖는 금속몰드내에 리드프레임 및 금속판을 배치하는 단계; 금속몰드에 수지를 몰딩하여 수지벽을 형성하고 금속몰드를 떼어내는 단계; 및 방열판 및 전도성 부재를 도금하는 단계를 포함한다.
본 발명의 제 13 양태에 따른 반도체장치의 제조방법은 본 발명의 제 12 양태에 따른 반도체장치의 제조방법에 있어서의 도금단계로서, 방열판을 은으로 전기도금하는 단계; 전도성 부재를 금으로 전기도금하는 단계; 및 수지벽의 외측에 형성된 방열판영역을 금으로 전기도금하는 단계를 포함한다.
본 발명의 제 12 양태 또는 제 13 양태의 반도체장치의 제조방법에 따르면, 본 발명의 제 9 양태에 따른 반도체장치가 유효하게 제조될 수 있다. 사용된 리드프레임과는 별개의 금속판으로 방열판이 형성되기 때문에, 리드 및 방열판은 전기적으로 분리된 상태로 구성되고, 리드프레임 및 방열판은 도금공정에서 특별히 마스크를 사용하지 않고도 독립적으로 전기도금될 수 있다.
본 발명의 바람직한 실시예들에 따른 반도체장치 및 그 제조방법이 첨부도면들을 참조하여 보다 자세하게 설명된다. 이하의 내용은 단지 본 발명의 예를 보여주는 것이지 발명을 제한하는 것은 결코 아니다.
제 1 실시예
본 발명의 제 1 실시예에 따른 반도체장치(12)의 구조는 도 3 내지 도 8을참조하여 설명된다. 도 3은 본 발명의 제 1 실시예에 따른 반도체장치(12)의 부분절개사시도이다.
도 3에 보인 것과 같이, 본 실시예의 반도체장치(12)는 방열판이 갖추어진 수지봉지패키지로, 반도체칩(1), 방열판(20), 리드(30), 수지벽(40) 및 수지뚜껑(50)을 포함한다. 수지벽(40) 및 수지뚜껑(50)은 에폭시수지 등과 같은 열경화성 수지로 형성된다. 본 실시예에서, 반도체칩(1)은 전력용 트랜지스터가다.
방열판(20)은 니켈, 은 및 금으로 도금된 동판으로 구성된다. 방열판(20)의 수지벽(40)의 접합하려는 부분은 도금되지 않고, 수지가 직접 동판에 접착된다. 방열판(20)의 패키지 외장부분(수지벽(40)의 외측)의 표면은 기초 동판에 니켈도금 및 은도금을 그 순서대로 코딩하고 최외면은 금으로 도금함으로써 표면마감처리된다. 방열판(20)의 패키지 내장부분(수지벽(40)의 내측)의 표면은 기초 동판을 니켈로 도금하고 니켈도금한 것을 은으로 도금(최외면)함으로써 표면마감처리된다. 방열판(20)은 패키지외측에 해당하는 양 끝단부분들에 뚫어진 나사구멍들(4)을 갖는다. 나사구멍들(4)은 반도체창치(12)의 실장시에 나사들로 알루미늄샤시와 같은 기재에 반도체창치(12)를 고정시키기 위한 것이다.
도 4는 방열판(20)의 사시도를 보여준다. 방열판(20)은 끝단부(21), 중앙부(22), 끝단부(23) 및 돌출부(24)를 갖는다. 중앙부(22)는 기본적으로 시트같은 직사각형 형상을 갖는다. 도면에서, 가로방향이 길이이고, 상하방향이 폭이며 깊이방향이 두께이다. 끝단부들(21 및 23)은 중앙부(22)의 양쪽 길이방향의 끝들에 일체로 및 연속적으로 형성된다. 끝단부들(21 및 23)은 중앙부(22)보다 폭이 넓고중앙부(22)의 측면들(22a)에서부터 좌우의 양 측면들까지 돌출되어 단차면들(21a 및 23a)을 형성한다. 대향하는 단차면(21a) 및 단차면(23a)과 중앙부(22)의 측면(22a)에 의해 방열판(20)의 서로 대향하는 측부들 각각에 오목부가 형성된다. 각각 세 개의 돌출부들(24), 모두 여섯 개의 돌출부들은 오목부들의 내측면들을 형성하는 측면들(22a)에 돌출되어 마련된다. 돌출부들(24)은 폭방향으로 돌출되고, 그 끝들이 끝단부들(21 및 23)의 횡단방향(폭방향의 수직방향)단면들보다 돌출됨없이 오목부에 수용된다. 도 5에 보인 것과 같이, 수지벽(40)의 하단은 오목부들에 매설되고, 수지벽(40)은 오목부들 및 돌출부들(24)에 맞물린다. 도 5는 본 발명의 제 1 실시예에 따른 반도체창치(12)의 바닥쪽에서 본 부분절개사시도이다.
나사구멍들(4)은 두께방향으로 끝단부들(21 및 23)의 거의 중앙에 뚫어진다.
다시 도 3을 참조하면, 리드(30)는 얇은 구리판에 니켈로 도금되고, 그 니켈도금위에 금으로 도금(최외면)되어 표면마감처리된다. 수지벽(40)으로 덮이는 부분은 도금되지 않고, 수지가 직접 재료(구리판)에 접착된다. 리드(30)는 수지벽(40)의 외측위치들에 제1홀들(31)을 갖는다.
도 6은 리드프레임(39)의 평면도를 보여준다. 본 실시예에서, 리드(30)는 리드프레임(39)에 의해 형성된다. 리드프레임(39)은 연결된 리드(30)의 패턴을 갖는 구리 금속시트로 형성된다. 도 6에 보인 바과 같이, 제1홀들(31), 제2홀들(32) 및 절개부들(33)은 리드(30)에 가공되어 있다.
도 7a는 본 발명의 제 1 실시예에 따른 반도체창치(12)를 구성하는 수지뚜껑(50)의 평면도이며, 도 7b는 그 측면도이고, 도 7c는 그 정면도이다. 도7b 및 도 7c로부터 분명한 것처럼, 수지뚜껑(50)은 상하 면대칭형상을 갖는다. 돌출부들(52)은 기초부(51)의 양 표면에 형성된다. 수지벽(40)의 내주부분에 맞물리는 단차부들(53)은 양 측면들의 돌출부들(52) 둘레에 형성된다. 즉, 돌출부들(52)의 외주들은 수지벽(40)의 내주에 서로 맞물리도록 치수 및 형상이 수지벽의 내주에 실질적으로 합치된다. 기초부(51)의 외주는 수지벽(40)의 외주에 대응하는 치수 및 형상을 갖는다.
도 8a 내지 도 8c를 참조하여 더 설명한다. 도 8a는 반도체장치(12)의 수지뚜껑(50)이 제거된 상태의 평면도이며, 도 8b는 도 8a의 선 A-A을 따라 취한 단면도로 수지뚜껑(50)을 보여주고, 도 8c는 도 8a의 선 B-B를 따라 취한 단면도로 수지뚜껑(50)을 보여준다.
도 8a 내지 도 8c에 보인 바와 같이, 반도체칩(1)은 방열판(20)의 중앙에 접합된다. 수지벽(40)은 반도체칩(1)의 주변을 둘러싸고 하단이 방열판(20)에 접합된다. 리드(30)는 수지벽(40)을 통하여 연장되고 수지벽(40)에 의해 유지된다. 리드(30)의 제2홀들(32) 및 절개부들(33)은 리드(30)에서 수지벽(40)을 통하여 연장된 영역 내에 마련된다. 즉, 제2홀들(32) 및 절개부들(33)은 수지벽(40)에 매설된다. 수지벽(40)을 구성하는 수지는 제2홀들(32) 및 절개부들(33)에 부분적으로 채워지고 경화된다.
리드(30)의 외측리드부분(30b)은 수지벽(40)의 외벽면에서 수지벽(40)의 밖으로 돌출된다. 리드(30)의 내측리드부분(30a)은 수지벽(40)의 내벽면 및 수지벽(40)의 안쪽에 있는 방열판(20)에 평행하게 연장되고 외측리드부분(30b) 보다 넓게 형성되어 접합영역을 확보한다. 내측리드부분(30a)은 수지벽(40)의 일부로서 형성된 기초좌부(base seat part; 41)에 탑재된 상태로 지지된다. 이에 따르면, 내측리드부분(30a)의 지지력은 향상된다.
내측리드부분(30a)는 접합전선들(7)을 통하여 반도체칩(1)의 전극들(6)에 연결되고 전기적으로 연결된다.
수지뚜껑(50)은 수지벽(40)의 상단에 접합된다. 수지뚜껑(50)의 돌출부는 수지벽(40) 안으로 떨어져 들어가고, 수지벽(40)은 수지뚜껑(50)에 맞물린다. 수지벽(40)은 수지계 접착제에 의해 수지뚜껑(50)에 접합된다. 전체로서, 반도체칩(1), 접합전선들(7) 및 내측리드부분(30a)은 방열판(20), 수지벽(40) 및 수지뚜껑(50)에 의해 형성된 공간(패키지) 내에 봉지된다. 도 8b 및 도 8c에 보인 바와 같이, 반도체칩(1) 및 접합전선들(7)은 수지에 접하지 않고 방열판(20), 수지벽(40) 및 수지뚜껑(50)에 의해 형성된 중공구조 내에 설치된다.
다음으로 본 실시예의 반도체창치(12)의 제조방법이 설명된다. 반도체창치(12)는 아래와 같이 제조된다.
도 9a 및 도 9b를 참조하면, 도 9a는 도 8a의 선 A-A을 따라 취한 단면에 대응하는 몰딩용 금속몰드의 단면도이고, 도 9b는 도 8a의 선 B-B을 따라 취한 단면에 대응하는 몰딩용 금속몰드의 단면도이다.
도 9a 및 도 9b에 보인 바와 같은, 상부틀(61) 및 하부틀(62)로 구성된 몰딩용 금속몰드가 사용된다. 수지벽(40)에 대응하는 공동(63)은 상부틀(61) 및 하부틀(62)에 의해 형성된다.
도 9a 및 도 9b에 보인 것처럼, 방열판(20) 및 리드프레임(39)은 하부틀(62)의 소정위치에 놓여진다. 그런 후, 상부틀(61)이 그 위에 놓여지고 몰드가 닫힌다. 이때, 방열판(20) 및 리드프레임(39)은 상부틀(61) 및 하부틀(62)에 의해 클램프된다. 방열판(20)은 수지벽의 형성위치의 외측에서 뿐만 아니라 그 내측에서도 클램프된다. 이것에 의해 방열판(20)은 평평해진다.
몰드가 닫힌 후, 녹은 수지가 공동(63)에 주입되어 채워진다. 수지는 리드(30)의 제2홀들(32) 및 도시되지 않은 절개부들(33)도 채워진다. 그 후 수지가 경화되고, 몰드가 떼내어져 몰딩된 제품을 얻게 된다. 결국 도 10에 보인 것과 같은 리드프레임(39), 방열판(20) 및 수지벽(40)으로 구성된 구조물이 얻어진다.
다음으로 도금공정이 수행된다. 도 11a 내지 도 11d는 도금의 코팅공정을 단계순으로 보여주는 대표적인 도면들이다. 도면 11a에 사선 부분으로 보인 것과 같이, 리드(30) 및 방열판(20)을 포함하여 리드프레임(39)의 노출된 표면들은 니켈로 도금된다.
은도금은 전기도금방법에 의해 방열판(20)의 니켈도금 위에 도 11b의 사선 부분으로 보인 것과 같이 코딩된다. 구체적으로는 방열판(20)이 은이온을 함유한 용액에 담그어 지고, 방열판(20)을 음전극으로하여 방열판(20)의 니켈도금표면에 은막(siver film)이 전착된다(electrodeposite).
리드(30)를 포함하여 리드프레임(39)의 니켈도금 위에 금도금이 전기도금에 의해 도 11c의 사선부분에 의해 보인 것과 같이 코팅된다. 구체적으로, 리드(30)는 금이온을 포함하는 용액에 담그어 지고, 리드(30)를 음전극으로 하여 금속막이 리드(30)의 니켈도금면에 전기도금된다.
또, 금도금은 수지벽(40)의 외측에 형성된 영역인 방열판(20) 영역(패키지외장을 형성하는 영역)에 전기도금에 의해 도 11d의 사선부분으로 보인 것과 같이 코팅된다. 금도금이 은도금 위에 이와같이 코팅된다. 구체적으로, 수지벽(40)의 내측(패키지 내부를 형성하는 영역)은 포토레지스트 등에 의해 마스크되며, 방열판(20)은 금이온을 포함하는 용액에 담그어 지고, 방열판(20)을 음전극으로하여 방열판(20)의 은도금표면에 금막이 전착된다.
그 후 반도체칩(1)이 접합된다. 구체적으로, 반도체칩(1)은 전도성 다이접합재(die bond material)를 통하여 수지벽(40)에 의해 둘러싸인 방열판(20)의 은도금표면에 놓여져 접합되고, 그 접합표면측에 마련된 반도체칩(1)의 전극(미도시)은 방열판(20)과 전기적으로 연결된다.
반도체칩(1)의 윗면에 마련된 전극들(6)은 접합전선들(7)을 통하여 리드(30)의 내측리드부분(30a)에 연결된다.
접착제가 수지벽(40)의 상단에 발려지고, 수지뚜껑(50)가 그 위에 놓여져 접합된다.
복수의 반도체창치들(12)은 리드프레임(39) 상에 연속적으로 조립된다.
또, 리드프레임(39)은 절단된다.
상기 공정들에 따르면, 도 3에 보인 반도체창치(12)가 얻어진다.
반도체창치(12)의 실장시, 녹은 땜납 또는 플럭스가 외측리드부분(30b)의 끝단에 접착된다. 액체같은 것이 리드(30) 상에서 수지벽(40)의 외벽표면 쪽으로 흘러도, 그 흐름은 제1홀(31)에 의해 전체적 또는 부분적으로 멈춰진다. 액체가 수지벽(40)의 외벽표면에 부분적으로 도달하여도, 수지벽(40)과 리드(30)의 접합경계면으로 또 접합경계면을 통하여 패키지 안으로 플럭스나 녹은 땜납이 스며드는 것이 제2홀들(32) 및 절개부들(33)에 의해 감소될 수 있다.
제 2 실시예
본 발명의 제 2 실시예에 따른 반도체창치가 도 12를 참조로 설명된다. 도 12는 본 발명의 제 2 실시예의 리드프레임을 보이는 평면도이다.
본 실시예의 반도체창치에 있어서, 리드(70)가 전술한 제 1 실시예의 반도체창치(12)의 리드(30)를 대신하여 사용된다.
리드(70)는 리드(30)와 비교하여 제1홀들(71)이 다르다. 하나의 제2홀(72) 및 그것에 인접한 다른 제2홀(72) 사이의 공간부분과 제2홀(72) 및 절개부(73) 사이의 공간부분이 겹쳐지도록 제1홀들(71)이 배치된다. 이러한 구조에 따르면, 패키지 외부의 리드(70)를 넘어 수지벽(40)의 외벽표면으로 흐르는 플럭스, 녹은 땜납 등의 액체의 흐름이 제1홀들(71)에 의해 멈춰질 수 있고, 플럭스 또는 녹은 땜납이 부분적으로 제1홀들(71) 사이의 공간영역으로 흘러 수지벽(40)의 외벽표면에 도달하더라도, 수지와 리드(70)의 접합경계면으로 또 접합경계면을 통하여 패키지 안으로 플럭스나 녹은 땜납이 스며드는 것이 제2홀들(72) 및 절개부들(73)에 의해 방지될 수 있다
이상 설명한 바와 같이 본 발명에 따르면, 중공패키지는 방열판, 수지벽 및수지뚜껑에 의해 형성되고, 방열판, 리드 및 수지뚜껑의 형상 및 도금방법 등은 앞서 설명한 것과 같이 설계됨으로써 패키지 조립이 용이하고, 조립 정밀도가 향상된다. 수지봉지패키지가 전력용 트랜지스터 등에 적용됨으로써, 전력용 트랜지스터가 값싸게 제공될 수 있다.

Claims (21)

  1. 방열판;
    방열판 위에 접합된 반도체칩;
    방열판의 하단에 접합되어 반도체칩의 외주를 둘러싸는 수지벽;
    수지벽을 통하여 연장되고 수지벽에 의해 유지되어 반도체칩과 그 외측이 전기적으로 통하는 전도성 부재; 및
    수지벽의 상단에 접합된 수지뚜껑를 포함하고,
    반도체칩이 방열판, 수지벽 및 수지뚜껑에 의해 폐쇄된 공간에 봉지되는 반도체장치.
  2. 리드프레임에 의해 형성된 전도성 부재;
    리드프레임과는 별개의 금속판으로 형성된 방열판;
    방열판 상에 접합된 반도체칩;
    방열판의 하단에 접합되고, 전도성 부재를 유지하고 반도체칩의 외주를 둘러싸는 수지벽; 및
    수지벽 상단에 접합되는 수지뚜껑를 포함하고,
    반도체칩이 방열판, 수지벽 및 수지뚜껑에 의해 폐쇄된 공간에 봉지되고, 전도성 부재는 반도체칩과 그 외부가 전기적으로 통하는 반도체장치.
  3. 제 1 항에 있어서, 상기 수지벽은 방열판에 마련된 돌출부들 또는 오목부들에 맞물리는 반도체장치.
  4. 제 2 항에 있어서, 상기 수지벽은 방열판에 마련된 돌출부들 또는 오목부들에 맞물리는 반도체장치.
  5. 제 1 항에 있어서, 상기 오목부들은 방열판의 대향하는 측부분들에 마련되고, 돌출부들은 오목부들의 내측 표면들에 돌출되어 마련되고, 수지벽의 하단부분은 오목부들에 매설되는 반도체장치.
  6. 제 2 항에 있어서, 상기 오목부들은 방열판의 대향하는 측부분들에 마련되고, 돌출부들은 오목부들의 내측 표면들에 돌출되어 마련되고, 수지벽의 하단부분은 오목부들에 매설되는 반도체장치.
  7. 제 1 항에 있어서, 상기 홀들은 전도성 부재의 수지벽의 외부위치들에 마련되는 반도체장치.
  8. 제 2 항에 있어서, 상기 홀들이 전도성 부재의 수지벽의 외부위치들에 마련되는 반도체장치.
  9. 제 1 항에 있어서, 상기 제1홀들은 전도성 부재의 수지벽의 외부위치들에 마련되고, 제2홀들 또는 절개부들은 전도성 부재의 수지벽을 통하여 연장되는 영역에 마련되는 반도체장치.
  10. 제 2 항에 있어서, 상기 제1홀들은 전도성 부재의 수지벽의 외부위치들에 마련되고, 제2홀들 또는 절개부들은 전도성 부재의 수지벽을 통하여 연장되는 영역에 마련되는 반도체장치.
  11. 제 9 항에 있어서, 상기 수지벽의 외측에서 수지벽방향으로 전도성 부재를 볼 때, 상기 제1홀들은 제2홀들 사이의 또는 절개부들 사이의 공간영역이 겹치도록 배치되는 반도체장치.
  12. 제 10 항에 있어서, 상기 수지벽의 외측에서 수지벽 방향으로 전도성 부재를 볼 때, 상기 제1홀들은 제2홀들 사이의 또는 절개부들 사이의 공간영역이 겹치도록 배치되는 반도체장치.
  13. 제 1 항에 있어서, 상기 수지벽의 내주에 맞물리는 단차부(stepped)가 수지뚜껑에 마련되는 반도체장치.
  14. 제 2 항에 있어서, 상기 수지벽의 내주에 맞물리는 단차부가 수지뚜껑에 마련되는 반도체장치.
  15. 제 13 항에 있어서, 상기 수지뚜껑는 상하 면대칭형상을 갖는 반도체장치.
  16. 제 14 항에 있어서, 상기 수지뚜껑는 상하 면대칭형상을 갖는 반도체장치.
  17. 제 1 항에 있어서, 상기 수지벽으로 둘러싸인 방열판의 표면은 은도금에 의해 표면마감처리되고, 수지벽에 접합될 부분을 제외한 방열판의 그 밖의 표면 및 전도성 부재의 내측 및 외측 리드부분들은 금도금으로 표면마감처리되는 반도체장치.
  18. 제 2 항에 있어서, 상기 수지벽으로 둘러싸인 방열판의 표면은 은도금에 의해 표면마감처리되고, 수지벽에 접합될 부분을 제외한 방열판의 그 밖의 표면 및 전도성 부재의 내측 및 외측 리드부분들은 금도금으로 표면마감처리되는 반도체장치.
  19. 리드프레임에 의해 전도성 부재를 형성하는 단계;
    수지벽에 대응하는 공동(cavity)을 갖는 금속몰드내에 리드프레임 및 방열판을 배치하는 단계;
    수지벽의 내측을 형성하는 영역인 방열판영역을 금속몰드의 상부틀 및 하부틀에 의해 클램핑하는 단계; 및
    금속몰드에 수지를 몰딩하여 수지벽을 형성하는 단계를 포함하는 반도체장치의 제조방법.
  20. 리드프레임에 의해 전도성 부재를 형성하는 단계;
    리드프레임과는 별개의 금속판을 사용하여 방열판을 형성하는 단계;
    수지벽에 대응하는 공동(cavity)을 갖는 금속몰드내에 리드프레임 및 금속판을 배치하는 단계;
    금속몰드에 수지를 몰딩하여 수지벽을 형성하고 금속몰드를 떼어내는 단계; 및
    방열판 및 전도성 부재를 도금하는 단계를 포함하는 반도체장치의 제조방법.
  21. 제 20 항에 있어서, 상기 도금단계는
    방열판을 은으로 전기도금하는 단계;
    전도성 부재를 금으로 전기도금하는 단계; 및
    수지벽의 외측을 형성하는 영역인 방열판 영역을 금으로 전기도금하는 단계를 포함하는 반도체장치의 제조방법.
KR1020010052856A 2000-08-31 2001-08-30 반도체장치 및 그 제조방법 KR20020018145A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00264084 2000-08-31
JP2000264084A JP3533159B2 (ja) 2000-08-31 2000-08-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20020018145A true KR20020018145A (ko) 2002-03-07

Family

ID=18751547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010052856A KR20020018145A (ko) 2000-08-31 2001-08-30 반도체장치 및 그 제조방법

Country Status (7)

Country Link
US (1) US7429791B2 (ko)
EP (1) EP1187197B1 (ko)
JP (1) JP3533159B2 (ko)
KR (1) KR20020018145A (ko)
AT (1) ATE356432T1 (ko)
DE (1) DE60127053T2 (ko)
TW (1) TWI277182B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780830B1 (ko) * 2005-12-19 2007-11-30 미쓰비시덴키 가부시키가이샤 반도체 장치
KR100951888B1 (ko) * 2008-06-18 2010-04-12 주식회사 다윈전자 반도체 패키지 구조체

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2377402B (en) * 2001-07-12 2004-05-12 Agilent Technologies Inc Improved diebond strip
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
JP2003234442A (ja) * 2002-02-06 2003-08-22 Hitachi Ltd 半導体装置及びその製造方法
JP2003258141A (ja) * 2002-02-27 2003-09-12 Nec Compound Semiconductor Devices Ltd 電子部品及びその製造方法
JP2004039657A (ja) * 2002-06-28 2004-02-05 Renesas Technology Corp 半導体装置
JP2004200264A (ja) 2002-12-17 2004-07-15 Renesas Technology Corp 半導体装置およびその製造方法
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
JP3975181B2 (ja) * 2003-06-11 2007-09-12 三菱電機株式会社 電力用半導体装置
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
KR100797184B1 (ko) * 2007-04-06 2008-01-24 대한민국 천연과즙을 이용한 과실맥주의 제조방법
JP5320612B2 (ja) * 2007-06-29 2013-10-23 コーア株式会社 抵抗器
JP5231382B2 (ja) * 2009-11-27 2013-07-10 新光電気工業株式会社 半導体装置
FR2985855B1 (fr) * 2012-01-17 2014-11-21 Soc Fr Detecteurs Infrarouges Sofradir Procede pour la realisation de traversees electriques etanches au travers d'un boitier d'encapsulation et boitier d'encapsulation muni d'au moins l'une de ces traversees electriques
JP2017041541A (ja) * 2015-08-20 2017-02-23 三菱電機株式会社 高周波高出力用デバイス装置
JP6587213B2 (ja) * 2016-05-12 2019-10-09 株式会社オートネットワーク技術研究所 配電基板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1318821A (en) 1971-03-26 1973-05-31 Ferranti Ltd Construction of packages for semiconductor devices
US3767839A (en) * 1971-06-04 1973-10-23 Wells Plastics Of California I Plastic micro-electronic packages
JPS50133860A (ko) 1974-04-09 1975-10-23
JPS5623765A (en) 1979-08-01 1981-03-06 Hitachi Ltd Molded type electronic device
FR2503932A1 (fr) * 1981-04-08 1982-10-15 Thomson Csf Boitiers a cosses plates pour composants semi-conducteurs de moyenne puissance et procede de fabrication
IT1213139B (it) * 1984-02-17 1989-12-14 Ates Componenti Elettron Componente elettronico integrato di tipo "single-in-line" eprocedimento per la sua fabbricazione.
US4925024A (en) * 1986-02-24 1990-05-15 Hewlett-Packard Company Hermetic high frequency surface mount microelectronic package
US4769624A (en) 1986-10-30 1988-09-06 General Motors Corporation Permanent magnet assembly
US5270262A (en) * 1991-02-28 1993-12-14 National Semiconductor Corporation O-ring package
JPH04273112A (ja) * 1991-02-28 1992-09-29 Murata Mfg Co Ltd モールド型チップ電子部品
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
US5828126A (en) * 1992-06-17 1998-10-27 Vlsi Technology, Inc. Chip on board package with top and bottom terminals
JPH0621303A (ja) 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置用リードフレーム及びその製造方法
JPH0745802A (ja) 1993-07-27 1995-02-14 Matsushita Electron Corp 固体撮像装置
JP3362530B2 (ja) 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
WO1996001524A1 (en) 1994-07-04 1996-01-18 Seiko Epson Corporation Piezoelectric oscillator
JP3054576B2 (ja) * 1995-04-26 2000-06-19 シャープ株式会社 半導体装置
US5739582A (en) * 1995-11-24 1998-04-14 Xerox Corporation Method of packaging a high voltage device array in a multi-chip module
KR19990034054A (ko) 1997-10-28 1999-05-15 윤종용 히트싱크를 갖는 에어-캐버티 플라스틱 패키지와 그제조 방법
KR100448432B1 (ko) 1997-10-28 2004-11-16 삼성전자주식회사 에어-캐버티 플라스틱 패키지용 성형 금형
US6396133B1 (en) * 1998-09-03 2002-05-28 Micron Technology, Inc. Semiconductor device with heat-dissipating lead-frame and process of manufacturing same
JP2000150720A (ja) 1998-11-05 2000-05-30 Fuji Electric Co Ltd 樹脂封止型半導体デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780830B1 (ko) * 2005-12-19 2007-11-30 미쓰비시덴키 가부시키가이샤 반도체 장치
KR100951888B1 (ko) * 2008-06-18 2010-04-12 주식회사 다윈전자 반도체 패키지 구조체

Also Published As

Publication number Publication date
EP1187197A3 (en) 2004-03-17
EP1187197A2 (en) 2002-03-13
TWI277182B (en) 2007-03-21
JP3533159B2 (ja) 2004-05-31
US20020025606A1 (en) 2002-02-28
US7429791B2 (en) 2008-09-30
JP2002076158A (ja) 2002-03-15
ATE356432T1 (de) 2007-03-15
DE60127053D1 (de) 2007-04-19
DE60127053T2 (de) 2007-12-13
EP1187197B1 (en) 2007-03-07

Similar Documents

Publication Publication Date Title
KR20020018145A (ko) 반도체장치 및 그 제조방법
US6965157B1 (en) Semiconductor package with exposed die pad and body-locking leadframe
EP0658935B1 (en) Resin sealing type semiconductor device and method of making the same
US5157478A (en) Tape automated bonding packaged semiconductor device incorporating a heat sink
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
EP0690497B1 (en) Semiconductor device and method of forming
KR100478883B1 (ko) 반도체장치
JP2003258141A (ja) 電子部品及びその製造方法
US10373897B2 (en) Semiconductor devices with improved thermal and electrical performance
KR20020018618A (ko) 반도체장치
EP3649671B1 (en) Power semiconductor module with a housing connected onto a mould compound and corresponding manufacturing method
EP2057679B1 (en) Semiconductor device having improved heat dissipation capabilities
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
KR100346671B1 (ko) 플라스틱성형타입반도체장치및그의제조방법
KR930007518B1 (ko) 반도체장치
US5428188A (en) Low-cost package for electronic components
US7221042B2 (en) Leadframe designs for integrated circuit plastic packages
JP7131436B2 (ja) 半導体装置及びその製造方法
KR100405272B1 (ko) 큐. 에프. 엔(ｑｆｎ) 반도체 패키지
JP2612468B2 (ja) 電子部品搭載用基板
KR100448432B1 (ko) 에어-캐버티 플라스틱 패키지용 성형 금형
KR960003854B1 (ko) 반도체 장치 제조방법
KR20010061847A (ko) 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈
JP2024515109A (ja) 半導体パワーモジュール、ならびに半導体パワーモジュールおよび半導体パワーデバイスを製造するための方法
KR20000014539U (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application