KR20020018072A - 전자 방출 장치, 냉음극 전계 전자 방출 소자 및 그 제조방법, 및 냉음극 전계 전자 방출 표시 장치 및 그 제조 방법 - Google Patents

전자 방출 장치, 냉음극 전계 전자 방출 소자 및 그 제조방법, 및 냉음극 전계 전자 방출 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20020018072A
KR20020018072A KR1020010052171A KR20010052171A KR20020018072A KR 20020018072 A KR20020018072 A KR 20020018072A KR 1020010052171 A KR1020010052171 A KR 1020010052171A KR 20010052171 A KR20010052171 A KR 20010052171A KR 20020018072 A KR20020018072 A KR 20020018072A
Authority
KR
South Korea
Prior art keywords
forming
electron emission
opening
cold cathode
field emission
Prior art date
Application number
KR1020010052171A
Other languages
English (en)
Inventor
이노우에고지
무로야마마사카즈
야기다카오
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20020018072A publication Critical patent/KR20020018072A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

냉음극 전계 전자 방출 소자는 지지체 상에 형성된 캐소드 전극, 및 캐소드 전극 상에 형성되고, 탄소로 이루어지는 원뿔형 전자 방출부로 이루어진다.

Description

전자 방출 장치, 냉음극 전계 전자 방출 소자 및 그 제조 방법, 및 냉음극 전계 전자 방출 표시 장치 및 그 제조 방법 {ELECTRON-EMITTING DEVICE, COLD CATHODE FIELD EMISSION DEVICE AND METHOD FOR PRODUCTION THEREOF, AND COLD CATHODE FIELD EMISSION DISPLAY AND METHOD FOR PRODUCTION THEREOF}
본 발명은 전자 방출 장치, 냉음극 전계 전자 방출 소자 및 그 제조 방법, 및 냉음극 전계 전자 방출 표시 장치 및 그 제조 방법에 관한 것이다.
텔레비전 수상기나 정보 단말 기기에 사용되는 표시 장치의 분야에서는, 종래 주류인 음극선관(CRT)으로부터 박형화, 경량화, 대화면화, 고정세화의 요구에 응할 수 있는 평면형(플랫 패널형)의 표시 장치로의 이행이 검토되고 있다. 이와 같은 평면형 표시 장치로서 액정 표시 장치(LCD), 일렉트로루미네선스 표시 장치(ELD), 플라스마 표시 장치(PDP), 냉음극 전계 전자 방출 표시 장치(FED : field emission display)를 예시할 수 있다. 이 중에서도 액정 표시 장치는 정보 단말 기기용 표시 장치로서 널리 보급되어 있지만, 거치형(据置型) 텔레비전 수상기에 적용하는 데에는 고휘도화나 대형화에 아직 과제를 남기고 있다.
진공 중에 놓인 금속이나 반도체 등에 어느 임계값 이상의 전계를 인가(印加)하면 금속이나 반도체 표면 근방의 에너지 장벽을 전자가 양자 터널 효과에 의해 통과하여 상온(실내 온도)에서도 진공 중에 전자가 방출되게 된다. 이러한 원리에 따르는 전자 방출은 냉음극 전계 전자 방출, 또는 전계 방출(field emission)이라고 불려진다. 최근 이 전계 전자 방출의 원리를 화상 표시에 응용한 평면형 냉음극 전계 전자 방출 표시 장치 또는 필드 이미션 디스플레이(FED)가 제안되어 있으며, 고휘도, 저소비 전력 등의 장점을 갖기 때문에 종래의 음극선관(CRT)에 대신하는 화상 표시 장치로서 기대되고 있다.
도 21에 냉음극 전계 전자 방출 소자(이하, "전계 방출 소자"라고 하는 경우가 있음)를 이용한 냉음극 전계 전자 방출 표시 장치(이하, "표시 장치"라고 하는 경우가 있음)의 구성예를 나타낸다. 도시한 전계 방출 소자는 원뿔형 전자 방출부를 가진다. 이른바 스핀트(Spindt)형 전계 방출 소자라고 불려지는 타입의 전계 방출 소자이다. 이 전계 방출 소자는 지지체(210) 상에 형성된 캐소드 전극(211)과, 지지체(210) 및 캐소드 전극(211) 상에 형성된 절연층(212)과, 절연층(212) 상에 형성된 게이트 전극(213)과, 게이트 전극(213) 및 절연층(212)에 형성된 개구부(214)와, 개구부(214)의 바닥부에 위치하는 캐소드 전극(211) 상에 형성된 원뿔형 전자 방출부(215)로 구성되어 있다. 일반적으로, 캐소드 전극(211)과 게이트 전극(213)은 이들 양 전극의 투사 영상이 서로 직교하는 방향에 각각 스트라이프형으로 형성되어 있으며, 이들 양 전극의 투사 영상이 중복되는 부분에 상당하는 영역(1화소분의 영역에 상당함. 이 영역을 이하 "중복 영역"이라고 함)에 통상 복수의 전계 방출 소자가 배열되어 있다. 또한, 이러한 중복 영역이 캐소드 패널(CP)의 유효 영역(실제의 표시 화면으로서 기능하는 영역) 내에 통상 2차원 매트릭스형으로 배열되어 있다.
한편, 애노드 패널(AP)은 기판(20)과, 기판(20) 상에 소정 패턴에 따라 형성된 형광체층(21)과, 형광체층(21) 상에 형성된 애노드 전극(23)으로 구성되어 있다. 그리고, 형광체층(21)과 형광체층(21) 사이의 기판(20) 상에는 블랙 매트릭스(22)가 형성되어 있다. 1화소는 캐소드 패널(CP)측의 캐소드 전극(211)과 게이트 전극(213)과의 중복 영역에 소정수 배열된 전계 방출 소자의 한 그룹과, 이들 전계 방출 소자의 한 그룹에 대면한 애노드 패널(AP)측의 형광체층(21)에 의해 구성되어 있다. 유효 영역에는 이러한 화소가, 예를 들면, 수십만 내지 수백만개의 오더로 배열되어 있다.
애노드 패널(AP)과 캐소드 패널(CP)을 전계 방출 소자와 형광체층(21)이 대향하도록 배치하고, 주변부에서 프레임(24)을 통해 접합함으로써, 표시 장치를 제작할 수 있다. 유효 영역을 포위하여 화소를 선택하기 위한 주변 회로가 형성된 무효 영역(예를 들면, 캐소드 패널(CP)의 무효 영역)에는 진공 배기용 관통공(도시하지 않음)이 형성되어 있고, 이 관통공에는 진공 배기 후에 밀봉된 팁관(tip tube)(도시하지 않음)이 접속되어 있다. 즉, 애노드 패널(AP), 캐소드 패널(CP) 및 프레임(24)에 의해 에워싸인 공간은 진공으로 되어 있다.
캐소드 전극(211)에는 상대적인 네거티브 전압이 캐소드 전극 제어 회로(30)로부터 인가되고, 게이트 전극(213)에는 상대적인 포지티브 전압이 게이트 전극 제어 회로(31)로부터 인가되고, 애노드 전극(23)에는 게이트 전극(213)보다도 더 높은 포지티브 전압이 애노드 전극 제어 회로(32)로부터 인가된다. 이러한 표시 장치에서 표시를 행하는 경우, 예를 들면, 캐소드 전극(211)에 캐소드 전극 제어 회로(30)로부터 주사 신호를 입력하고, 게이트 전극(213)에 게이트 제어 회로(31)로부터 비디오 신호를 입력한다. 캐소드 전극(211)과 게이트 전극(213) 사이에 전압을 인가했을 때 발생하는 전계에 의해, 양자 터널 효과에 따라 전자 방출부(215)로부터 전자가 방출되고, 이 전자가 애노드 전극(23)에 끌어 당겨져 형광체층(21)에 충돌한다. 그 결과, 형광체층(21)이 여기(勵起)되고 발광하여, 원하는 화상을 얻을 수 있다. 즉, 이 표시 장치의 동작은 기본적으로 게이트 전극(213)에 인가되는 전압, 및 캐소드 전극(211)을 통해 전자 방출부(215)에 인가되는 전압에 의해 제어된다.
이하, 종래의 스핀트형 전계 방출 소자 제조 방법의 개요를 설명하지만, 이제조 방법은, 기본적으로는, 원뿔형 전자 방출부(215)를 금속 재료의 수직 증착에 의해 형성하는 방법이다. 즉, 개구부(214)에 대하여 증착 입자는 수직으로 입사되지만, 개구부(214)의 부근에 형성되는 오버행 형상의 퇴적물에 의한 차폐 효과를 이용하여, 개구부(214)의 바닥부에 도달하는 증착 입자의 양을 점감시켜, 원뿔형 퇴적물인 전자 방출부(215)를 자기 정합(自己整合)적으로 형성한다. 이하, 불필요한 오버행 형상의 퇴적물 제거를 용이하게 하기 위해, 게이트 전극(213) 상에 박리층(217)을 미리 형성해 두는 방법에 따르는 스핀트형 전계 방출 소자 제조 방법의 개요를 지지체 등의 모식적인 일부 단면도인 도 22 (A), 22 (B), 22 (C), 23 (A) 및 도 23 (B)를 참조하여 설명한다.
[공정-10]
먼저, 예를 들면, 유리로 이루어지는 지지체(210) 상에 니오브(Nb)로 이루어지는 스트라이프형 캐소드 전극(211)을 형성한 후, 전면(全面)에 SiO2로 이루어지는 절연층(212)을 형성하고, 또한 스트라이프형 게이트 전극(213)을 절연층(212) 상에 형성한다. 게이트 전극(213)의 형성은, 예를 들면, 스퍼터법, 리소그래피 기술 및 드라이 에칭 기술에 따라 행할 수 있다.
[공정-20]
다음에, 게이트 전극(213) 및 절연층(212)에 에칭용 마스크로서 기능하는 레지스트층(216)을 리소그래피 기술에 의해 형성한다(도 22 (A) 참조). 그 후, RIE(반응성 이온 에칭)법으로 게이트 전극(213)에 제1 개구부(214A)를 형성하고, 또한이 제1 개구부(214A)와 연이어 통하는 제2 개구부(214B)를 절연층(212)에 형성한다. 그리고, 제1 개구부(214A) 및 제2 개구부(214B)를 총칭하여 개구부(214)라고 한다. 개구부(214)의 바닥부에 캐소드 전극(211)이 노출되어 있다. 그 후, 레지스트층(216)을 애싱 기술에 의해 제거한다. 이렇게 하여, 도 22 (B)에 나타낸 구조를 얻을 수 있다.
[공정-30]
다음에, 개구부(214)의 바닥부에 노출된 캐소드 전극(211) 상에 전자 방출부(215)를 형성한다. 구체적으로는, 알루미늄을 경사 증착함으로써, 박리층(217)을 형성한다. 이 때, 지지체(210)의 법선에 대한 증착 입자의 입사각을 충분히 크게 선택함으로써, 개구부(214)의 바닥부에 알루미늄을 거의 퇴적시키지 않고, 게이트 전극(213) 및 절연층(212) 상에 박리층(217)을 형성할 수 있다. 이 박리층(217)은 개구부(214)의 개구 단부로부터 차양형(遮陽形)으로 돌출되어 있으며, 이에 따라 개구부(214)는 실질적으로 직경이 축소된다(도 22 (C) 참조).
[공정-40]
다음에, 전면에 몰리브덴(Mo)을 수직 증착한다. 이 때, 도 23 (A)에 나타낸 것과 같이, 박리층(217) 상에서 오버행 형상을 가지는 몰리브덴으로 이루어지는 도전 재료층(218)이 성장하는 데 따라, 개구부(214)의 실질적인 직경이 차츰 축소되므로, 개구부(214)의 바닥부에서 퇴적에 기여하는 증착 입자는 차츰 개구부(214)의 중앙 부근을 통과하는 것에 한정되게 된다. 그 결과, 개구부(214)의 바닥부에는 원뿔형 퇴적물이 형성되고, 이 원뿔형 몰리브덴으로 이루어지는 퇴적물이 전자 방출부(215)로 된다.
[공정-50]
그 후, 전기 화학적 프로세스 및 습식(濕式) 프로세스에 의해 박리층(217)을 절연층(212) 및 게이트 전극(213)의 표면으로부터 박리하여, 절연층(212) 및 게이트 전극(213) 상방의 도전 재료층(218)을 선택적으로 제거한다. 그 결과, 도 23 (B)에 나타낸 것과 같이, 개구부(214)의 바닥부에 위치하는 캐소드 전극(211) 상에 원뿔형 전자 방출부(215)를 남길 수 있다. 그리고, 이와 같은 전자 방출부(215)의 형성 방법에서는, 본질적으로, 하나의 개구부(214) 내에 하나의 전자 방출부(215)가 형성된다.
이러한 표시 장치의 구성에 있어서, 낮은 구동 전압으로 큰 방출 전자 전류를 얻기 위해서는, 전자 방출부의 선단부를 날카롭고 뾰족하게 하는 것이 유효하다. 이 관점에서, 전술한 스핀트형 전계 방출 소자의 전자 방출부(215)는 우수한 성능을 가지고 있다고 할 수 있다. 그러나, 원뿔형 전자 방출부(215)의 형성에는 고도의 가공 기술을 요한다. 나아가, 경우에 따라서는 수천만개 이상에 이르는 전자 방출부(215)를 유효 영역의 전역에 걸쳐 균일하게 형성하는 것은 유효 영역의 면적이 증대됨에 따라 곤란하게 되어 있다. 즉, 대면적의 지지체 전체에 걸쳐 균일된 막질, 막 두께를 가지는 도전 재료층(218)을 수직 증착법에 의해 형성하거나, 균일된 치수의 차양 형상을 가지는 박리층(217)을 경사 증착법에 의해 형성하는 것은 매우 곤란하여, 얼마간의 면 내 불균일이나 로트 간 불균일은 피할 수 없다. 이 불균일에 의해, 표시 장치의 화상 표시 특성, 예를 들면, 화상의 밝기에 불균일이발생한다. 나아가, 대면적에 걸쳐 형성된 박리층(217)을 제거할 때, 그 찌꺼기가 캐소드 패널(CP)을 오염시키는 원인으로 되어, 표시 장치의 제조 수율을 저하시킨다고 하는 문제도 발생한다.
그래서, 원뿔형 전자 방출부를 사용하지 않고, 개구부의 바닥면에 노출된 평면형 전자 방출부를 사용하는, 이른바 평면형 전계 방출 소자가 제안되어 있다. 평면형 전계 방출 소자에서의 전자 방출부는 캐소드 전극 상에 형성되어 있으며, 평면형이라도 높은 방출 전자 전류를 달성할 수 있도록, 캐소드 전극의 구성 재료보다도 일의 함수가 낮은 재료로 구성되어 있다. 이러한 재료로서, 최근, 탄소계 재료를 사용하는 것이 제안되어 있다. 탄소계 재료는 고융점 금속과 비교하여 임계값 전계가 낮고, 나아가, 전자 방출 효율이 높다. 또, 다이아몬드, 흑연, 카본 나노튜브 등 결합 형태를 변화시키는 것이 가능하다.
예를 들면, 제59회 응용 물리학회 학술 강연회 강연 예고집(豫稿集) p. 480, 연제(演題) 번호 15p-P-13(1998년)에는 DLC(diamond-like carbon) 박막이 제안되어 있다. 또, 탄소계 재료를 박막형으로 형성한 경우, 이 박막의 가공(패터닝) 방법이 필요하게 된다. 이러한 패터닝 방법으로서, 예를 들면, 동 강연 예고집 p. 489, 연제 번호 16p-N-11(1998년)에는 산소 가스를 에칭 가스로서 사용한 다이아몬드 박막의 ECR 플라스마 가공이 제안되어 있다. 다이아몬드 박막의 플라스마 가공에서의 에칭용 마스크로서는, 일반적으로 SiO2계 재료가 사용되고 있다.
또한, 제60회 응용 물리학회 학술 강연회 강연 예고집 p. 631, 연제 번호2p-H-6(1999년)[문헌-1이라고 함]에는 석영 기판 상에 전자 빔 증착법에 의해 형성한 티탄 박막 표면을 다이아몬드 파우더에 의해 스크래치 가공을 실시한 후, 티탄 박막을 패터닝하여 중앙부에 수㎛의 갭을 형성하고, 이어서, 논도프 다이아몬드(non-doped diamond) 박막을 티탄 박막 상에 성막하는 평면 구조형 전자 이미터가 개시되어 있다. 또한, 제60회 응용 물리학회 학술 강연회 강연 예고집 p. 632, 연제 번호 2p-H-11(1999년)[문헌-2라고 함]에는 금속 크로스 라인을 부착한 석영 유리 상에 카본 나노튜브를 형성하는 기술이 개시되어 있다.
또, 일본국 특개 2000-57935호 공보에는 전계 인가 플라스마 CVD법에 의해, 기판 표면 상에 카본 나노튜브 또는 비정질 카본을 직접 퇴적시키는 탄소계 초미세 냉음극 및 그 제조 방법이 개시되어 있다.
레지스트층을 에칭용 마스크로서 사용하고, 산소 가스를 사용하여 DLC와 같은 탄소 박막의 플라스마 에칭을 행한 경우, 에칭 반응계에서의 반응 부생성물로서 (COX)계 또는 (CFX)계 등의 탄소계 폴리머가 퇴적성 물질로서 생성된다. 일반적으로, 플라스마 에칭에 있어서 퇴적성 물질이 에칭 반응계에 생성된 경우, 이 퇴적성 물질은 이온 입사 확률이 낮은 레지스트층의 측벽면, 또는 피에칭물의 가공 단면에 퇴적되어 이른바 측벽 보호막을 형성하여, 피에칭물의 이방성 가공에 의해 얻어지는 형상의 달성에 기여한다. 그러나, 산소 가스를 에칭용 가스로서 사용한 경우에는, 탄소계 폴리머로 이루어지는 측벽 보호막은 생성되어도 바로 산소 가스에 의해제거되어 버린다. 또, 산소 가스를 에칭용 가스로서 사용한 경우에는, 레지스트층의 소모도 심하다. 이들 이유에 의해, 종래의 다이아몬드 박막의 산소 플라스마 가공에 있어서는, 다이아몬드 박막의 마스크 치수에 대한 치수 변환차가 커, 이방성 가공도 곤란하다.
또, 문헌-1이나 문헌-2에 개시된 기술에서는, 금속 박막 상에 탄소 박막을 형성하지만, 금속 박막의 어느 부위에나 탄소 박막이 형성되어 버린다. 이들 기술을, 예를 들면, 냉음극 전계 전자 방출 소자의 제조에 적용하는 것은 실용적이라고 말하기 어렵다. 또, 탄소 박막을 원하는 형상으로 하기 위한 탄소 박막의 패터닝은 전술한 것과 같이 곤란하다.
또, 일본국 특개 2000-57934호 공보에 개시된 기술에서는 카본 나노튜브가 형성되지만, 보다 더 낮은 전계에서의 전자 방출이라고 하는 관점에서 그 선단부는 날카로운 것이 바람직하다.
또한, 다이아몬드, 흑연, 카본 나노튜브를 사용한 전계 방출 소자는 임계값 전계가 낮고 전자 방출 효과가 매우 높지만, 이들을 합성하는 온도가 500℃를 초과하는 매우 높은 온도이기 때문에, 염가의 유리 기판을 사용할 수 없다고 하는 문제가 있다.
따라서, 본 발명의 목적은 보다 더 낮은 전계에서의 전자 방출이 가능하고, 전자 방출부의 형성 온도를 저온으로 할 수 있고, 나아가 도전체층이나 캐소드 전극의 원하는 부위에 확실하게 탄소로 이루어지는 전자 방출부가 형성된 전자 방출 장치, 및 냉음극 전계 전자 방출 소자와 그 제조 방법, 및 이러한 냉음극 전계 전자 방출 소자를 내장한 냉음극 전계 전자 방출 표시 장치 및 그 제조 방법을 제공하는 것에 있다.
도 1은 실시예 1의 냉음극 전계 전자 방출 표시 장치의 모식적인 일부 단면도(斷面圖)이다.
도 2는 실시예 1의 냉음극 전계 전자 방출 소자에서의 캐소드 전극과 전자 방출부를 나타내는 모식적인 사시도이다.
도 3 (A), 3 (B) 및 3 (C)는 실시예 1의 냉음극 전계 전자 방출 소자의 제조 방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도(端面圖)이다.
도 4 (A), 4 (B), 4 (C)및 4 (D)는 애노드 패널(AP)의 제조 방법을 설명하기 위한 기판 등의 모식적인 일부 단면도(斷面圖)이다.
도 5는 실시예 1의 냉음극 전계 전자 방출 표시 장치에 있어서, 전자 방출부에 가해지는 전계와 방출 전자 전류의 관계를 측정한 결과를 나타내는 그래프이다.
도 6 (A), 6 (B) 및 6 (C)는 실시예 2의 냉음극 전계 전자 방출 소자의 제조 방법을 설명하기 위한 지지체 등의 모식적인 일부 단면도(斷面圖)이다.
도 7은 실시예 2의 냉음극 전계 전자 방출 소자에서의 게이트 전극, 격벽,캐소드 전극의 배치를 모식적으로 나타내는 일부 평면도이다.
도 8은 실시예 2의 냉음극 전계 전자 방출 소자의 변형예에서의 게이트 전극의 고정 방법을 설명하기 위한 지지체 등의 모식적인 일부 단면도(斷面圖)이다.
도 9는 실시예 2의 냉음극 전계 전자 방출 표시 장치의 모식적인 일부 단면도(端面圖)이다.
도 10 (A), 10 (B), 10 (C) 및 10 (D)는 실시예 2에서의 게이트 전극이 가지는 복수의 개구부를 나타내는 모식적인 평면도이다.
도 11 (A), 11 (B) 및 11(C)는 실시예 3의 냉음극 전계 전자 방출 소자의 제조 방법을 설명하기 위한 지지체 등의 모식적인 일부 단면도(端面圖)이다.
도 12는 도 11 (C)에 계속하여, 실시예 3의 냉음극 전계 전자 방출 소자의 제조 방법을 설명하기 위한 지지체 등의 모식적인 일부 단면도(端面圖)이다.
도 13은 실시예 3의 냉음극 전계 전자 방출 표시 장치의 모식적인 일부 단면도(端面圖)이다.
도 14는 실시예 3의 냉음극 전계 전자 방출 표시 장치의 모식적인 분해 사시도이다.
도 15 (A), 15 (B) 및 15 (C)는 실시예 4의 냉음극 전계 전자 방출 소자의 제조 방법을 설명하기 위한 지지체 등의 모식적인 일부 단면도(端面圖)이다.
도 16 (A), 16 (B), 16 (C) 및 16 (D)는 실시예 5의 냉음극 전계 전자 방출 소자의 제조 방법을 설명하기 위한 지지체 등의 모식적인 일부 단면도(斷面圖)이다.
도 17 (A) 및 17 (B)는 실시예 6 및 실시예 7의 냉음극 전계 전자 방출 소자의 모식적인 일부 단면도(斷面圖) 및 일부 단면도(端面圖)이다.
도 18 (A), 18 (B) 및 18 (C)는 실시예 9의 냉음극 전계 전자 방출 소자의 제조 방법을 설명하기 위한 지지체 등의 모식적인 일부 단면도(端面圖)이다.
도 19 (A) 및 19 (B)는 실시예 10의 냉음극 전계 전자 방출 소자의 제조 방법을 설명하기 위한 지지체 등의 모식적인 일부 단면도(端面圖)이다.
도 20은 수속(收束) 전극을 구비한 냉음극 전계 전자 방출 소자의 모식적인 일부 단면도(端面圖)이다.
도 21은 스핀트형(Spindt type) 냉음극 전계 전자 방출 소자를 구비한 종래의 냉음극 전계 전자 방출 표시 장치의 구성예를 나타내는 모식도이다.
도 22 (A), 22 (B) 및 22 (C)는 종래의 스핀트형 냉음극 전계 전자 방출 소자의 제조 방법을 설명하기 위한 지지체 등의 모식적인 일부 단면도이다.
도 23 (A) 및 23 (B)는 도 22 (C)에 계속하여, 종래의 스핀트형 냉음극 전계 전자 방출 소자의 제조 방법을 설명하기 위한 지지체 등의 모식적인 일부 단면도이다.
상기 목적을 달성하기 위한 본 발명의 전자 방출 장치는 도전체층 상에 탄소로 이루어지는 원뿔형 전자 방출부를 구비하고 있다.
본 발명의 전자 방출 장치에 있어서는, 전자 방출부를 선택적으로 형성하기 위해 도전체층과 전자 방출부 사이에 전자 방출부 형성층이 형성되어 있는 것이 바람직하다.
상기 목적을 달성하기 위한 본 발명의 냉음극 전계 전자 방출 소자는
(A) 지지체 상에 형성된 캐소드 전극, 및
(B) 캐소드 전극 상에 형성되고, 탄소로 이루어지는 원뿔형 전자 방출부를 구비하고 있다.
상기 목적을 달성하기 위한 본 발명의 냉음극 전계 전자 방출 표시 장치는
복수의 화소로 구성되고,
각 화소는 지지체 상에 형성된 냉음극 전계 전자 방출 소자와, 냉음극 전계 전자 방출 소자에 대향하여 기판 상에 형성된 애노드 전극 및 형광체층으로 구성되고,
냉음극 전계 전자 방출 소자는
(A) 지지체 상에 형성된 캐소드 전극, 및
(B) 캐소드 전극 상에 형성되고, 탄소로 이루어지는 원뿔형 전자 방출부
를 구비하고 있다.
그리고, 본 발명의 냉음극 전계 전자 방출 표시 장치에 있어서, 애노드 전극과 전자 방출부 사이의 거리가 충분히 짧은 경우, 애노드 전극에 의해 형성된 전계에 기인하여 양자 터널 효과에 따라 전자 방출부로부터 전자가 방출되고, 이 전자가 애노드 전극에 끌어 당겨져 형광체층에 충돌한다. 또, 이하에 설명하는 게이트 전극을 가지는 냉음극 전계 전자 방출 표시 장치에 있어서는, 게이트 전극에 의해 형성된 전계에 기인하여, 양자 터널 효과에 따라 전자 방출부로부터 전자가 방출되고, 이 전자가 애노드 전극에 끌어 당겨져 형광체층에 충돌한다.
본 발명의 냉음극 전계 전자 방출 소자 또는 냉음극 전계 전자 방출 표시 장치에 있어서는, 냉음극 전계 전자 방출 소자는 개구부를 가지는 게이트 전극을 추가로 구비하고, 개구부의 바닥부에 위치하는 캐소드 전극 부분에 전자 방출부가 형성되어 있는 구성으로 할 수 있다. 그리고, 이와 같은 구성을 편의 상 "제1 구성"이라고 한다.
또한, 본 발명의 냉음극 전계 전자 방출 소자 또는 냉음극 전계 전자 방출 표시 장치에 있어서는, 냉음극 전계 전자 방출 소자에서 지지체 및 캐소드 전극 상에는 절연층이 형성되어 있고, 절연층 상에 게이트 전극이 형성되어 있고, 게이트 전극에 형성된 개구부와 연이어 통하는 제2 개구부가 절연층에 형성되어 있고, 제2 개구부의 바닥부에 전자 방출부가 노출되어 있는 구성으로 할 수 있다. 그리고, 이와 같은 구성을 편의 상 "제2 구성"이라고 한다.
본 발명의 냉음극 전계 전자 방출 소자 또는 냉음극 전계 전자 방출 표시 장치에 있어서는, 냉음극 전계 전자 방출 소자에서 캐소드 전극과 전자 방출부 사이에 전자 방출부 형성층이 형성되어 있는 것이 바람직하다. 그리고, 이 경우, 개구부를 가지는 게이트 전극을 추가로 구비하고, 적어도 개구부의 바닥부에 위치하는 캐소드 전극 부분의 표면에 전자 방출부 형성층이 형성되어 있고, 전자 방출부 형성층 상에 전자 방출부가 형성되어 있는 구성으로 할 수 있다. 그리고, 이와 같은 구성을 편의 상 "제3 구성"이라고 한다. 또한, 지지체 및 캐소드 전극 상에는 절연층이 형성되어 있고, 절연층 상에 게이트 전극이 형성되어 있고, 게이트 전극에 형성된 개구부와 연이어 통하는 제2 개구부가 절연층에 형성되어 있고, 제2 개구부의 바닥부에 전자 방출부가 노출되어 있는 구성으로 할 수 있다. 그리고, 이와 같은 구성을 편의 상 "제4 구성"이라고 한다.
상기 목적을 달성하기 위한 본 발명의 제1 양상에 관한 냉음극 전계 전자 방출 소자의 제조 방법은
(a) 지지체 상에 형성된 캐소드 전극을 형성하는 공정, 및
(b) 캐소드 전극의 표면에 선택적으로 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정으로 이루어지고 있다.
상기 목적을 달성하기 위한 본 발명의 제1 양상에 관한 냉음극 전계 전자 방출 표시 장치의 제조 방법은 본 발명의 제1 양상에 관한 냉음극 전계 전자 방출 소자의 제조 방법을 냉음극 전계 전자 방출 표시 장치의 제조 방법에 적용한 제조 방법이다. 즉,
애노드 전극 및 형광체층이 형성된 기판과, 냉음극 전계 전자 방출 소자가형성된 지지체를 형광체층 또는 애노드 전극과 냉음극 전계 전자 방출 소자가 대향하도록 배치하고, 기판과 지지체를 주변부에서 접합하는 냉음극 전계 전자 방출 표시 장치의 제조 방법에 있어서,
냉음극 전계 전자 방출 소자를
(a) 지지체 상에 캐소드 전극을 형성하는 공정, 및
(b) 캐소드 전극 상에 선택적으로 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정에 따라 형성하고 있다.
본 발명의 제1 양상에 관한 냉음극 전계 전자 방출 소자의 제조 방법 또는 냉음극 전계 전자 방출 표시 장치의 제조 방법(이하, 이들 제조 방법을 총칭하여 "제1 양상에 관한 제조 방법"이라고 하는 경우가 있음)에 있어서는, 상기 공정 (b)에 계속하여, 전자 방출부의 상방에 개구부를 가지는 게이트 전극을 형성하는 양상으로 할 수 있다. 그리고, 이와 같은 양상을 편의 상 본 발명의 "제1A의 양상에 관한 제조 방법"이라고 한다.
또한, 제 1 양상에 관한 제조 방법에 있어서는,
상기 공정 (a)와 공정 (b) 사이에
지지체 및 캐소드 전극 상에 절연층을 형성하는 공정,
절연층 상에 개구부를 가지는 게이트 전극을 형성하는 공정, 및
게이트 전극에 형성된 개구부와 연이어 통하는 제2 개구부를 절연층에 형성하는 공정을 구비하고,
상기 공정 (b)에서, 제2 개구부의 바닥부에 위치하는 캐소드 전극 상에 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 양상으로 할 수 있다. 그리고, 이와 같은 양상을 편의 상 본 발명의 "제1B의 양상에 관한 제조 방법"이라고 한다.
또한, 제1 양상에 관한 제조 방법에 있어서는,
상기 공정 (b)에 계속하여,
지지체 및 전자 방출부 상에 절연층을 형성하는 공정,
절연층 상에 개구부를 가지는 게이트 전극을 형성하는 공정, 및
게이트 전극에 형성된 개구부에 연이어 통하고, 바닥부에 전자 방출부가 노출된 제2 개구부를 절연층에 형성하는 공정을 추가로 구비하는 양상으로 할 수 있다.그리고, 이와 같은 양상을 편의 상 본 발명의 "제1C의 양상에 관한 제조 방법"이라고 한다.
본 발명의 제1 양상에 관한 제조 방법에 있어서, 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정은 지지체에 바이어스 전압을 인가한 상태에서 플라스마 밀도가 1016m-3(107mm-3) 이상, 바람직하게는 1017m-3(108mm-3) 이상, 한층 바람직하게는 1019m-3(1010mm-3) 이상 조건의 플라스마 CVD법(화학적 기상 성장법)에 따르는 것이 전자 방출부 형성에 사용하는 원료 가스의 해리도(解離度)를 높게 하여, 원뿔형 전자 방출부를 확실하게 형성한다고 하는 관점에서 바람직하다. 또한, 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정은 지지체에 바이어스 전압을 인가한 상태에서 전자 온도가 1 내지 15eV, 바람직하게는 5eV 내지 15eV, 이온 전류 밀도가 0.1mA/㎠ 내지 30mA/㎠, 바람직하게는 5mA/㎠ 내지 30mA/㎠ 조건의 플라스마CVD법에 따르는 것이 전자 방출부 형성에 사용하는 원료 가스의 해리도를 높게 하여, 원뿔형 전자 방출부를 확실하게 형성한다고 하는 관점에서 바람직하다. 그리고, 이들의 경우, 플라스마 CVD법은 유도 결합형 플라스마 CVD법, 전자 사이클로트론 공명 플라스마 CVD법, 헬리콘파 플라스마 CVD법, 또는 용량 결합형 플라스마 CVD법인 것이 전술한 조건을 만족시킨다고 하는 관점에서 바람직하다. 그리고, 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정에서의 지지체 가열 온도를 600℃ 이하, 바람직하게는 500℃ 이하, 더 바람직하게는 400℃ 이하, 한층 바람직하게는 300℃ 이하로 할 수 있다. 지지체 가열 온도의 하한은 탄소로 이루어지는 원뿔형 전자 방출부를 형성할 수 있는 온도로 하면 된다.
상기 목적을 달성하기 위한 본 발명의 제2 양상에 관한 냉음극 전계 전자 방출 소자의 제조 방법은
(a) 지지체 상에 캐소드 전극을 형성하는 공정,
(b) 캐소드 전극 상에 전자 방출부 형성층을 형성하는 공정, 및
(c) 전자 방출부 형성층 상에 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정으로 이루어지고 있다.
상기 목적을 달성하기 위한 본 발명의 제2 양상에 관한 냉음극 전계 전자 방출 표시 장치의 제조 방법은 본 발명의 제2 양상에 관한 냉음극 전계 전자 방출 소자의 제조 방법을 냉음극 전계 전자 방출 표시 장치의 제조 방법에 적용한 제조 방법이다. 즉,
애노드 전극 및 형광체층이 형성된 기판과, 냉음극 전계 전자 방출 소자가형성된 지지체를 형광체층 또는 애노드 전극과 냉음극 전계 전자 방출 소자가 대향하도록 배치하고, 기판과 지지체를 주변부에서 접합하는 냉음극 전계 전자 방출 표시 장치의 제조 방법으로서,
냉음극 전계 전자 방출 소자를
(a) 지지체 상에 캐소드 전극을 형성하는 공정,
(b) 캐소드 전극 상에 전자 방출부 형성층을 형성하는 공정, 및
(c) 전자 방출부 형성층 상에 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정에 따라 형성하고 있다.
본 발명의 제2 양상에 관한 냉음극 전계 전자 방출 소자의 제조 방법 또는 냉음극 전계 전자 방출 표시 장치의 제조 방법(이하, 이들의 제조 방법을 총칭하여 "제2 양상에 관한 제조 방법"이라고 하는 경우가 있음)에서는, 상기 공정 (b)와 공정 (c) 사이에
전자 방출부 형성층의 상방에 개구부를 가지는 게이트 전극을 형성하는 공정을 추가로 구비하고,
상기 공정 (c)에서, 개구부 하방의 전자 방출부 형성층 상에 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 양상으로 할 수 있다. 그리고, 이와 같은 양상을 편의 상 본 발명의 "제2A의 양상에 관한 제조 방법"이라고 한다.
또한 본 발명의 제2 양상에 관한 제조 방법에서는, 상기 공정 (b)와 공정 (c) 사이에
지지체 및 전자 방출부 형성층 상에 절연층을 형성하는 공정,
절연층 상에 개구부를 가지는 게이트 전극을 형성하는 공정, 및
게이트 전극에 형성된 개구부와 연이어 통하는 제2 개구부를 절연층에 형성하는 공정을 구비하고,
상기 공정 (c)에서, 제2 개구부의 바닥부에 위치하는 전자 방출부 형성층 상에 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 양상으로 할 수 있다. 그리고, 이와 같은 양상을 편의 상 본 발명의 "제2B의 양상에 관한 제조 방법"이라고 한다.
또한, 본 발명의 제2 양상에 관한 제조 방법에 있어서는, 상기 공정 (a)와 공정 (b) 사이에
지지체 및 캐소드 전극 상에 절연층을 형성하는 공정,
절연층 상에 개구부를 가지는 게이트 전극을 형성하는 공정, 및
게이트 전극에 형성된 개구부와 연이어 통하는 제2 개구부를 절연층에 형성하는 공정을 구비하고,
상기 공정 (b)에서, 제2 개구부의 바닥부에 위치하는 캐소드 전극 상에 전자 방출부 형성층을 형성하는 양상으로 할 수 있다. 그리고, 이와 같은 양상을 편의 상 본 발명의 "제2C의 양상에 관한 제조 방법"이라고 한다.
또한, 본 발명의 제2 양상에 관한 제조 방법에 있어서는, 상기 공정 (c)에 계속하여, 전자 방출부의 상방에 개구부를 가지는 게이트 전극을 형성하는 공정을 구비하는 양상으로 할 수 있다. 그리고, 이와 같은 양상을 편의 상 본 발명의 "제2D의 양상에 관한 제조 방법"이라고 한다.
또한, 본 발명의 제2 양상에 관한 제조 방법에 있어서는, 상기 공정 (c)에 계속하여,
지지체 및 전자 방출부 상에 절연층을 형성하는 공정,
절연층 상에 개구부를 가지는 게이트 전극을 형성하는 공정, 및
게이트 전극에 형성된 개구부를 연이어 통하고, 바닥부에 전자 방출부가 노출된 제2 개구부를 절연층에 형성하는 공정을 구비하는 양상으로 할 수 있다. 그리고, 이와 같은 양상을 편의 상 본 발명의 "제2E의 양상에 관한 제조 방법"이라고 한다.
본 발명의 제2 양상에 관한 제조 방법에 있어서, 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정은 지지체에 바이어스 전압을 인가한 상태에서 플라스마 밀도가 1016m-3(107mm-3) 이상, 바람직하게는 1017m-3(108mm-3) 이상, 한층 바람직하게는 1019m-3(1010mm-3) 이상 조건의 플라스마 CVD법에 따라 실시하는 것이 전자 방출부 형성에 사용하는 원료 가스의 해리도를 높게 하여, 원뿔형 전자 방출부를 확실하게 형성한다고 하는 관점에서 바람직하다. 또한, 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정은 지지체에 바이어스 전압을 인가한 상태에서 전자 온도가 1 내지 15eV, 바람직하게는 5eV 내지 15eV, 이온 전류 밀도가 0.1mA/㎠ 내지 30mA/㎠, 바람직하게는 5mA/㎠ 내지 30mA/㎠ 조건의 플라스마 CVD법에 따라 실시하는 것이 전자 방출부 형성에 사용하는 원료 가스의 해리도를 높게 하여, 원뿔형 전자 방출부를 확실하게 형성한다고 하는 관점에서 바람직하다. 그리고, 이들의 경우, 플라스마 CVD법은 유도 결합형 플라스마 CVD법, 전자 사이클로트론 공명 플라스마 CVD법, 헬리콘파 플라스마 CVD법, 또는 용량 결합형 플라스마 CVD법으로부터 선택하는 것이 전술한 조건을 만족시킨다고 하는 관점에서 바람직하다. 그리고, 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정에서의 지지체 가열 온도를 600℃ 이하, 바람직하게는 500℃ 이하, 더 바람직하게는 400℃ 이하, 한층 바람직하게는 300℃ 이하로 할 수 있다. 지지체 가열 온도의 하한은 탄소로 이루어지는 원뿔형 전자 방출부를 형성할 수 있는 온도로 하면 된다.
전자 방출부 형성 시의 플라스마 CVD법에서 사용되는 가스 원료로서, 메탄(CH4), 에탄(C2H6), 프로판(C3H8), 부탄(C4H10), 에틸렌(C2H4), 아세틸렌(C2H2) 등의 탄소계 가스나 이들의 혼합 가스, 탄소계 가스와 수소 가스와의 혼합 가스를 들 수 있다. 또한, 메탄올, 에탄올, 아세톤, 벤젠, 톨루엔, 크실렌 등을 기화한 가스, 또는 이들 가스와 수소 가스의 혼합 가스를 사용할 수도 있다. 또, 방전을 안정시키기 위해 그리고 플라스마 해리를 촉진하기 위해, 헬륨(He), 아르곤(Ar) 등의 희가스를 도입해도 된다. 탄소계 가스와 수소 가스와의 혼합 가스를 사용하는 경우, 탄화 수소계 가스와 수소 가스의 전 유량에 대한 탄화 수소계 가스의 유량을 50% 미만으로 하는 것이 바람직하다.
본 발명의 전자 방출 장치, 제1 구성~제4 구성을 포함하는 본 발명의 냉음극 전계 전자 방출 소자 또는 냉음극 전계 전자 방출 표시 장치, 각종의 양상을 포함하는 본 발명의 제2 양상에 관한 제조 방법에 있어서, 전자 방출부 형성층은 금속박막으로 이루어지는 것이 바람직하다. 그리고, 전자 방출부 형성층은 물리적 기상 성장법이나, 도금법(전해 도금법 및 무전해 도금법을 포함함)에 따라 형성할 수 있다. 물리적 기상 성장법으로서, (1) 전자 빔 가열법, 저항 가열법, 플래시 증착법 등의 각종 진공 증착법, (2) 플라스마 증착법, (3) 2극 스퍼터법, 직류 스퍼터법, 직류 마그네트론 스퍼터법, 고주파 스퍼터법, 마그네트론 스퍼터법, 이온 빔 스퍼터법, 바이어스 스퍼터법 등의 각종 스퍼터법, (4) DC(direct current)법, RF법, 다음극법, 활성화 반응법, 전계 증착법, 고주파 이온 플레이팅법, 반응성 이온 플레이팅법 등의 각종 이온 플레이팅법을 들 수 있다.
여기에서, 금속 박막은 니켈(Ni), 몰리브덴(Mo), 티탄(Ti), 크롬(Cr), 코발트(Co), 텅스텐(W), 지르코늄(Zr), 탄탈(Ta), 철(Fe), 구리(Cu), 백금(Pt), 아연(Zn), 카드뮴(Cd), 게르마늄(Ge), 주석(Sn), 납(Pb), 비스무트(Bi), 은(Ag), 금(Au), 인듐(In) 및 탈륨(Tl)으로 이루어지는 그룹으로부터 선택된 적어도 1종류의 금속, 또는 이들의 원소를 함유하는 합금, 유기 금속으로 구성되어 있는 것이 바람직하다. 또한, 상기에 든 금속 이외에도, 전자 방출부를 형성(합성)할 때의 분위기 중에서 촉매 작용을 가지는 금속을 사용할 수 있다.
또, 본 발명의 전자 방출 장치, 제1 구성~제4 구성을 포함하는 본 발명의 냉음극 전계 전자 방출 소자 또는 냉음극 전계 전자 방출 표시 장치, 본 발명의 제1 양상에 관한 제조 방법, 또는 각종 양상을 포함하는 본 발명의 제2 양상에 관한 제조 방법에 있어서는, 원뿔형 전자 방출부의 바닥 면적을 S, 높이를 H로 했을 때,H/(S/π)1/2의 값(이른바, 종횡비)은 3 내지 7인 것이 바람직하다.
원뿔형 전자 방출부의 형상은 전자 방출부의 형성 조건 등에 의존하지만, 통상 원뿔이다. 또, 개구부 또는 제2 개구부의 바닥부에 위치하는 캐소드 전극 부분의 표면 또는 전자 방출부 형성층 상에는 통상 다수의 전자 방출부가 형성된다.
본 발명의 냉음극 전계 전자 방출 소자 또는 냉음극 전계 전자 방출 표시 장치에 있어서, 전자 방출부 형성층은 개구부 또는 제2 개구부(이하, 이들을 총칭하여 "개구부 등"이라고 함)의 바닥부에 위치하는 캐소드 전극의 표면에 형성되어 있으면 되고, 개구부 등의 바닥부에 위치하는 캐소드 전극의 부분으로부터 개구부 등의 바닥부 이외의 절연층에서 피복된 캐소드 전극의 부분으로 연장되도록 형성되어 있어도 된다. 또, 전자 방출부 형성층은 개구부 등의 바닥부에 위치하는 캐소드 전극 부분의 표면 전면에 형성되어 있어도, 부분적으로 형성되어 있어도 된다.
본 발명의 제2 구성 또는 제4 구성에 있어서는, 게이트 전극에 형성된 개구부(이 개구부를 편의 상 "제1 개구부"라고 하는 경우가 있음)와 제2 개구부는 1 대 1의 대응 관계로 해도 되고(즉, 하나의 제1 개구부에 대응하여 하나의 제2 개구부를 형성해도 되고), 다수 대 1의 대응 관계로 해도 된다(즉, 다수의 제1 개구부에 대응하여 하나의 제2 개구부를 형성해도 된다). 절연층은 냉음극 전계 전자 방출 소자의 구성에도 의존하지만, 캐소드 전극과 게이트 전극 사이에 형성된 일종의 스트라이프형 격벽으로서의 기능을 수행하는 구성도 있을 수 있다.
본 발명의 제2C의 양상에 관한 제조 방법에 있어서는, 전자 방출부 형성층의형성 방법에도 의존하지만, 공정 (b)는 제2 개구부의 바닥부 중앙부에 캐소드 전극의 표면이 노출된 마스크층을 형성한 후(즉, 적어도 제2 개구부의 측벽에 마스크층을 형성한 후), 노출된 캐소드 전극의 표면을 포함하는 마스크층 상에 전자 방출부 형성층을 형성하는 공정으로 이루어지는 구성으로 할 수 있다.
이러한 마스크층의 형성은, 예를 들면, 레지스트 재료층 또는 하드 마스크 재료층을 전면에 도포한 후, 리소그래피 기술에 따라 제2 개구부의 바닥부 중앙부에 위치하는 레지스트 재료층 또는 하드 마스크 재료층에 구멍부를 형성하는 방법에 의해 행할 수 있다. 제2 개구부의 바닥부에 위치하는 캐소드 전극의 일부분, 제2 개구부의 측벽, 제1 개구부의 측벽 및 게이트 전극이 마스크층으로 피복된 상태에서, 제2 개구부의 바닥부 중앙부에 위치하는 캐소드 전극의 표면에 전자 방출부 형성층을 형성하므로, 캐소드 전극과 게이트 전극이 전자 방출부 형성층이나 전자 방출부에 의해 단락(短絡)되는 것을 확실하게 방지할 수 있다. 경우에 따라서는, 게이트 전극의 위만을 마스크층으로 피복해도 된다. 또한, 게이트 전극에 형성된 제1 개구부 근방의 게이트 전극의 위만을 마스크층으로 피복해도 되고, 제1 개구부 근방의 게이트 전극 상 및 제1 개구부와 제2 개구부의 측벽을 마스크층으로 피복해도 된다. 이들의 경우, 게이트 전극을 구성하는 도전 재료에 따라서는, 게이트 전극 상에 전자 방출부가 형성될 수 있지만, 이러한 전자 방출부가 고강도의 전계 중에 놓여있지 않으면, 이러한 전자 방출부로부터 전자가 방출되지 않는다. 그리고, 전자 방출부 형성층 상에 전자 방출부를 형성하기 전에 마스크층을 제거하는 것이 바람직하다.
본 발명의 제2B의 양상, 제2C의 양상, 또는 제2E의 양상에 관한 제조 방법에 있어서, 절연층 상에 제1 개구부를 가지는 게이트 전극을 형성하는 방법으로서, 절연층 상에 게이트 전극을 구성하기 위한 도전 재료층을 형성한 후, 도전 재료층 상에 패터닝된 제1 마스크 재료층을 형성하고, 이러한 제1 마스크 재료층을 에칭용 마스크로서 사용하여 도전 재료층을 에칭함으로써 도전 재료층을 패터닝한 후, 제1 마스크 재료층을 제거하고, 이어서, 도전 재료층 및 절연층 상에 패터닝된 제2 마스크 재료층을 형성하고, 이러한 제2 마스크 재료층을 에칭용 마스크로서 사용하여 도전 재료층을 에칭, 제1 개구부를 형성하는 방법, 또한, 예를 들면, 스크린 인쇄법에 의해 제1 개구부를 가지는 게이트 전극을 직접 형성하는 방법을 예시할 수 있다. 이들의 경우, 게이트 전극에 형성된 제1 개구부와 연이어 통하는 제2 개구부를 절연층에 형성하는 방법은 이러한 제2 마스크 재료층을 에칭용 마스크로서 사용하여 절연층을 에칭하는 방법으로 해도 되며, 게이트 전극에 형성된 제1 개구부를 에칭용 마스크로서 사용하여 절연층을 에칭하는 방법으로 해도 된다. 그리고, 제1 개구부와 제2 개구부는 1 대 1의 대응 관계로 해도 되며(즉, 하나의 제1 개구부에 대응하여 하나의 제2 개구부를 형성해도 되며), 다수 대 하나의 대응 관계로 해도 된다(즉, 다수의 제1 개구부에 대응하여 하나의 제2 개구부를 형성해도 된다). 또한, 개구부를 가지는 게이트 전극을 형성하는 공정은 게이트 전극을 복수의 개구부가 형성된 스트라이프형 재료층으로 구성하고, 절연층 상에 스트라이프형 재료층을 고정해도 된다. 제2 개구부의 형성은 등방적(等方的)인 에칭(보다 구체적으로는, 제2 개구부의 측벽면을 구성하는 절연층 부분의 등방적인 에칭), 케미컬 드라이 에칭과같이 래디컬(radical)을 주(主)에칭종(種)으로서 이용하는 드라이 에칭, 또는 에칭액을 이용하는 웨트 에칭에 의해 행할 수 있다.
본 발명의 제2A의 양상 또는 제2D의 양상에 관한 제조 방법에 있어서는, 게이트 전극을 형성하는 공정은 지지체 상에 절연 재료로 이루어지는 스트라이프형 격벽을 형성하고, 게이트 전극을 복수의 개구부가 형성된 스트라이프형 재료층으로 구성하고, 이러한 격벽의 정상면에 접하도록 스트라이프형 재료층을 고정하는 공정으로 구성해도 된다.
캐소드 전극 상이나 전자 방출부 형성층 상에서의 전자 방출부의 선택 성장을 한층 확실하게 하기 위해, 캐소드 전극이나 전자 방출부 형성층 표면의 산화물(이른바, 자연 산화막)을 제거하는 것이 바람직하다. 산화물의 제거를, 예를 들면, 수소 가스 분위기에서의 마이크로파 플라스마법, 트랜스 결합형 플라스마법, 유도 결합형 플라스마법, 전자 사이클로톤 공명 플라스마법, RF 플라스마법 등에 따르는 플라스마 환원 처리, 아르곤 가스 분위기에서의 스퍼터 처리, 또는, 예를 들면, 불산 등의 산이나 염기를 사용한 세정 처리에 의해 행하는 것이 바람직하다. 그리고, 본 발명의 전자 방출 장치를 제작하는 경우에도, 전자 방출부 형성층을 형성해야 할 도전체층 부분의 표면에, 이상 설명한 각종 공정을 적용할 수 있다.
본 발명의 냉음극 전계 전자 방출 소자, 냉음극 전계 전자 방출 표시 장치, 본 발명의 제1 양상 및 제2 양상에 관한 방법(이하, 이들을 총칭하여 "본 발명의 냉음극 전계 전자 방출 소자 등 또는 그 제조 방법"이라고 하는 경우가 있음)에 있어서, 게이트 전극을 형성하지 않은 경우, 통상, 캐소드 전극의 외형 형상을 직사각형 또는 스트라이프형으로 하는 것이 바람직하다. 한편, 게이트 전극을 형성하는 경우, 게이트 전극의 외형 형상을 스트라이프형으로 하고, 캐소드 전극의 외형 형상을 스트라이프형으로 하는 것이 바람직하다. 스트라이프형 캐소드 전극과 스트라이프형 게이트 전극이 연장되는 방향은 상이하다. 스트라이프형 캐소드 전극의 투사 영상과 스트라이프형 게이트 전극의 투사 영상은 서로 직교하는 것이 바람직하다. 그리고, 이들 양 전극의 투사 영상이 중복되는 부분에 상당하는 영역(1화소분의 영역에 상당하며, 캐소드 전극과 게이트 전극과의 중복 영역임)에 1 또는 복수의 전자 방출부 형성층이 위치한다. 또, 이러한 중복 영역이 캐소드 패널의 유효 영역(실제의 표시 화면으로서 기능하는 영역) 내에, 통상, 2차원 매트릭스형으로 배열되어 있다. 1화소 내에서의 냉음극 전계 전자 방출 소자의 배열은 규칙적이라도 랜덤이라도 된다. 냉음극 전계 전자 방출 소자에서의 캐소드 전극 상 또는 전자 방출부 형성층에서의 전자 방출부의 위치는, 통상, 랜덤이다.
본 발명의 냉음극 전계 전자 방출 소자 등 또는 그 제조 방법에 있어서, 제1 개구부나 제2 개구부의 평면 형상(캐소드 전극과 평행의 가상 평면으로 이들의 개구부를 절단했을 때의 형상)은 원형, 타원형, 직사각형, 다각형, 둥그스럼한 직사각형, 둥그스럼한 다각형 등 임의의 형상으로 할 수 있다.
본 발명의 냉음극 전계 전자 방출 소자 또는 그 제조 방법에서의 캐소드 전극의 구조로서는, 도전 재료층의 1층 구성으로 할 수도 있고, 하층 도전 재료층, 하층 도전 재료층 상에 형성된 저항체층, 저항체층 상에 형성된 상층 도전 재료층의 3층 구성으로 할 수도 있다. 후자의 경우, 상층 도전 재료층의 표면에 전자 방출부를 형성하고, 또는 전자 방출부 형성층을 형성한다. 전자 방출부 형성층을 형성하는 경우, 캐소드 전극을 도전 재료층과 도전 재료층 상에 형성된 저항체층의 2층 구성으로 할수도 있다. 이와 같이, 저항체층을 형성함으로써, 전자 방출부의 전자 방출 특성의 균일화를 도모할 수 있다.
본 발명의 냉음극 전계 전자 방출 소자 등 또는 그 제조 방법에 있어서, 게이트 전극 및 절연층 상에는 다시 제2 절연층이 형성되고, 제2 절연층 상에 수속(收束) 전극이 형성되어 있어도 된다. 수속 전극이란 개구부로부터 방출되어 애노드 전극으로 향하는 방출 전자의 궤도를 수속시키고, 따라서 휘도의 향상이나 인접 화소 간의 광학적 크로스토크의 방지를 가능하게 하기 위한 전극이다. 애노드 전극과 캐소드 전극 사이의 전위차가 수킬로볼트의 오더이며, 애노드 전극과 캐소드 전극 사이의 거리가 비교적 긴, 이른바 고전압 타입의 표시 장치에 있어서, 수속 전극은 특히 유효하다. 수속 전극에는 수속 전원으로부터 상대적인 네거티브 전압이 인가된다. 수속 전극은 반드시 각 냉음극 전계 전자 방출 소자마다 형성되어 있을 필요는 없고, 예를 들면, 냉음극 전계 전자 방출 소자의 소정 배열 방향에 따라 연장시킴으로써, 복수의 냉음극 전계 전자 방출 소자에 공통의 수속 효과를 미치게 할 수도 있다.
본 발명의 제1 양상 및 제2 양상에 관한 냉음극 전계 전자 방출 표시 장치의 제조 방법에 있어서, 기판과 지지체를 주변부에서 접합하는 경우, 접합은 접착층을 사용하여 행하여도 되며, 또는 유리나 세라믹 등의 절연 강성 재료로 이루어지는 프레임과 접착층을 병용하여 행하여도 된다. 프레임과 접착층을 병용하는 경우에는, 프레임의 높이를 적당히 선택함으로써, 접착층만을 사용하는 경우와 비교하여 기판과 지지체 사이의 대향 거리를 보다 길게 설정하는 것이 가능하다. 그리고, 접착층의 구성 재료로서는, 프릿 유리(frit glass)가 일반적이지만, 융점이 120~400℃ 정도의 이른바 저융점 금속 재료를 사용해도 된다. 이러한 저융점 금속 재료로서는, In(인듐 : 융점 157℃) ; 인듐-금계의 저융점 합금 ; Sn80Ag20(융점 220~370℃), Sn95Cu5(융점 227~370℃) 등의 주석(Sn)계 고온 땜납 ; Pb97.5Ag2.5(융점 304℃), Pb94.5Ag5.5(융점 304~365℃), Pb97.5Ag1.5Sn1.0(융점 309℃) 등의 납(Pb)계 고온 땜납 ; Zn95Al5(융점 380℃) 등의 아연(Zn)계 고온 땜납 ; Sn5Pb95(융점 300~314℃), Sn2Pb98(융점 316~322℃) 등의 주석-납계 표준 땜납 ; Au88Ga12(융점 381℃) 등의 납 재료(이상의 첨자는 모두 원자%를 표시함)를 예시할 수 있다.
기판과 지지체와 프레임의 3자를 접합하는 경우, 3자 동시 접합을 행하여도 되며, 또는 1단계에서 기판 또는 지지체 중 어느 한 쪽과 프레임을 먼저 접합하고, 제2 단계에서 기판 또는 지지체의 다른 쪽과 프레임을 접합해도 된다. 3자 동시 접합이나 제2 단계에서의 접합을 고진공 분위기 중에서 행하면, 기판과 지지체와 프레임과 접착층에 의해 에워싸인 공간은 접합과 동시에 진공으로 된다. 또는, 3자의 접합 종료 후, 기판과 지지체와 프레임과 접착층에 의해 에워싸인 공간을 배기하여 진공으로 할 수 있다. 접합 후에 배기를 행하는 경우, 접합 시의 분위기 압력은 상압/감압의 어느 것이라도 되며, 또 분위기를 구성하는 기체는 대기라도, 또는 질소가스나 주기율표 0족에 속하는 가스(예를 들면, Ar 가스)를 함유하는 불활성 가스라도 된다.
접합 후에 배기를 행하는 경우, 배기는 기판 및/또는 지지체에 미리 접속된 팁관을 통해 행할 수 있다. 팁관은 전형적으로는 유리관을 사용하여 구성되며, 기판 및/또는 지지체의 무효 영역(즉, 표시 화면으로서 기능하는 유효 영역 이외의 영역)에 형성된 관통공의 주위에 프릿 유리 또는 전술한 저융점 금속 재료를 사용하여 접합되며, 공간이 소정의 진공도에 달한 후, 열융착에 의해 밀봉된다. 그리고 밀봉하기 전에 표시 장치 전체를 일단 가열한 다음 온도를 내리게 하면, 공간에 잔류 가스를 방출시킬 수 있고, 이 잔류 가스를 배기에 의해 공간 밖으로 제거할 수 있으므로 바람직하다.
본 발명의 냉음극 전계 전자 방출 소자 등 또는 그 제조 방법에 있어서, 지지체는 적어도 표면이 절연성 부재로 구성되어 있으면 되고, 유리 기판, 표면에 절연막이 형성된 유리 기판, 석영 기판, 표면에 절연막이 형성된 석영 기판, 표면에 절연막이 형성된 반도체 기판을 들 수 있다. 기판도 지지체와 동일하게 구성할 수 있다. 본 발명의 전자 방출 장치에서도 도전체층을 지지체 상에 형성할 필요가 있지만, 이러한 지지체는 절연 재료로 구성하면 된다.
도전체층 또는 캐소드 전극 상에 전자 방출부를 형성하는 경우, 도전체층 또는 캐소드 전극을 구성하는 재료로서, 니켈(Ni), 몰리브덴(Mo), 티탄(Ti), 크롬(Cr), 코발트(Co), 텅스텐(W), 지르코늄(Zr), 탄탈(Ta), 철(Fe), 구리(Cu), 백금(Pt), 아연(Zn), 카드뮴(Cd), 게르마늄(Ge), 주석(Sn), 납(Pb), 비스무트(Bi),은(Ag), 금(Au), 인듐(In) 및 탈륨(Tl)으로 이루어지는 그룹으로부터 선택된 적어도 1종류의 금속, 또는 이들의 원소를 함유하는 합금을 들 수 있다. 또한, 상기에 든 금속 이외에도, 전자 방출부를 형성(합성)할 때의 분위기 중에서 촉매 작용을 가지는 금속을 사용할 수 있다
한편, 도전체층 또는 캐소드 전극 상에 전자 방출부 형성층을 형성하고, 전자 방출부 형성층 상에 전자 방출부를 형성하는 경우, 도전체층, 캐소드 전극, 게이트 전극 또는 수속 전극을 구성하는 재료로서는, 텅스텐(W), 니오브(Nb), 탄탈(Ta), 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al), 구리(Cu) 등의 금속, 이들의 금속 원소를 함유하는 합금 또는 화합물(예를 들면, TiN 등의 질화물이나, WSi2, MoSi2, TiSi2, TaSi2등의 실리사이드), 또는 실리콘(Si) 등의 반도체, ITO(인듐 주석 산화물)를 예시할 수 있다. 그리고, 이들의 전극을 구성하는 재료를 서로 동종 재료로 해도 되며, 이종의 재료로 해도 된다. 이들 전극의 형성 방법으로서 증착법, 스퍼터법, CVD법, 이온 플레이팅법, 스크린 인쇄법, 도금법 등 통상의 박막 제작 프로세스를 이용할 수 있다. 그리고, 게이트 전극 또는 수속 전극을 구성하는 재료와 전자 방출부 형성층을 구성하는 재료는 게이트 전극 또는 수속 전극 상에 전자 방출부를 형성하지 않게 한다고 하는 관점에서, 상이한 재료인 것이 바람직하다. 또한, 게이트 전극 또는 수속 전극 상에 전자 방출부를 형성하지 않게 한다는 관점에서, 게이트 전극 또는 수속 전극 상에 폴리실리콘층이나 절연막을 형성해도 된다.
절연층이나 제2 절연층의 구성 재료로서는, SiO2, SiN, SiON, 유리 페이스트 경화물을 단독 또는 적당히 조합하여 사용할 수 있다. 절연층의 형성에는 CVD법, 도포법, 스퍼터법, 스크린 인쇄법 등 공지의 프로세스를 이용할 수 있다.
애노드 전극의 구성 재료는 냉음극 전계 전자 방출 표시 장치의 구성에 의해 선택하면 된다. 즉, 냉음극 전계 전자 방출 표시 장치가 투과형(애노드 패널이 표시면에 상당함)이며, 또한 기판 상에 애노드 전극과 형광체층이 이 순으로 적층되어 있는 경우에는, 애노드 전극이 형성되는 기판은 원래보다 애노드 전극 자체도 투명할 필요가 있어, ITO(인듐 주석 산화물) 등의 투명 도전 재료를 사용한다. 한편, 냉음극 전계 전자 방출 표시 장치가 반사형(캐소드 패널이 표시면에 상당함)인 경우, 및 투과형이라도 기판 상에 형광체층과 애노드 전극이 이 순으로 적층되어 있는(애노드 전극은 메탈 백 막을 겸하고 있음) 경우에는, ITO 외에 캐소드 전극이나 게이트 전극이나 수속 전극에 관련하여 전술한 재료를 적당히 선택, 사용할 수 있다.
형광체층을 구성하는 형광체로서 고속 전자 여기용 형광체나 저속 전자 여기용 형광체를 사용할 수 있다. 냉음극 전계 전자 방출 표시 장치가 단색 표시 장치인 경우, 형광체층은 특히 패터닝되어 있지 않아도 된다. 또, 냉음극 전계 전자 방출 표시 장치가 컬러 표시 장치인 경우, 스트라이프형 또는 도트형으로 패터닝된 적(R), 녹(G), 청(B)의 3원색에 대응하는 형광체층을 교대로 배치하는 것이 바람직하다. 그리고, 패터닝된 형광체층 간의 간극은 표시 화면의 콘트라스트 향상을 목적으로 한 블랙 매트릭스로 매입(埋入)되어 있어도 된다.
애노드 전극과 형광체층의 구성예로서, (1) 기판 상에 애노드 전극을 형성하고, 애노드 전극 상에 형광체층을 형성하는 구성, (2) 기판 상에 형광체층을 형성하고, 형광체층 상에 애노드 전극을 형성하는 구성을 들 수 있다. 그리고, (1)의 구성에서, 형광체층 상에 애노드 전극과 전기적으로 접속된 이른바 메탈 백 막을 형성해도 된다. 또, (2)의 구성에서, 애노드 전극 상에 메탈 백 막을 형성해도 된다.
애노드 전극은 유효 영역을 1장의 시트형 도전 재료로 피복한 형식의 애노드 전극으로 해도 되며, 1 또는 복수의 전자 방출부, 또는 1 또는 복수의 화소에 대응하는 애노드 전극 유닛이 집합된 형식의 애노드 전극으로 해도 된다.
그리고, 본 발명의 냉음극 전계 전자 방출 표시 장치에 있어서, 게이트 전극을 형성하지 않은 경우, 1화소 단위로 캐소드 전극에 인가하는 전압의 제어를 행한다. 이 경우, 애노드 전극은 유효 영역을 1장의 시트형 도전 재료로 피복한 형식의 애노드 전극으로 해도 되며, 1 또는 복수의 전자 방출부, 또는 1 또는 복수의 화소에 대응하는 애노드 전극 유닛이 집합된 형식의 애노드 전극으로 해도 된다. 캐소드 전극에 임계값 전압 이상의 전압이 인가되면, 애노드 전극에 의해 형성되는 전계에 기인하여, 양자 터널 효과에 따라 전자 방출부로부터 전자가 방출되고, 이 전자가 애노드 전극에 끌어 당겨져 형광체층에 충돌한다. 휘도는 캐소드 전극에 인가되는 전압에 의해 제어된다. 또한, 캐소드 전극을 스트라이프형으로 하고, 애노드 전극도 스트라이프형으로 하여, 스트라이프형 캐소드 전극의 투사 영상과, 스트라이프형 애노드 전극의 투사 영상이 직교하도록 캐소드 전극과 애노드 전극을 배치해도 된다. 애노드 전극의 투사 영상과 캐소드 전극의 투사 영상이 중복되는 영역에 위치하는 전자 방출부로부터 전자가 방출된다. 이와 같은 구성의 표시 장치의 구동은 이른바 단순 매트릭스 방식에 의해 행해진다. 즉, 캐소드 전극에 상대적으로 네거티브 전압을, 애노드 전극에 상대적으로 포지티브 전압을 인가한다. 그 결과, 열(列) 선택된 캐소드 전극과 행(行) 선택된 애노드 전극(또는, 행 선택된 캐소드 전극과 열 선택된 애노드 전극)과의 애노드 전극/캐소드 전극 중복 영역에 위치하는 전자 방출부로부터 선택적으로 진공 공간 중에 전자가 방출되고, 이 전자가 애노드 전극에 끌어 당겨져 애노드 패널을 구성하는 형광체층에 충돌하여 형광체층을 여기 ·발광시킨다.
한편, 게이트 전극을 가지는 냉음극 전계 전자 방출 표시 장치에 있어서는, 이른바 단순 매트릭스 방식에 의한다. 즉, 캐소드 전극에 상대적인 네거티브 전압이 캐소드 전극 제어 회로로부터 인가되고, 게이트 전극에는 상대적인 포지티브 전압이 게이트 전극 제어 회로로부터 인가되고, 애노드 전극에는 게이트 전극보다도 더 높은 포지티브 전압이 애노드 전극 저어 회로로부터 인가된다. 이러한 냉음극 전계 전자 방출 표시 장치에서 표시를 행하는 경우, 예를 들면, 캐소드 전극에 캐소드 전극 제어 회로로부터 주사 신호를 입력하고, 게이트 전극에 게이트 전극 제어 회로로부터 비디오 신호를 입력한다. 휘도는 게이트 전극에 인가되는 전압에 의해 제어된다.
본 발명에서는 탄소로 이루어지는 원뿔형 전자 방출부가 구비되어 있으므로,보다 더 낮은 전계에서의 전자 방출이 가능하게 된다. 또, 본 발명에서는 도전체층 상, 캐소드 전극 상 또는 전자 방출부 형성층 상에 선택적으로 전자 방출부를 형성할 수 있고, 나아가, 도전체층 상, 캐소드 전극 상 또는 전자 방출부 형성층의 표면에서의 일종의 촉매 반응을 기대할 수 있으므로, 전자 방출부의 형성 온도를 저온으로 할 수 있다. 나아가, 전자 방출부를 원하는 형상으로 하기 위한 패터닝이라고 하는 처리는 일체 불필요하다. 또한, 탄소로 이루어지는 원뿔형 전자 방출부가 구비되어 있으므로, 전자 방출 효율이 높은 냉음극 전계 전자 방출 소자를 얻을 수 있고, 또 저소비 전력, 고화질의 냉음극 전계 전자 방출 표시 장치를 얻을 수 있다.
이하, 도면을 참조하여 실시예(이하, "실시예"라고 약칭함)에 따라 본 발명을 설명한다.
실시예 1
실시예 1은 본 발명의 전자 방출 장치, 제1 구성에 관한 냉음극 전계 전자 방출 소자(이하, "전계 방출 소자"라고 약칭함), 및 제1 구성에 관한 냉음극 전계 전자 방출 표시 장치(이하, "표시 장치"라고 약칭함), 또한 본 발명의 제1 양상에 관한 제조 방법에 관한 것이다.
실시예 1의 표시 장치의 모식적인 일부 단면도를 도 1에 나타내고, 하나의 전자 방출부의 모식적인 사시도를 도 2에 나타내고, 전계 방출 소자의 모식적인 일부 단면도를 도 3 (C)에 나타낸다. 실시예 1의 전자 방출 장치는 도전체층(구체적으로는, 캐소드 전극(11)) 상에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 구비하고 있다. 또, 실시예 1의 전계 방출 소자는 지지체(10) 상에 형성된 캐소드 전극(11), 및 캐소드 전극(11) 상에 형성된 탄소로 이루어지는 원뿔형 전자 방출부(15)를 구비하고 있다. 그리고, 전자 방출부(15)는 도전체층(구체적으로는, 캐소드 전극(11)) 상에 선택적으로 형성되어 있다.
실시예 1의 표시 장치는 전술한 것과 같은 전계 방출 소자가 유효 영역에 다수 형성된 캐소드 패널(CP)과 애노드 패널(AP)로 구성되어 있고, 복수의 화소로 구성되며, 각 화소는 전계 방출 소자와, 전계 방출 소자에 대향하여 기판(애노드 패널(AP)) 상에 형성된 애노드 전극(23) 및 형광체층(21)으로 구성되어 있다. 캐소드 패털(CP)과 애노드 패널(AP)은 그들의 주변부에서 프레임(24)을 통해 접합되어 있다. 전계 방출 소자의 기본적인 구성은 도 3 (C)에 나타낸 것과 같다. 또한, 캐소드 패널(CP)의 무효 영역에는 진공 배기용의 관통공(도시하지 않음)이 형성되어 있고, 이 관통공에는 진공 배기 후에 밀봉되는 팁관(도시하지 않음)이 접속되어 있다. 프레임(24)은 세라믹스 또는 유리로 이루어지며, 높이는, 예를 들면, 1.0mm이다. 경우에 따라서는, 프레임(24) 대신 접착층만을 사용할 수도 있다.
애노드 패널(AP)은 기판(20)과, 기판(20) 상에 형성되고, 소정의 패턴에 따라 형성된 형광체층(21)과, 전면을 피복하는, 예를 들면, 알루미늄 박막으로 이루어지는 애노드 전극(23)으로 구성되어 있다. 형광체층(21)과 형광체층(21) 사이의 기판(20) 상에는 블랙 매트릭스(22)가 형성되어 있다. 그리고, 블랙 매트릭스(22)를 생략할 수도 있다. 또, 단색 표시 장치를 상정한 경우, 형광체층(21)은 반드시 소정의 패턴에 따라 형성될 필요은 없다. 또한, ITO 등의 투명 도전막으로 이루어지는 애노드 전극을 기판(20)과 형광체층(21) 사이에 형성해도 되며, 또는 기판(20)과 형광체층(21) 사이에 형성된 투명 도전막으로 이루어지는 애노드 전극(23)과, 애노드 전극(23) 상에 형성된 형광체층(21) 및 블랙 매트릭스(22)와, 형광체층(21) 및 블랙 매트릭스(22) 상에 형성된 알루미늄으로 이루어지며, 애노드 전극(23)과 전기적으로 접속된 광 반사 도전막으로 구성할 수도 있다.
1화소는 캐소드 패널(CP)측에서 직사각형 형상의 캐소드 전극(11)과, 그 위에 형성된 복수의 전계 방출 소자(15)와, 전계 방출 소자에 대면하도록 애노드 패널(AP)의 유효 영역에 배열된 형광체층(21)에 의해 구성된다. 유효 영역에는 이러한 화소가, 예를 들면, 수십만~수백만개의 오더로 배열되어 있다.
또, 캐소드 패널(CP)과 애노드 패널(AP) 사이에는, 양 패널 간의 거리를 일정하게 유지하기 위한 보조적 수단으로서, 유효 영역 내에 등간격으로 스페이서(25)가 배치되어 있다. 그리고, 스페이서(25)의 형상은 원주형에 한정되지 않고, 예를 들면, 구형(球形)이라도 되며, 스트라이프형 격벽(리브)이라도 된다. 또, 스페이서(25)는 반드시 모든 애노드 전극 및 캐소드 전극 중복 영역의 4코너에 배치되어 있을 필요는 없고, 보다 드문드문 배치되어 있어도 되고, 배치가 불규칙해도 된다.
이 표시 장치에서는, 1화소 단위에서 캐소드 전극(11)에 인가하는 전압의 제어를 행한다. 캐소드 전극(11)의 평면 형상은 대략 직사각형이며, 각 캐소드 전극(11)은 배선(11A), 및, 예를 들면, 트랜지스터로 이루어지는 스위칭 소자(도시하지 않음)를 통해 게이트 전극 제어 회로(30A)에 접속되어 있다. 또, 애노드전극(23)은 애노드 전극 제어 회로(32)에 접속되어 있다. 각 캐소드 전극(11)에 임계값 전압 이상의 전압이 인가되면, 애노드 전극(23)에 의해 형성되는 전계에 기인하여, 양자 터널 효과에 따라 전자 방출부(15)로부터 전자가 방출되고, 이 전자가 애노드 전극(23)에 끌어 당겨져 형광체층(21)에 충돌한다. 휘도는 캐소드 전극(11)에 인가되는 전압에 의해 제어된다. 실시예 1의 전자 방출 장치, 전계 방출 소자 또는 표시 장치에 있어서, 전자 방출부의 선단이 애노드 전극(23)으로 향하고, 또한 첨예화되어 있기 때문에, 전류 효율, 즉, 캐소드 전류값에 대한 애노드 전류값의 비도 양호하다.
이하, 본 발명의 제1 양상에 관한 제조 방법인 실시예 1의 전계 방출 소자의 제조 방법 및 표시 장치의 제조 방법을 도 3 (A) 내지 3 (C)를 참조하여 설명했지만, 실시예 1에서는 전계 방출 소자는
지지체(10) 상에 캐소드 전극(11)을 형성하는 공정과,
캐소드 전극(11)의 표면에 선택적으로 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성하는 공정
을 거쳐 형성된다. 그리고, 실시예 1에서는 도전체층 또는 캐소드 전극(11)을 구성하는 재료로서 니켈(Ni)을 사용했다.
[공정-100]
먼저, 예를 들면, 유리 기판으로 이루어지는 지지체(10) 상에 캐소드 전극 형성용 도전체층을 형성하고, 이어서, 리소그래피 기술 및 반응성 이온 에칭법(RIE법)에 따라 도전체층을 패터닝함으로써, 대략 직사각형의 캐소드 전극(11) 및배선(11A)을 지지체(10) 상에 형성한다(도 3 (A) 참조). 도전체층은, 예를 들면, 스퍼터법에 의해 형성된 두께 약 0.2㎛의 니켈(Ni)층으로 이루어진다. 스퍼터법에 의한 니켈층의 제막(製膜) 조건을 이하의 표 1에 예시하고, 니켈층의 에칭 조건을 이하의 표 2에 예시한다.
표 1
니켈층의 제막 조건
타깃 Ni
Ar 유량 100SCCM
압력 0.5Pa
DC 파워 2kW
스퍼터 온도 200℃
표 2
니켈층의 에칭 조건
에칭 장치 평행 평판형 RIE 장치
Cl2유량 100SCCM
압력 0.7Pa
RF 파워 0.8kW(13.56MHz)
에칭 온도 60℃
[공정-110]
그 후, 전면에 레지스트 재료로 이루어지는 마스크층(16)을 형성하고, 포토리소그래피 기술에 의해 마스크층(16)에 구멍부(16A)를 형성한다(도 3 (B) 참조). 구멍부(16A)는 대략 직사각형 캐소드 전극(11)의 중앙부에 위치한다.
[공정-120]
다음에, 헬리콘파 플라스마 CVD 장치를 사용하여, 이하의 표 3에 예시하는조건에 의한 헬리콘파 플라스마법 CVD에 따라, 노출된 캐소드 전극(11) 상에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성한다. 마스크층(16) 상에는 전자 방출부가 형성되지 않는다. 그 후, 마스크층(16)을 제거하면, 도 3 (C)에 나타낸 구조의 전자 방출부(15)를 얻을 수 있다.
표 3
원료 가스 메탄 가스/수소 가스 = 30/70 sccm
전원 파워 500W
지지체 바이어스 전력 50W(70볼트)
반응 압력 0.1Pa
지지체 가열 온도 400℃
플라스마 밀도 1 ×1018m-3
전자 온도 8eV
이온 전류 밀도 10mA/㎠
그리고, 플라스마 CVD 조건(특히, 지지체(10)에의 바이어스 전압, 플라스마 밀도, 전자 온도, 이온 전류 밀도) 및 밑바탕인 캐소드 전극(11)의 표면 상태에 의해, 저온(예를 들면, 100℃)에서도 원뿔 형상의 전자 방출부(15)를 얻을 수 있다. 전자 방출부를 구성하는 탄소의 결정성을 변화시키기 위해, 합성 조건은 수시로 변화시켜도 된다. 또, 전자 방출 특성을 향상시키기 위해, 예를 들면, 수소(H2)나 암모니아(NH3)를 사용한 플라스마 환원 처리, 아르곤(Ar)이나 헬륨(He) 분위기에서의 스퍼터 처리, 또는, 예를 들면, 불산 등의 산이나 염기를 사용한 세정 처리에 의해 전자 방출부(15)를 형성하기 전에, 캐소드 전극(11) 표면의 자연 산화막을 제거해도 된다. 그리고, 이하에 설명하는 여러가지의 방법에서도 동일하다.
[공정-130]
그 후, 표시 장치를 조립한다. 구체적으로는, 예를 들면, 캐소드 패널(CP) 상에 스페이서(25)를 배치한 후 애노드 전극(23)과 전계 방출 소자가 대향하도록 애노드 패널(AP)과 캐소드 패널(CP)을 배치하고, 애노드 패널(AP)과 캐소드 패널(CP)(보다 구체적으로는, 기판(20)과 지지체(10))을 프레임(24)을 통해 주변부에서 접합한다. 접합에 있어서는 프레임(24)과 애노드 패널(AP)과의 접합 부위, 및 프레임(24)과 캐소드 패널(CP)과의 접합 부위에 프릿 유리를 도포하고, 애노드 패널(AP)과 캐소드 패널(CP)과 프레임(24)을 접합하여, 예비 소성으로 프릿 유리를 건조한 후 약 450℃로 10~30분의 본 소성을 행한다. 그 후, 애노드 패널(AP)과 캐소드 패널(CP)과 프레임(24)과 접착층(도시하지 않음)에 의해 에워싸인 공간을 관통공(도시하지 않음) 및 팁관(도시하지 않음)을 통해 배기하고, 공간의 압력이 10-4Pa 정도에 달한 시점에서 팁관을 가열 용융에 의해 밀봉한다. 이와 같이 하여 애노드 패널(AP)과 캐소드 패널(CP)과 프레임(24)에 에워싸인 공간을 진공으로 할 수 있다. 그 후, 필요한 외부 회로와의 배선을 행하여 표시 장치를 완성한다.
이러한 구성을 가지는 표시 장치에 있어서, 전계 방출 소자의 전자 방출부는 캐소드 전극(11) 상에 형성된, 일의 함수가 낮은 원뿔형 탄소로 이루어져, 그 가공에는 종래의 스핀트형 전계 방출 소자에 관해 필요하게 된 복잡하고 또한 고도의 가공 기술을 조금도 필요로 하지 않는다. 나아가, 탄소의 에칭 가공이 불필요하다. 따라서, 표시 장치의 유효 영역 면적이 증대되고, 이에 따라 전자 방출부의 형성수가 현저하게 증대된 경우에도, 유효 영역의 전역에 걸쳐 각 전자 방출부의 전자 방출 효율을 균일화하여, 휘도 불균일이 매우 적은 고화질의 표시 장치를 실현할 수 있다. 그리고, 얻어진 전자 방출부(15)의 형상을 주사형 전자 현미경을 사용하여 관찰한 경우 전자 방출부(15) 선단의 곡률 반경은 약 14nm이며, 전자 방출부 바닥부의 직경(R)과, 높이(H)의 종횡비(H/R)는 3 내지 7이며, 전자 방출부 바닥부의 직경(R)은 평균 72nm이었다.
이렇게 하여 얻어진 표시 장치에 있어서, 애노드 전극(23)에 가속 전압을 인가하여, 전자 방출부(15)에 가해지는 전계(E)(단위 : V/㎛)를 계산으로부터 구하고, 한편 캐소드 전극(11)에 0볼트를 인가하여, 방출 전자 전류(I)(단위 : ×10-4A/㎛)를 측정했다. 그 결과를 도 5에 나타낸다. 도 5에서도 명백한 것과 같이, 전계(E)가 4V/㎛에서 충분한 방출 전자 전류(I)가 얻어졌다. 통상의 스핀트형 전계 방출 소자에서는, 동일한 정도의 방출 전자 전류(I)를 얻기 위한 전계로서 103V/㎛ 정도가 필요하게 된다.
도 1에 나타낸 표시 장치에서의 애노드 패널(AP) 제조 방법의 일례를 이하 도 4 (A) 내지 4 (D)를 참조하여 설명한다. 먼저, 발광성 결정 입자 조성물을 조제한다. 이를 위해, 예를 들면, 순수(純水)에 분산제를 분산시키고, 호모믹서를 사용하여 3000rpm으로 1분간 교반(攪拌)한다. 다음에, 먼저 설명한 발광성 결정 입자를 분산제가 분산된 순수 중에 투입하고, 호모믹서를 사용하여 5000rpm으로 5분간 교반한다. 그 후, 예를 들면, 폴리비닐 알콜 및 중크롬산 암모늄을 첨가하여 충분히 교반하여 여과한다.
애노드 패널(AP)의 제조에 있어서는, 예를 들면 유리로 이루어지는 기판(20) 상의 전면에 감광성 피막(40)을 형성(도포)한다. 그리고, 노광 광원(도시하지 않음)으로부터 사출되어, 마스크(43)에 형성된 구멍부(44)를 통과한 노광광에 의해 기판(20) 상에 형성된 감광성 피막(40)을 노광하여 감광 영역(41)을 형성한다(도 4 (A) 참조). 그 후, 감광성 피막(40)을 현상하여 선택적으로 제거하고, 감광성 피막의 잔부(노광, 현상 후의 감광성 피막)(42)를 기판(20) 상에 남긴다(도 4 (B) 참조). 다음에, 전면에 카본제(카본 슬러리)를 도포하고, 건조, 소성한 후 리프트오프법(lift-off method)으로 감광성 피막의 잔부(42) 및 그 위의 카본제를 제거함으로써, 노출된 기판(20) 상에 카본제로 이루어지는 블랙 매트릭스(22)를 형성하고, 아울러, 감광성 피막의 잔부(42)를 제거한다(도 4 (C) 참조). 그 후, 노출된 기판(20) 상에 적, 녹, 청의 각 형광체층(21)을 형성한다(도 4 (D) 참조). 구체적으로는, 전술한 각 발광성 결정 입자(형광체 입자)로 조제된 발광성 결정 입자 조성물을 사용하여, 예를 들면, 적색 감광성의 발광성 결정 입자 조성물(형광체 슬러리)을 전면에 도포, 노광, 현상하고, 이어서 녹색 감광성의 발광성 결정 입자 조성물(형광체 슬러리)을 전면에 도포하여 노광, 현상하고, 또한 청색 감광성의 발광성 결정 입자 조성물(형광체 슬러리)을 전면에 도포하여 노광, 현상하면 된다. 그 후, 형광체층(21) 및 블랙 매트릭스(22) 상에 스퍼터법으로 두께 약 0.07㎛의 알루미늄 박막으로 이루어지는 애노드 전극(23)을 형성한다. 그리고, 스크린 인쇄법 등에 의해 각 형광체층(21)을 형성할 수도 있다.
1화소를 스트라이프형 캐소드 전극과, 그 위에 형성된 전자 방출부와, 전자방출부에 대면하도록 애노드 패널의 유효 영역에 배열된 형광체층에 의해 구성해도 된다. 이 경우, 애노드 전극도 스트라이프 형상을 가진다. 스트라이프형 캐소드 전극의 투사 영상과, 스트라이프형 애노드 전극의 투사 영상은 직교하고 있다. 애노드 전극의 투사 영상과 캐소드 전극의 투사 영상이 중복되는 영역에 위치하는 전자 방출부로부터 전자가 방출된다. 이와 같은 구성의 표시 장치의 구동은 이른바 단순 매트릭스 방식에 의해 행해진다. 즉, 캐소드 전극에 상대적으로 네거티브의 전압을, 애노드 전극에 상대적으로 포지티브의 전압을 인가한다. 그 결과, 열 선택된 캐소드 전극과 행 선택된 애노드 전극(또는, 행 선택된 캐소드 전극과 열 선택된 애노드 전극)의 애노드 전극/캐소드 전극 중복 영역에 위치하는 전자 방출부로부터 선택적으로 진공 공간 중에 전자가 방출되고, 이 전자가 애노드 전극에 끌어 당겨져 애노드 패널을 구성하는 형광체층에 충돌하여, 형광체층을 여기 발광시킨다.
이와 같은 구조의 전계 방출 소자의 제조에 있어서는, [공정-100]에서, 예를 들면, 유리 기판으로 이루어지는 지지체(10) 상에, 예를 들면, 스퍼터링법에 의해 형성된 니켈(Ni)층으로 이루어지는 캐소드 전극 형성용의 도전체층을 형성한 후, 주지의 리소그래피 기술 및 RIE법에 따라, 도전체층을 패터닝함으로써, 직사각형 형상의 캐소드 전극 대신에 스트라이프형 캐소드 전극(11)을 지지체(10) 상에 형성하면 된다.
실시예 2
실시예 2는 제1 구성에 관한 전계 방출 소자, 및 제1 구성에 관한 표시 장치에 관한 것이며, 또한 본 발명의 제1A의 양상에 관한 제조 방법에 관한 것이다.
실시예 2의 표시 장치의 모식적인 일부 단면도를 도 9에 나타내고, 전계 방출 소자의 모식적인 일부 단면도를 도 6 (C) 및 도 8에 나타내고, 전계 방출 소자에서의 격벽과 캐소드 전극과 게이트 전극의 배치를 도 7에 나타낸다. 도 9에서는 개구부(114A)의 바닥부에 노출된 전자 방출부(15)를 하나만 도시하고 있지만, 실제로는 다수의 전자 방출부(15)가 노출되어 있다.
실시예 2에서는, 도 6 (C)에 전계 방출 소자의 모식적인 일부 단면도(斷面圖)를 나타내고 있는 것과 같이, 개구부(114A)를 가지는 게이트 전극(113)을 추가로 구비하고, 개구부(114A)의 바닥부에 위치하는 캐소드 전극(11) 부분에 전자 방출부(15)가 선택적으로 형성되어 있다. 게이트 전극(113)은 스트라이프형 격벽(리브)(12A)에 의해 지지되어 있다. 이 점을 제외하고, 실시예 2의 전자 방출 장치, 전계 방출 소자, 표시 장치의 구성은 실시예 1과 동일하게 할 수 있으므로, 상세한 설명은 생략한다.
이하, 본 발명의 제1A 양상에 관한 제조 방법인 실시예 2의 전계 방출 소자의 제조 방법 및 표시 장치의 제조 방법을 도 6 (A) 내지 6 (C)를 참조하여 설명하지만, 실시예 2에서는, 전계 방출 소자는
지지체(10) 상에 캐소드 전극(11)을 형성하는 공정,
캐소드 전극(11)의 표면에 선택적으로 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성하는 공정, 및
전자 방출부(15) 상방에 개구부(114A)를 가지는 게이트 전극(113)을 형성하는 공정
을 거쳐 형성된다.
[공정-200]
먼저, 지지체(10) 상에 게이트 전극 지지부를 구성하는 스트라이프형 격벽(12A)을, 예를 들면, 샌드 블라스트법에 따라 형성한다.
[공정-210]
그 후, 전면에 스핀트 코팅법으로 레지스트 재료층을 형성하고, 격벽(12A)과 격벽(12A) 사이의 캐소드 전극을 형성해야 할 영역 부분의 레지스트 재료층을 제거한다. 그 후, 실시예 1의 [공정-100]과 동일하게 하여, 니켈(Ni)로 이루어지는 캐소드 전극용 도전체층을 스퍼터법으로 전면에 형성한 후 레지스트 재료층을 제거한다. 이에 따라, 레지스트 재료층 상에 형성된 캐소드 전극용 도전체층도 제거되고, 격벽(12A)과 격벽(12A) 사이에 격벽(12A)과 평행으로 연장되는 스트라이프형 캐소드 전극(11)이 남겨진다(도 6 (A) 참조). 격벽(12A)과 격벽(12A) 사이를 제2 개구부(114B)라고 한다.
[공정-220]
그 후, 전면에 레지스트 재료로 이루어지는 마스크층(16)을 형성하고, 포토리소그래피 기술에 의해 마스크층(16)에 구멍부(16A)를 형성한다. 대략 직사각형 형상의 구멍부(16A)는 전자 방출부를 형성해야 할 캐소드 전극(11) 영역에 위치한다. 그리고, 실시예 1의 [공정-120]과 동일한 공정을 실행한다(도 6 (B) 참조). 캐소드 전극(11) 상에는 다수의 전자 방출부(15)가 형성된다.
[공정-230]
한편, 도 7 또는 도 10 (A) 내지 10 (D)의 모식적인 일부 평면도에 예시한 것과 같은, 개구부(114A)가 형성된 스트라이프형 재료층(금속박(金屬箔))(113A)을 준비한다. 그리고, 이러한 스트라이프형 재료층(113A)을 격벽(12A)의 정상면에 접하도록, 또한 전자 방출부(15) 상방에 개구부(114A)가 위치하도록 스트라이프형 재료층(113A)을 펼친 상태에서, 스트라이프형 재료층(113A)을 격벽(12A)의 정상면에 열 경화성 접착제(예를 들면, 에폭시계 접착제)를 사용하여 고정함으로써(도 6 (C) 참조), 전자 방출부(15)의 상방에 게이트 전극(113)을 형성할 수 있다. 또한, 도 8에 지지체(10)의 단부 근방의 모식적인 일부 단면도를 나타낸 것과 같이, 스트라이프형 재료(113A)의 양 단부는 지지체(10)의 주변부에 고정되어 있는 구조로 할 수도 있다. 보다 구체적으로는, 예를 들면, 지지체(10)의 주변부에 돌기부(116)를 미리 형성해 두고, 이 돌기부(116)의 정상면에 스트라이프형 재료층(113A)을 구성하는 재료와 동일 재료의 박막(117)을 형성해 둔다. 그리고, 스트라이프형 재료층(113A)을 펼친 상태에서, 이러한 박막(117)에, 예를 들면, 레이저를 사용하여 용접함으로써, 전자 방출부(15)의 상방에 개구부(114A)를 가지는 게이트 전극(113)을 형성할 수 있다. 그리고, 돌기부(116)는, 예를 들면, 격벽(12A)의 형성과 동시에 형성할 수 있다. 여기에서, 스트라이프형 재료층(113A)의 투사 영상과, 캐소드 전극(11)의 투사 영상이 직교하도록 스트라이프형 재료층(113A)은 고정되어 있다.
[공정-240]
그 후, 실시예 1의 [공정-130]과 동일한 공정을 실행함으로써, 표시 장치를완성시킨다. 그리고, 게이트 전극이 형성되어 있는 경우, 일반적으로 캐소드 패널(CP)과 애노드 패널(AP) 사이의 거리는 프레임(24)을 사용함으로써, 1mm 전후로 할 수 있다.
실시예 2의 표시 장치에서는, 캐소드 전극(11)에 상대적인 네거티브 전압이 캐소드 전극 제어 회로(30)로부터 인가되고, 게이트 전극(113)에는 상대적인 포지티브 전압이 게이트 전극 제어 회로(31)로부터 인가되고, 애노드 전극(23)에는 게이트 전극(113)보다도 더 높은 포지티브 전압이 애노드 전극 제어 회로(32)로부터 인가된다. 이러한 표시 장치에서 표시를 행하는 경우, 예를 들면, 캐소드 전극(11)에 캐소드 전극 제어 회로(30)로부터 주사 신호를 입력하고, 게이트 전극(113)에 게이트 전극 제어 회로(31)로부터 비디오 신호를 입력한다. 휘도는 캐소드 전극(11)에 인가되는 전압에 의해 제어된다. 캐소드 전극(11)과 게이트 전극(113) 사이에 전압을 인가했을 때 발생하는 전계에 의해, 양자 터널 효과에 따라 전자 방출부(15)로부터 전자가 방출되고, 이 전자가 애노드 전극(23)에 끌어 당겨져 형광체층(21)에 충돌한다. 그 결과, 형광체층(21)이 여기되고 발광하여, 원하는 화상을 얻을 수 있다.
실시예 3
실시예 3은 제2 구성에 관한 전계 방출 소자, 및 제2 구성에 관한 표시 장치에 관한 것이며, 또한 본 발명의 제1B의 양상에 관한 제조 방법에 관한 것이다.
실시예 3에서는, 도 12에 모식적인 일부 단면도를 나타낸 것과 같이, 지지체(10) 및 캐소드 전극(11) 상에는 절연층(12)이 형성되어 있고, 절연층(12)상에 게이트 전극(13)이 형성되어 있고, 게이트 전극(13)에 형성된 제1 개구부(14A)에 연이어 통하는 제2 개구부(14B)가 절연층(12)에 형성되어 있고, 제2 개구부(14B)의 바닥부에 전자 방출부(15)가 노출되어 있다. 이 점을 제외하고, 실시예 3의 전자 방출 장치, 전계 방출 소자, 표시 장치의 구성은 실시예 1과 동일하게 할 수 있으므로, 상세한 설명은 생략한다. 그리고, 실시예 3의 표시 장치의 모식적인 일부 단면도를 도 13에 나타내고, 도 14에는 표시 장치의 모식적인 분해 사시도를 나타낸다. 도 13에서는, 제2 개구부(14B)의 바닥부에 노출된 전자 방출부(15)를 하나만 도시하고 있지만, 실제로는 다수의 전자 방출부(15)가 노출되어 있다.
이하, 본 발명의 제1B 양상에 관한 제조 방법인 실시예 3의 전계 방출 소자의 제조 방법 및 표시 장치의 제조 방법을 도 11 (A) 내지 11 (C) 및 도 12를 참조하여 설명하지만, 실시예 3에서는, 전자 방출 소자는
지지체(10) 상에 캐소드 전극(11)을 형성하는 공정,
지지체(10) 및 캐소드 전극(11) 상에 절연층(12)을 형성하는 공정,
절연층(12) 상에 제1 개구부(14A)를 가지는 게이트 전극(13)을 형성하는 공정,
게이트 전극(13)에 형성된 제1 개구부(14A)에 연이어 통하는 제2 개구부(14B)를 절연층(12)에 형성하는 공정, 및
제2 개구부(12)의 바닥부에 위치하는 캐소드 전극(11)의 표면에 선택적으로 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성하는 공정
을 거쳐 형성된다.
[공정-300]
먼저, 실시예 1의 [공정-100]과 동일하게 하여, 지지체(10) 상에 Ni로 이루어지는 스트라이프형 캐소드 전극(11)을 형성한다. 그리고, 스트라이프형 캐소드 전극(11)은 도면의 지면 좌우 방향으로 연장되어 있다.
[공정-310]
그 후, 지지체(10) 및 캐소드 전극(11) 상에, 예를 들면, TEOS CVD법에 따라 두께 3㎛의 SiO2로 이루어지는 절연층(12)을 형성한다(도 11 (A) 참조).
[공정-320]
다음에, 절연층(12) 상에 제1 개구부(14A)를 가지는 게이트 전극(13)을 형성한다. 구체적으로는, 예를 들면, 알루미늄층을 전면에 스퍼터법으로 성막한 후, 포토리소그래피 기술 및 드라이 에칭 기술에 의해 알류미늄층을 패터닝함으로써, 알루미늄으로 이루어지는 스트라이프형 게이트 전극(13)을 형성할 수 있다. 여기에서, 게이트 전극(13)의 투사 영상과 캐소드 전극(11)의 투사 영상이 직교하도록 게이트 전극(13)은 패터닝되어 있다.
[공정-330]
그 후, 레지스트 재료층을 전면에 형성하고, 제1 개구부(14A)를 형성해야 할 부분의 레지스트 재료층에 구멍부를 형성한다. 그리고, 이러한 레지스트 재료층을 에칭용 마스크로서 게이트 전극(13)을 드라이 에칭하여 게이트 전극에 제1개구부(14A)를 형성하고, 또한 그 아래에 위치하는 절연층(12)에 제2 개구부(14B)를 형성한 후, 레지스트 재료층을 제거한다(도 11 (B) 참조).
이어서, 실시예 1의 [공정-110]과 동일하게 하여, 전면에 레지스트 재료로 이루어지는 마스크층(16)을 형성하고, 포토리소그래피 기술에 의해 제2 개구부(14B)의 바닥부에 노출된 캐소드 전극(11)의 중앙부에 위치하는 마스크층(16)의 부분에 구멍부(16A)를 형성한다(도 11 (C) 참조).
[공정-350]
그 후, 실시예 1의 [공정-120]과 동일한 공정을 실행함으로써, 제2 개구부(14B)의 바닥부에 위치하는 캐소드 전극(11)의 표면에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성한 후, 마스크층(16)을 제거한다. 이렇게 하여, 도 12에 나타낸 구조를 얻을 수 있다. 그 후, 실시예 1의 [공정-130]과 동일한 공정을 실행함으로써, 표시 장치를 완성시킨다.
실시예 4
실시예 4는 제2 구성에 관한 전계 방출 소자, 및 제2 구성에 관한 표시 장치에 관한 것이며, 또한 본 발명의 제1C의 양상에 관한 제조 방법에 관한 것이다. 그리고, 실시예 4의 전계 방출 소자는 구조적으로 실시예 3에서 설명한 전계 방출 소자와 동일하므로, 상세한 설명은 생략한다.
이하, 본 발명의 제1C 양상에 관한 제조 방법인 실시예 4의 전계 방출 소자의 제조 방법 및 표시 장치의 제조 방법을 도 15 (A) 내지 15 (C)를 참조하여 설명하지만, 실시예 4에서는, 전계 방출 소자는
지지체(10) 상에 캐소드 전극(11)을 형성하는 공정,
캐소드 전극(11)의 표면에 선택적으로 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성하는 공정,
지지체(10) 및 전자 방출부(15) 상(또한, 캐소드 전극(11) 상)에 절연층(12)을 형성하는 공정,
절연층(12) 상에 제1 개구부(14A)를 가지는 전극(13)을 형성하는 공정, 및
게이트 전극(13)에 형성된 제1 개구부(14A)에 연이어 통하고, 바닥부에 전자 방출부(15)가 노출된 제2 개구부(14B)를 절연층(12)에 형성하는 공정
을 거쳐 형성된다.
[공정-400]
먼저, 실시예 1의 [공정-100]과 동일하게 하여, 지지체(10) 상에 Ni로 이루어지는 캐소드 전극(11)을 형성한 후, [공정-110] 및 [공정-120]과 동일하게 하여, 전자 방출부(15)를 선택적으로 형성한다(도 15 (A) 참조).
[공정-410]
그 후, 전면에(보다 구체적으로는, 지지체(10), 캐소드 전극(11) 및 전자 방출부(15) 상에), 예를 들면, TEOS CVD법에 따라 두께 3㎛의 SiO2로 이루어지는 절연층(12)을 형성한다(도 15 (B) 참조).
[공정-420]
다음에, 절연층(12) 상에 제1 개구부(14A)를 가지는 게이트 전극(13)을 형성한다. 구체적으로는, 예를 들면, 알루미늄층을 전면에 스퍼터법으로 성막한 후, 포토리소그래피 기술 및 드라이 에칭 기술에 의해 알루미늄층을 패터닝함으로써, 알루미늄으로 이루어지는 스트라이프형 게이트 전극(13)을 형성할 수 있다. 여기에서, 게이트 전극(13)의 투사 영상과, 캐소드 전극(11)의 투사 영상이 직교하도록 게이트 전극(13)은 패터닝되어 있다.
[공정-430]
그 후, 레지스트 재료층을 전면에 형성하고, 제1 개구부(14A)를 형성해야 할 부분의 레지스트 재료층에 구멍부를 형성한다. 그리고, 이러한 레지스트 재료층을 에칭용 마스크로서 게이트 전극(13)을 드라이 에칭하여 게이트 전극(13)에 제1 개구부(14A)를 형성하고, 또한 그 아래에 위치하는 절연층(12)에 제2 개구부(14B)를 형성한다. 이에 따라, 제2 개구부(14B)의 바닥부에는 전자 방출부(15)가 노출된다. 그 후, 레지스트 재료층을 제거함으로써, 도 15 (C)에 나타내는 전계 방출 소자를 얻을 수 있다.
[공정-440]
이어서, 실시예 1의 [공정-130]과 동일한 공정을 실행함으로써, 표시 장치를 완성시킨다.
실시예 5
실시예 5는 실시예 1의 변형이며, 본 발명의 제2 양상에 관한 제조 방법에 관한 것이다.
실시예 5에서는, 도 16 (D)에 모식적인 일부 단면도를 나타내도록 도전체층또는 캐소드 전극(11)과 전자 방출부(15) 사이에 금속 박막(구체적으로는, 실시예 5에서는 니켈 박막)으로 이루어지는 전자 방출부 형성층(50)이 선택적으로 형성되어 있다. 이 점을 제외하고, 실시예 5의 전자 방출 장치, 전계 방출 소자, 표시 장치의 구성은 실시예 1과 동일하게 할 수 있으므로, 상세한 설명은 생략한다.
실시예 5에서는, 도전체층 또는 캐소드 전극(11)을 구성하는 재료로서 알루미늄(Al)을 사용하고, 전자 방출부 형성층(50)을 구성하는 재료로서 니켈(Ni)을 사용했다.
이하, 실시예 5의 전계 방출 소자의 제조 방법 및 표시 장치의 제조 방법을 도 16 (A) 내지 16 (D)를 참조하여 설명하지만, 실시예 5에서는
지지체(10) 상에 캐소드 전극(11)을 형성하는 공정,
캐소드 전극(11) 상에 전자 방출부 형성층(50)을 형성하는 공정, 및
전자 방출부 형성층(50) 상에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성하는 공정
을 거쳐 형성된다.
[공정-500]
먼저, 예를 들면 유리 기판으로 이루어지는 지지체(10) 상에 캐소드 전극 형성용의 도전체층을 형성하고, 이어서, 리소그래피 기술 및 반응성 이온 에칭법(RIE법)에 따라 도전체층을 패터닝함으로써, 대략 직사각형의 캐소드 전극(11) 및 전극(11A)(도시하지 않음)을 지지체(10) 상에 형성한다(도 16 (A) 참조). 캐소드 전극(11) 및 전극(11A)은, 예를 들면, 스퍼터법에 의해 형성된 두께 약 0.2㎛의 알루미늄(Al)으로 이루어진다.
[공정-510]
그 후, 전면에 레지스트 재료로 이루어지는 마스크층(16)을 형성하고, 포토리소그래피 기술에 의해 마스크층(16)에 구멍부(16A)를 형성한다(도 16 (B) 참조). 구멍부(16A)는 대략 직사각형의 캐소드 전극(11) 중앙부에 위치한다.
[공정-520]
다음에, 실시예 1의 [공정-100]에 나타낸 것과 동일한 조건으로, 전면에 스퍼터법으로 니켈층을 형성한 후, 리프트오프법으로 마스크층(16)을 제거한다. 이에 따라, 도 16 (C)에 나타낸 것과 같이, 캐소드 전극(11) 표면의 원하는 부분에 전자 방출부 형성층(50)을 형성할 수 있다.
[공정-530]
그 후, 실시예 1의 [공정-120]과 동일하게 하여, 전자 방출부 형성층(50) 상에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성한다(도 16 (D) 참조). 노출된 알루미늄으로 이루어지는 캐소드 전극(11) 상에는 전자 방출부가 형성되지 않는다.
그리고, 플라스마 CVD 조건(특히, 지지체(10)에의 바이어스 전압, 플라스마 밀도, 전자 온도, 이온 전류 밀도) 및 밑바탕인 전자 방출부 형성층(50)의 표면 상태에 의해, 저온(예를 들면, 100℃)에서도 원뿔 형상의 전자 방출부(15)를 얻을 수 있다. 전자 방출부를 구성하는 탄소의 결정성을 변화시키기 위해, 합성 조건은 수시로 변화시켜도 된다. 또, 전자 방출 특성을 향상시키기 위해, 예를 들면,수소(H2)나 암모니아(NH3)를 사용한 플라스마 환원 처리, 아르곤(Ar)이나 헬륨(He) 분위기에서의 스퍼터 처리, 또는, 예를 들면, 불산 등의 산이나 염기를 사용한 세정 처리에 의해 전자 방출부(15)를 형성하기 전에 전자 방출부 형성층(50) 표면의 자연 산화막을 제거해도 된다. 그리고, 이하에 설명하는 여러가지의 방법에 있어서도 동일하다.
[공정-540]
그 후, 실시예 1의 [공정-130]과 동일하게 하여, 표시 장치를 완성시킨다.
이러한 구성을 가지는 표시 장치에 있어서, 전자 방출부 형성층(50) 상에 형성된 전계 방출 소자의 전자 방출부는 일의 함수가 낮은 원뿔형 탄소로 이루어져, 그 가공에는 종래의 스핀트형 전계 방출 소자에 관해 필요하게 된 복잡하고 또한 고도의 가공 기술을 조금도 필요로 하지 않는다. 나아가, 전자 방출부(15)는 전자 방출부 형성층(50) 상에 선택적으로 형성되어 탄소의 에칭 가공이 불필요하다. 따라서, 표시 장치의 유효 영역 면적이 증대되고, 이에 따라 전자 방출부의 형성수가 현저하게 증대된 경우에도, 유효 영역의 전역에 걸쳐 각 전자 방출부의 전자 방출 효율을 균일화하여, 휘도 불균일이 매우 적은 고화질의 표시 장치를 실현할 수 있다.
그리고, 스트라이프형 캐소드 전극과 스트라이프형 애노드 전극으로 구성된 실시예 1의 변형예를 실시예 5에 적용할 수 있다.
실시예 6
실시예 6은 실시예 2의 변형이며, 제3 구성에 관한 전계 방출 소자, 및 제3 구성에 관한 표시 장치에 관한 것이며, 또한 본 발명의 제2D의 양상에 관한 제조 방법에 관한 것이다.
실시예 6에서는, 도 17 (A)에 전계 방출 소자의 모식적인 일부 단면도에 나타낸 것과 같이, 개구부(114A)를 가지는 게이트 전극(113)을 추가로 구비하며, 개구부(114A)의 바닥부에 위치하는 캐소드 전극(11) 부분의 표면에 전자 방출부 형성층(50)이 형성되고, 전자 방출부 형성층(50) 상에 전자 방출부(15)가 형성되어 있다. 게이트 전극(113)은 스트라이프형 격벽(리브)(12A)에 의해 지지되어 있다. 이 점을 제외하고, 실시예 6의 전자 방출 장치, 전계 방출 소자, 표시 장치의 구성은 실시예 2와 동일하게 할 수 있으므로 상세한 설명을 생략한다.
이하, 본 발명의 제2D의 양상에 관한 실시예 6의 전계 방출 소자의 제조 방법 및 표시 장치의 제조 방법을 설명하지만, 실시예 6에서는
지지체(10) 상에 캐소드 전극(11)을 형성하는 공정,
캐소드 전극(11) 상에 전자 방출부 형성층(50)을 형성하는 공정,
전자 방출부 형성층(50) 상에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성하는 공정, 및
전자 방출부(15) 상방에 개구부(114A)를 가지는 게이트 전극(113)을 형성하는 공정
을 거쳐 형성된다.
[공정-600]
먼저, 지지체(10) 상에 게이트 전극 지지부를 구성하는 격벽(12A)을, 예를 들면, 샌드 블라스트법에 따라 형성한다.
[공정-610]
그 후, 지지체(10) 상에 캐소드 전극(11), 전자 방출부 형성층(50) 및 전자 방출부(15)를 형성한다. 구체적으로는, 전면에 스핀 코팅법으로 레지스트 재료층을 형성하고, 격벽(12A)과 격벽(12A) 사이의 캐소드 전극을 형성해야 할 영역 부분의 레지스트 재료층을 제거한다. 그 후, 실시예 5의 [공정-500]과 동일하게 하여, 알루미늄(Al)으로 이루어지는 캐소드 전극용 도전체층을 스퍼터법으로 전면에 형성한 후, 레지스트 재료층을 제거한다. 이에 따라, 레지스트 재료층 상에 형성된 캐소드 전극용 도전체층도 제거되어, 격벽(12A)과 격벽(12A) 사이에 격벽(12A)과 평행으로 연장되는 스트라이프형 캐소드 전극(11)이 남겨진다.
[공정-620]
그 후, 실시예 5의 [공정-510]~[공정-530]과 동일한 공정을 실행함으로써, 캐소드 전극(11) 상에 전자 방출부 형성층(50)을 선택적으로 형성한 후, 전자 방출부 형성층(50) 상에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성한다. 그 후, 실시예 2의 [공정-230]과 동일한 공정을 실행하여 전계 방출 소자를 완성시킨 후, [공정-240]과 동일한 공정을 실행하여 표시 장치를 완성시킨다.
실시예 7
실시예 7은 실시예 3의 변형이며, 제4 구성에 관한 전계 방출 소자, 및 제4 구성에 관한 표시 장치에 관한 것이며, 또한 본 발명의 제2C의 양상에 관한 제조방법에 관한 것이다.
실시예 7에서는, 도 17 (B)에 모식적인 일부 단면도를 나타낸 것과 같이, 지지체(10) 및 캐소드 전극(11) 상에는 절연층(12)이 형성되어 있고, 절연층(12) 상에 게이트 전극(13)이 형성되어 있고, 게이트 전극(13)에 형성된 제1 개구부(14A)에 연이어 통하는 제2 개구부(14B)가 절연층(12)에 형성되어 있고, 제2 개구부(14B)의 바닥부에 전자 방출부(15)가 노출되어 있다. 제2 개구부(14B)의 바닥부에 위치하는 캐소드 전극(11) 부분의 표면에 전자 방출부 형성층(50)이 형성되고, 전자 방출부 형성층(50) 상에 전자 방출부(15)가 형성되어 있다. 이 점을 제외하고, 실시예 7의 전자 방출 장치, 전계 방출 소자, 표시 장치의 구성은 실시예 3과 동일하게 할 수 있으므로 상세한 설명은 생략한다.
이하, 본 발명의 제2C의 양상에 관한 제조 방법인 실시예 7의 전계 방출 소자의 제조 방법 및 표시 장치의 제조 방법을 설명하지만, 실시예 7에서는, 전계 방출 소자는
지지체(10) 상에 캐소드 전극(11)을 형성하는 공정,
지지체(10) 및 캐소드 전극(11) 상에 절연층(12)을 형성하는 공정,
절연층(12) 상에 제1 개구부(14A)를 가지는 게이트 전극(13)을 형성하는 공정,
게이트 전극(13)에 형성된 제1 개구부(14A)에 연이어 통하는 제2 개구부(14B)를 절연층(12)에 형성하는 공정,
제2 개구부(14B)의 바닥부에 위치하는 캐소드 전극(11) 상에 전자 방출부 형성층(50)을 형성하는 공정, 및
전자 방출부 형성층(50) 상에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성하는 공정
을 거쳐 형성된다.
[공정-700]
먼저, 지지체(10) 상에 캐소드 전극(11)을 형성한다. 구체적으로는, 실시예 5의 [공정-500]과 동일하게 하여, 지지체(10) 상에 알루미늄(Al)으로 이루어지는 스트라이프형 캐소드 전극(11)을 형성한다. 다음에, 지지체(10) 및 캐소드 전극(11) 상에 절연층(12)을 형성하고, 이어서, 절연층(12) 상에 제1 개구부(14A)를 가지는 게이트 전극(13)을 형성한 후, 게이트 전극(13)에 형성된 제1 개구부(14A)에 연이어 통하는 제2 개구부(14B)를 절연층(12)에 형성한다. 구체적으로는, 실시예 3의 [공정-310]~[공정-330]과 동일한 공정을 실행한다.
[공정-710]
이어서, 캐소드 전극(11) 상에 전자 방출부 형성층(50)을 형성하지만, 실시예 7에서는, 제2 개구부(14B)의 바닥부에 위치하는 캐소드 전극(11) 상에 전자 방출부 형성층(50)을 선택적으로 형성한다. 구체적으로는, 실시예 3의 [공정-340]과 동일하게 하여 전면에 레지스트 재료로 이루어지는 마스크층을 형성하고, 포토리소그래피 기술에 의해, 제2 개구부(14B)의 바닥부에 노출된 캐소드 전극(11)의 중앙부에 위치하는 마스크층의 부분에 구멍부를 형성한 후, 실시예 1의 [공정-100]에 나타낸 것과 동일한 조건으로 전면에 스퍼터법으로 니켈층을 형성하고, 이어서 마스크층을 제거한다.
[공정-720]
그 후, 실시예 1의 [공정-120]과 동일한 공정을 실행함으로써, 제2 개구부(14B)의 바닥부에 위치하는 전자 방출부 형성층(50) 상에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 선택적으로 형성한다. 그 후, 실시예 1의 [공정-130]과 동일한 공정을 실행함으로써, 표시 장치를 완성시킨다. 그리고, 전자 방출부(15)의 형성에 있어서는, 게이트 전극(13) 상에 전자 방출부(15)가 형성되지 않은 플라스마 CVD 조건으로 하면 된다.
실시예 8
실시예 8은 실시예 6의 변형이며, 제3 구성에 관한 전계 방출 소자, 및 제3 구성에 관한 표시 장치에 관한 것이며, 또한 본 발명의 제2A의 양상에 관한 제조 방법에 관한 것이다. 즉, 실시예 8에서는, 전계 방출 소자는
지지체(10) 상에 캐소드 전극(11)을 형성하는 공정,
캐소드 전극(11) 상에 전자 방출부 형성층(50)을 형성하는 공정,
전자 방출부 형성층(50)의 상방에 개구부(114A)를 가지는 게이트 전극(113)을 형성하는 공정, 및
개구부(114A) 하방의 전자 방출부 형성층(50) 상에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성하는 공정
을 거쳐 형성된다.
이하, 실시예 8의 전계 방출 소자의 제조 방법 및 표시 장치의 제조 방법을설명한다.
[공정-800]
먼저, 실시예 6의 [공정-600]과 동일하게 하여, 지지체(10) 상에 게이트 전극 지지부를 구성하는 격벽(12A)을, 예를 들면, 샌드 블라스트법에 따라 형성한다.
[공정-810]
그 후, 지지체(10) 상에 캐소드 전극(11) 및 전자 방출부 형성층(50)을 형성한다. 구체적으로는, 전면에 스핀 코팅법으로 레지스트 재료층을 형성하고, 격벽(12A)과 격벽(12A) 사이의 캐소드 전극을 형성해야 할 영역 부분의 레지스트 재료층을 제거한다. 그 후, 실시예 5의 [공정-500]과 동일하게 하여, 알루미늄(Al)으로 이루어지는 캐소드 전극용의 도전체층을 스퍼터법으로 전면에 형성한 후 레지스트 재료층을 제거한다. 이에 따라, 레지스트 재료층 상에 형성된 캐소드 전극용의 도전체층이 제거되고, 격벽(12A)과 격벽(12A) 사이에 격벽(12A)과 평행으로 연장되는 캐소드 전극(11)이 남는다.
[공정-820]
그 후, 전면에 스핀 코팅법으로 레지스트 재료로 이루어지는 마스크층을 형성하고, 격벽(12A)과 격벽(12A) 사이의 캐소드 전극(11) 상의 전자 방출부 형성층(50)을 형성해야 할 영역 부분의 마스크층을 제거한다. 그 후, 실시예 1의 [공정-100]과 동일하게 하여, 니켈층을 스퍼터법으로 전면에 형성한 후, 마스크층을 제거한다. 이에 따라, 마스크층 상에 형성된 니켈층이 제거되고, 격벽(12A)과 격벽(12A) 사이의 캐소드 전극(11) 상에 형성된 니켈층으로 이루어지는 전자 방출부 형성층(50)이 선택적으로 남겨진다.
[공정-830]
그 후, 실시예 2의 [공정-230]과 동일한 공정을 실행하여, 전자 방출부 형성층(50)의 상방에 개구부(114A)를 가지는 게이트 전극(113)을 형성한다.
[공정-840]
다음에, 실시예 1의 [공정-120]과 동일한 공정을 실행함으로써, 개구부(114A) 하방의 전자 방출부 형성층(50) 상에 선택적으로 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성한다. 이렇게 하여, 도 17 (A)에 나타낸 것과 동일한 전계 방출 효과를 얻을 수 있다. 그 후, 실시예 1의 [공정-130]과 동일한 공정을 실행함으로써, 표시 장치를 완성시킨다.
실시예 9
실시예 9는 실시예 7의 변형이며, 제4 구성에 관한 전계 방출 소자, 및 제4 구성에 관한 표시 장치에 관한 것이며, 또한 본 발명의 제2B의 양상에 관한 제조 방법에 관한 것이다. 즉, 실시예 9에서는, 전계 방출 소자는
지지체(10) 상에 캐소드 전극(11)을 형성하는 공정,
캐소드 전극(11) 상에 전자 방출부 형성층(50)을 형성하는 공정,
지지체(10) 및 전자 방출부 형성층(50) 상(또한, 캐소드 전극(11) 상)에 절연층(12)을 형성하는 공정,
절연층(12) 상에 제1 개구부(14A)를 가지는 게이트 전극(13)을 형성하는 공정,
게이트 전극(13)에 형성된 제1 개구부(14A)에 연이어 통하는 제2 개구부(14B)를 절연층(12)에 형성하는 공정, 및
제2 개구부(14B)의 바닥부에 위치하는 전자 방출부 형성층(50) 상에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성하는 공정
을 거쳐 형성된다.
이하, 실시예 9의 전계 방출 소자의 제조 방법 및 표시 장치의 제조 방법을 도 18 (A) 내지 18 (C)를 참조하여 설명한다.
[공정-900]
먼저, 실시예 5의 [공정-500]과 동일하게 하여, 지지체(10) 상에 알루미늄층을 성막한 후, 실시예 1의 [공정-100]에 나타낸 것과 동일한 조건으로 알루미늄층 상에 니켈층을 스퍼터법으로 형성한다. 이어서, 니켈층 및 알루미늄층을 패터닝함으로써, 캐소드 전극(11), 및 그 위에 형성된 전자 방출부 형성층(50)을 얻을 수 있다. 여기에서, 캐소드 전극(11) 및 전자 방출부 형성층(50)은 도면의 지면 좌우 방향으로 연장되어 있다.
[공정-910]
그 후, 지지체(10) 및 전자 방출부 형성층(50) 상에, 예를 들면, TEOS CVD법에 따라, 두께 3㎛의 SiO2로 이루어지는 절연층(12)을 형성한다(도 18 (A) 참조).
[공정-920]
이어서, 실시예 3의 [공정-320]과 동일하게 하여, 절연층(12) 상에 제1 개구부(14A)를 가지는 게이트 전극(13)을 형성하고, [공정-330]과 동일하게 하여, 게이트 전극(13)에 형성된 제1 개구부(14A)에 연이어 통하는 제2 개구부(14B)를 절연층(12)에 형성한다. 여기에서, 게이트 전극(13)의 투사 영상과, 캐소드 전극(11)의 투사 영상이 직교하도록 게이트 전극(13)은 패터닝되어 있다.
[공정-930]
그 후, 실시예 1의 [공정-120]과 동일한 공정을 실행함으로써, 제2 개구부(14B)의 바닥부에 위치하는 전자 방출부 형성층(50) 상에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 형성한다. 그 후, 실시예 1의 [공정-130]과 동일한 공정을 실행함으로써, 표시 장치를 완성시킨다. 그리고, 전자 방출부(15)의 형성에 있어서는, 게이트 전극(13) 상에 전자 방출부(15)가 형성되지 않는 플라스마 CVD 조건으로 하면 된다.
실시예 10
실시예 10도 실시예 7의 변형이며, 제4 구성에 관한 전계 방출 소자, 및 제4 구성에 관한 표시 장치에 관한 것이며, 또한 본 발명의 제2E의 양상에 관한 제조 방법에 관한 것이다. 즉, 실시예 10에서는, 전계 방출 소자는
지지체(10) 상에 캐소드 전극(11)을 형성하는 공정,
캐소드 전극(11) 상에 전자 방출부 형성층(50)을 형성하는 공정,
전자 방출부 형성층(50) 상에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 선택적으로 형성하는 공정,
지지체(10) 및 전자 방출부(15) 상(또한, 전자 방출부 형성층(50) 상)에 절연층(12)을 형성하는 공정,
절연층(12) 상에 제1 개구부(14A)를 가지는 게이트 전극(13)을 형성하는 공정, 및
게이트 전극(13)에 형성된 제1 개구부(14A)에 연이어 통하고, 바닥부에 전자 방출부(15)가 노출된 제2 개구부(14B)를 절연층(12)에 형성하는 공정
을 거쳐 형성된다.
이하, 실시예 10의 전계 방출 소자의 제조 방법 및 표시 장치의 제조 방법을 도 19 (A) 및 19 (B)를 참조하여 설명한다.
[공정-1000]
먼저, 실시예 5의 [공정-500]과 동일하게 하여, 지지체(10) 상에 알루미늄층을 성막한 후, 실시예 1의 [공정-100]에 나타낸 것과 동일한 조건으로 알루미늄층 상에 니켈층을 스퍼터법으로 형성한다. 이어서, 니켈층 및 알루미늄층을 패터닝함으로써, 캐소드 전극(11), 및 그 위에 형성된 전자 방출부 형성층(50)을 얻을 수 있다. 여기에서, 캐소드 전극(11) 및 전자 방출부 형성층(50)은 도면의 지면 좌우 방향으로 연장되어 있다.
[공정-1010]
그 후, 실시예 1의 [공정-110] 및 [공정-120]과 동일한 공정을 실행함으로써, 전자 방출부 형성층(50) 상에 탄소로 이루어지는 원뿔형 전자 방출부(15)를 선택적으로 형성한다.
[공정-1020]
그 후, 전면에(구체적으로는, 지지체(10) 상, 전자 방출부(15) 상, 또한 노출되어 있는 전자 방출부 형성층(50) 상에), 예를 들면, TEOS CVD법에 따라 두께 3㎛의 SiO2로 이루어지는 절연층(12)을 형성한다(도 19 (A) 참조).
[공정-1030]
이어서, 실시예 3의 [공정-320]과 동일하게 하여, 절연층(12) 상에 제1 개구부(14A)를 가지는 게이트 전극(13)을 형성하고, [공정-330]과 동일하게 하여 게이트 전극(13)에 형성된 제1 개구부(14A)에 연이어 통하는 제2 개구부(14B)를 절연층(12)에 형성한다. 이에 따라, 제2 개구부(14B)의 바닥부에는 전자 방출부(15)가 노출된다(도 19 (B) 참조).
[공정-1040]
그 후, 실시예 1의 [공정-130]과 동일한 공정을 실행함으로써, 표시 장치를 완성시킨다.
이상, 본 발명을 실시예에 따라 설명했지만, 본 발명은 이들에 한정되지 않는다. 실시예에서 설명한 전자 방출 장치나 냉음극 전계 전자 방출 소자, 냉음극 전계 전자 방출 표시 장치의 구체적인 구조, 이들의 제조 조건, 사용한 재료 등은 예시이며, 적당히 변경할 수 있다. 또, 실시예에서는 오로지 스퍼터법으로 형성된 니켈층을 캐소드 전극에 사용하고, 또는 전자 방출부 형성층에 사용했지만, 캐소드 전극 또는 전자 방출부 형성층은 이에 한정되지 않고, 전자 방출부를 형성(합성)할 때의 분위기 중에서 촉매 작용을 가지는 금속을 사용하면 된다. 또, 스퍼터법 이외의 물리적 기상 성장법(예를 들면, 전자 빔 가열법에 따르는 진공 증착법)이나, 도금법(예를 들면, 아연 도금액이나 주석 도금액을 사용한 도금법)에 따라 형성할 수도 있다. 도금법을 사용하는 경우, 예를 들면, 게이트 전극을 양극측에 접속해 두면, 게이트 전극 상에 전자 방출부 형성층이 형성되는 것을 방지할 수 있다. 플라스마 CVD법에 따르는 탄소로 이루어지는 전자 방출부의 형성에 있어서는, 그 밖에 유도 결합형 플라스마 CVD법, 전자 사이클로트론 공명 플라스마 CVD법, 또는 용량 결합형 플라스마 CVD법을 채용할 수도 있다.
본 발명의 냉음극 전계 전자 방출 소자에 있어서, 게이트 전극(13) 및 절연층(12)에는 추가로 제2 절연층(60)을 형성하고, 제2 절연층(60) 상에 수속(收束) 전극(61)을 형성해도 된다. 이와 같은 구조를 가지는 전계 방출 소자의 일례인 모식적인 일부 단면도를 도 20에 나타낸다. 제2 절연층(61)에는 제1 개구부(14A)에 연이어 통하는 제3 개구부(62)가 형성되어 있다. 수속 전극(61)의 형성은, 예를 들면, 절연층(12) 상에 스트라이프형 게이트 전극(13)을 형성한 후, 제2 절연층(60)을 형성하고, 이어서, 제2 절연층(60) 상에 패터닝된 수속 전극(61)을 형성한 후, 수속 전극(61), 제2 절연층(60)에 제3 개구부(62)를 형성하고, 또한 게이트 전극(13)에 제1 개구부(14A)를 형성하면 된다.
본 발명의 전자 방출 장치를 표면 전도형 전자 방출 장치라고 통칭되는 소자에 적용할 수도 있다. 이 표면 전도형 전자 방출 장치는, 예를 들면 유리로 이루어지는 지지체 상에 산화 주석(SnO2), 금(Au), 산화 인듐(In2O3)/산화 주석(SnO2), 카본, 산화 팔라듐(PdO) 등의 도전 재료로 이루어지고, 미소한 면적을 가지며, 소정의 간격(갭)을 두고 배치된 한 쌍의 전극이 매트릭스형으로 형성되어 이루어진다. 그리고, 한 쌍의 전극 내의 한 쪽 전극에 행 방향 배선이 접속되고, 한 쌍의 전극 내의 다른 쪽 전극에 열 방향 배선이 접속된 구성을 가진다. 이러한 표면 전도형 전자 방출 장치에 있어서는, 각 한 쌍의 전극(도전체층에 상당함) 표면에 전자 방출부 형성층을 형성하고, 그 위에 탄소로 이루어지는 원뿔형 전자 방출부를 형성한다. 한 쌍의 전극에 전압을 인가함으로써, 갭을 사이에 두고 마주 보는 전자 방출부에 전계가 가해져, 전자 방출부로부터 전자가 방출된다. 이러한 전자를 애노드 패널 상의 형광체층에 충돌시킴으로써, 형광체층이 여기되고 발광하여 원하는 화상을 얻을 수 있다.
본 발명에서는, 탄소로 이루어지는 원뿔형 전자 방출부가 구비되어 있으므로, 보다 더 낮은 전계에서의 전자 방출이 가능하게 되어, 매우 높은 전자 방출 효율을 달성할 수 있다. 또, 본 발명에서는, 선택적으로 전자 방출부를 형성할 수 있으므로, 전자 방출부를 원하는 형상으로 하기 위한 패터닝이라고 하는 처리가 일체 불필요하다. 나아가, 전자 방출부의 형성 온도를 저온으로 할 수 있으므로, 예를 들면, 유리 기판으로 이루어지는 지지체를 아무런 문제 없이 사용할 수 있다. 또한, 고정밀도의 반도체 제조 프로세스를 사용하지 않고, 서브미크론(sub-micron) 오더 이하의 전자 방출부를 형성할 수 있고, 종래의 전자 방출부 제조 프로세스와 비교하여 제조 공정수의 저감을 도모할 수 있다. 또, 저소비 전력의 냉음극 전계전자 방출 표시 장치를 얻을 수 있고, 고화질이며 대화면의 냉음극 전계 전자 방출 표시 장치를 균일한 휘도 분포로 제공할 수 있다.

Claims (50)

  1. 도전체층 상에 탄소로 이루어지는 원뿔형 전자 방출부를 구비하고 있는 전자 방출 장치.
  2. 제1항에 있어서,
    상기 도전체층과 상기 전자 방출부 사이에는 전자 방출부 형성층이 형성되어 있는 전자 방출 장치.
  3. 제1항에 있어서,
    상기 원뿔형 전자 방출부의 바닥 면적을 S, 높이를 H로 했을 때, H/(S/π)1/2의 값은 3 내지 7인 전자 방출 장치.
  4. (A) 지지체 상에 형성된 캐소드 전극, 및
    (B) 캐소드 전극 상에 형성되고 탄소로 이루어지는 원뿔형 전자 방출부를 구비하고 있는 냉음극 전계 전자 방출 소자.
  5. 제4항에 있어서,
    개구부를 가지는 게이트 전극을 추가로 구비하고, 상기 개구부의 바닥부에위치하는 상기 캐소드 전극 부분에 상기 전자 방출부가 형성되어 있는 냉음극 전계 전자 방출 소자.
  6. 제4항에 있어서,
    상기 지지체 및 상기 캐소드 전극 상에는 절연층이 형성되어 있고, 상기 절연층 상에 게이트 전극이 형성되어 있고, 상기 게이트 전극에 형성된 개구부와 연이어 통하는 제2 개구부가 상기 절연층에 형성되어 있고, 상기 제2 개구부의 바닥부에 상기 전자 방출부가 노출되어 있는 냉음극 전계 전자 방출 소자.
  7. 제4항에 있어서,
    상기 캐소드 전극과 상기 전자 방출부 사이에는 전자 방출부 형성층이 형성되어 있는 냉음극 전계 전자 방출 소자.
  8. 제7항에 있어서,
    개구부를 가지는 게이트 전극을 추가로 구비하고, 적어도 상기 개구부의 바닥부에 위치하는 상기 캐소드 전극 부분의 표면에 상기 전자 방출부 형성층이 형성되어 있고, 상기 전자 방출부 형성층 상에 상기 전자 방출부가 형성되어 있는 냉음극 전계 전자 방출 소자.
  9. 제7항에 있어서,
    상기 지지체 및 상기 캐소드 전극 상에는 절연층이 형성되어 있고, 상기 절연층 상에 상기 게이트 전극이 형성되어 있고, 상기 게이트 전극에 형성된 상기 개구부와 연이어 통하는 제2 개구부가 상기 절연층에 형성되어 있고, 상기 제2 개구부의 바닥부에 상기 전자 방출부가 노출되어 있는 냉음극 전계 전자 방출 소자.
  10. 제7항에 있어서,
    상기 전자 방출부 형성층은 금속 박막으로 이루어지는 냉음극 전계 전자 방출 소자.
  11. 제10항에 있어서,
    상기 금속 박막은 니켈, 몰리브덴, 티탄, 크롬, 코발트, 텅스텐, 지르코늄, 탄탈, 철, 구리, 백금, 아연, 카드뮴, 게르마늄, 주석, 납, 비스무트, 은, 금, 인듐 및 탈륨으로 이루어지는 그룹으로부터 선택된 적어도 1종류의 금속으로 구성되어 있는 냉음극 전계 전자 방출 소자.
  12. 제4항에 있어서,
    상기 원뿔형 전자 방출부의 바닥 면적을 S, 높이를 H로 했을 때, H/(S/π)1/2의 값은 3 내지 7인 냉음극 전계 전자 방출 소자.
  13. (a) 지지체 상에 캐소드 전극을 형성하는 공정, 및
    (b) 캐소드 전극의 표면에 선택적으로 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정으로 이루어지는 냉음극 전계 전자 방출 소자의 제조 방법.
  14. 제13항에 있어서,
    상기 공정 (b)에 계속하여, 상기 전자 방출부의 상방에 개구부를 가지는 게이트 전극을 형성하는 공정을 구비하는 냉음극 전계 전자 방출 소자의 제조 방법.
  15. 제13항에 있어서,
    상기 공정 (a)와 공정 (b) 사이에,
    상기 지지체 및 상기 캐소드 전극 상에 절연층을 형성하는 공정,
    상기 절연층 상에 개구부를 가지는 게이트 전극을 형성하는 공정, 및
    상기 게이트 전극에 형성된 상기 개구부와 연이어 통하는 제2 개구부를 절연층에 형성하는 공정을 추가로 구비하고,
    상기 공정 (b)에서 상기 제2 개구부의 바닥부에 위치하는 상기 캐소드 전극 상에 탄소로 이루어지는 상기 원뿔형 전자 방출부를 형성하는 냉음극 전계 전자 방출 소자의 제조 방법.
  16. 제13항에 있어서,
    상기 공정 (b)에 계속하여,
    상기 지지체 및 상기 전자 방출부 상에 절연층을 형성하는 공정,
    상기 절연층 상에 개구부를 가지는 게이트 전극을 형성하는 공정, 및
    상기 게이트 전극에 형성된 상기 개구부에 연이어 통하고, 바닥부에 상기 전자 방출부가 노출된 제2 개구부를 상기 절연층에 형성하는 공정을 구비하는 냉음극 전계 전자 방출 소자의 제조 방법.
  17. 제13항에 있어서,
    탄소로 이루어지는 상기 원뿔형 전자 방출부를 형성하는 공정은 상기 지지체에 바이어스 전압을 인가(印加)한 상태에서, 플라스마 밀도가 1016m-3이상인 조건의 플라스마 CVD법에 따라 실시하는 냉음극 전계 전자 방출 소자의 제조 방법.
  18. 제17항에 있어서,
    상기 플라스마 CVD법은 유도 결합형 플라스마 CVD법, 전자 사이클로트론 공명 플라스마 CVD법, 헬리콘파 플라스마 CVD법, 또는 용량 결합형 플라스마 CVD법으로부터 선택하는 냉음극 전계 전자 방출 소자의 제조 방법.
  19. 제17항에 있어서,
    탄소로 이루어지는 상기 원뿔형 전자 방출부를 형성하는 공정에서의 상기 지지체 가열 온도는 500℃ 이하인 냉음극 전계 전자 방출 소자의 제조 방법.
  20. 제13항에 있어서,
    탄소로 이루어지는 상기 원뿔형 전자 방출부를 형성하는 공정은 상기 지지체에 바이어스 전압을 인가한 상태에서 전자 온도가 1 내지 15eV, 이온 전류 밀도가 0.1mA/㎠ 내지 30mA/㎠ 조건의 플라스마 CVD법에 따라 실시하는 냉음극 전계 전자 방출 소자의 제조 방법.
  21. 제20항에 있어서,
    상기 플라스마 CVD법은 유도 결합형 플라스마 CVD법, 전자 사이클로트론 공명 플라스마 CVD법, 헬리콘파 플라스마 CVD법, 또는 용량 결합형 플라스마 CVD법으로부터 선택하는 냉음극 전계 전자 방출 소자의 제조 방법.
  22. 제20항에 있어서,
    탄소로 이루어지는 상기 원뿔형 전자 방출부를 형성하는 공정에서의 상기 지지체 가열 온도는 500℃ 이하인 냉음극 전계 전자 방출 소자의 제조 방법.
  23. (a) 지지체 상에 캐소드 전극을 형성하는 공정,
    (b) 캐소드 전극 상에 전자 방출부 형성층을 형성하는 공정, 및
    (c) 전자 방출부 형성층 상에 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정으로 이루어지는 냉음극 전계 전자 방출 소자의 제조 방법.
  24. 제23항에 있어서,
    상기 공정 (b)와 공정 (c) 사이에, 상기 전자 방출부 형성층의 상방에 개구부를 가지는 게이트 전극을 형성하는 공정을 추가로 구비하고,
    상기 공정 (c)에서 상기 개구부 하방의 상기 전자 방출부 형성층 상에 탄소로 이루어지는 상기 원뿔형 전자 방출부를 형성하는 냉음극 전계 전자 방출 소자의 제조 방법.
  25. 제23항에 있어서,
    상기 공정 (b)와 공정 (c) 사이에,
    상기 지지체 및 상기 전자 방출부 형성층 상에 절연층을 형성하는 공정,
    상기 절연층 상에 개구부를 가지는 게이트 전극을 형성하는 공정, 및
    상기 게이트 전극에 형성된 개구부와 연이어 통하는 제2 개구부를 절연층에 형성하는 공정을 구비하고,
    상기 공정 (c)에서 상기 제2 개구부의 바닥부에 위치하는 상기 전자 방출부 형성층 상에 탄소로 이루어지는 상기 원뿔형 전자 방출부를 형성하는 냉음극 전계 전자 방출 소자의 제조 방법.
  26. 제23항에 있어서,
    상기 공정 (a)와 공정 (b) 사이에,
    상기 지지체 및 상기 캐소드 전극 상에 절연층을 형성하는 공정,
    상기 절연층 상에 개구부를 가지는 게이트 전극을 형성하는 공정, 및
    상기 게이트 전극에 형성된 상기 개구부와 연이어 통하는 제2 개구부를 상기 절연층에 형성하는 공정을 구비하고,
    상기 공정 (b)에서 상기 제2 개구부의 바닥부에 위치하는 상기 캐소드 전극 상에 상기 전자 방출부 형성층을 형성하는 냉음극 전계 전자 방출 소자의 제조 방법.
  27. 제23항에 있어서,
    상기 공정 (c)에 계속하여, 상기 전자 방출부의 상방에 개구부를 가지는 게이트 전극을 형성하는 공정을 구비하는 냉음극 전계 전자 방출 소자의 제조 방법.
  28. 제23항에 있어서,
    상기 공정 (c)에 계속하여,
    상기 지지체 및 상기 전자 방출부 상에 절연층을 형성하는 공정,
    상기 절연층 상에 개구부를 가지는 게이트 전극을 형성하는 공정, 및
    상기 게이트 전극에 형성된 상기 개구부와 연이어 통하고, 바닥부에 상기 전자 방출부가 노출된 제2 개구부를 절연층에 형성하는 공정을 구비하는 냉음극 전계 전자 방출 소자의 제조 방법.
  29. 제23항에 있어서,
    탄소로 이루어지는 상기 원뿔형 전자 방출부를 형성하는 공정은 상기 지지체에 바이어스 전압을 인가한 상태에서 플라스마 밀도가 1016m-3이상인 조건의 플라스마 CVD법에 따라 실시하는 냉음극 전계 전자 방출 소자의 제조 방법.
  30. 제29항에 있어서,
    상기 플라스마 CVD법은 유도 결합형 플라스마 CVD법, 전자 사이클로트론 공명 플라스마 CVD법, 헬리콘파 플라스마 CVD법, 또는 용량 결합형 플라스마 CVD법으로부터 선택하는 냉음극 전계 전자 방출 소자의 제조 방법.
  31. 제29항에 있어서,
    탄소로 이루어지는 상기 원뿔형 전자 방출부를 형성하는 공정에서의 상기 지지체 가열 온도는 500℃ 이하인 냉음극 전계 전자 방출 소자의 제조 방법.
  32. 제23항에 있어서,
    탄소로 이루어지는 상기 원뿔형 전자 방출부를 형성하는 공정은 상기 지지체에 바이어스 전압을 인가한 상태에서 전자 온도가 1 내지 15eV, 이온 전류 밀도가 0.1mA/㎠ 내지 30mA/㎠ 조건의 플라스마 CVD법에 따라 실시하는 냉음극 전계 전자 방출 소자의 제조 방법.
  33. 제32항에 있어서,
    상기 플라스마 CVD법은 유도 결합형 플라스마 CVD법, 전자 사이클로트론 공명 플라스마 CVD법, 헬리콘파 플라스마 CVD법, 또는 용량 결합형 플라스마 CVD법으로부터 선택하는 냉음극 전계 전자 방출 소자의 제조 방법.
  34. 제32항에 있어서,
    탄소로 이루어지는 상기 원뿔형 전자 방출부를 형성하는 공정에서의 상기 지지체 가열 온도는 500℃ 이하인 냉음극 전계 전자 방출 소자의 제조 방법.
  35. 제23항에 있어서,
    상기 전자 방출부 형성층은 금속 박막으로 이루어지는 냉음극 전계 전자 방출 소자의 제조 방법.
  36. 제35항에 있어서,
    상기 전자 방출부 형성층을 물리적 기상 성장법 또는 도금법에 따라 형성하는 냉음극 전계 전자 방출 소자의 제조 방법.
  37. 제35항에 있어서,
    상기 금속 박막은 니켈, 몰리브덴, 티탄, 크롬, 코발트, 텅스텐, 지르코늄,탄탈, 철, 구리, 백금, 아연, 카드뮴, 게르마늄, 주석, 납, 비스무트, 은, 금, 인듐 및 탈륨으로 이루어지는 그룹으로부터 선택된 적어도 1종류의 금속으로 구성되어 있는 냉음극 전계 전자 방출 소자의 제조 방법.
  38. 제23항에 있어서,
    상기 전자 방출부 형성층을 형성한 후, 상기 전자 방출부 형성층 표면의 산화물을 제거하는 냉음극 전계 전자 방출 소자의 제조 방법.
  39. 제38항에 있어서,
    상기 산화물을 플라스마 환원 처리 또는 세정 처리에 의해 제거하는 냉음극 전계 전자 방출 소자의 제조 방법.
  40. 복수의 화소로 구성되고,
    각 화소는 지지체 상에 형성된 냉음극 전계 전자 방출 소자, 냉음극 전계 전자 방출 소자에 대향하여 기판 상에 형성된 애노드 전극 및 형광체층으로 구성되고,
    상기 냉음극 전계 전자 방출 소자는
    (A) 상기 지지체 상에 형성된 캐소드 전극, 및
    (B) 상기 캐소드 전극 상에 형성되고, 탄소로 이루어지는 원뿔형 전자 방출부
    를 구비하는 냉음극 전계 전자 방출 표시 장치.
  41. 제40항에 있어서,
    상기 냉음극 전계 전자 방출 소자는 개구부를 가지는 게이트 전극을 추가로 구비하고, 상기 개구부의 바닥부에 위치하는 상기 캐소드 전극 부분에 상기 전자 방출부가 형성되어 있는 냉음극 전계 전자 방출 표시 장치.
  42. 제40항에 있어서,
    상기 지지체 및 상기 캐소드 전극 상에는 절연층이 형성되어 있고, 상기 절연층 상에 게이트 전극이 형성되어 있고, 상기 게이트 전극에 형성된 개구부와 연이어 통하는 제2 개구부가 상기 절연층에 형성되어 있고, 상기 제2 개구부의 바닥부에 상기 전자 방출부가 노출되어 있는 냉음극 전계 전자 방출 표시 장치.
  43. 제40항에 있어서,
    상기 캐소드 전극과 상기 전자 방출부 사이에는 전자 방출부 형성층이 형성되어 있는 냉음극 전계 전자 방출 표시 장치.
  44. 제43항에 있어서,
    상기 냉음극 전계 전자 방출 소자는 개구부를 가지는 게이트 전극을 추가로 구비하고, 적어도, 상기 개구부의 바닥부에 위치하는 상기 캐소드 전극 부분의 표면에 상기 전자 방출부 형성층이 형성되어 있고, 상기 전자 방출부 형성층 상에 상기 전자 방출부가 형성되어 있는 냉음극 전계 전자 방출 표시 장치.
  45. 제43항에 있어서,
    상기 지지체 및 상기 캐소드 전극 상에는 절연층이 형성되어 있고, 상기 절연층 상에 상기 게이트 전극이 형성되어 있고, 상기 게이트 전극에 형성된 상기 개구부와 연이어 통하는 제2 개구부가 상기 절연층에 형성되어 있고, 상기 제2 개구부의 바닥부에 상기 전자 방출부가 노출되어 있는 냉음극 전계 전자 방출 표시 장치.
  46. 제43항에 있어서,
    상기 전자 방출부 형성층은 금속 박막으로 이루어지는 냉음극 전계 전자 방출 표시 장치.
  47. 제46항에 있어서,
    상기 금속 박막은 니켈, 몰리브덴, 티탄, 크롬, 코발트, 텅스텐, 지르코늄, 탄탈, 철, 구리, 백금, 아연, 카드뮴, 게르마늄, 주석, 납, 비스무트, 은, 금, 인듐 및 탈륨으로 이루어지는 그룹으로부터 선택된 적어도 1종류의 금속으로 구성되어 있는 냉음극 전계 전자 방출 표시 장치.
  48. 제40항에 있어서,
    상기 원뿔형 전자 방출부의 바닥 면적을 S, 높이를 H로 했을 때, H/(S/π)1/2의 값은 3 내지 7인 냉음극 전계 전자 방출 표시 장치.
  49. 애노드 전극 및 형광체층이 형성된 기판과, 냉음극 전계 전자 방출 소자가 형성된 지지체를 형광체층 또는 애노드 전극과 냉음극 전계 전자 방출 소자가 대향하도록 배치하고, 상기 기판과 상기 지지체를 주변부에서 접합하는 냉음극 전계 전자 방출 표시 장치의 제조 방법으로서,
    냉음극 전계 전자 방출 소자를
    (a) 상기 지지체 상에 캐소드 전극을 형성하는 공정, 및
    (b) 상기 캐소드 전극 상에 선택적으로 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정
    에 따라 형성하는 냉음극 전계 전자 방출 표시 장치의 제조 방법.
  50. 애노드 전극 및 형광체층이 형성된 기판과, 냉음극 전계 전자 방출 소자가 형성된 지지체를 형광체층 또는 애노드 전극과 냉음극 전계 전자 방출 소자가 대향하도록 배치하고, 상기 기판과 상기 지지체를 주변부에서 접합하는 냉음극 전계 전자 방출 표시 장치의 제조 방법으로서,
    냉음극 전계 전자 방출 소자를
    (a) 상기 지지체 상에 캐소드 전극을 형성하는 공정,
    (b) 상기 캐소드 전극 상에 상기 전자 방출부 형성층을 형성하는 공정, 및
    (c) 상기 전자 방출부 형성층 상에 탄소로 이루어지는 원뿔형 전자 방출부를 형성하는 공정
    에 따라 형성하는 냉음극 전계 전자 방출 표시 장치의 제조 방법.
KR1020010052171A 2000-08-31 2001-08-28 전자 방출 장치, 냉음극 전계 전자 방출 소자 및 그 제조방법, 및 냉음극 전계 전자 방출 표시 장치 및 그 제조 방법 KR20020018072A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00262753 2000-08-31
JP2000262753 2000-08-31
JP2001241676A JP2002150922A (ja) 2000-08-31 2001-08-09 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
JPJP-P-2001-00241676 2001-08-09

Publications (1)

Publication Number Publication Date
KR20020018072A true KR20020018072A (ko) 2002-03-07

Family

ID=26598919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010052171A KR20020018072A (ko) 2000-08-31 2001-08-28 전자 방출 장치, 냉음극 전계 전자 방출 소자 및 그 제조방법, 및 냉음극 전계 전자 방출 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20020079802A1 (ko)
JP (1) JP2002150922A (ko)
KR (1) KR20020018072A (ko)
CN (1) CN1348197A (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071603B2 (en) * 2002-02-20 2006-07-04 Cdream Corporation Patterned seed layer suitable for electron-emitting device, and associated fabrication method
US7053538B1 (en) 2002-02-20 2006-05-30 Cdream Corporation Sectioned resistor layer for a carbon nanotube electron-emitting device
US7723908B2 (en) * 2002-03-20 2010-05-25 Copytele, Inc. Flat panel display incorporating a control frame
US7804236B2 (en) * 2002-03-20 2010-09-28 Copytele, Inc. Flat panel display incorporating control frame
US7005807B1 (en) * 2002-05-30 2006-02-28 Cdream Corporation Negative voltage driving of a carbon nanotube field emissive display
US7175494B1 (en) 2002-08-22 2007-02-13 Cdream Corporation Forming carbon nanotubes at lower temperatures suitable for an electron-emitting device
US20040037972A1 (en) * 2002-08-22 2004-02-26 Kang Simon Patterned granulized catalyst layer suitable for electron-emitting device, and associated fabrication method
US6803708B2 (en) * 2002-08-22 2004-10-12 Cdream Display Corporation Barrier metal layer for a carbon nanotube flat panel display
JP4032116B2 (ja) * 2002-11-01 2008-01-16 国立大学法人信州大学 電子部品およびその製造方法
JP4366920B2 (ja) * 2002-11-07 2009-11-18 ソニー株式会社 平面型表示装置及びその製造方法
US6984535B2 (en) * 2002-12-20 2006-01-10 Cdream Corporation Selective etching of a protective layer to form a catalyst layer for an electron-emitting device
US7112920B2 (en) * 2003-04-21 2006-09-26 National instutute of advanced industrial science and technology Field emission source with plural emitters in an opening
JP5082186B2 (ja) * 2004-03-29 2012-11-28 住友電気工業株式会社 炭素系材料突起の形成方法及び炭素系材料突起
KR20050096532A (ko) * 2004-03-31 2005-10-06 삼성에스디아이 주식회사 전자 방출 소자 및 이를 이용한 전자방출 표시장치
US20050236963A1 (en) * 2004-04-15 2005-10-27 Kang Sung G Emitter structure with a protected gate electrode for an electron-emitting device
JP4005983B2 (ja) * 2004-04-15 2007-11-14 憲司 中村 抗菌性の化粧用器材とその製造方法
TWI244106B (en) * 2004-05-11 2005-11-21 Ind Tech Res Inst Triode CNT-FED structure gate runner and cathode manufactured method
US7410906B2 (en) * 2004-07-16 2008-08-12 Fujifilm Corporation Functional device and method for producing the same, and image pickup device and method for producing the same
CN100446155C (zh) * 2005-02-07 2008-12-24 中山大学 可印制的纳米材料冷阴极浆料及其场发射冷阴极的制备方法和应用
KR20060095331A (ko) * 2005-02-28 2006-08-31 삼성에스디아이 주식회사 전자 방출 소자
KR100697656B1 (ko) * 2005-04-28 2007-03-22 이승호 다중 전자 공급원을 구비한 평면 발광 소자
US7611686B2 (en) * 2005-05-17 2009-11-03 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften E.V. Materials purification by treatment with hydrogen-based plasma
JP4930677B2 (ja) * 2005-11-10 2012-05-16 双葉電子工業株式会社 画像表示装置
TWI305859B (en) * 2005-11-23 2009-02-01 Chunghwa Picture Tubes Ltd Planar light source and method for fabricating thereof
US7393699B2 (en) 2006-06-12 2008-07-01 Tran Bao Q NANO-electronics
KR20080047771A (ko) * 2006-11-27 2008-05-30 삼성에스디아이 주식회사 발광 장치와 이의 제조 방법
JP2008311063A (ja) * 2007-06-14 2008-12-25 Futaba Corp 蛍光発光型表示装置
US8933864B1 (en) * 2007-10-19 2015-01-13 Copytele, Inc. Passive matrix phosphor based cold cathode display
CN101452797B (zh) * 2007-12-05 2011-11-09 清华大学 场发射电子源及其制备方法
US7990068B2 (en) * 2008-03-04 2011-08-02 Xerox Corporation Field emission light emitting device
US8007333B2 (en) 2008-06-06 2011-08-30 Xerox Corporation Method of forming field emission light emitting device including the formation of an emitter within a nanochannel in a dielectric matrix
CN101908457B (zh) * 2010-08-27 2012-05-23 清华大学 金属栅网及场发射装置和场发射显示器
CN104064436A (zh) * 2013-03-22 2014-09-24 海洋王照明科技股份有限公司 一种场发射平面光源及其制备方法
CN104064433A (zh) * 2013-03-22 2014-09-24 海洋王照明科技股份有限公司 一种场发射平面光源及其制备方法
CN110326080B (zh) * 2017-02-20 2022-03-01 光学实验室公司（瑞典） 一种芯片测试方法和一种用于测试多个场发射光源的仪器
CN114334582B (zh) * 2021-12-23 2024-03-26 北京北方华创微电子装备有限公司 场发射器件结构的制造方法及场发射器件结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828288A (en) * 1995-08-24 1998-10-27 Fed Corporation Pedestal edge emitter and non-linear current limiters for field emitter displays and other electron source applications
US5844351A (en) * 1995-08-24 1998-12-01 Fed Corporation Field emitter device, and veil process for THR fabrication thereof
US5683282A (en) * 1995-12-04 1997-11-04 Industrial Technology Research Institute Method for manufacturing flat cold cathode arrays
US6465941B1 (en) * 1998-12-07 2002-10-15 Sony Corporation Cold cathode field emission device and display
JP4670137B2 (ja) * 2000-03-10 2011-04-13 ソニー株式会社 平面型表示装置

Also Published As

Publication number Publication date
CN1348197A (zh) 2002-05-08
JP2002150922A (ja) 2002-05-24
US20020079802A1 (en) 2002-06-27

Similar Documents

Publication Publication Date Title
KR20020018072A (ko) 전자 방출 장치, 냉음극 전계 전자 방출 소자 및 그 제조방법, 및 냉음극 전계 전자 방출 표시 장치 및 그 제조 방법
KR20010082591A (ko) 전자 방출 장치, 냉음극 전계 전자 방출 소자 및 그 제조방법, 및 냉음극 전계 전자 방출 표시 장치 및 그 제조 방법
KR100925143B1 (ko) 전자방출체, 냉음극 전계전자 방출소자 및 냉음극전계전자 방출표시장치의 제조방법
US6991949B2 (en) Manufacturing method of an electron emitting apparatus
US5614353A (en) Methods for fabricating flat panel display systems and components
KR20040020934A (ko) 전자방출체 및 그 제조방법, 냉음극 전계전자방출소자 및그 제조방법과, 냉음극 전계전자방출표시장치 및 그제조방법
EP1487004B1 (en) Electron emission device, electron source, and image display having dipole layer
US6116975A (en) Field emission cathode manufacturing method
JP2010157489A (ja) 電子放出素子の製造方法および画像表示装置の製造方法
JP2001143608A (ja) 炭素薄膜の加工方法、冷陰極電界電子放出素子の製造方法、及び冷陰極電界電子放出表示装置の製造方法
JP2002197965A (ja) 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
JP2003115257A (ja) 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法
JP2003115259A (ja) 電子放出装置及びその製造方法、冷陰極電界電子放出素子及びその製造方法、冷陰極電界電子放出表示装置及びその製造方法、並びに、薄膜のエッチング方法
JP2005116469A (ja) 冷陰極電界電子放出素子の製造方法
JP3852692B2 (ja) 冷陰極電界電子放出素子及びその製造方法、並びに冷陰極電界電子放出表示装置
JP2003086080A (ja) 冷陰極電界電子放出素子及び冷陰極電界電子放出表示装置
JP2003007200A (ja) 電子放出装置の製造方法、冷陰極電界電子放出素子の製造方法、並びに、冷陰極電界電子放出表示装置の製造方法
JP4622145B2 (ja) 電子放出装置の製造方法、冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法
KR100724369B1 (ko) 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법
JP2003086085A (ja) 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法
JP4273848B2 (ja) 平面型表示装置及びその組立方法
JP2003007196A (ja) 電子放出体及びその製造方法、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
JP2002056770A (ja) 電界放出カソード及びその製造方法
JP2003016918A (ja) 電子放出素子、電子源及び画像形成装置
JP2003162955A (ja) 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid