KR20020002447A

KR20020002447A - 디지털 이미지 센서 및 그 설계 방법

Info

Publication number: KR20020002447A
Application number: KR1020010035678A
Authority: KR
Inventors: 데이비드지아오동양
Original assignee: 존뎅; 픽심 인코포레이티드
Priority date: 2000-06-22
Filing date: 2001-06-22
Publication date: 2002-01-09
Also published as: CN1336128A; EP1168450A3; EP1168450A2; KR100801181B1; JP2002044527A; US6809769B1; CN1336754A; JP4686060B2

Abstract

본 발명은 디지털 데이터로 화상 이미지를 구현하는 소자에 관한 것이며, 위의 소자는, 예를 들어, CMOS 공정에 의하여 제조될 수 있는, 제2 기판위에 형성된 보조회로와 결합되는, 제1 기판위에 형성된 광센서의 배열을 포함한다. 제1 기판은 제2 기판과 따로 제조되어, 제1 기판 위의 광센서들은 제2 기판위의 회로들과 별개로 최적화할 수 있다. 또한, 제1 기판은 제2 기판과 전기적으로 접속되어 제1 기판위의 광센서들로부터의 신호가 제2 기판 상의 보조회로에 수신되도록 할 수 있다.

Description

디지털 이미지 센서 및 그 설계 방법{DIGITAL IMAGE SENSOR AND METHOD FOR DESIGN THEREOF}

본 발명은 디지털 이미지 센서 및 그 설계 방법에 관한 것으로, 보다 상세하게는 광센서부와 보조회로를 별도의 기판 위에 제조하여 광센서부의 충분한 면적을 확보하고 그에 따라 디지털 이미지 센서의 높은 감도 및 해상도를 얻기 위한 개선된 구조의 디지털 이미지 센서 및 그 설계 방법을 제공하기 위한 것이다.

디지털 사진술은 지난 수 년 동안에 출현한 가장 획기적인 기술중의 하나이다. 적절한 하드웨어와 소프트웨어만 구비한다면(적은 지식으로도), 누구나 디지털 사진 기술을 활용하는 것이 가능하다. 이러한 디지털 사진술 중, 예를 들어, 디지털 카메라는 디지털 사진술의 최첨단에 있는 기술이다. 최근의 신제품의 도입, 기술적 진보, 가격의 하락, 전자우편의 출현 및 월드 와이드 웹은 디지털 카메라를 일반 수요자들에게 가장 관심있는 전자 제품의 하나가 되게 하는데 크게 기여하였다.

그러나, 디지털 카메라는 전통적인 일반 필름형 카메라와 같은 방식으로는동작하지 않는다. 실질적으로 디지털 카메라는 컴퓨터 스캐너, 복사기 또는 팩시밀리 장치에 오히려 가깝다. 대부분의 디지털 카메라는 어떤 장면(scene)을 포착하기 위해서, 전하 결합 소자(charge-coupled device: CCD) 또는 상보성 금속-산화막 반도체(complementary metal-oxide semiconductor: CMOS) 등의 광감지 소자 (photosensitive device)(또는 '이미지 센서')를 사용한다. 위의 광감지 소자는 포착하고자 하는 장면으로부터 반사되는 빛에 반응하며, 빛의 세기에 따른 위의 반응의 크기를 전기적 신호로 변환시키며, 이 전기적 신호는 이후 디지털 데이터로 변환된다. 소정의 필터 (예를 들면 적색, 녹색 및 청색)를 거친 후, 위의 빛에 대한 반응은 각각의 분리된 색 스펙트럼 별로 그 각각의 크기가 감지될 수 있다. 이러한 데이터값을 읽어들여 이를 결합하고, 소정의 소프트웨어를 통하여 처리한 후 디지털 카메라는 나타내고자 하는 화상에서의 각 화소의 색을 결정할 수 있다. 따라서, 화상은 실제로는 산술적 데이터의 집합이기 때문에 쉽게 컴퓨터로 다운로드하여 좀더 예술적인 표현 등을 위하여 조작될 수 있다.

그러나, 디지털 카메라는 통상의 사진이 가질 수 있는 정도의 해상도를 가지지 못한다. 전통적인 사진은 화학적으로 제조된 필름의 입자크기(granularity)에 의해서만 그 해상도가 제한받기 때문에, 일반적으로 수천만 화소 정도의 해상도를 가지는 반면에, 일반적 수요자에게 적합한 디지털 카메라에 사용되는 이미지 센서는 백만 화소를 약간 상회하는 정도의 해상도를 가진다.

더욱이, 디지털 이미지 센서의 동적 영역(dynamic range)은 종종 필름 기반의 전통적 사진에 비하여 넓지 않은 경우가 보통이며, 특히 CMOS 이미지 센서의 경우 일반적으로 CCD에 비하여 낮은 동적 영역을 갖고 있다. 도1에서는 Fowler 등의 미국 특허 5,461,425 호에 개시된 디지털 이미지 센서(10)의 블록 선도를 나타내었다. 도시된 것처럼, 이미지 센서 코어(core)(12)는, 광감지 요소(광검출기 (photodetector) 또는 광센서(photosensor)), 및 그 각각에 연결되어 위의 광감지 요소의 아날로그 출력의 크기를 나타내는 수개 열(stream)의 비트(bit) 형태인 디지털 신호를 출력하는 A/D 변환기를 가지는 화소(pixel)의 2차원 어레이(array) (15)로 이루어진다. 다시 말하면, Fowler의 이미지 센서는 디지털 이미지 데이터를 직접 출력한다. 이와 같이 구성되는 경우, 뒤따르는 보조회로가 극히 단순해질 뿐만 아니라, 전통적 CMOS 이미지 센서와 비교할 때, 이 기술의 경우 이미지 센서 작동의 제어가 용이하며, 이미지의 질이 훨씬 높아지는 등의 많은 이점이 있다. 그러나, 각 광감지 요소에 대한 전용의 A/D 변환기를 부가하여야 하기 때문에, 이러한 형태의 이미지 센서 배치를 제한하는 몇가지의 실제적인 문제점들이 발생하게 된다. 그중 한가지는 이미지 센서 코어(12)가 전용의 A/D 변환기를 부가하지 않는 경우에 비하여 커지는 것을 피할 수 없다는 것이다. 만일, 이미지 센서가 수백만개의 광검출기를 포함한다면, 엄청난 개수의 A/D 변환기가 부가되어야 하며, 이 경우 이미지 센서 코어의 많은 면적을 부가된 A/D 변환기가 차지하게 되어 이미지 센서가 커져야 될 것이다. 이와 같이, 이미지 센서 코어부가 커지는 것은 통상 고 비용과 저 수율(yield)을 의미하게 된다. 따라서, 디지털 이미지 데이터를 직접 출력할 수 있으면서도 이와 같은 문제점을 해결하기 위한 새로운 디자인의 디지털 이미지 센서가 요구된다. 또한, 제한된 크기의 이미지 센서에서 전용의 A/D 변환기를 설치하여야 하기 때문에 광검출기가 충분히 작아져야 하고, 그 때문에 광검출기의 감도(sensitivity)가 일정범위에서 절충되어야 하는 문제가 있다. 일반적인 경우에, 화소의 광검출부의 효율 및 감도는 CMOS 소자 크기가 줄어들수록 감소한다. 또한, 그 크기가 줄어들수록 광센서의 누설전류(leakage current)가 증가하고 잡음 (noise)이 심해지게 된다. 이러한 감도의 감소는 화소 소자의 동적 영역(dynamic range)의 감소를 유발하게 되며, 이를 보상하기 위한 많은 보조회로를 필요로 하게 된다. 결국, 위와 같이 많은 보조회로를 필요로 하게 되므로, 화소의 광검출부의 크기 감소로 인하여 집적도가 개선됨으로써 얻을 수 있는 공간적 이익보다 보조회로의 부가로 인하여 발생되는 손실이 더 커지게 된다. 따라서, 보조회로 부가의 관점에서 볼때, 작은 소자 크기를 유지하면서도 높은 효율 및 감도를 가지는 CMOS 광센서를 이용한 이미지 센서가 요구된다.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 광센서부와 보조회로를 별도의 기판 위에 제조하여 광센서부의 충분한 면적을 확보하고 그에 따라 디지털 이미지 센서의 높은 감도 및 해상도를 얻기 위한 개선된 구조의 디지털 이미지 센서 및 그 설계 방법을 제공하기 위한 것이다.

본 발명의 이미지 센서는 광검출기가 형성된 제1 기판과 보조회로가 설치된 제2 기판을 포함한다. 제1 기판과 제2 기판은 제1 기판의 각각의 광검출기가 제2 기판의 보조회로와 전기적으로 결합되도록 되어 있다. 본 발명의 한 바람직한 실시예에서, 제1 기판과 제2 기판은 범핑(bumping)에 의해서 전기적으로 결합된다. 이를 달리 말하면, 예를 들어 제2 기판상의 보조회로와 전기적으로 연결된 인듐 (indium)과 같은 도전성 물질의 범프들을 제2 기판의 상면에 형성하며, 비아(Via) 및 위의 범프와 유사한 도전성을 갖는 범프들을 제1 기판에 적절히 형성하여 제1 기판과 제2 기판이 정렬(align)되어 접합되었을 때, 제1 기판의 광검출기가 제2 기판의 범프와 전기적으로 결합되도록 한다. 본 발명의 대부분의 실시예에서 제1 기판은 제2 기판과 닿도록 놓여지며, 서로 접합된다. 일부 실시예에서는 제1 기판과 제2 기판은 동일한 공정 기술이 사용되어 제조될 수도 있으며(예를 들어 CMOS 기술), 반면에 다른 실시예에서는 서로 다른 공정 기술이 각 기판에 적용될 수도 있다.

본 발명의 한 바람직한 실시예에서의 이미지 소자는 화소의 어레이를 포함한다. 각 화소는 광센서와 그를 보조하기 위한 화소 보조회로를 포함한다. 본 발명에 의하면, 광센서는 제1 기판에 형성되며, 비아와 범핑기술을 통하여 제2 기판의 화소 보조회로에 전기적으로 결합된다. 다른 한 바람직한 실시예에서는, 멀티플렉싱 (multiplexing) 회로가 제1 기판위에 형성되며, 그에 따라서 제1 기판의 광센서와 제2 기판의 화소 보조회로 간의 신호의 연결을 위해, 다수의 광센서들이 제2 기판 위의 동일한 범프를 사용할 수 있다.

본 발명의 서로 다른 여러 실시예들은 다음의 장점 또는 이익 중의 하나 이상을 갖는다. 첫 번째로, 본 발명이 적용된 이미지 센서는 많은 화소 레벨의 보조회로를 탑재하기 위하여 매우 커져야 할 필요가 없으며, 그에 따라 이미지 센서의 고감도를 유지할 수 있다. 두 번째로, 이미지 센서의 크기가 작아져야 할 필요가없기 때문에, 제조시의 반도체 웨이퍼의 수율(yield)을 높일 수 있다. 따라서, 이러한 이미지 센서의 생산 비용이 적절한 수준을 유지하는 것이 가능하여, 일반적인 용도에 널리 사용될 수 있는 저가의 고성능 이미지 센서를 구현할 수 있다.

이하에서는 위에서 기술된 실시예들 및 또 다른 실시예들이 첨부된 도면을 참조하여 상세히 설명될 것이며, 각 실시예들의 이익이나 장점들이 또한 기술될 것이다.

도1은 종래기술(Fowler 등의 미국 특허 5,461,425)에 의한 이미지 센서를 나타낸다.

도2a는 본 발명의 CMOS 이미지 센서 또는 광감지 소자의 블록 선도를 나타낸다.

도2b는 본 발명에의한 디지털 화소 센서 회로의 블록 선도를 예시적으로 나타낸다.

도3은 본 발명에 의한 디지털 이미지 센서의 블록 선도의 한 예를 나타낸다.

도4a로부터 도4d까지는 각각 본 발명에 의한 디지털 이미지 센서의 블록 선도를 나타낸다.

도5a로부터 도5c까지는 각각 본 발명에 의한 디지털 이미지 센서의 블록 선도를 나타낸다.

<도면의 주요 부분에 대한 부호의 설명>

500: 디지털 이미지 센서 501: 화소 보조회로

502: 광센서부 503: 제2 기판

504: 필터 및 센스앰프 505: 메모리

506: 제어기 507: 열디코더

508: 외부 입출력 포트 509: 외부 제어 입출력 포트

510, 516: 입출력 포트 511: 제1 기판

512: 범프 513: 접속부

514, 515: 접지부

이와 같은 목적을 달성하기 위하여, 본 발명의 한 특징에 의한 디지털 이미지 센서는, 영상으로부터의 빛에 노출되었을 때 아날로그 충전 신호를 발생시키는 광센서의 어레이를 가지는 제1 기판; 및 상기 제1 기판에 결합되며, 상기 아날로그 충전 신호를 받아 디지털 충전 신호로 변환시키는 화소 보조회로를 포함하는 제2 기판을 포함한다.

본 발명의 다른 특징에 의한 디지털 이미지 센서는, 영상으로부터의 빛에 노출되었을 때 아날로그 충전 신호를 발생시키는 광센서들을 포함하는 제1 기판; 및 상기 제1 기판과 제 위치에 접합되도록 하는 도전성 범프의 어레이를 통하여 상기 제1 기판과 교신하며, 상기 광센서들 중의 어느 하나로부터 그에 대응되는 상기 도전성 범프의 어느 하나를 통하여 상기 아날로그 충전 신호를 받는 화소 보조회로 어레이를 가지는 제2 기판을 포함하며, 여기서, 상기 화소 보조회로의 각각은 상기 아날로그 충전 신호를 디지털 충전 신호로 변환하기 위한 아날로그-디지털 변환 회로를 갖는다.

본 발명의 또 다른 특징에 의한 이미지 센서 설계 방법은, 제1 기판에 광센서 배열을 형성하는 단계; 각각 아날로그-디지털 변환기를 포함하는 화소 회로의 배열을 포함하는 화소 보조회로를 형성하는 단계; 및 상기 광센서 배열의 각각의 광센서로부터의 신호가 상기 어느 한 화소 회로에 수신될 수 있도록 상기 제1 기판과 제2 기판을 결합하는 단계를 포함한다.

본 발명의 또 다른 특징에 의한 피사체의 이미지를 디지털 수신하는 방법은, 제1 기판상에 형성되며, 각각 빛에 반응하여 소정의 충전 신호를 발생시키는 광센서의 어레이 위에 빛이 입사되도록 하는 단계; 및 상기 광센서 어레이의 광센서들로부터 충전 신호를, 제2 기판상에 형성되며 상기 광센서들로부터의 충전 신호에 반응하여 디지털 신호를 발생시키는 보조회로들로 입력받는 단계를 포함한다.

도2a는 본 발명이 구현된 광센서 어레이(100)를 나타낸다. 광센서 어레이 (100)는 정지 또는 동적 영상을 위한 어떤 영상 포착 소자(예를 들어, 디지털 카메라)에서도 사용할 수 있다. 광센서 어레이(100)는, 통상 적어도 그 일부는 CMOS 기술을 이용하여 기판상에 제조되며, 어레이 상에 배열된 다수의 화소(150-i,j)를 포함한다. 도2a에서는 개개의 화소(150-i,j)는 열(102-i) 및 행(104-j)의 형태로 배열된다. 여기서, 102-i 열은 102-1 열부터 102-N 열 중의 어느 한 열을 나타내며, 104-j 행은 104-1 행부터 104-M 행 중의 어느 한 행을 나타낸다. 컬러의 검출을 위해 각각의 화소(150-i,j)는 광학적 필터(예를 들어, 적, 청, 녹 필터)를 포함할 수 있다. 이때, 화소(150-i,j)는, 모자이크형으로, 선택적 투과성을 가진 필터 내에 구성되어 각각 다른 필터 그룹의 화소(150-i,j)는 다른 색깔의 빛을 검출한다. 예를 들어, 화소(150-i,j)의 첫 번째 그룹(106)은 적색 스펙트럼을, 두 번째 그룹 (108)은 녹색 스펙트럼을, 세 번째 그룹(110)은 청색 스펙트럼을 검출하도록 할 수 있다. 광센서 어레이(100)의 해상도는 열과 행의 수에 의하여 결정된다. 도2a에서는, 광센서 어레이(100)의 해상도는 N × M이 되며, 많은 경우에, 예를 들어, 1000 × 1000정도가 된다.

광센서 어레이(100)의 각 화소(150-i,j)는 빛에 노출시 전기적 신호를 방출하는 광센서(또는 '광검출기')를 포함한다. 도2b는 광센서 어레이(100)의 화소(150 -i,j)들 중 어느 단일 화소(150)의 예를 나타낸다. 여기서 이 화소(150)는 위의 각 화소 그룹(106, 108, 110)의 어느 한 그룹에 속하게 된다.

도2b에서는, 화소(150)는 도2a의 광센서 어레이(100)내의 화소(150-i,j)들 중의 하나이며, 이를 위한 회로의 한 실시예를 나타낸다. 화소(150)는 광다이오드 등으로 구현할 수 있는 광센서(120) 및 화소 보조회로(138)를 포함한다. 광센서 (120)는 커패시터(124) 및 그에 병렬 연결된 전류원(122)으로 나타낼 수 있다. 광다이오드(120)는 트랜지스터(128)의 소스 및 드레인과 직렬 연결되어 있고, 광센서 (120) 및 트랜지스터(128)의 조합은 전원전압(Vcc)과 접지 전압 사이에 연결된다. 트랜지스터(128)의 게이트(130)는 리셋신호를 받도록 되어 있다. 게이트(130)로 인가되는 리셋신호가 하이 상태가 되면, 트랜지스터(128)가 턴온되며, 커패시터(124)가 전원전압(Vcc)에서 트랜지스터(128)의 문턱전압(Vth)을 뺀 전압까지 충전된다. 리셋 신호가 커패시터(124)를 충전시키기에 충분할 정도의 시간동안 하이 상태를 유지한 후에, 리셋 신호는 트랜지스터(128)를 턴오프하도록 로우 상태로 떨어진다.커패시터(124)는 이때 전류원(122)를 통하여 방전한다.

전류원(122)은 광센서(120)에 도달하는 광자의 수에 의존하는 비율로 커패시터(124)를 방전시킨다. 빛(126)으로부터 도달하는 광자는 필터(136)에 의하여 필터링된 후, 광센서(120)에 도달한다. 커패시터(124) 양단의 전압은 이때 광센서(120)에 도달하는 광자의 총 개수에 의존하는 값이 된다. 커패시터(124)의 양단 전압인 출력 전압 신호(Vout)는 트랜지스터(128)가 턴오프된 후부터 광센서(120)로 입사되는 빛(126)이 턴오프된 때까지의 누적된 빛의 세기(intensity)를 나타내게 된다.

도면에서 나타낸 바와 같이, 회로(132)는 커패시터(124)로부터의 출력 전압 신호(Vout)를 받도록 결합된다. 회로(132)는 충분한 화소 충전 신호(pixel charge signal)를 생성하기 위하여, 전압 출력 신호(Vout)를 증폭시키거나 처리할 수 있다. 화소 충전 신호는 아래에서 설명될 아날로그-디지털 변환회로에 입력되기에 적합하도록 위의 출력 전압 신호를 증가시킨 신호를 말한다. 여기서, 회로(132)는 다른 실시예에 따르는 경우는, 반드시 필요한 부분이 아닐 수도 있다. 이 회로(132)의 사용은, 특정한 응용에서 화소(150)의 감도를 증가시킬 수 있다.

도2b의 화소(150)와 같은 이미지 센서의 동작은 광누적(light integration) 과정 및 그에 뒤따르는 읽어내기(readout) 과정을 포함한다. 이러한 두 과정은 소정의 제어된 시 구간동안 유지된다. 첫 번째로, 커패시터(124)는 트랜지스터(128)를 턴온 시킴에 의해 충전된다. 위에서 기술된 광누적 과정에서, 빛(126)은 지정된 시 구간(즉 노출시간)동안 광센서(120)에 입사한다. 광누적 과정이 진행되는 시간은 전자 셔터에 의한 노출 제어(exposure control)에 의해 결정되며, 이는 광센서(120)로 얼마나 많은 양의 전하가 분산 소멸되는지를 제어하는 과정이다. 광누적 과정 이후, 화소(150)는 읽어내기 과정을 시작하며, 이 과정 동안 각 광검출기의 화소 충전 신호는 읽어내기 회로를 통해 읽혀져, 데이터 버스(data bus) 또는 비디오 버스(video bus)로 출력된다. 즉, 누적 시간 이후에, 화소 충전 신호는 회로 (132)에 의해 측정되며, A/D 변환기(134)에 의해 디지털 데이터로 되어 디지털 화소 충전 신호를 이루게 되며, 화소(150)의 노출양을 나타내게 된다. 여기서 A/D 변환기(134)는 적당한 정밀도(예를 들어, 8, 10 또는 16 비트)를 가지면 된다.

A/D 변환기(134)는 회로(132)로부터의 화소 충전 신호(즉, 아날로그 신호)를 입력으로 하여 디지털 화소 충전 신호를 출력하기 위하여, 클록(CLK) 신호에 의해 트리거되어, 아날로그 신호를 디지털 신호로 변환한다. 이와 같이 화소(150) 내에서 디지털 데이터를 얻는 방법은, 통상의 화소(150) 외부의 회로에 의한 디지털화 방법과는 달리, 광센서 어레이(100) 내의 각 화소(150-i,j)의 디지털 화소 충전 신호를 읽는 시간이 아날로그 신호의 경우보다 빨라질 수 있다는 장점이 있다. 이와 같은 화소 레벨의 디지털화에 대한 더욱 상세한 설명은 미국특허 5,461,425에서 논의된 바와 같으며, 이를 전체로서 참조문헌으로 인용한다.

도3은 본 발명에 의한 이미지 센서(300)의 기능별 블록도를 나타낸다. 이미지 센서(300)는 도2a 및 2b에 나타낸 것과 유사하게 N × M 화소 어레이를 가지는 센서 어레이(302)를 포함한다. 센스 앰프(sense amplifier)와 래치(latch) 회로 (304)는 센서 어레이(302)에 결합되어 센서 어레이(302)로부터 디지털 신호를 읽어내는 기능을 수행한다. 스레시홀드 메모리(306), 시간 지수 메모리(308) 및 디지털메모리(310)가 센서 어레이(302)에 결합되어 있다. 센서 어레이(302)는 k 비트의 디지털 화소 충전 신호를 출력하는 각 화소로 이루어진 N × M 어레이이기 때문에, 스레시홀드 메모리(306)는 N × M 크기의 메모리이며, 시간 지수 메모리(308)는 N × M × m의 크기를 가지며, 여기서 m은 시간 해상도를 나타낸다. 예를 들어, 한 실시예에서, 센서 어레이(302)의 해상도는 각각 10 비트를 출력하는 1000 × 1000 화소이며(따라서, N=M=1000, k=10), 이때, 스레시홀드 메모리(306)는 1메가 비트이며, 2비트의 시간 해상도를 가진 경우, 시간 지수 메모리(308)는 2메가 비트이며, 디지털 메모리(310)는 적어도 1.2 메가 바이트여야만 한다. 이러한 메모리 구성에 의하여, 스레시홀드 메모리(306)와 시간 지수 메모리(308)에 의하여, 센서 어레이 (302)의 각 화소가 개별적으로 식별되어 디지털 메모리(310)에 저장될 수 있다.

위의 개략적 설명 및 도3에 나타낸 바와 같이, 영상의 밝은 부분과 어두운 부분의 차이를 보상하기 위하여 각각 다른 노출 시간동안 영상에 노출된다. 또한, 각 화소의 노출시간의 길이와 각 화소에 누적된 빛의 세기에 대한 정보가 시간 지수 메모리(308)와 디지털 메모리(310)에 저장된다. 이미지 센서(300)의 더 상세한 기술은 그중 일부가 본 발명의 발명자이기도 한 David Yang 등의 미국 특허 출원번호 09/567,786 "Multiple Sampling via a Time-Indexed Method to Achieve Wide Dynamic Range"(출원일 2000년 5월 9일)에 개시된 내용을 전체로서 인용한다.

도2a, 2b 및 3에 나타낸 바와 같이, 이미지 센서(302)는 화소 요소의 2차원 배열을 포함하며, 그 화소 각각은 광검출기, 및 A/D 변환기가 포함된 보조회로를 가진다. 한 실시예에 의하면, 각 화소는 미국특허 5,461,425에 개시된 것처럼 구현되거나 또는 도2b의 회로(138)와 같이 구현될 수 있는 동일한 회로를 가질 수 있다.

회로(138)의 다양한 구현 가능성에도 불구하고, 각각의 화소 요소는 회로 (138)를 설치하기 위하여 일정한 공간을 필요로 한다. 이를 위하여, 실제적으로는 이미지 센서의 전체 크기가 증가하거나 또는 광검출기의 크기가 줄어들어야만 한다. 이 경우, 생산 수율과 광검출기의 크기가 감소하게 된다. 광센서의 크기가 줄어들수록 광센서의 효율 및 감도는 감소하므로 좋지 않아진다. 감도의 손실은 회로(132)에 필터링과 증폭기능을 부가함에 의해서 보상될 수 있기는 하지만, 많은 부가회로를 포함하여 많은 면적을 차지하게 되므로, 보조회로를 최소화하면서, 광센서의 감도를 높게 유지하는 것이 바람직하다.

도4a는 본 발명에 의한 디지털 이미지 센서(450)의 단일 화소(400)의 한 바람직한 실시예의 한 단면을 나타내었다. 화소(400)는 제2 기판(401) 위에 형성된 화소 보조회로와 제1 기판(402)위에 형성된 광센서(407)를 포함한다. 위의 제2 기판(401)과 제1 기판(402)은 동일하거나 서로 다른 반도체 물질일 수 있다. 그러나, 위의 제2 기판(401)은 CMOS 공정에 의하여 형성된 것임이 바람직하다. 두 기판은 연결부(405, 406)를 통하여 전기적으로 결합되어 있다. 한 예로 인듐 범프 등으로 구성될 수 있는 연결부(405, 406)는 당해 분야에서 잘 알려진 기술에 의해 기판 (401) 위에 형성시킬 수 있다. 구현 방법에 따라, 범프의 물질은 납, 구리, 은 또는 금 등으로 다양하게 구성될 수 있다. 광센서(407)로부터 범프(405, 406)까지의 전기적 연결은 제1 기판(402)에 깊은 비아(via)를 형성함으로써 수행될 수 있다.

연결부(405, 406)가 예를 들어, 인듐 범프를 이용한 기술에 의하여 형성된다면, 각 공정에 따라, 인듐은 제1 기판(402) 하면 및 제2 기판(401) 상단의 연결부 (405, 406)를 형성하고자 하는 위치에 도포될 수 있다. 여기서, 기판의 상단과 하단이란 도4a 와 같은 도면상에서 이해를 돕기 위하여 각 부를 지시하는 표현이며, 기판의 제조를 위한 웨이퍼의 특정 면을 지칭하는 것은 아님을 밝혀둔다. 인듐까지의 전기적 연결은 통상의 금속배선(metalization)공정에 의하여 이루어질 수 있다. 제2 기판(401)은 제1 기판(402)의 상단에 위치되어 압착되며, 도포된 인듐간에 저온 용접이 이루어져, 연결부(405, 406)를 형성한다.

개시된 실시예에 따르면, 광센서(407)는 기판(402)위에 형성된 광검출 영역(412)을 포함한다. 통상, 제1 기판(402)은 p형 영역, 및 이 p형 영역 내에 n+ 영역을 이루도록 형성된, 예를 들어 이온주입 등에 의하여 형성된, 광검출 영역 (412)을 포함한다.

도4b의 기판(401)의 블록 선도에 나타나 있는 바와 같이 화소 보조회로는, 도 2b의 회로(132)와 유사하며, 연결부(405)에서 수신된 신호를 신호를 처리하는 소정의 회로(408)를 포함한다. 회로(132)로부터의 아날로그 화소 충전 신호 출력은 A/D 변환 회로(409)로 입력된다. 이 A/D 변환 회로(409)는 A/D 변환기 또는 다른 회로를 포함할 수 있으며, 클록 신호(CLK)에 응답하여, 아날로그 화소 충전 신호를 디지털 화소 충전 신호로 변환시킨다. 이와 같이 아날로그 화소 충전 신호를 디지털 화소 충전 신호로 변환시키기 위한 변환 회로의 한 예는, 그중 일부가 본 발명의 발명자이기도 한 David Yang 등이 출원중인 미국특허출원 제09/274,202호"Methods for Simultaneous Analog-to-digital Conversion and Multiplication" (1999년 3월 22일 출원)에 개시되어 있으며, 여기서 위 출원을 전체로서 참조 인용한다.

도4c는 광센서(407)의 블록선도를 나타낸다. 도4c의 광센서(407)는 광 감응성 전류원(410)과 커패시터(411)가 병렬연결된 모델로 표현되어져 있다. 광센서 (407)는 기판(401)위의 접속부(405, 406)와 전기적으로 결합되어 있다. 선택적으로, 연결부(406)는 생략되어 기판(402)위에 형성된 접지(ground)와 연결될 수도 있다. 광센서(407)를 기판(402)위의 별도의 접지와 연결시키면 화소(400)에 의해 요구되는 연결부의 개수를 반으로 감소시킬 수 있다. 즉, 화소당 두 개가 아닌 하나의 연결부(405) 만을 필요로 하게 된다.

일부 실시예에서, 절연층(403)이 제1 기판(402)과 제2 기판(401) 사이에서 기판의 보호를 위해 필요할 수 있다. 또한, 광필터(optical filter)(404)가 광센서 (407)의 빛의 광 포집 영역(412)위에 증착되어, 광센서(407)가 특정 색의 빛(예를 들어, 적, 녹 또는 청)을 감지하도록 할 수 있다.

도4d는 디지털 이미지 소자(450)의 광센서 어레이(451)를 나타낸다. 광센서 어레이(451)는 화소의 N × M 어레이를 포함하며, 각 화소의 N × M 어레이는 도4a의 화소(400)와 유사하다. 기판(402)는 광센서의 N × M 어레이를 포함하며, 각각의 N × M 어레이는 도 4a 및 4c의 광센서(407)과 유사하다. 도 4d에서, 별도의 접지가 기판(402)과 연결되어, N × M 어레이의 각 화소의 전기적 접속을 위해서는 기판(401)위에 오직 하나의 연결부(405) 만이 필요하게 된다. 즉, 각각의 광센서의N × M 배열은 접지(452)에 연결되어 도 4a의 연결부(406)는 필요하지 않다.

기판(401)은 도4b에 나타낸 것처럼 연결부(405)의 각각과 결합되는 화소 보조회로를 갖는다. 다른 실시예에 의하면, 도2 및 3에 나타낸 바와 같이 제2 기판 (401)은 저장 메모리와 제어 및 읽어내기용 회로를 가진다. 제2 기판(401)은 제1 기판(402)와 별도로 생산되기 때문에, 서로 다른 공정 기술이 사용될 수 있다. 제2 기판(401) 및 기판 위의 다양한 회로는 가장 첨단의 CMOS 기술을 사용하여 제조될 수 있다. 제1 기판(402)은 이때 최적의 감도 및 잡음 특성을 나타내도록 제조될 수 있다.

또한, 제1 기판(402)에는 매우 적은 보조회로가 탑재되기 때문에, 거의 전체 면적이 광센서를 위하여 할애될 수 있다. 이와 같은 본 발명의 구성은, 신호 처리를 위한 CMOS 기술의 장점을 그대로 유지하면서, 고 해상도의 광센서 어레이를 얻는 것을 가능하게 한다.

도5a는 디지털 이미지 소자(500)를 나타낸다. 이미지 소자(500)는 화소 보조회로(501), 광센서부(502), 열 디코더 회로(507), 제어기(506), 필터(504) 및 메모리(505)를 포함한다. 당업자라면 적어도 위와 같은 기능의 일부가 기판(503)의 외부에서도 구현 가능하다는 것을 알수 있음이 자명하다. 도2 및 3과 관련하여 상술한 바대로, 열 디코더(507)는 화소 보조회로(501)에 결합되어 광센서부(502)의 각 광센서로부터 디지털 화소 충전 신호의 읽어내기를 제어하게 된다. 디지털 화소 충전 신호의 데이터열은 필터(504)를 통하여 메모리(505)에 저장된다. 메모리(505)는 도3에서 나타낸 스레시홀드 메모리와 시간 지수 메모리를 포함한다. 제어기(506)는열 디코더(507), 메모리(505) 및 광센서부(502)를 제어하며, 외부 제어 입출력 포트(509)의 신호에 반응하여, 디지털 이미지 소자(500)로부터 외부 입출력 포트 (508)을 통하여 데이터를 읽어낼 수 있도록 제어한다.

광센서부(502)는 제1 기판(511)위에 제조되며, 화소 보조회로(501), 필터/센스앰프(504), 메모리(505), 제어기(506) 및 열 디코더(507)는 제2 기판(503) 위에 제조된다. 제1 기판(511)은 제2 기판(503)과 전기적 접촉을 이루도록 배치되어 광센서부(502)가 화소 보조회로(501)와 연결되며, 제어신호 및 접지가 광센서부(502)에 연결되도록 한다. 일부 응용에서는, 제어 신호는 입출력 포트(510)를 통하여 광센서부(502)에 입력된다. 기판(511)은 광센서(500)에 의해 제공되는 충분한 해상도를 지원할 만큼의 크기를 가지면 된다. 또한, 어떤 타입의 보조회로라도 제2 기판(503)위에 형성될 수 있다. 다시 말하면, 제2 기판(503)은 화소 보조회로(501)만을 가지도록 한정되지 않는다.

위에서 논의된 바와 같이, 광센서부(502) 및 화소 보조회로간의 전기적 접속은 제2 기판(503) 위의 전도성 범프(512)에 의하여 제공된다. 전도성 범프(512)는 제1 기판(511)의 하단에 마련된 접속점(513)과 정렬된다. 접속점(513)은 각각의 광센서부(502)에 전기적으로 연결된다. 전도성 범프(512)는 화소 보조회로(501)의 개개의 회로에 전기적으로 연결된다.

광센서부(502)와 화소 보조회로(501)사이에 전기적으로 연결시키기 위한 어떤 방법도 사용가능하다. 한 방법은 제1 기판(511)에 각각의 광센서부(502)와 전기적으로 연결되며, 도전성 물질로 채워진 깊은 비아(via)를 형성하여 제2 기판(503)위의 금속배선 라인과 전기적으로 접속하도록 하는 방법이다. 이때, 제1 기판(511)은 제2 기판(503)과 에폭시수지등으로 접착될 수 있다.

인듐 범프에의한 접합 기술도 사용될 수 있다. 만일 도전성 범프(511) 및 그에 대응하는 제1 기판(511) 하단의 접속점(513)이 인듐 범프라면, 제1 기판(511) 및 제2 기판(503)은 저온 용접(cold-welding)에 의해 접합될 수 있다. 저온 용접 공정은 접속점(513)과 범프(511)가 정렬되도록 제1 기판(502)을 제2 기판(503)과 정렬시키는 과정 및 상온에서 두 기판 사이에 압력을 가하는 과정을 포함한다. 인듐과 인듐은 압력하에서 잘 용접되기 때문에, 접속점(513) 및 범프(512)가 인듐이라면, 제1 기판(511) 및 제2 기판(503)은 잘 접합된다. 접지 입력단자(514)도 유사하게 제2 기판(503)의 접지 단자(515)와 용접된다. 비슷하게, 제어 입력(510)도 제2 기판(503)의 제어 포트(516)와 용접될 수 있다. 또한, 유전물질인 에폭시 수지가 제1 기판(511) 및 제2 기판(503) 사이에 부분적으로 채워져, 접속점(513) 및 범프(511)에 영향을 주지 않으면서 제1 기판(511)과 제2 기판(503)의 접합이 유지되도록 보조할 수 있다.

광센서부(502)와 제1 기판(511)은 도4a부터 4d까지에 기술된 광센서(407)와 제1 기판(402)의 관계와 유사하다. 또한, 화소 보조회로(501)와 제2 기판(503)도 도4a부터 4d까지에 기술된 화소 보조회로와 제2 기판(401)의 관계와 유사하다. 하지만, 일부 응용에서는, 제1 기판(511)과 제2 기판(503) 사이의 전기적 접속시에 하나 이상의 광센서가 전기적 접속부를 함께 사용(즉, 접속점(513)과 그에 대응하는 범프(411)중의 하나)하도록 할 수 있다.

인듐 범프 기술에 의하여, 범프(512)의 피치(pitch)는 광센서부(502)의 피치보다 약간 넓게 할 수 있다. 예를 들어, 범프(512)의 피치는 약 20um 정도일 수 있다. 그러나, 광센서부(502)의 각 광센서의 밀도는 제한된다. 광센서의 크기가 0.2um보다 작아질 수 없는 한 예에서, 아래에서 자세히 기술될 멀티플렉싱 과정이 사용된다. 각 광센서가 범프(512)의 하나씩을 사용하는 도 4a부터 4d에서 설명된 경우에 대한 대안으로 다수의 광센서가 한 범프(512)를 사용할 수 있고, 도5b 및 5c는 이와같은 경우를 나타낸다.

도5b는 다수의 광센서가 하나의 전기적 접속점(513)을 함께 사용하는 경우에, 제1 기판(511) 위의 광센서부(502)의 블록 선도를 나타낸다. 광센서부(502)는 502-1,1부터 502-N,M에 이르는 각각의 광센서의 N × M 어레이(즉, N개의 열과 M개의 행을 가지는 광센서 어레이)이다. 502-1,1부터 502-N,M에 이르는 각각의 광센서는 520-1,1부터 520-P,Q 까지의 수개의 클러스터(cluster)로 나누어져, 각각의 클러스터는 Z+1개의 광센서를 가지도록 할 수 있다. 클러스터는 광센서부(502)내에서 어떤 조합으로 나누어질 수도 있다. 대부분의 응용에서 각 클러스터(520)는 동일한 수의 광센서(502)를 가질 수 있으며, 도5b에서는, 클러스터 520-1,1은, 예를 들어, 502-1,1과 502-1,2와 502-2,1과 502-2,2 등의 광센서들을 가진다. 그러나, 다른 광센서들을 더 포함할 수 있음은 물론이다.

대부분의 응용에서, 각 클러스터에 Z+1개의 광센서를 포함하며, P × Q 어레이의 클러스터가 형성되는데, 여기서 Q=N/sqrt(Z+1), P=M/sqrt(Z+1)의 관계를 가지며, sqrt( )는 이중근호(root)를 나타낸다. 간편한 분류방법의 하나는 Z=3이 되도록 하여, 네 개의 광센서로 이루어지는 각각의 그룹이 각각 감지하는 색깔 별(예를 들어 적,녹,청)로 도2a와 같이 배열되도록 하는 것이다.

한 클러스터(520)(예를 들어 520-1,1)의 각 광센서는, 접속부(513)(513-1,1부터 513-Q,P)의 한 단자를 공유하기 위해서, 멀티플렉서(521)(즉 521-1,1에서 521-Q,P까지)와 결합된다. Z+1개의 트랜지스터를 포함하는 멀티플렉서(521)의 각각은 광센서 클러스터(520)의 하나로부터 출력을 전달받도록 결합된다. 도5b에서 나타낸 것처럼, 520-1,1부터 520-P,Q까지의 클러스터들은 각각 멀티플렉서 521-1,1에서 521-P,Q까지의 멀티플렉서를 포함한다. 521-1,1에서 521-P,Q까지의 각각의 멀티플렉서는 522-1,1부터 522-P,Q까지, 523-1,1부터 523-P,Q까지, 524-1,1부터 524-P,Q까지, 525-1,1부터 525-P,Q까지의 트랜지스터를 포함한다. 522-1,1부터 522-P,Q까지의 트랜지스터는 제어신호(S₀)에 의하여 턴온되며, 523-1,1부터 523-P,Q까지의 트랜지스터는 제어신호(S₁)에 의하여 턴온되며, 524-1,1부터 524-P,Q까지의 트랜지스터는 제어신호(S₂)에 의하여 턴온되며, 525-1,1부터 525-P,Q까지의 트랜지스터는 제어신호(S₃)에 의하여 턴온된다. 제어신호들(S₀에서 S_Z까지)은 접속단자(510-0에서 510-Z까지)들로 각각 입력된다. 따라서, 제어신호들(S₀에서 S_Z까지)은 전체 트랜지스터의 세트를 턴온시키며, 접속점(513-1,1부터 513-Q,P까지)들을 통하여 광센서의 세트와 결합된다. 예를 들어 한 제어신호(S₀)는 한 세트의 트랜지스터(522)를 턴온시킨다. 예를 들어, 한 세트의 트랜지스터(522)가 턴온되면, 그에 결합된 광센서의세트는 접속점(513)과 전기적으로 연결된다. 예를 들어, 트랜지스터(522-1,1)가 제어신호(S₀)에 의하여 턴온되면, 광센서(502-1,1)는 접속점(513-1,1)에 연결된다.

도5c는 도5b의 제1 기판(511)위에 형성된 광센서(502)로부터 신호를 받기 위한 제2 기판(503)의 블록 선도를 나타낸다. 화소 보조회로(501)는 P × Q 어레이의 화소 회로를 포함한다. 범프 접속 단자(512-1,1부터 512-Q,P까지)는 트랜지스터 (530-1,1부터 530-Q,P까지)를 통해 전원전압(Vcc)에 접속된다. 트랜지스터(530-1,1부터 530-Q,P까지)는 상술한대로 각각 리셋 신호를 입력받도록 구성된다. 범프 접속단자들(512-1,1부터 512-Q,P까지)은 또한 회로들(531-1,1부터 531-Q,P까지)에 각각 결합된다. 각각의 회로들(531-1,1부터 531-Q,P까지)은 필터들, 증폭기들, 및 범프 접속 단자들(512-1,1부터 512-Q,P까지)에서 받은 신호들을 디지털 화소 충전 신호들로 변환시키기 위한 A/D 변환기들을 갖는다. 디지털 화소 충전 신호는 열 디코더(507)로부터의 열 신호들에 응답하여, 각 선로들(532-1부터 532-P까지)에 결합된다. 필터들(504)은 디지털 화소 충전 신호를 선로들(532-1부터 532-P까지)로부터 받아들여, 대응하는 디지털 이미지를 메모리(505)에 저장한다.

제어신호들(S₀에서 S_Z까지)은 범프들(516-1부터 516-Z까지)을 통하여 제1 기판(511)에 도달하며, 제1 기판(511)은 범프(515)를 통하여 접지된다.

동작 중에 각각의 광센서들(502-1,1부터 502-N,M까지)은 제어 신호들(S₀에서 S_Z까지)을 하이 상태로 세팅하고 리셋신호를 하이 상태(즉, 거의 전원전압(Vcc)부근)로 세팅함으로써 충전된다. 광센서들(502-1,1부터 502-N,M까지)이 한번 충전되면, 제어신호들(S₀에서 S_Z까지) 및 리셋신호는 로우 상태로 세팅된다. 광센서부 (502)를 포함하는 제1 기판(511)은 이때 빛에 노출되며, 영상의 일부가 일정 시간 주기동안 광센서들(502-1,1부터 502-N,M까지)의 위에 포착되게 된다. 노출 시간동안 광센서들(502-1,1부터 502-N,M까지)은 입사된 광량을 누적시킨다. 일부의 응용에서는 각각의 광센서들(502-1,1부터 502-N,M까지)은 색구분을 위한 필터를 포함하여 특정 파장대역의 빛만을 누적시킨다. 또한, 일부 응용에서는 도3에 나타낸 바와 같이 각 광센서의 클러스터가 미리 정하여진 시간 주기동안 영상으로부터 도달되는 빛을 받도록 할 수도 있다.

빛을 누적시키는 과정이 완료되면, 읽어내기 과정이 시작된다. 읽어내기는 각각의 광센서의 세트별로 진행된다. 제어신호들(S₀에서 S_Z까지)의 하나를 하이 상태로 세팅하여, 그에 대응하는 각각의 클러스터들(520-1,1부터 520-Q,P까지)내의 광센서를 대응하는 접속점(513-1,1부터 513-Q,P까지)에 접속시킴으로써 읽고자하는 한 세트의 광센서가 선택된다. 한 세트의 광센서에 대하여 읽어내기가 완료되면, 제어기(506)은 모든 광센서가 읽어내어질 때까지 다른 제어신호를 하이 상태로 세팅한다.

상기 실시예와 도면은 발명의 내용을 예시적으로 상세히 설명하기 위한 목적일 뿐, 발명의 기술적 사상의 범위를 한정하고자 하는 목적이 아니며, 이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이가능하므로 상기 실시예 및 첨부된 도면에 한정되는 것은 아님은 물론이며, 후술하는 청구범위뿐만이 아니라 청구범위와 균등 범위를 포함하여 판단되어야 한다.

본 발명에 의한 이미지 센서에 의하면, 첫 번째로, 많은 화소 보조회로를 탑재할 수 있도록 하기 위하여 이미지 센서의 크기가 커져야 할 필요가 없으며, 보조회로의 부가 없이도 높은 감도를 유지하는 이미지 센서를 제공할 수 있다. 두 번째로, 보조회로를 부가할 수 있는 공간의 마련을 위해 이미지 센서의 광검출 소자들의 크기가 작아져야 할 필요가 없기 때문에, 여유있는 크기의 소자를 위한 공정이 가능하고, 제조시의 반도체 웨이퍼의 높은 수율을 얻을 수 있다. 따라서, 이러한 이미지 센서의 생산 비용이 적절한 수준을 유지할 수 있어, 많은 일반적 응용에 널리 사용될 수 있는 저가의 고성능 이미지 센서를 구현할 수 있다.

Claims

영상으로부터의 빛에 노출되었을 때 아날로그 충전 신호를 발생시키는 광센서의 어레이를 가지는 제1 기판; 및

상기 제1 기판에 결합되며, 상기 아날로그 충전 신호를 받아 디지털 충전 신호로 변환시키는 화소 보조회로를 포함하는 제2 기판을 포함하는 디지털 이미지 센서.
제1 항에 있어서,

상기 제1 기판 및 상기 제2 기판은 인듐 범핑에 의해 결합되는 디지털 이미지 센서.
제2 항에 있어서,

상기 제1 기판은 상기 광센서 어레이의 소정 광센서 그룹과 각각 결합되며, 상기 광센서 그룹의 각 광센서로부터의 상기 아날로그 충전 신호가 상기 화소 보조회로의 어느 하나와 결합되도록 하는 멀티플렉서 어레이를 포함하는 디지털 이미지 센서.
제3 항에 있어서,

상기 광센서 그룹은 제1 색 필터를 가지는 제1 광센서, 제2 색 필터를 가지는 제2 광센서, 제3 색 필터를 가지는 제3 광센서, 및 제1 색, 제2 색 또는 제3 색의 어느 한 색 필터를 가지는 제4 광센서를 포함하는 디지털 이미지 센서.
제4 항에 있어서,

상기 제1 색 필터는 적색 필터이며, 상기 제2 색 필터는 녹색이며, 상기 제3 색 필터는 청색인 디지털 이미지 센서.
제4 항에 있어서,

상기 제1 색 필터, 상기 제2 색 필터 및 상기 제3 색 필터는 동일한 광스펙트럼을 감지하도록 제조되는 디지털 이미지 센서.
제2 항에 있어서,

상기 제2 기판은, 상기 화소 보조회로의 배열과 결합된 디지털 데이터 메모리를 더 포함하며, 상기 각 광센서로부터의 상기 디지털 충전 신호가 상기 디지털 데이터 메모리에 직접 저장될 수 있도록 하는 디지털 이미지 센서.
영상으로부터의 빛에 노출되었을 때 아날로그 충전 신호를 발생시키는 광센서들을 포함하는 제1 기판; 및

상기 제1 기판과 제 위치에 접합되도록 하는 도전성 범프의 어레이를 통하여 상기 제1 기판과 교신하며, 상기 광센서들 중의 어느 하나로부터 그에 대응되는 상기 도전성 범프의 어느 하나를 통하여 상기 아날로그 충전 신호를 받는 화소 보조회로 어레이를 가지는 제2 기판을 포함하며,

여기서, 상기 화소 보조회로의 각각은 상기 아날로그 충전 신호를 디지털 충전 신호로 변환하기 위한 아날로그-디지털 변환 회로를 갖는 디지털 이미지 센서.
제8 항에 있어서,

상기 아날로그-디지털 변환 회로는 미리 정하여진 데이터 정밀도를 갖는 아날로그-디지털 변환기인 디지털 이미지 센서.
제8 항에 있어서,

상기 제1 기판은 제1 CMOS 공정에 의해 제조된 디지털 이미지 센서.
제10 항에 있어서,

상기 제2 기판은 제2 CMOS 공정에 의해 제조된 디지털 이미지 센서.
제10 항에 있어서,

상기 도전성 범프의 각각은 상기 제1 기판 또는 상기 제2 기판에의 인듐 증착에 의하여 형성되는 디지털 이미지 센서.
제8 항에 있어서,

상기 도전성 범프는 인듐, 구리, 납, 은 및 금으로 이루어지는 그룹으로부터 선택된 한 재질로 이루어지는 디지털 이미지 센서.
제8 항에 있어서,

상기 제2 기판은, 상기 화소 보조회로의 배열과 결합된 디지털 데이터 메모리를 더 포함하며, 상기 화소 보조회로로부터의 상기 디지털 충전 신호가 상기 디지털 데이터 메모리에 직접 저장될 수 있도록 하는 디지털 이미지 센서.
제1 기판에 광센서 배열을 형성하는 단계;

각각 아날로그-디지털 변환기를 포함하는 화소 회로의 배열을 포함하는 화소 보조회로를 형성하는 단계; 및

상기 광센서 배열의 각각의 광센서로부터의 신호가 상기 어느 한 화소 회로에 수신될 수 있도록 상기 제1 기판과 제2 기판을 결합하는 단계를 포함하는 디지털 이미지 센서 설계 방법.
제15 항에 있어서,

상기 결합하는 단계는 인듐 범핑 단계를 포함하는 디지털 이미지 센서 설계 방법.
제15 항에 있어서,

상기 결합하는 단계는 인듐, 구리, 납, 은 및 금으로 이루어지는 그룹으로부터 선택된 한 재질로 이루어지는 범프를 형성하는 단계를 포함하는 디지털 이미지 센서 설계 방법.
제15 항에 있어서,

상기 제1 기판 위에, 상기 광센서 어레이의 소정 광센서 그룹과 각각 결합되는 멀티플렉서 회로들을 형성하는 단계를 더 포함하는 디지털 이미지 센서 설계 방법.
제1 기판상에 형성되며, 각각 빛에 반응하여 소정의 충전 신호를 발생시키는 광센서의 어레이 위에 빛이 입사되도록 하는 단계; 및

상기 광센서 어레이의 광센서들로부터 충전 신호를, 제2 기판상에 형성되며 상기 광센서들로부터의 충전 신호에 반응하여 디지털 신호를 발생시키는 보조회로들로 입력받는 단계를 포함하는 피사체의 이미지를 디지털 수신하는 방법.
제19 항에 있어서,

소정의 제어신호에 의하여 상기 보조회로의 각각이 소정 그룹의 광센서 중 어느 하나로부터 상기 충전 신호를 받도록 상기 광센서들로부터의 상기 충전 신호들을 멀티플렉싱하는 단계를 더 포함하는 피사체의 이미지를 디지털 수신하는 방법.