KR20010106163A - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20010106163A
KR20010106163A KR1020010014556A KR20010014556A KR20010106163A KR 20010106163 A KR20010106163 A KR 20010106163A KR 1020010014556 A KR1020010014556 A KR 1020010014556A KR 20010014556 A KR20010014556 A KR 20010014556A KR 20010106163 A KR20010106163 A KR 20010106163A
Authority
KR
South Korea
Prior art keywords
pixel electrode
display device
display
signal line
digital memory
Prior art date
Application number
KR1020010014556A
Other languages
English (en)
Other versions
KR100418536B1 (ko
Inventor
사또하지메
기무라히로유끼
마에다다까시
쯔나시마다까노리
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000080442A external-priority patent/JP4537526B2/ja
Priority claimed from JP2000208309A external-priority patent/JP4469469B2/ja
Priority claimed from JP2000325727A external-priority patent/JP4726291B2/ja
Priority claimed from JP2000371825A external-priority patent/JP4754064B2/ja
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20010106163A publication Critical patent/KR20010106163A/ko
Application granted granted Critical
Publication of KR100418536B1 publication Critical patent/KR100418536B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디지털 메모리를 구비한 표시 장치의 회로 구성을 개시한다. 화소 전극과 신호선을 제l 스위치부에서 접속함과 동시에, 화소 전극과 디지털 메모리의 사이를 제2 스위치부에서 접속한다. 제1 표시 기간에는 제2 스위치부를 오프, 제1 스위치부를 온하여, 신호선에서 공급된 영상 데이터로 화상 표시를 행한다. 제2 표시 기간에는 제2 스위치부를 온, 제1 스위치부를 오프하여, 주사선/신호선 구동 회로의 동작을 멈추고, 디지털 메모리에 보유된 영상 데이터로 화상 표시를 행한다.

Description

표시 장치 및 표시 장치의 구동 방법{DISPLAY APPARATUS AND DRIVING METHOD OF THE SAME}
본 발명은 휴대 전화나 전자 북(book) 등의 디스플레이 장치로서 사용되는 표시 장치에 관한 것이다. 더욱 상세하게는, 표시 단위마다 디지털 메모리를 구비한 표시 장치와 그 구동 방법에 관한 것이다.
최근, 평면형의 표시 장치는 디스플레이 장치의 주류가 되고 있다. 특히 액정 표시 장치는 경량, 박형 및 저소비 전력이라는 이점을 살려, 휴대 전화나 전자 북 등의 소형 정보 단말의 디스플레이 장치로서 사용되고 있다. 이러한 소형 정보 단말은 일반적으로 배터리 구동 방식이 채용되고 있기 때문에, 저소비 전력화가 중요한 과제로 되어 있다.
예를 들면, 휴대 전화에서는 대기 시간 중에 저소비 전력으로 표시할 수 있는 것이 요구된다. 이것을 실현하기 위한 기술로서는, 예를 들면 USP 5,712,652에 기재된 화상 표시 장치 등이 알려져 있다. 이 화상 표시 장치는 화소 내에 메모리 셀(이 명세서의 디지털 메모리에 상당함)을 구비하고 있다. 그리고, 대기시(정지화상 표시 기간)에는 액정을 교류 구동하기 위한 교류 구동 회로만을 동작시키고, 그 밖의 주변 구동 회로를 정지시키는 것을 특징으로 하고 있다. 이에 따라, 중간조를 필요로 하지 않은 화상 및 그 정지 화상을 표시하는 데 적합한, 소비 전력이 적은 화상 표시 장치를 실현하고 있다. 따라서, 이 화상 표시 장치를 휴대 전화 등의 디스플레이에 적용한 경우에는 대기 시간 중에도 저소비 전력으로 표시할 수 있다.
그런데, 최근의 휴대 전화에 있어서는, 디스플레이 화면 상에 인터넷을 통하여 얻은 각종 컨텐츠 정보를 표시하거나, 통화 상대의 화상을 표시하는 기능을 구비한 기종도 등장하고 있다. 이들 데이터 통신 시의 화상은 풀(full) 컬러에 의한 중간조 표시나 동화상 표시(이하, 적당히 통상 표시라 함)에 의해 제공되는 것이대부분이다. 이러한 배경으로부터, 이들 휴대 전화에 있어서는 대기 시에 저소비 전력인 것뿐만 아니라, 데이터 통신시에는 풀 컬러의 고화질 표시를 행하는 것이 요구되고 있다.
그러나, 상기 USP 5,712,652에 기재된 화상 표시 장치에서는, 화소 전압이 2값으로 제한되어 있기 때문에, 대기 시에 8색의 멀티 컬러 표시를 행할 수 있지만, 데이터 통신시에 풀 컬러에 의한 중간조 표시나 동화상 표시를 행할 수 없다고 하는 문제점이 있었다.
한편, 디지털 메모리를 구비한 종래의 액정 표시 장치에서는 정지 화상 표시로부터 통상 표시로 전환한 후, 디지털 메모리에는 정지 화상 표시 기간에 공급된 정지 화상 데이터가 그대로 보유된다. 이 때문에, 다음에 정지 화상 표시를 행했을 때, 디지털 메모리에 새로운 정지 화상 데이터의 기입이 완료하기까지의 기간, 전회 표시하고 있던 정지 화상 데이터가 표시된다. 즉, 통상 표시로부터 정지 화상 표시로 전환하였을 때에, 한 순간이기는 하지만 전회 표시되어 있던 전혀 다른 화상이 표시되게 된다. 따라서, 관찰자는 화상의 변화에 위화감을 느끼게 되고, 경우에 따라서는 화상의 혼란으로서 인식되어 버린다고 하는 문제점이 있었다.
또한, 디지털 메모리를 구비한 종래의 액정 표시 장치에서는 표시 화면 전체를 디지털 메모리로부터의 출력(또는 반전 출력)으로 교대로 표시시키기 위해서, 통상 표시 시의 1 화소분의 부하 용량을 구동하는 경우에 비교하여, 매우 큰 용량을 구동하게 된다. 이 때문에, 디지털 메모리의 전원에 전압 강하를 발생시켜, 디지털 메모리의 전위가 원래로 돌아가지 않은 동안에 영상 신호가 화소로 입력되는,소위 메모리의 오동작을 일으켜, 정상적인 표시 화상을 얻을 수 없게 될 우려가 있다. 또, 디지털 메모리의 전원에서의 전압 강하가 생기지 않도록 하는 데에는 전원 배선을 저저항으로 하면 좋다. 그러나, 이렇게 하면 기판 상에서의 배선 폭을 넓게 하지 않으면 안되어, 화소 피치나 액자 프레임 사이즈가 커진다고 하는 문제가 생기게 된다.
또한, 디지털 메모리를 구비한 액정 표시 장치에서는 디지탈 메모리의 전원 배선 등이 필요해지기 때문에, 종래보다도 기판 상에서의 배선 수가 많아진다고 하는 문제점이 있었다. 이와 같이 배선 수가 많아지면, 화소 피치도 넓어지기 때문에, 화면의 고정밀화가 곤란하였다. 또한, 배선 수가 많아지기 때문에, 배선 사이에서의 쇼트 불량도 증가하여, 수율의 저하를 초래하고 있었다.
본 발명의 목적은 대기 시에는 저소비 전력으로 멀티 컬러 표시를 행하고, 또한 통신 시에는 풀 컬러에 의한 중간조 표시나 동화상 표시를 행할 수 있는 표시 장치 및 그 구동 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 정지 화상 표시로부터 통상 표시로 전환하였을 때의 표시 품위를 향상시킨 표시 장치의 구동 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 대기 시의 메모리의 오동작을 없애고, 항상 정상적인 표시 화상이 얻어지도록 함과 동시에, 고정밀화와 좁은 프레임화를 실현한 표시 장치를 제공하는 것에 있다.
본 발명의 또 다른 목적은 저소비 전력이면서, 고정밀화와 수율의 향상을 실현한 표시 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명의 제1 특징은 상호 교차하여 배치된 복수의 주사선 및 복수의 신호선, 이들 2개의 선의 각 교차부에 배치된 화소 전극, 상기 주사선에 공급되는 주사 신호에 의해 온/오프 제어되고, 온 시에 상기 신호선과 상기 화소 전극 사이를 도통시켜 상기 신호선에 공급된 영상 데이터를 상기 화소 전극에 기입하는 제1 스위치부를 포함하는 제1 전극 기판과, 상기 화소 전극에 대하여 소정 간격을 갖고 대향 배치된 대향 전극을 포함하는 제2 전극 기판과, 상기 제1 전극 기판과 제2 전극 기판과의 사이에 좁게 보유되어 있는 표시층과, 한 수평 주사 기간마다 상기 복수의 신호선에 영상 데이터를 공급하는 신호선 구동 회로와, 상기 한 수평 주사 기간에 대응하여 상기 주사선에 주사 신호를 순차 공급하는 주사선 구동 회로를 구비한 표시 장치에 있어서, 상기 제1 전극 기판은, 상기 화소 전극과 전기적으로 접속되어 상기 신호선에 공급된 영상 데이터를 보유 가능한 디지털 메모리와, 상기 화소 전극과 상기 디지털 메모리와의 사이에 삽입되어 상기 화소 전극과 상기 디지털 메모리 사이의 도통을 제어하는 제2 스위치부를 포함하는 것에 있다.
본 발명의 제2 특징은 상호 교차하여 배치된 복수의 주사선 및 복수의 신호선, 이들 2개의 선의 각 교차부에 배치된 화소 전극, 상기 화소 전극과 전기적으로 병렬로 접속된 보조 용량, 상기 보조 용량에 소정의 전압을 공급하는 보조 용량선, 상기 주사선으로부터 공급되는 주사 신호에 의해 온/오프 제어되고, 온 시에 상기 신호선에 공급된 영상 데이터를 상기 화소 전극에 기입하는 제1 스위치부, 상기 화소 전극과 전기적으로 접속되어 상기 신호선에 공급된 영상 데이터를 보유 가능한 디지털 메모리, 상기 화소 전극과 상기 디지털 메모리 사이에 삽입되어 상기 화소 전극과 상기 디지털 메모리 사이의 도통을 제어하는 제2 스위치부를 포함하는 제1 전극 기판과, 상기 화소 전극에 대해 소정 간격을 갖고 대향 배치된 대향 전극을 포함하는 제2 전극 기판과, 상기 제1 전극 기판과 제2 전극 기판의 사이에 좁게 보유되어 있는 표시층을 구비한 표시 장치에 있어서, 상기 보조 용량선과 상기 디지털 메모리의 전원 배선을 공통화한 것에 있다.
본 발명의 제3 특징은 상호 교차하여 배치된 복수의 주사선 및 복수의 신호선, 이들 2개의 선의 각 교차부에 배치된 화소 전극, 상기 화소 전극과 전기적으로 병렬로 접속된 보조 용량, 상기 보조 용량에 소정의 전압을 공급하는 보조 용량선, 상기 주사선에 공급되는 주사 신호에 의해 온/오프 제어되어, 온 시에 상기 신호선과 상기 화소 전극 사이를 도통시켜 상기 신호선에 공급된 영상 데이터를 상기 화소 전극에 기입하는 제1 스위치부, 상기 화소 전극과 전기적으로 접속되어, 상기 신호선에 공급된 영상 데이터를 보유 가능한 디지털 메모리, 상기 화소 전극과 상기 디지털 메모리의 사이에 삽입되어 상기 화소 전극과 상기 디지털 메모리 사이의 도통을 제어하는 제2 스위치부, 상기 제2 스위치부에 온/오프 제어를 위한 메모리 제어 신호를 공급하는 메모리 제어 신호선을 포함하는 제1 전극 기판과, 상기 화소 전극에 대하여 소정 간격을 갖고 대향 배치된 대향 전극을 포함하는 제2 전극 기판과, 상기 제1 전극 기판과 제2 전극 기판의 사이에 좁게 보유되어 있는 표시층을 구비한 표시 장치에 있어서, 상기 제2 스위치부와 상기 메모리 제어 신호선의 사이에, 상기 메모리 제어 신호선에 공급되는 메모리 제어 신호의 전위의 상승을 제어하는 전위 제어 수단을 접속한 것에 있다.
본 발명의 제4 특징은 상호 교차하여 배치된 복수의 주사선 및 복수의 신호선, 이들 2개의 선의 각 교차부에 배치된 화소 전극, 상기 주사선에 공급되는 주사 신호에 의해 온/오프 제어되고, 온 시에 상기 신호선과 상기 화소 전극 사이를 도통시켜 상기 신호선에 공급된 영상 데이터를 상기 화소 전극에 기입하는 제1 스위치부를 포함하는 제1 전극 기판과, 상기 화소 전극에 대하여 소정 간격을 갖고 대향 배치된 대향 전극을 포함하는 제2 전극 기판과, 상기 제1 전극 기판과 제2 전극 기판과의 사이에 좁게 보유되어 있는 표시층과, 한 수평 주사 기간마다 상기 복수의 신호선에 영상 데이터를 공급하는 신호선 구동 회로와, 상기 한 수평 주사 기간에 대응하여 상기 주사선에 주사 신호를 순차 공급하는 주사선 구동 회로를 구비한 표시 장치의 구동 방법에 있어서, 제1 표시 기간에는 상기 제2 스위치부에 의해 상기 화소 전극과 상기 디지털 메모리 사이의 도통을 오프하고, 또한 상기 제1 스위치부를 소정 주기로 온하여, 상기 신호선에 공급된 영상 데이터를 상기 화소 전극에 기입함으로써 표시를 행하고, 상기 제2 표시 기간에는 상기 스위치부를 온하고, 상기 신호선에 공급된 영상 데이터를 상기 디지털 메모리에 보유시킨 후, 상기 제1 스위치부에 의해 상기 신호선과 상기 화소 전극 사이의 도통을 오프하여, 상기 디지털 메모리에 보유된 영상 데이터를 상기 화소 전극에 기입함으로써 표시를 행하는 것에 있다.
도 1은 실시형태 1에 관한 액정 표시 장치의 회로 구성도.
도 2는 도 1의 개략 구성도.
도 3은 실시형태 l에 관한 표시 화소의 회로 구성도.
도 4는 도 3의 개략 평면도.
도 5는 실시형태 1에 관한 액정 표시 장치의 동작을 설명하기 위한 타이밍차트.
도 6a∼도 6f는 실시형태 1에 관한 액정 표시 장치의 제조 프로세스를 도시한 개략 단면도.
도 7은 실시형태 2에 관한 구동 방법을 설명하기 위한 타이밍차트.
도 8은 실시형태 3에 관한 액정 표시 장치의 회로 구성도.
도 9는 실시형태 3에 관한 표시 화소의 회로 구성도.
도 10은 실시형태 3에 관한 액정 표시 장치의 다른 회로 구성도.
도 11은 실시형태 3에 관한 액정 표시 장치의 제조 방법을 설명하기 위한 개략 단면도.
도 12는 실시형태 4에 관한 표시 화소의 회로 구성도.
<도면의 주요 부분에 대한 부호의 설명>
10, 20, 30 : 표시 화소
11 : 신호선
12 : 주사선
13 : 화소전극
14 : 제1 스위치부
15 : 대향 전극
16 : 액정층(네마틱 액정)
17 : 제2 스위치부
18 : 디지털 메모리(DM)
19, 19a, 19b : 메모리 제어 신호선
21, 22 : 스위치 소자
23, 24 : 인버터 회로
25 : 제3 스위치부
28 : 보조 용량
29 : 보조 용량선
31, 32 : 전원 배선
41 : 채널층
42 : 하부 전극
50 : 투명 절연 기판
51 : 아몰포스 실리콘(a-Si) 박막
52 : 레이저 광
53 : 다결정 실리콘(p-Si) 박막
54 : 활성층
59, 65 : 소스 전극
61 : 저유전율 절연막(제2 층간 절연막)
66 : 컨택트 영역
69, 70, 71, 83, 85 : 컨택트 홀
80 : 화소 전극 배선
86 : 어레이 기판
94 : 스페이서
100, 200 : 액정 표시 장치
110 : 표시 화소부
120 : 주사선 구동 회로
130 : 신호선 구동 회로
본 발명의 바람직한 실시예에 대해 설명한다. 여기에서는 본 발명에 관한 표시 장치 및 표시 장치의 구동 방법을 디지털 메모리를 구비한 액티브 매트릭스형의 액정 표시 장치에 적용한 경우에 대해 설명한다.
이 실시형태에서 사용되는 영상 데이터라는 용어에는 동화상 데이터와 정지화상 데이터라는 적어도 2개의 의미가 포함되어 있다. 동화상 데이터란, 통상 표시 기간에 공급되는 영상 데이터이다. 즉, 통상 표시 기간에 풀 컬러에 의한 중간조/동화상 표시를 행하는 경우의 영상 데이터이다. 정지 화상 데이터란, 정지 화상 표시 기간에 공급되는 영상 데이터이다. 즉, 정지 화상 표시 기간에 8색의 멀티 컬러 표시를 행하기 위한 2값의 영상 데이터이다. 그 밖의 의미로 사용되는 영상 데이터에 대해서는 그때마다 정의를 내리기로 한다.
<실시형태 1>
도 1은 실시형태 1에 관계되는 액정 표시 장치의 회로 구성도이다. 또한, 도 2는 도 1의 개략 단면도이다.
도 1에 도시한 바와 같이, 액정 표시 장치(100)는 복수의 표시 화소(10)가 형성된 표시 화소부(l10)와, 이 표시 화소부(110)를 구동하기 위한 주사선 구동 회로(120) 및 신호선 구동 회로(130)로 구성되어 있다.
우선, 표시 화소부(ll0)에 관해서 설명한다. 어레이 기판(101)(도 2에 도시) 상에는 복수 라인의 신호선(11)과 복수 라인의 주사선(12)이 도시하지 않은 절연막을 통해 상호 교차하도록 배선되어 있다. 또한, 각 주사선(12)과 병행하도록 메모리 제어 신호선(19)이 배선되어 있다. 도 1에 도시한 메모리 제어 신호선(19)은 도면을 간략화하기 위해서 상징적으로 그린 것이다. 실제로는 메모리 제어 신호선(19a 및 19b)의 2개가 배선되어 있다. 이 2개의 메모리 제어 신호선은 뒤에 설명하는 도 3 중에 도시되어 있다.
신호선(11)과 주사선(12)의 각 교차부에는 표시 화소(10)가 형성되어 있다. 각 신호선(1l)의 한쪽 단부는 신호선 구동 회로(130)에 접속되어 있다. 또한, 각 주사선(12) 및 각 메모리 제어 신호선(19)의 한쪽 단부는 주사선 구동 회로(120)에 접속되어 있다.
표시 화소(10)는 화소 전극(13), 제1 스위치부(14), 대향 전극(15), 액정층(16), 제2 스위치부(17) 및 디지털 메모리(이하, DM이라고 함)(18)에 의해 구성되어 있다.
제1 스위치부(14)의 소스는 신호선(11)에, 게이트는 주사선(12)에, 드레인은 화소 전극(13)에 접속되어 있다. 또한, 화소 전극(13)은 제2 스위치부(17)를 통해 DM(18)에 접속되어 있다. 제2 스위치부(17)의 게이트는 메모리 제어 신호선(19)에, 소스는 화소 전극(13)에, 드레인은 DM(l8)에 접속되어 있다. 제2 스위치부(17) 및 DM(18)의 구성에 대해서는 후에 설명한다. 도 2에는 도시하고 있지 않지만, 화소 전극(13)에는 전기적으로 병렬로 보조 용량이 접속되어 있다. 보조 용량에 대해서는 실시형태 3 이후에 설명한다.
도 2에 도시한 바와 같이, 화소 전극(13)은 어레이 기판(10l) 상에 형성되어 있다. 그리고, 화소 전극(13)과 마주 대하는 대향 전극(15)은 대향 기판(102) 상에 형성되어 있다. 대향 전극(15)에는 도시하지 않은 외부 구동 회로에서 소정의대향 전위가 주어지고 있다. 또한, 화소 전극(13)과 대향 전극(15)의 사이에는 표시층으로서 액정층(16)이 충전되고, 어레이 기판(101) 및 대향 기판(l02)의 주위는 밀봉재(103)에 의해 밀봉되어 있다.
또, 어레이 기판(101)은 제1 전극 기판으로서 정의되고, 대향 기판(102)은 제2 전극 기판으로서 정의된다.
다음에, 주사선 구동 회로(120)와 신호선 구동 회로(130)에 관해서 설명한다. 주사선 구동 회로(120)는 시프트 레지스터(121) 및 도시하지 않은 버퍼 회로 등으로 구성되어 있다. 그리고, 주사선 구동 회로(120)는 도시하지 않은 외부 구동 회로에서 공급되는 제어 신호(수직의 클럭/스타트 신호)에 기초하여 주사 신호를 출력하고, 주사선(12)의 전위를 온 레벨 또는 오프 레벨로 한다.
또한, 주사선 구동 회로(120)는 소정의 타이밍에서 메모리 제어 신호를 출력하여, 모든 메모리 제어 신호선(19)의 전위를 동시에 온 레벨 또는 오프 레벨로 한다. 구체적으로는, 풀 컬러에 의한 중간조 표시나 동화상 표시시(이하, 중간조/동화상 표시시라 함)에는 모든 메모리 제어 신호선(19)의 전위를 동시에 오프 레벨로 하고, 각 주사선(12)을 차례로 온 레벨로 한다. 또한, 정지화상 표시시에는 모든 메모리 제어 신호선(19)의 전위를 동시에 온 레벨로 하고, 모든 주사선(12)을 오프 레벨로 한다. 또, 메모리 제어 신호는 주사선 구동 회로(120)로부터가 아니고, 도시하지 않은 외부 구동 회로로부터 공급하도록 해도 좋다.
신호선 구동 회로(130)는 시프트 레지스터(131), 아날로그 스위치(132) 등으로 구성되어 있다. 이 회로에는 도시하지 않은 외부 구동 회로로부터 제어 신호(수평의 클럭/스타트 신호)가 공급됨과 동시에, 비디오 버스(133)를 통해 영상 데이터가 공급되고 있다. 신호선 구동 회로(130)에서는 수평의 클럭/스타트 신호에 기초하여 시프트 레지스터(131)로부터 아날로그 스위치(132)의 개폐 신호를 공급한다. 이에 따라, 비디오 버스(133)에 공급된 영상 데이터는 소정의 타이밍에서 신호선(11)에 샘플링된다.
실시형태 1의 액정 표시 장치(100)에 있어서, 주사선 구동 회로(l20) 및 신호선 구동 회로(l30)는 어레이 기판(101) 상에 신호선(11), 주사선(12) 및 화소 전극(13) 등과 일체로 형성되어 있다. 다만, 주사선 구동 회로(120) 및 신호선 구동 회로(130)는 도시하지 않은 외부 구동 회로가 배치되어 있는 외부 회로 기판 상에 배치되어 있어도 좋다.
여기서, 액정 표시 장치(100)를 통상의 액티브 매트릭스형의 액정 표시 장치로서 구동하는 경우에 관해서 간단히 설명한다.
주사선 구동 회로(120)로부터 온 레벨의 주사 신호가 차례로 출력되면, 각 주사선(12)에 접속하는 제1 스위치부(14)는 한 수평 주사 기간만 온 상태로 된다. 이 기간 중에, 신호선 구동 회로(130)로부터 신호선(11)에 샘플링된 영상 데이터는 제1 스위치부(14)를 통하여 화소 전극(13)에 기입된다. 이 영상 데이터는 화소 전극(l3)과 대향 전극(15)과의 사이에 신호 전압으로서 충전되고, 이 신호 전압의 크기에 따라서 액정층(16)이 응답함으로써 표시 화소로부터의 투과 광량이 제어된다. 이러한 기입 동작을 1 또는 수 프레임 반복하는 것에 의해, 한 화면분의 표시 화상이 완성된다.
다음에, 표시 화소(10)의 회로 구성에 관해서 설명한다. 도 3은 표시 화소(10)의 회로 구성도이다.
제2 스위치부(17)는 스위치 소자(21, 22)로 구성되어 있다. 그리고, 제1 스위치부(14)와 DM(18)과의 사이에 접속되어 있다. 스위치 소자(21)의 게이트는 메모리 제어 신호선(19a)에 접속되고, 스위치 소자(22)의 게이트는 메모리 제어 신호선(19b)에 접속되어 있다. 메모리 제어 신호선(19a, 19b)의 전위는 주사선 구동 회로(120)로부터 공급되는 메모리 제어 신호에 의해, 각각 독립적으로 제어되고 있다. 제2 스위치부(17)와 제1 스위치부(14)는 함께 MOS 트랜지스터로 구성되어 있다.
DM(18)은 인버터 회로(23, 24)와 제3 스위치부(25)로 구성되어 있다. 이 실시형태 1의 DM(18)은 2개의 인버터 회로와 1개의 스위치 소자로 구성되어 있으므로, 소자 수의 삭감과 주변 회로의 간소화를 도모할 수 있다. 또, 인버터 회로(23, 24)의 구성에 대해서는 실시형태 3 이후에 설명한다. 또한, DM(18)의 전원 배선에 대해서는 도시를 생략한다.
제3 스위치부(25)는 제1 스위치부(14)와는 역 채널의 스위치 소자이고, 제1 스위치부(14)와 상보형의 MOS 트랜지스터로 구성되어 있다. 제3 스위치부(25)의 게이트는 제1 스위치부(14)의 게이트와 동일 주사선(12)에 접속되어 있다. 따라서, 주사선(12)으로부터 공급되는 1개의 주사 신호에 의해, 제1 스위치부(l4)와 제3 스위치부(25)는 동시에 온/오프 제어된다.
도 4는 도 3의 개략 평면도이다. 도 3에 도시한 제1 스위치부(14), 스위치소자(21, 22), 인버터 회로(23, 24), 메모리 제어 신호선(19a, 19b) 및 제3 스위치부(25)는 어레이 기판 상에서는 도 4와 같이 배치되어 있다.
다음에, 상기와 같이 구성된 액정 표시 장치(100)의 동작을 도 5에 도시한 신호 파형의 타이밍차트를 참조하면서 설명한다. 또, 통상 표시 기간은 제1 표시 기간으로서 정의되고, 정지 화상 표시 기간은 제2 표시 기간으로서 정의된다.
도 5에 있어서, XCK 및 /XCK(XCK의 반전)는 수평의 클럭 신호, XST는 수평의 스타트 신호, DATA는 비디오 버스(133)로부터 입력되는 영상 데이터, YCK는 수직의 클럭 신호, YST는 수직의 스타트 신호, SPOLA는 메모리 제어 신호선(19a)에 공급되는 메모리 제어 신호의 전위 레벨, SPOLB는 메모리 제어 신호선(19b)에 공급되는 메모리 제어 신호의 전위 레벨, COM은 대향 전극(15)의 대향 전위를 나타내고 있다.
통상 표시 기간에는 주사선 구동 회로(120)에 의해 메모리 제어 신호선(l9a, 19b)을 함께 오프 레벨로 하고, 제2 스위치부(17)의 기능을 정지한다. 이 동안은 주사선 구동 회로(120) 및 신호선 구동 회로(130)에 대해 각각 수평/수직의 클럭 신호, 스타트 신호 및 영상 데이터를 공급한다. 이것에 의해, 통상의 액티브 매트릭스형의 액정 표시 장치와 마찬가지로 구동을 행할 수 있다. 즉, 통상 표시 기간에는 풀 컬러에 의한 고화질인 중간조/동화상 표시를 행할 수 있다.
한편, 통상 표시로부터 정지 화상 표시로 전환할 때는, 정지 화상 기입 프레임에 있어서 메모리 제어 신호선(19a)을 온 레벨로 한다. 그리고, 제1 스위치부(14)가 온 레벨의 주사 신호에 의해 온하고 있는 사이에, 신호선(11)에 정지 화상 데이터를 샘플링하여, 이것을 제l 스위치부(14) 및 스위치 소자(21)를 통하여 DM(18)에 기입한다.
DM(18)에 기입된 정지 화상 데이터는 단시간이면 이 상태로 유지할 수도 있다. 그러나, 장시간 유지하면 직류 성분에 의해 액정층(16)이 열화하기 때문에, 정지 화상 표시 기간 중에는 교류 구동할 필요가 있다. 이 실시형태 1에서는 일정한 주기로 메모리 제어 신호선(19a, 19b)을 교대로 온 레벨로 하는 것에 따라, 스위치 소자(21, 22)를 교대로 온하고, 동시에 대향 전극(15)의 전위를 반전시킴으로써 교류 구동을 실현하고 있다. 따라서, 액정에 직류 성분이 장시간 인가되는 것에 의한 열화를 억제할 수 있다.
이와 같이, 스위치 소자(21, 22)를 교대로 온함으로써, 화소 전극(13)의 전위는 하이(High) 전원 전위/로우(Low) 전원 전위가 교대로 출력된다. 그리고, 이것과 동기시켜 대향 전극(15의) 전위를 하이 전원 전위/로우 전원 전위 사이에서 시프트하고 있다. 이것에 의하면, 대향 전극(15)과 극성이 동일해지는 표시 화소(10)에서는 액정층(16)에 전압이 걸리지 않고, 역극성이 되는 표시 화소(10)에서는 액정층(16)에 전압이 걸리기 때문에, 2값의 정지화상 데이터에 의해 멀티 컬러 표시를 행할 수 있다. 이 때, 표시 화소부(110)에서 동작하고 있는 것은 저주파수의 메모리 제어 신호선(19a, 19b)과 대향 전극(15)뿐이기 때문에, 대기시(정지화상 표시 기간)에는 저소비 전력으로 멀티 컬러 표시를 행할 수 있다.
또한, 정지 화상 표시로부터 통상 표시로 전환할 때는 정지화상 최종 프레임 후, 메모리 제어 신호선(19a, 19b)을 함께 오프 레벨로 하고, 주사선 구동회로(120) 및 신호선 구동 회로(130)에 대하여, 각각 수평/수직의 클럭 신호, 스타트 신호 및 영상 데이터를 공급한다. 이것에 의해, 다시 풀 컬러에 의한 고화질인 중간조/동화상 표시를 행할 수 있다.
실시형태 1에 관계되는 액정 표시 장치(100)에서는 화소 전극(13)과 신호선(11)을 제1 스위치부(14)에서 접속함과 동시에, 화소 전극(13)과 DM(18)의 사이에 제2 스위치부(17)를 접속하고 있다. 그리고, 통상 표시 기간에는 제2 스위치부(17)를 오프, 제1 스위치부(14)를 온하여, 신호선(11)으로부터 공급되는 영상 데이터로 화상 표시를 행하고 있다. 또한, 대기 기간에는 제1 스위치부(14)를 오프, 제2 스위치부(17)를 온하여, 주사선/신호선 구동 회로(120, 130)의 동작을 멈추게 하고, DM(18)에 보유된 영상 데이터에 의해 화상 표시을 행하고 있다. 따라서, 이 액정 표시 장치(100)를 휴대 전화의 디스플레이에 적용한 경우, 인터넷을 이용한 데이터 통신시라도 통상의 풀 컬러에 의한 중간조/동화상 표시를 행할 수 있다.
다음에, 실시형태 1에 관계되는 액정 표시 장치(100)의 제조 방법에 관해서 설명한다. 도 6a∼도 6f는 액정 표시 장치(100)의 제조 프로세스를 도시한 개략 단면도이다. 도면의 우측 영역은 도 1의 표시 화소부(110)에 상당하는 화소부, 좌측 영역은 도 1의 주사선 구동 회로(120) 등에 상당하는 구동 회로부를 나타내고 있다. 이하, 제조 프로세스를 (1)∼(6)의 순서로 설명한다.
(1) 다결정 실리콘 막의 형성(도 6a 참조)
글래스 등의 투명 절연 기판(50) 상에, 플라즈마 CVD법에 의해 두께 50 nm의아몰포스 실리콘(a-Si) 박막(51)을 퇴적한다. 그리고, 이 아몰포스 실리콘 박막(51)을 도시하지 않은 XeC1 엑시머 레이저 장치로 어닐링함으로써 다결정화한다. 여기서, XeC1 엑시머 레이저 장치로부터의 레이저광(52)은 화살표 A의 방향으로 주사되고, 이 레이저광(52)이 조사된 영역은 결정화되어 다결정 실리콘막(53)이 된다. 그 때, 레이저 조사 에너지를 단계적으로 올려 복수회 조사를 행하면, 아몰포스 실리콘 막 안의 수소를 효과적으로 뽑을 수 있기 때문에, 다결정화 시의 애블레이션(ablation)을 막을 수 있다. 또, 레이저 조사 에너지는 바람직하게는 200∼500 mJ/㎠로 한다.
(2) 패터닝(도 6b 참조)
다결정 실리콘막(53)을 포토리소그래피법을 이용하여 패터닝해서, 박막 트랜지스터(TFT)의 활성층(54)을 형성한다.
(3) 게이트 전극의 형성(도 6c 참조)
실리콘 산화막에 의한 게이트 절연막(55)을 플라즈마 CVD법으로 형성한 후, 몰리브덴 텅스텐 합금막을 스퍼터링법으로 성막, 패터닝함으로써 게이트 전극(56)을 형성한다. 또한, 상기 패터닝시에 주사선도 동시에 형성한다. 게이트 절연막(55)으로서는 이외에 질화 실리콘막이나 상압 CVD법에 의한 실리콘 산화막을 사용할 수 있다.
게이트 전극(56)을 형성 후에, 게이트 전극(56)을 마스크로 하여 이온 도핑법으로 불순물을 주입, 박막 트랜지스터의 소스/드레인 영역(54a)을 형성한다. 불순물로서는 N-ch 트랜지스터에 대해서는 인을, P-ch 트랜지스터에 대해서는 붕소를이용할 수 있다. 화소부의 트랜지스터에 대해서는 오프시의 누설 전류를 억제하기위해서 LDD(Lightly Doped Drain) 구조를 이용하는 것이 효과적이다. 이 경우, 소스/드레인 전극(54a)으로의 불순물 주입 후에 게이트 전극(56)을 재패터닝하여, 일정량만 미세하게 한 후, 재차 저농도의 불순물 주입을 행한다.
(4) 제1 층간 절연막의 형성(도 6d 참조)
게이트 전극(56) 상에 플라즈마 CVD법 또는 상압 CVD법으로 실리콘 산화막에의한 제1 층간 절연막(57)을 형성한다.
(5) 소스/드레인 전극의 형성(도 6e 참조)
제1 층간 절연막(57) 및 게이트 절연막(55)에 컨택트 홀을 형성 후, 스퍼터링법으로 Al 막을 형성, 패터닝함으로써 소스/드레인 전극(59, 60)을 형성한다. 이 때, 신호선도 동시에 형성한다.
(6) 화소 전극의 형성(도 6f 참조)
상기 A1막 상에 저유전율 절연막(제2 층간 절연막)(61)을 형성한다. 저유전율 절연막(61)으로서는 플라즈마 CVD법으로 작성한 질화 실리콘막이나, 산화 실리콘막, 유기 절연막 등의 저유전율 절연막을 이용할 수 있다. 그리고, 저유전율 절연막(61)에 컨택트 홀을 형성함과 동시에, A1 박막(62)을 형성하고, 또한 패터닝함으로써 화소 전극을 형성한다.
이상의 6단계의 프로세스에 의해, 투명 절연 기판(50) 상에 화소부와 구동 회로부를 일체로 형성할 수 있다. 이후, 투명 절연 기판(50)과, 도시하지 않은 대향 전극이 형성된 대향 기판을 대향 배치하고, 주위를 에폭시 수지로 이루어지는밀봉재로 밀폐하여, 내부에 액정 조성물을 주입, 밀봉함으로써 액정 표시 장치를 완성할 수 있다.
또, p-Si(폴리실리콘) TFT는 a-Si TFT에 비교하여 전자의 이동도가 두 자릿수 정도 높기 때문에, TFT 사이즈를 작게 하는 것이 가능하고, 주변 구동 회로도 동시에 기판 상에 일체로 형성할 수 있다. 이 주변 회로로서는 고속화, 저소비 전력화를 도모하기 위해서 CM0S 구조로 하는 것이 바람직하다. 그 때문에, 상기 불순물 도핑 공정은 레지스트 마스크를 이용하여 P형 및 N형 불순물 도핑 공정의 2회에 나눠 행하고 있다.
또한, 이 실시형태와 같이, 화소 전극(13)을 금속 박막으로 구성된 광반사형의 화소 전극으로 한 경우는 백 라이트가 필요하게 되기 때문에, 백 라이트를 이용한 투과형의 구성에 비교하여, 더욱 저소비 전력에서의 구동이 가능해진다. 덧붙여서 말하면, 상기 제조 프로세스에 따라서 제작한 대각 5 cm, 25만 화소의 액정 패널에 관해서 프레임 주파수 60 Hz에서 정지 화상 표시를 행한 바, 소비 전력을 5 mW로 할 수 있었다.
<실시형태 2>
이 실시형태 2에서는 실시형태 1의 액정 표시 장치(100)에 적용할 수 있는 다른 구동 방법에 관해서 설명한다.
도 7은 실시형태 2에 관계되는 구동 방법을 설명하기 위한 타이밍차트이다. 도 7에서는 이해를 쉽게 하기 위해서 도 5와는 다른 패턴으로 신호 파형을 그리고 있다.
실시형태 2의 구동 방법에 있어서, 통상 표시 기간, 정지 화상 기입 프레임 및 정지 화상 표시 기간의 동작은 실시형태 1과 동일하기 때문에 설명을 생략한다. 또, 도 7의 1 V 기간이란 한 수직 주사 기간이고, 1 V 기간마다 출력되는 YST에 동기하여 주사선 구동 회로(120)로부터 온 레벨의 주사 신호가 차례로 출력된다.
정지 화상 표시로부터 통상 표시로 전환할 때는 정지 화상 표시 기간의 마지막에 1 프레임분만큼 설정된 디지털 메모리 리셋 기간에 있어서, 정지 화상 기입 프레임과 마찬가지로 메모리 제어 신호선(19a)을 온 레벨, 메모리 제어 신호선(19b)을 오프 레벨로 한다. 그리고, 제1 스위치부(14)가 온 레벨의 주사 신호에 의해 온하고 있는 동안에, 한 화면의 전체 흑 표시 또는 백 표시로 하는 2값의 영상 데이터(이하, 전체 흑/전체 백 데이터)를 신호선(11)에 샘플링하고, 이것을 제1 스위치부(14) 및 스위치 소자(21)를 통하여 DM(18)에 기입한다. 여기서, 먼저 DM(18)에 기입되어 있던 정지화상 데이터는 전체 흑/전체 백 데이터로 갱신된다.
계속해서, 통상 표시 기간의 개시와 동시에 다시 메모리 제어 신호선(19a 및 19b)을 오프 레벨로 하여, 주사선 구동 회로(120) 및 신호선 구동 회로(130)에 대하여, 각각 수평/수직의 클럭 신호, 스타트 신호 및 동화상 데이터를 공급한다.
전번의 디지털 메모리 리셋 기간에 DM(18)에 기입된 전체 흑/전체 백 데이터는 다음에 정지 화상 표시로 전환하기까지의 사이에 DM(18)에 보유된다. 여기서, DM(18)에 기입된 전체 흑/전체 백 데이터의 전위를 유지하기 위해서, 일정 시간마다 전하의 기입(전하의 보충)을 행하도록 해도 좋다.
그런데, DM(18)에 전체 흑/전체 백 데이터가 보유된 상태에서, 통상 표시로부터 정지 화상 표시로 전환되었다고 하자. 여기서는, 정지 화상 기입 기간에 새로운 정지 화상 데이터가 DM(18)에 기입되지만, 이 기입이 완료하기까지의 사이에는 전회 기입된 전체 흑/전체 백 데이터의 화상이 표시된다. 이 전체 흑/전체 백 데이터는 정지 화상 기입 기간만 표시되고, 그 후의 정지 화상 표시 기간에는 새롭게 기입된 정지 화상 데이터에 의해 멀티 컬러 표시가 행하여진다.
실시형태 2에 관계되는 구동 방법에 따르면, 통상 표시로부터 정지 화상 표시로 전환하였을 때에, 화면 전체는 전체 흑 표시 또는 전체 백 표시로 된다. 따라서, 표시 전환 시에 무관계한 전회의 정지 화상 데이터가 표시되는 경우에 비교하여, 관찰자가 화상의 변화에 위화감을 느끼는 일이 없다. 이에 따라, 표시 전환 시의 화상의 변화가 화상의 혼란으로서 인식되는 일도 없어져, 표시 전환 시에 있더라도 우수한 표시 품위를 얻을 수 있다.
실시형태 2의 변형예로서, 디지털 메모리 리셋 기간에 RGB의 각 색마다 동일한 2값의 영상 데이터를 기입하고, 표시 전환 시에는 상기 영상 데이터에 의해 색 래스터(raster) 표시를 행하도록 하더라도 좋다.
<실시형태 3>
이 실시형태 3에서는 메모리 제어 신호선에 전위 제어 수단을 설치한 액정 표시 장치에 관해서 설명한다.
도 8은 실시형태 3에 관계되는 액정 표시 장치(200)의 회로 구성도이다. 도 8에서는 도 1과 동등 부분을 동일 부호로 표시하고 있다. 이 실시형태 3에서는,실시형태 1과의 차이점에 관해서만 설명하고, 그 밖의 부분의 구성이나 동작에 대해서는 설명을 일부 생략한다. 또한, 먼저 설명한 실시 형태와 공통되는 효과에 관해서도 설명을 일부 생략한다.
도 8에 있어서, 메모리 제어 신호선(19)에는 도시하지 않은 외부 구동 회로에서 메모리 제어 신호가 공급되고 있다. 이 메모리 제어 신호는 1개의 메모리 제어 신호선(19)에 의해 유도되고, 표시 화소부(110) 내에 들어가기 직전의 위치에서 복수 라인의 메모리 제어 신호선(19)으로 분기하여 공급된다. 메모리 제어 신호선(19)이 표시 화소부(110) 내에 들어가기 직전의 위치에는 전위 제어 수단으로서의 저항 소자(119)가 각각 접속되어 있다.
도 8에 있어서도, 도 1과 마찬가지로, 실제로는 메모리 제어 신호선(19a 및 19b)의 2개가 배선되어 있다. 저항 소자(l19)에 관해서도 마찬가지다. 즉, 도면을 간략화하기 위해서 상징적으로 그린 것이고, 실제로는 저항 소자(119a, 119b)의 2개가 접속되어 있다. 이 2개의 저항 소자에 대해서는 후에 설명하는 도 9 중에 도시되어 있다. 또, 메모리 제어 신호는 실시형태 1과 같이 주사선 구동 회로(120)로부터 공급하도록 하더라도 좋다.
다음에, 표시 화소(20)의 회로 구성에 관해서 설명한다. 도 9는 표시 화소(20)의 회로 구성도이다. 도 9에서는 도 3과 동등 부분을 동일 부호로 나타내고 있다.
제2 스위치부(17)와 메모리 제어 신호선(19a, 19b)과의 사이에는 저항 소자(119a, 119b)가 접속되어 있다. 이 저항 소자(119a, 119b)는 도시하지 않은외부 구동 회로에서 공급되는 메모리 제어 신호의 전위의 상승을 제어하기 위해서 접속되어 있다. 저항 소자(119a, 119b)의 저항값은 메모리 제어 신호선(19a, 19b)에 공급되는 메모리 제어 신호의 전위의 상승이 디지털 메모리(18)의 전원 배선(31)에 공급되는 전원 전위의 상승보다도 늦어지도록 설정되어 있다.
DM(18)은 인버터 회로(23, 24)와, 제3 스위치부(25)로 구성되어 있다. 인버터 회로(23)는 직렬로 접속된 P-ch TFT(231) 및 N-ch TFT(232)에 의해 구성되어 있다. 인버터 회로(24)는 동일하게 직렬로 접속된 P-ch TFT(241) 및 N-ch TFT(242)에 의해 구성되어 있다. 또한, 제3 스위치부(25)는 제l 스위치부(14)와는 역 채널의 스위치 소자이고, 제l 스위치부(14)와 상보형의 MOS 트랜지스터로 구성되어 있다. 제3 스위치부(25)의 게이트는 제1 스위치부(14)의 게이트와 동일 주사선(12)에 접속되어 있다. 또한, DM(18)의 정극성측에는 플러스 전원 배선으로서 전원 배선(31)이 접속되고, 디지털 메모리(18)의 부극성측에는 마이너스 전원 배선으로서 전원 배선(32)이 접속되어 있다.
한편, 화소 전극(l3)에는 대향 전극(15)과의 전위 관계를 유지하기 위해서, 병렬로 보조 용량(28)이 접속되어 있다. 이 보조 용량(28)은 화소 전극(13)과 보조 용량선(29)과의 사이에 용량 Cs를 형성하고 있다. 보조 용량선(29)은 모든 표시 화소(20)의 보조 용량(28)과 전기적으로 접속되어 있고, 도시하지 않은 외부 구동 회로에서 필요한 전위가 공급되고 있다.
상기한 바와 같이 구성된 표시 화소(20)에서는 통상 표시 기간에 중간조/동화상 표시를 행한 경우, 표시 화소부(110)에서 동작하고 있는 것은 제1스위치부(14), 화소 전극(13), 대향 전극(15) 및 보조 용량(28)만으로 된다. 이 경우, 제2 스위치부(17)나 DM(18)의 기능은 정지하고 있기 때문에, 보조 용량선(29)에는 보조 용량(28)을 기능시키는 것에 필요한 통상의 전위가 공급되고 있다.
한편, 통상 표시로부터 정지 화상 표시로 이행할 때의 정지 화상 기입 프레임에 있어서, DM(18)에 기입된 정지 화상 데이터는 단시간이면 이 상태로 유지할 수도 있다. 그러나, 장시간 유지하면 직류 성분에 의해 액정층(16)이 열화하기 때문에, 교류 구동할 필요가 있다. 이 실시형태 3에서는 일정한 주기로 메모리 제어 신호선(19a, 19b)을 교대로 온 레벨로 하는 것에 따라, 스위치 소자(21, 22)를 교대로 온하고, 동시에 대향 전극(15)의 전위를 반전시키는 것으로 교류 구동을 실현하고 있다.
이 때, 제2 스위치부(17)가 온하면, DM(18)의 전원 배선(31)은 전압 강하를 생기게 하기 때문에, DM(18)에 기입된 영상 데이터의 전위도 일시적으로 저하하게 된다. 이 때문에, 본래의 전위로 되돌아가지 않은 동안에 영상 데이터가 화소 전극(13)에 출력되게 되어, 메모리의 오동작으로 된다. 그러나, 이 실시형태 3에 있어서는 제2 스위치부(17)와 메모리 제어 신호선(19a, 19b)과의 사이에 저항 소자(119a, l19b)가 접속되어 있기 때문에, 메모리 제어 신호선(19a, 19b)에 공급되는 메모리 제어 신호의 전위는 DM(18)의 전원 배선(31)에 공급되는 전원 전위의 상승보다도 늦게 상승하게 된다. 즉, DM(18)의 전원 배선(31)에 전압 강하가 생겨, DM(l8)에 기입된 영상 데이터의 전위가 일시적으로 저하하더라도, 스위치소자(21, 22)는 영상 데이터가 본래의 전위로 되돌아간 시점에서 온 상태로 된다. 이 때문에, 본래의 전위로 되돌아간 영상 데이터가 화소 전극(13)으로 입력되게 된다. 따라서, DM(18)의 전원 배선(31)의 전압 강하의 영향에 의해 메모리의 오동작을 일으키는 일이 없게 되어, 항상 안정된 표시 화상을 얻을 수 있다.
또한, 이 동안에 화소 전극(13)으로의 전위의 공급은 DM(18)으로부터 이루어지고, 보조 용량(28)의 전위는 표시와 무관계하게 된다. 이 때문에, 보조 용량선(29)에는 통상 표시에 있어서 보조 용량(28)에 제공되고 있는 전위보다도 낮은 전위를 공급할 수 있게 되어, 저소비 전력으로 표시를 행할 수 있다.
이러한 구성에 따르면, DM(18)의 전원 배선(31)을 저저항으로 하기 위해서 기판 상에서의 배선 폭을 넓게 할 필요가 없기 때문에, 화소 피치나 액자 프레임 사이즈가 커지는 일이 없어, 고정밀화와 좁은 프레임화를 실현할 수 있다.
도 9에서는 메모리 제어 신호선(19a, 19b)에 각각 저항 소자(119a, 119b)를 접속한 구성예를 도시하였다. 한편, 도 10에 도시한 바와 같이, 각 메모리 제어 신호선(l9)으로 분기하기 직전의 위치에 저항 소자(119)를 접속하더라도 마찬가지의 효과를 얻을 수 있다.
또한, 실시형태 3에서는 어레이 기판 상의 메모리 제어 신호선(19)에 저항 소자(119)를 형성한 예에 관해서 도시하였다. 한편, 도시하지 않은 외부 구동 회로에서 메모리 제어 신호의 전위의 상승을 느리게 한 후, 메모리 제어 신호선(19)에 공급하도록 하더라도 마찬가지의 효과를 얻을 수 있다.
다음에, 실시형태 3에 관계되는 액정 표시 장치(200)의 제조 방법에 관해서설명한다. 도 11은 액정 표시 장치(200)의 개략 단면도를 나타내고 있다. 이하, 제조 프로세스의 순서에 따라서 설명한다. 이하의 설명에 있어서, 괄호 내의 부호는 도 2, 도 8, 도 9 및 도 10에 도시된 부호이고, 기타는 도 11에 도시된 부호이다.
우선, 글래스 기판이나 석영 기판 등의 투명 절연 기판(50) 상에 CVD법 등에 의해 두께 50 nm 정도의 아몰포스 실리콘(a-Si) 박막을 피착한다. 다음에, 450℃에서 1시간 로(爐) 어닐링을 행한 후, XcCl 엑시머 레이저 광을 조사하여 a-Si를 다결정화한다. 그 후에, 다결정 Si를 포토에칭법을 이용하여 패터닝하고, 표시 화소부(110)에 배치되는 TFT(화소 TFT)의 채널층(41) 및 도시하지 않은 구동 회로(120, 130) 영역의 TFT(회로 TFT)의 채널층, 또한 보조 용량(28)의 하부 전극(42)이 되는 폴리실리콘막을 형성한다.
다음에, 기판(50)의 전면에 게이트 절연막이 되는 SiOx 막(63)을 100 nm 정도 피착한다. 이어서, 이 SiOx 막(63) 상의 전면에 Ta, Cr, Al, Mo, W, Cu 등의 단일체 또는 그 적층막, 또는 합금막을 400 nm 정도 피착하여, 포토에칭법에 의해 소정의 형상으로 패터닝한다. 이에 따라, 주사선(12) 또는 주사선을 연장하여 이루어지는 화소 TFT의 게이트 전극(56), 보조 용량선(29) 및 보조 용량선(29)을 연장하여 이루어지는 보조 용량(28)의 도시하지 않은 상부 전극 및 도시하지 않은 회로 TFT의 게이트 전극 및 구동 회로 영역의 각종 배선을 형성한다.
그 후, 이들의 게이트 전극을 마스크로 하여 이온 주입이나 이온 도핑법에 의해 불순물의 주입을 행하고, 화소 TFT의 드레인 전극(64), 소스 전극(65), 보조용량(28)의 하부 전극의 컨택트 영역(66), 및 도시하지 않은 N형의 회로 TFT의 소스 전극과 드레인 전극을 형성한다. 불순물의 주입은, 예를 들면 가속 전압 80 KeV에서 5×1015atoms/㎠의 도즈량으로 PH3/H2에 의해 인을 고농도 주입한다.
다음에, 화소 TFT(67) 및 도시하지 않은 구동 회로 영역의 N형의 회로 TFT에는 불순물이 주입되지 않도록 레지스트로 피복한 후, 도시하지 않은 P형의 회로 TFT의 게이트 전극을 각각 마스크로 하여, 가속 전압 80 KeV에서 5×1015atoms/㎠의 도우즈량으로 B2H6/H2에 의해 붕소를 고농도 주입하여, P형의 회로 TFT의 소스 전극과 드레인 전극을 형성한다. 그 후, N형 LDD를 형성하기 위한 불순물 주입을 행하여, 기판(60)을 어닐링함으로써 불순물을 활성화한다.
또한, 예를 들면 PECVD법을 이용하여 기판(60)의 전면에 층간 절연막(SiO2)(68)을 500 nm 정도 피착한다.
계속해서, 포토 에칭법에 의해, 화소 TFT의 드레인 전극(64)에 이르는 컨택트 홀(69)과, 소스 전극(65)에 이르는 컨택트 홀(70)과, 보조 용량(28)의 하부 전극의 컨택트 영역(66)에 이르는 컨택트 홀(71)과, 도시하지 않은 회로 TFT의 소스 전극과 드레인 전극에 이르는 컨택트 홀을 형성한다.
다음에, Ta, Cr, Al, Mo, W, Cu 등의 단일체 또는 그 적층막, 혹은 합금막을 500 nm 정도 피착하여, 포토 에칭법에 의해 소정의 형상으로 패터닝한다. 이에 따라, 신호선(11), 화소 TFT의 드레인 전극(64)과 신호선(11)과의 접속, 및 소스 전극(65)과 화소 전극(13)을 접속하는 화소 전극 배선(80) 및, 이것과 일체로 된 화소 전극 컨택트(81a), 또한 화소 전극 컨택트(81a)와 일체의 보조 용량 전극 컨택트(81b), 및 도시하지 않은 구동 회로 영역 내의 회로 TFT의 각종 배선을 행한다.
또한, PECVD법에 의해 기판(60)의 전면에 SiNx로 이루어지는 보호 절연막(82)을 성막하여, 포토 에칭법에 의해 화소 전극 컨택트(81a)에 이르는 컨택트홀(83)을 형성한다.
다음에, 예를 들면 안료 등을 분산시킨 착색층(84)을 전면에 2 μm 정도 도포하여, 후술하는 화소 전극(13)으로부터 화소 전극 컨택트 홀(85)을 형성한다.
계속해서, A1을 스퍼터링법에 의해 성막하여, 포토 에칭법에 의해 소정의 형상으로 패터닝해서, 화소 전극(13)을 형성하여, 이 화소 전극(55)과 화소 TFT의 소스 전극(65)을 접속하여 어레이 기판(86)을 얻는다.
한편, 투명 절연 기판으로서, 예를 들면 글래스 기판(90) 상에, 스퍼터링법에 의해 예를 들어 ITO(Indium Tin Oxide)로 이루어지는 투명성 전극인 대향 전극(91)을 형성함으로써 대향 기판(92)을 얻는다.
이어서, 어레이 기판(86)의 화소 전극(13)측과, 대향 기판(92)의 대향 전극(91)측의 전면에 저온 큐어(cure)형의 폴리이미드로 이루어지는 배향막(87, 93)을 인쇄 도포하고, 양쪽 기판의 대향 시에 액정의 배향축이 90°로 되도록 러빙 처리를 행한다. 그후, 양쪽 기판 사이가 소정의 갭이 되도록 스페이서(94)를 통해 대향 배치하고, 주위를 도시하지 않은 밀봉재로 밀봉하여 셀(cell)화한다. 그리고, 셀의 간극에 네마틱 액정(16)을 주입하여 주입구를 밀봉한다. 그리고, 양쪽기판의 외측에 도시하지 않은 편광판을 접착하여 액정 표시 장치를 얻는다.
실시형태 3에서는 화소 전극(13)에 Al을 이용한 반사 전극으로 했지만, 투명 전극을 이용한 투명 전극으로 한 경우에도 마찬가지의 효과를 얻을 수 있다.
또한, 화소 전극 컨택트(81a)를 화소부의 상측에 배치하고 있지만, 화소 하부에 배치한 경우에도 마찬가지의 효과를 얻을 수 있다.
또한, 실시형태 3에 있어서는 착색층(84)을 어레이 기판 상에 배치한 경우 에 관해서 설명하였지만, 유기 절연막을 이용한 경우에 있어서도 마찬가지의 효과를 얻을 수 있다.
<실시형태 4>
실시형태 4에서는 보조 용량선과 DM의 전원 배선을 공통화한 액정 표시 장치에 관해서 설명한다.
실시형태 4에 관계되는 액정 표시 장치의 회로 구성은 도 1에 도시한 액정 표시 장치(l00)와 동일하기 때문에, 설명을 생략한다. 또한, 표시 화소의 회로 구성은 도 9와 거의 동일하기 때문에, 동등 부분에는 동일 부호를 붙여 설명한다. 이 실시형태 4에서는 차이점에 관해서만 설명하고, 그 밖의 부분의 구성이나 동작에 대해서는 설명을 일부 생략한다. 또한, 먼저 설명한 실시 형태와 공통되는 효과에 관해서도 설명을 생략한다.
도 12는 실시형태 4에 관계되는 표시 화소(30)의 회로 구성도이다. 이 실시형태 4에서는 보조 용량(28)에 전위를 공급하는 보조 용량선(29)이 DM(18)의 전원 배선(31)과 공통화되어 있다. 전원 배선(31)은 DM(18)의 정극성측에 전위를 공급하는 플러스 전원 배선이다. 다만, 전원 배선(31)은 DM(18)의 부극성측에 전위를 공급하는 마이너스 전원 배선이라도 좋다. 이 예에서는, 인버터 회로(23, 24)의 각 N-ch TFT측에서 인출한 전원 배선(31)이 보조 용량선(29)과 공통화되어 있다. 전원 배선(31)과 공통화된 보조 용량선(29)에는 도시하지 않은 외부 구동 회로에서 화면의 표시 상태에 따라 다른 전위가 공급되고 있다.
상기한 것과 같이 구성된 표시 화소(30)에서는 보조 용량선(29)이 DM(18)의 전원 배선(31)과 공통화되어 있기 때문에, 기판 상에 전원 배선을 개별로 배치할 필요가 없게 되어, 기판 상에서의 배선 수를 적게 할 수 있다. 따라서, 종래보다도 화소 피치를 좁게 할 수 있게 되어, 화면의 고정밀화를 실현할 수 있다. 또한, 배선 수가 적어짐으로써, 배선 사이에서의 쇼트 불량의 발생도 적어져, 수율의 향상을 실현할 수 있다.
이 실시 형태4에 관계되는 액정 표시 장치는 도 11과 함께 설명한 제조 프로세스에 따라서 제작할 수 있다.
본 발명의 표시 장치 및 그 구동 방법에 따르면, 대기 시에는 저소비 전력으로 멀티 컬러 표시를 행하고, 또한 통신 시에는 풀 컬러에 의한 중간조 표시나 동화상 표시를 행할 수 있다. 또한, 저소비 전력이면서, 고정밀화와 수율의 향상을 실현할 수 있다
상술한 실시형태 1∼4에서는 본 발명을 액정 표시 장치에 적용한 경우에 관해서 설명하였다. 그러나, 본 발명의 구성 요건의 하나인 표시층은 액정층에 한정되는 것이 아니고, 다른 물질층에 의해서 치환할 수 있다. 예를 들면, 표시층으로서 형광체 발광층을 이용할 수 있다. 이 경우에는 본 발명을 유기 EL(Electro Luminescence) 패널로서 구성할 수 있다.

Claims (27)

  1. 서로 교차하여 배치된 복수의 주사선 및 복수의 신호선, 이들 2개의 선의 각 교차부에 배치된 화소 전극, 상기 주사선에 공급되는 주사 신호에 의해 온/오프 제어되고, 온 시에 상기 주사선과 상기 화소 전극 사이를 도통시켜 상기 신호선에 공급된 영상 데이터를 상기 화소 전극에 기입하는 제1 스위치부를 포함하는 제1 전극 기판과;
    상기 화소 전극에 대하여 소정 간격을 갖고 대향 배치된 대향 전극을 포함하는 제2 전극 기판과;
    상기 제1 전극 기판과 제2 전극 기판 사이에 좁게 보유되어 있는 표시층과;
    한 수평 주사 기간마다 상기 복수의 신호선에 영상 데이터를 공급하는 신호선 구동 회로와;
    상기 한 수평 주사 기간에 대응하여 상기 주사선에 주사 신호를 순차 공급하는 주사선 구동 회로
    를 구비하고,
    상기 제1 전극 기판은,
    상기 화소 전극과 전기적으로 접속되어, 상기 신호선에 공급된 영상 데이터를 보유 가능한 디지털 메모리와,
    상기 화소 전극과 상기 디지털 메모리의 사이에 삽입되어, 상기 화소 전극과 상기 디지털 메모리 사이의 도통을 제어하는 제2의 스위치부
    를 포함하는 표시 장치.
  2. 상호 교차하여 배치된 복수의 주사선 및 복수의 신호선, 이들 2개의 선의 각 교차부에 배치된 화소 전극, 상기 화소 전극과 전기적으로 병렬로 접속된 보조 용량, 상기 보조 용량에 소정의 전압을 공급하는 보조 용량선, 상기 주사선으로부터 공급되는 주사 신호에 의해 온/오프 제어되어, 온 시에 상기 신호선에 공급된 영상 데이터를 상기 화소 전극에 기입하는 제1 스위치부, 상기 화소 전극과 전기적으로 접속되어, 상기 신호선에 공급된 영상 데이터를 보유 가능한 디지털 메모리, 상기 화소 전극과 상기 디지털 메모리의 사이에 삽입되어, 상기 화소 전극과 상기 디지털 메모리 사이의 도통을 제어하는 제2 스위치부를 포함하는 제1 전극 기판과;
    상기 화소 전극에 대해 소정 간격을 갖고 대향 배치된 대향 전극을 포함하는 제2 전극 기판과;
    상기 제1 전극 기판과 제2 전극 기판의 사이에 좁게 보유되어 있는 표시층
    을 구비하고,
    상기 보조 용량선과 상기 디지털 메모리의 전원 배선을 공통화한 표시 장치.
  3. 제2항에 있어서, 상기 디지털 메모리의 전원 배선이 플러스 전원 배선 또는 마이너스 전원 배선인 표시 장치.
  4. 상호 교차하여 배치된 복수의 주사선 및 복수의 신호선, 이들 2개의 선의 각교차부에 배치된 화소 전극, 상기 화소 전극과 전기적으로 병렬로 접속된 보조 용량, 상기 보조 용량에 소정의 전압을 공급하는 보조 용량선, 상기 주사선에 공급되는 주사 신호에 의해 온/오프 제어되어, 온 시에 상기 신호선과 상기 화소 전극 사이를 도통시켜 상기 신호선에 공급된 영상 데이터를 상기 화소 전극에 기입하는 제1 스위치부, 상기 화소 전극과 전기적으로 접속되어, 상기 신호선에 공급된 영상 데이터를 보유 가능한 디지털 메모리, 상기 화소 전극과 상기 디지털 메모리의 사이에 삽입되어, 상기 화소 전극과 상기 디지털 메모리 사이의 도통을 제어하는 제2 스위치부, 상기 제2 스위치부에 온/오프 제어를 위한 메모리 제어 신호를 공급하는 메모리 제어 신호선을 포함하는 제1 전극 기판과;
    상기 화소 전극에 대하여 소정 간격을 갖고 대향 배치된 대향 전극을 포함하는 제2 전극 기판과;
    상기 제1 전극 기판과 제2 전극 기판의 사이에 좁게 보유되어 있는 표시층
    을 구비하고,
    상기 제2 스위치부와 상기 메모리 제어 신호선의 사이에, 상기 메모리 제어 신호선에 공급되는 메모리 제어 신호의 전위의 상승을 제어하는 전위 제어 수단을 접속한 표시 장치.
  5. 제4항에 있어서, 상기 전위 제어 수단은 저항 소자에 의해 구성되고, 또한 상기 저항 소자의 저항치는 상기 메모리 제어 신호선의 전위의 상승이 상기 디지털 메모리의 전원 배선의 전위의 상승보다도 늦어지도록 설정되는 표시 장치.
  6. 제1항에 있어서, 상기 화소 전극과 상기 신호선은 상기 제1 스위치부를 통해 접속되고, 상기 화소 전극과 상기 디지털 메모리는 상기 제2 스위치부를 통해 접속되는 표시 장치.
  7. 제2항에 있어서, 상기 화소 전극과 상기 신호선은 상기 제1 스위치부를 통해 접속되고, 상기 화소 전극과 상기 디지털 메모리는 상기 제2 스위치부를 통해 접속되는 표시 장치.
  8. 제4항에 있어서, 상기 화소 전극과 상기 신호선은 상기 제1 스위치부를 통해 접속되고, 상기 화소 전극과 상기 디지털 메모리는 상기 제2 스위치부를 통해 접속되는 표시 장치.
  9. 제1항에 있어서, 상기 제2 스위치부는 상기 디지털 메모리의 출력 단자 및 반전 출력 단자와 상기 화소 전극의 사이를 접속하는 2개의 스위치 소자로 구성되고, 각각이 독립된 메모리 제어 신호선에 접속되는 표시 장치.
  10. 제2항에 있어서, 상기 제2 스위치부는 상기 디지털 메모리의 출력 단자 및 반전 출력 단자와 상기 화소 전극과의 사이를 접속하는 2개의 스위치 소자로 구성되고, 각각이 독립된 메모리 제어 신호선에 접속되는 표시 장치.
  11. 제4항에 있어서, 상기 제2 스위치부는 상기 디지털 메모리의 출력 단자 및 반전 출력 단자와 상기 화소 전극과의 사이를 접속하는 2개의 스위치 소자로 구성되고, 각각이 독립된 메모리 제어 신호선에 접속되는 표시 장치.
  12. 제1항에 있어서, 상기 디지털 메모리는 2개의 인버터 회로와 제3 스위치부로 구성되는 표시 장치.
  13. 제2항에 있어서, 상기 디지털 메모리는 2개의 인버터 회로와 제3 스위치부로 구성되는 표시 장치.
  14. 제4항에 있어서, 상기 디지털 메모리는 2개의 인버터 회로와 제3 스위치부로 구성되는 표시 장치.
  15. 제12항에 있어서, 상기 제3 스위치부와 상기 제1 스위치부는 상보형의 MOS 트랜지스터로 구성되고, 상기 제3 스위치부의 게이트는 상기 제1 스위치부의 게이트와 동일 주사선에 접속되는 표시 장치.
  16. 제13항에 있어서, 상기 제3 스위치부와 상기 제1 스위치부는 상보형의 MOS 트랜지스터로 구성되고, 상기 제3 스위치부의 게이트는 상기 제1 스위치부의 게이트와 동일 주사선에 접속되는 표시 장치.
  17. 제14항에 있어서, 상기 제3 스위치부와 상기 제1 스위치부는 상보형의 MOS 트랜지스터로 구성되고, 상기 제3 스위치부의 게이트는 상기 제1 스위치부의 게이트와 동일 주사선에 접속되는 표시 장치.
  18. 제1항에 있어서, 상기 화소 전극은 금속 박막으로 구성된 광 반사형의 화소 전극인 표시 장치.
  19. 제2항에 있어서, 상기 화소 전극은 금속 박막으로 구성된 광 반사형의 화소 전극인 표시 장치.
  20. 제4항에 있어서, 상기 화소 전극은 금속 박막으로 구성된 광 반사형의 화소 전극인 표시 장치.
  21. 제1항에 있어서, 상기 표시층은 액정층인 표시 장치.
  22. 제2항에 있어서, 상기 표시층은 액정층인 표시 장치.
  23. 제4항에 있어서, 상기 표시층은 액정층인 표시 장치.
  24. 제1항에 기재된 표시 장치에서, 제1 표시 기간에는 상기 제2 스위치부에 의해 상기 화소 전극과 상기 디지털 메모리 사이의 도통을 오프하고, 또한 상기 제1 스위치부를 소정 주기로 온하여, 상기 신호선에 공급된 영상 데이터를 상기 화소 전극에 기입함으로써 표시를 행하고,
    제2 표시 기간에는 상기 스위치부를 온하고, 상기 신호선에 공급된 영상 데이터를 상기 디지털 메모리에 보유시킨 후, 상기 제1 스위치부에 의해 상기 신호선과 상기 화소 전극 사이의 도통을 오프하여, 상기 디지털 메모리에 보유된 영상 데이터를 상기 화소 전극에 기입함으로써 표시를 행하는 표시 장치의 구동 방법.
  25. 제24항에 있어서, 상기 제2 표시 기간에서 상기 제1 표시 기간으로 전환할 때에, 상기 디지털 메모리에 제3 영상 데이터를 보유시킨 후에 상기 제1 표시 기간으로 전환하는 표시 장치의 구동 방법.
  26. 제24항에 있어서, 상기 제3 영상 데이터가 전부 흑 또는 전부 백의 영상 데이터인 표시 장치의 구동 방법.
  27. 제24항에 있어서, 상기 제2 표시 기간에는 1 프레임마다 상기 제2 스위치부를 구성하는 2개의 스위치 소자를 교대로 온함과 동시에, 이것과 동기하여 상기 대향 전극의 전위를 반전시키는 표시 장치의 구동 방법.
KR10-2001-0014556A 2000-03-22 2001-03-21 표시 장치 및 표시 장치의 구동 방법 KR100418536B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2000080442A JP4537526B2 (ja) 2000-03-22 2000-03-22 液晶表示装置及びその駆動方法
JP2000-080442 2000-03-22
JP2000-208309 2000-07-10
JP2000208309A JP4469469B2 (ja) 2000-07-10 2000-07-10 平面表示装置
JP2000-325727 2000-10-25
JP2000325727A JP4726291B2 (ja) 2000-10-25 2000-10-25 平面表示装置
JP2000371825A JP4754064B2 (ja) 2000-12-06 2000-12-06 表示装置の駆動方法
JP2000-371825 2000-12-06

Publications (2)

Publication Number Publication Date
KR20010106163A true KR20010106163A (ko) 2001-11-29
KR100418536B1 KR100418536B1 (ko) 2004-02-11

Family

ID=27481134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0014556A KR100418536B1 (ko) 2000-03-22 2001-03-21 표시 장치 및 표시 장치의 구동 방법

Country Status (4)

Country Link
US (1) US6771247B2 (ko)
EP (1) EP1136978A3 (ko)
KR (1) KR100418536B1 (ko)
TW (1) TW494382B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462133B1 (ko) * 2000-09-18 2004-12-17 산요덴키가부시키가이샤 표시 장치
KR100469192B1 (ko) * 2000-09-18 2005-02-02 산요덴키가부시키가이샤 액티브 매트릭스형 표시 장치

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP3883817B2 (ja) * 2001-04-11 2007-02-21 三洋電機株式会社 表示装置
TWI236558B (en) * 2001-04-13 2005-07-21 Sanyo Electric Co Active matrix type display device
US6956553B2 (en) * 2001-04-27 2005-10-18 Sanyo Electric Co., Ltd. Active matrix display device
KR100394006B1 (ko) * 2001-05-04 2003-08-06 엘지전자 주식회사 전류구동 표시소자의 더블 스캔 구조 및 제조방법
US7009590B2 (en) * 2001-05-15 2006-03-07 Sharp Kabushiki Kaisha Display apparatus and display method
TWI237142B (en) * 2001-07-27 2005-08-01 Sanyo Electric Co Active matrix type display device
US7112517B2 (en) 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
JP3603832B2 (ja) * 2001-10-19 2004-12-22 ソニー株式会社 液晶表示装置およびこれを用いた携帯端末装置
KR20030038835A (ko) * 2001-11-06 2003-05-17 피티플러스(주) Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법
TWI273539B (en) * 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
JP3845579B2 (ja) * 2001-12-26 2006-11-15 株式会社東芝 表示装置の駆動方法
JP2003228336A (ja) * 2002-01-31 2003-08-15 Toshiba Corp 平面表示装置
JP3980910B2 (ja) * 2002-03-12 2007-09-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP2004045520A (ja) * 2002-07-09 2004-02-12 Toshiba Corp 平面表示装置の駆動方法
KR100459135B1 (ko) * 2002-08-17 2004-12-03 엘지전자 주식회사 유기 ｅｌ 디스플레이 패널 및 구동방법
KR100990276B1 (ko) 2003-12-22 2010-10-26 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
JP2005184632A (ja) * 2003-12-22 2005-07-07 Nec Access Technica Ltd 通信端末における消費電力削減方法及び通信端末
JP4573552B2 (ja) * 2004-03-29 2010-11-04 富士通株式会社 液晶表示装置
US20060001614A1 (en) * 2004-07-02 2006-01-05 Wei-Chieh Hsueh Apparatus for refreshing voltage data in display pixel circuit and organic light emitting diode display using the same
JP2006285118A (ja) * 2005-04-05 2006-10-19 Hitachi Displays Ltd 表示装置
EP1917656B1 (en) * 2005-07-29 2016-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4508166B2 (ja) * 2006-07-04 2010-07-21 セイコーエプソン株式会社 表示装置およびそれを用いた表示システム
TWI391890B (zh) * 2006-10-11 2013-04-01 Japan Display West Inc 顯示裝置
KR100859649B1 (ko) * 2007-04-19 2008-09-23 삼성에스디아이 주식회사 다기능 키 패드용 표시 장치 및 이를 갖는 전자기기
KR100865398B1 (ko) * 2007-04-19 2008-10-24 삼성에스디아이 주식회사 키 패드용 표시장치 및 이를 구비한 전자 기기
KR100876235B1 (ko) * 2007-06-28 2008-12-26 삼성모바일디스플레이주식회사 액정 표시 장치
JP5160836B2 (ja) * 2007-08-08 2013-03-13 ルネサスエレクトロニクス株式会社 テレビジョン受像機
JP5251034B2 (ja) * 2007-08-15 2013-07-31 ソニー株式会社 表示装置および電子機器
KR100909775B1 (ko) * 2007-12-20 2009-07-29 엘지디스플레이 주식회사 액정표시장치
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
US8775842B2 (en) 2009-09-16 2014-07-08 Sharp Kabushiki Kaisha Memory device, display device equipped with memory device, drive method for memory device, and drive method for display device
EP2479745A4 (en) * 2009-09-16 2013-03-27 Sharp Kk DISPLAY DEVICE AND CONTROL METHOD FOR DISPLAY DEVICE
WO2011033810A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
US8791895B2 (en) 2009-09-16 2014-07-29 Sharp Kabushiki Kaisha Liquid crystal display device and drive method therefor
TWI427606B (zh) * 2009-10-20 2014-02-21 Au Optronics Corp 具畫素資料自我保持機能之液晶顯示裝置與其靜止模式運作方法
CN102656625B (zh) 2009-12-18 2016-08-03 株式会社半导体能源研究所 用于驱动液晶显示设备的方法
KR101613701B1 (ko) 2009-12-25 2016-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
CN105353551A (zh) * 2009-12-28 2016-02-24 株式会社半导体能源研究所 液晶显示装置及电子设备
WO2011081011A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101842860B1 (ko) * 2010-01-20 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법
TWI423239B (zh) * 2010-09-14 2014-01-11 Orise Technology Co Ltd 減少靜態記憶體待機功率消耗的積體電路
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9076400B2 (en) * 2010-12-17 2015-07-07 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving same
JP6046413B2 (ja) 2011-08-08 2016-12-14 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその駆動方法
US9019188B2 (en) * 2011-08-08 2015-04-28 Samsung Display Co., Ltd. Display device for varying different scan ratios for displaying moving and still images and a driving method thereof
US9299301B2 (en) 2011-11-04 2016-03-29 Samsung Display Co., Ltd. Display device and method for driving the display device
US9208736B2 (en) 2011-11-28 2015-12-08 Samsung Display Co., Ltd. Display device and driving method thereof
US9129572B2 (en) 2012-02-21 2015-09-08 Samsung Display Co., Ltd. Display device and related method
TWI602052B (zh) * 2012-04-20 2017-10-11 劉鴻達 顯示器控制系統
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
JP2014032399A (ja) 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR20140013931A (ko) 2012-07-26 2014-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR102148549B1 (ko) 2012-11-28 2020-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9594281B2 (en) 2012-11-30 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2016206462A (ja) * 2015-04-24 2016-12-08 京セラディスプレイ株式会社 ドットマトリクス型表示装置
CN106297686B (zh) * 2016-05-18 2017-09-15 京东方科技集团股份有限公司 像素内存储单元、像素内数据存储方法以及像素阵列
JP7062528B2 (ja) * 2018-06-14 2022-05-06 株式会社ジャパンディスプレイ 半導体装置
CN112863415A (zh) * 2019-11-28 2021-05-28 京东方科技集团股份有限公司 像素驱动电路和显示设备
TWI769616B (zh) * 2020-03-26 2022-07-01 聚積科技股份有限公司 掃描式顯示器的驅動方法及其驅動裝置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1134720A3 (en) * 1993-04-22 2002-02-27 Matsushita Electric Industrial Co., Ltd. Display device and projection-type display apparatus using the device
US5798746A (en) * 1993-12-27 1998-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JPH08194205A (ja) * 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
JP3305931B2 (ja) * 1995-09-18 2002-07-24 株式会社東芝 液晶表示装置
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
JP3037886B2 (ja) 1995-12-18 2000-05-08 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置の駆動方法
JP3305946B2 (ja) * 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
GB2312773A (en) * 1996-05-01 1997-11-05 Sharp Kk Active matrix display
JPH09329806A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
US5952991A (en) * 1996-11-14 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display
JP3413043B2 (ja) * 1997-02-13 2003-06-03 株式会社東芝 液晶表示装置
JPH1164823A (ja) 1997-08-21 1999-03-05 Denso Corp マトリクス型液晶表示装置
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
US6067065A (en) 1998-05-08 2000-05-23 Aurora Systems, Inc. Method for modulating a multiplexed pixel display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462133B1 (ko) * 2000-09-18 2004-12-17 산요덴키가부시키가이샤 표시 장치
KR100469192B1 (ko) * 2000-09-18 2005-02-02 산요덴키가부시키가이샤 액티브 매트릭스형 표시 장치

Also Published As

Publication number Publication date
US20010024187A1 (en) 2001-09-27
EP1136978A3 (en) 2003-01-15
KR100418536B1 (ko) 2004-02-11
EP1136978A2 (en) 2001-09-26
US6771247B2 (en) 2004-08-03
TW494382B (en) 2002-07-11

Similar Documents

Publication Publication Date Title
KR100418536B1 (ko) 표시 장치 및 표시 장치의 구동 방법
US6778162B2 (en) Display apparatus having digital memory cell in pixel and method of driving the same
US7142201B2 (en) Display device and method of manufacturing the same
TWI403812B (zh) 薄膜電晶體陣列面板及包含該薄膜電晶體陣列面板之液晶顯示器
US7265744B2 (en) Liquid crystal display device and driving method thereof
JPH0982978A (ja) 半導体装置及びこれを用いた液晶表示装置
JP4537526B2 (ja) 液晶表示装置及びその駆動方法
KR100406454B1 (ko) 표시 장치 및 그 구동 방법
US7123230B2 (en) System and method for reducing off-current in thin film transistor of liquid crystal display device
JP3845579B2 (ja) 表示装置の駆動方法
JP2677260B2 (ja) アクティブマトリクス液晶表示装置
US10802363B2 (en) Array substrate and manufacturing method therefor, display device and driving method therefor
JP4469469B2 (ja) 平面表示装置
JP4619522B2 (ja) 液晶表示装置
JP4726291B2 (ja) 平面表示装置
JPH10240164A (ja) 駆動回路一体型表示装置
JP2001318623A (ja) アクティブマトリクス基板とその製造方法、電気光学装置とその製造方法及び電子機器
US20040263770A1 (en) Liquid crystal display device
JP4167796B2 (ja) 液晶装置およびその製造方法ならびに電子機器
JP2002006341A (ja) 液晶装置およびその製造方法
CN201112387Y (zh) 阵列基板
JP2002368228A (ja) 液晶表示装置とその駆動方法
JP2003058124A (ja) 表示装置の駆動方法及び表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 16