JPH1164823A - マトリクス型液晶表示装置 - Google Patents

マトリクス型液晶表示装置

Info

Publication number
JPH1164823A
JPH1164823A JP9225182A JP22518297A JPH1164823A JP H1164823 A JPH1164823 A JP H1164823A JP 9225182 A JP9225182 A JP 9225182A JP 22518297 A JP22518297 A JP 22518297A JP H1164823 A JPH1164823 A JP H1164823A
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
signal
period
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9225182A
Other languages
English (en)
Inventor
Koji Nakamura
耕治 中村
Norifumi Hayata
憲文 早田
Toshio Yamamoto
敏生 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP9225182A priority Critical patent/JPH1164823A/ja
Priority to US09/129,101 priority patent/US6307533B1/en
Priority to EP98114746A priority patent/EP0898263A1/en
Priority to KR1019980033826A priority patent/KR100328484B1/ko
Publication of JPH1164823A publication Critical patent/JPH1164823A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G09G3/3633—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals with transmission/voltage characteristic comprising multiple loops, e.g. antiferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 反強誘電性液晶やこれに類似する光学応答特
性を有する液晶を用いるマトリクス型液晶表示装置にお
いて、消去期間に加える電圧の波形に工夫を凝らし、信
号電極方向のクロストークを招くことなく、消去期間の
短縮を確保しつつ、良好な画像表示を可能とすることを
目的とする。 【解決手段】 走査電極駆動回路５０が、線順次走査駆
動のもと、保持期間に続く消去期間において、当該保持
期間の保持電圧の終端の極性とは逆極性のパルス状電圧
を走査電極Ｙ１乃至Ｙｎに順次印加する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ｎ×ｍ個の画素を
形成してマトリクス表示を行うに適したマトリクス型液
晶表示装置に関する。
【０００２】
【従来の技術】従来、この種のマトリクス型液晶表示装
置としては、特開平５−１１９７４６号公報に示す反強
誘電性液晶を用いたものがある。この反強誘電性液晶
は、電圧印加に対して少なくとも１つの反強誘電状態
（第１安定状態）と２つの強誘電状態（第２及び第３の
安定状態）とが相互に安定して形成されるものである。
【０００３】
【発明が解決しようとする課題】ところで、上記公報に
示すものによれば、この液晶表示装置は、電圧を、マト
リクス状に相対向した各走査電極と各信号電極間に、各
走査電極を走査しながら印加して表示を行うものであ
る。ここで、各走査電極には、信号電極に印加される映
像波形との組み合わせで画像を書き込む選択波形、それ
に続いて書き込まれた表示を維持する非選択波形（保持
波形）が印加される。この場合、選択波形は、所定の走
査順に従ってその時間分ずれながら各走査電極へ順次印
加される。
【０００４】ところが、この駆動方法では、強誘電状態
から反強誘電状態へ変化する応答時間が、反強誘電状態
から強誘電状態へ変化する応答時間に比べ、１０倍以上
長いため、画像の切り替わり時間が著しく長くなる。従
って、表示が２重に見えてしまい、良好な動画表示が困
難であるという不具合が生ずる。換言すれば、表示内容
が消去期間の反強誘電性液晶の光学応答に影響されるた
め、選択期間直前の状態が画素により異なり、その結
果、選択期間に同じ明るさになる電圧を印加しても異な
る明るさとなるという現象が主たる原因となって、表示
が２重に見え、良好な動画表示が困難であるという不具
合が生ずるものといえる。なお、このようなことは静止
画像表示を切り替える際についても同様である。
【０００５】これに対しては、特開平７−２８４３２及
び特開平７−４３６７６７号公報にて示す駆動方法が提
案されている。特開平７−２８４３２の駆動方法では、
反強誘電性液晶を、選択波形の中で、強誘電状態から反
強誘電状態へ応答させる期間が設けられている。この方
法では、画像を書き込むための選択期間が、反強誘電性
液晶を強誘電状態から反強誘電状態へ応答させる期間と
映像波形との組み合わせで、画像を書き込む期間である
ため、走査電極１本を走査する時間が長くなってしま
う。従って、走査線数を増やすと、良好な動画表示が困
難になるという不具合が生ずる。
【０００６】また、特開平７−４３６７６７号公報の駆
動方法は、選択期間と保持期間の間に、反強誘電性液晶
を強誘電状態から反強誘電状態へ応答させるための消去
期間を設けたものである。従って、走査線数を増やして
も動画表示が可能であるものの、この方法は、消去期間
における印加電圧を零としているため、強誘電状態から
反強誘電状態への応答時間が長くなる。よって、消去期
間を長く取る必要がある。
【０００７】その結果、明るさが低下したり、また、低
周波数で動作させる場合にちらつきが発生する等の不具
合が生ずる。また、上記両公報の駆動方法では、共に、
選択した画素の応答が、選択期間より前の消去期間に印
加される他の画素の表示状態を決定する映像信号の影響
を受けてしまう。その結果、画面縦方向（信号電極方
向）のクロストークが発生するという不具合を招く。
【０００８】そこで、本発明は、上記現象に着目して、
反強誘電性液晶やこれに類似する光学応答特性を有する
液晶を用いるマトリクス型液晶表示装置において、消去
期間に加える電圧の波形に工夫を凝らし、信号電極方向
のクロストークを招くことなく、消去期間の短縮を確保
しつつ、良好な画像表示を可能とすることを目的とす
る。
【０００９】
【課題を解決するための手段】上記課題の解決にあた
り、請求項１乃至７に記載の発明によれば、マトリクス
型液晶表示装置の走査電極駆動制御手段が、保持期間に
続く消去期間において、当該保持期間の保持電圧の終端
の極性とは逆極性のパルス状電圧を前記走査電極に印加
する。
【００１０】これにより、液晶の明の状態から暗の状態
への光学的応答時間を従来よりも著しく短縮することと
なる。従って、表示の高速切り替えを確保できる。その
結果、液晶パネルの表示の明るさの低下や信号電極方向
に沿うクロストークを防止しつつ、２重表示を招くこと
なく、良好な動画や静止画等の表示を確保できる。ここ
で、請求項２に記載の発明によれば、パルス状電圧のレ
ベル及び幅は、消去期間における消去を最も速くするよ
うに設定されている。
【００１１】しかして、例えば、パルス状電圧のレベル
及び幅に関して、そのパルス状電圧の加中に画素に充電
されている電荷（自発分極による寄与を含む）を概略相
殺できるような電圧と幅の組み合わせを選ぶようにすれ
ば、画素の状態を最も効果的に暗状態又はこれに準じた
状態へ変化させることができる。その結果、請求項１に
記載の発明の作用効果をより一層向上できる。
【００１２】また、請求項３に記載の発明のようにパル
ス状電圧が消去期間の終端前に低下するようにしたり、
請求項４に記載発明のようにパルス状電圧が消去期間の
終端前に基準レベルに低下するようにすれば、請求項１
に記載の発明の作用効果をより一層向上できる。また、
請求項５に記載の発明によれば、パルス状電圧が、選択
電圧及び保持電圧の一方のレベルと実質的に同一のレベ
ルを有する。
【００１３】これにより、走査電極駆動制御手段や信号
電極駆動制御手段の回路構成を簡略化し得る。また、請
求項６に記載の発明によれば、液晶が、印加電圧に応じ
反強誘電状態、正極側強誘電状態及び負極側強誘電状態
となる反強誘電性液晶である。また、パルス状電圧の幅
が、反強誘電性液晶の正極側又は負極側の強誘電状態か
ら反強誘電状態への応答時間に相当する幅よりも短い。
【００１４】これにより、反強誘電性液晶を用いた液晶
パネルにおいても、請求項１乃至４に記載の発明の作用
効果をより一層向上できる。また、請求項７に記載の発
明によれば、パルス状電圧が少なくとも一つの双極性パ
ルス電圧である。これによっても、請求項１乃至６に記
載の発明の作用効果と同様の作用効果を達成できる。
【００１５】また、請求項８に記載の発明によれば、双
極性パルス電圧の最初の極性が、保持期間の終端の保持
電圧の極性とは逆極性である。これにより、請求項７に
記載の発明の作用効果をより一層向上できる。また、請
求項９乃至１６に記載の発明によれば、走査電極駆動制
御手段が、保持期間において、保持電圧の極性を反転さ
せる際、走査される走査電極に保持電圧よりも高いリフ
レッシュ電圧を走査電極に印加し、また、保持期間に続
く消去期間において、保持期間の保持電圧の終端の極性
とは逆極性のパルス状電圧を前記走査電極に印加する。
【００１６】これにより、低周波数で液晶を動作させる
場合の表示のちらつきを防止しつつ、請求項１に記載の
発明の作用効果をも達成できる。ここで、請求項１０に
記載の発明によれば、パルス状電圧のレベル及び幅は、
前記消去期間における消去を最も速くするように設定さ
れている。これにより、請求項１０に記載の発明におい
ても、請求項２に記載の発明の作用効果と同様の作用効
果を達成できる。
【００１７】また、請求項１１に記載の発明のようにパ
ルス状電圧が消去期間の終端前に低下するようにした
り、請求項１２に記載発明のようにパルス状電圧が消去
期間の終端前に基準レベルに低下するようにすれば、請
求項９に記載の発明の作用効果をより一層向上できる。
また、請求項１３に記載の発明によれば、パルス状電圧
が、選択電圧、保持電圧及びリフレッシュ電圧の一つの
レベルと実質的に同一のレベルを有する。
【００１８】これにより、走査電極駆動制御手段や信号
電極駆動制御手段の回路構成を簡略化し得る。また、請
求項１４に記載の発明によれば、液晶が、印加電圧に応
じ反強誘電状態、正極側強誘電状態及び負極側強誘電状
態となる反強誘電性液晶である。また、走査電極駆動制
御手段によるリフレッシュ電圧の印加期間が、両強誘電
状態間の応答を達成し反強誘電状態から強誘電状態への
応答を達成しない期間である。また、パルス状電圧の幅
が、反強誘電性液晶の正極側又は負極側の強誘電状態か
ら反強誘電状態への応答時間に相当する幅よりも短い。
【００１９】これにより、反強誘電性液晶を用いた液晶
パネルにおいても、請求項８乃至１１に記載の発明の作
用効果をより一層向上できる。また、請求項１５に記載
の発明によれば、パルス状電圧が少なくとも一つの双極
性パルス電圧である。これによっても、請求項９乃至１
４に記載の発明の作用効果と同様の作用効果を達成でき
る。この場合、液晶を十分に暗の状態にすることができ
ていなくても、画素の状態は映像データによらず全画面
でほぼ同一になる。その結果、信号電極方向に沿うクロ
ストークの防止効果が低下することもない。
【００２０】また、請求項１６に記載の発明によれば、
双極性パルス電圧の最初の極性が、保持期間の終端の保
持電圧の極性とは逆極性である。これにより、請求項１
５に記載の発明の作用効果をより一層向上できる。
【００２１】
【発明の実施の形態】以下、本発明の各実施形態を図面
に基づき説明する。 （第１実施形態）図１は、本発明に係るマトリクス型液
晶表示装置の全体回路構成の一例を示している。
【００２２】この液晶表示装置は、図１及び図２にて示
すごとく、液晶パネル１０を備えており、この液晶パネ
ル１０は、両電極基板１０ａ、１０ｂの間に反強誘電性
液晶１０ｃを封入するとともに、両電極基板１０ａ、１
０ｂの各外表面に各偏光板１０ｄ、１０ｅを貼り付けて
構成されている。電極基板１０ａは、透明なガラス基板
１１を有しており、このガラス基板１１の内表面には、
ｍ条のカラーフィルタ層１２（Ｒ、Ｇ、Ｂからなる）、
ｍ条の透明導電膜１３及び配向膜１４が順次形成されて
いる。一方、電極基板１０ｂは、透明なガラス基板１５
を有しており、このガラス基板１５の内表面には、ｎ条
の透明導電膜１６及び配向膜１７が順次形成されてい
る。
【００２３】ここで、ｍ条の透明導電膜１３及びｎ条の
透明導電膜１６は、反強誘電性液晶１０ｃと共に、図３
にて例示するようなｍ×ｎ個の画素Ｇ１１、Ｇ１２、・
・・、Ｇｍｎを形成するように、互いに交差して配置さ
れている。また、ｍ条の透明導電膜１３が、図１にて示
すｍ条の信号電極Ｘ１乃至Ｘｍに相当し、一方、ｎ条の
透明導電膜１６が、図１にて示すｎ条の走査電極Ｙ１乃
至Ｙｎに相当する。
【００２４】なお、両偏光板１０ｄ、１０ｅは、その各
光軸をクロスニコルの位置に設定するように、貼り付け
られている。これにより、反強誘電性液晶１０ｃは、そ
の反強誘電状態にて消光する。また、両電極基板１０
ａ、１０ｂの間隔は、図示しない多数のスペーサによ
り、例えば、２μｍに均一に維持されている。また、反
強誘電性液晶１０ｃとしては、例えば、特開平５−１１
９７４６号公報に記載されているような４−（１−トリ
フルオロメチルヘプトキシカルボニルフェニル）−４′
−オクチルオキシカルボニルフェニル−４−カルボキシ
レートといったものを採用する。また、この種の反強誘
電性液晶としては、これらの反強誘電性液晶を複数混合
した混合液晶、或いは少なくとも１種の反強誘電性液晶
を含む混合液晶を採用してもよい。
【００２５】また、液晶表示装置は、図１にて示すごと
く、コントロール回路２０を備えており、このコントロ
ール回路２０は、外部回路から垂直同期信号ＶＳＹＣ及
び水平同期信号ＨＳＹＣを受けて、ＳＣＣ信号、ＡＣＫ
信号、両ＤＰ信号、ＤＲ信号、ＳＩＯ１信号、ＳＩＯ２
信号、ＬＣＫ信号、ＳＴＤ信号及びＳＩＣ信号（図１１
及び図１２参照）を出力する。
【００２６】なお、両ＤＰ信号の一方、ＤＲ信号、ＳＩ
Ｏ１信号、ＳＩＯ２信号及びＳＣＣ信号は、走査電極駆
動回路５０に出力され、また、他方のＤＰ信号、ＬＣＫ
信号、ＳＴＤ信号及びＳＩＣ信号は信号電極駆動回路６
０に出力される。ここで、ＳＩＯ１及びＳＩＯ２信号
は、走査電極Ｙ１乃至Ｙｎの状態を規定する信号であ
る。本第１実施形態では、ＳＩＯ１信号及びＳＩＯ２信
号がＬ、Ｌのとき、Ｈ、Ｌのとき、Ｈ、Ｈのとき、及び
Ｌ、Ｈのとき、消去期間、選択期間、保持期間及び回復
期間（リフレッシュ期間）の各状態にそれぞれ対応す
る。
【００２７】ここで、本第１実施形態において、回復期
間を導入した根拠について説明する。上述した特開平５
−１１９７４６号公報に示すものによれば、液晶パネル
に直流成分が印加されないように駆動電圧波形がある周
期で極性反転される。このため、明表示が反強誘電性液
晶の２つの強誘電状態を利用して交互に表示される。な
お、暗表示は反強誘電性液晶の反強誘電状態を利用して
なされる。
【００２８】ここで、液晶パネルの表示面を斜めから見
た場合、２つの強誘電状態間では、見かけ上、反強誘電
性液晶の複屈折異方性Δｎに差ができる。このため、両
強誘電状態間の切り換え周波数が、例えば、３０Ｈｚ以
下になると、表示にちらつき（斜視フリッカ）が発生す
る。この場合、上記ちらつきを視認できなくするため
に、両強誘電状態間の切り換え周波数（極性反転周波
数）を３０Ｈｚ以上に設定することも考えられる。
【００２９】しかし、走査線本数を増やして高精細表示
を行う際、反強誘電性液晶の応答時間を短くすることに
は限界があるため、極性反転周波数にも上限がある。こ
の斜視フリッカを防止する方法として、特開平４−３１
１９２０号公報にて示す方法がある。この方法は、保持
期間（非選択期間）中にちらつきが見えなくなる周波数
で極性を反転させるものである。
【００３０】しかし、この方法では、保持電圧を同一の
値にて極性を反転させるので、反強誘電性液晶の応答が
この極性反転に追随できず、極性反転後の表示の明るさ
が極性反転前の明るさを維持できない。従って、明るさ
が保持電圧の極性反転毎に変化することとなり、表示面
には、画面書き換え周波数に対応したちらつきが発生す
るという不具合を生ずる。
【００３１】以上のようなことに対し、反強誘電性液晶
の電圧依存性等の特性につき種々検討を加えてみたとこ
ろ、次のような結果を得た。一般に、反強誘電性液晶の
スイッチング過程には、反強誘電状態から強誘電状態へ
の応答、極性が異なる両強誘電状態間の応答、及び強誘
電状態から反強誘電状態への応答がある。
【００３２】ここで、上記不具合を解消するためには、
保持期間中に保持電圧の極性を切り換える場合、切り換
え前後で表示の明るさが変わらないことが必要である。
これに対しては、保持電圧の極性を切り換える際に、画
素に印加する電圧によって、極性切り換え前の明るさと
同じ明るさまで反強誘電性液晶を応答させることができ
れば、保持期間中における保持電圧の適正な極性切り換
えが可能となる。
【００３３】図９にて示すグラフは、上記検討により得
られた反強誘電性液晶の保持電圧に対する応答時間を表
す特性である。ここで、曲線Ｌ１は、反強誘電性液晶の
４０℃での反強誘電状態から強誘電状態への応答時間τ
ｒの電圧依存性を示し、また、曲線Ｌ２は、反強誘電性
液晶の４０℃での正極性側強誘電状態と負極性側強誘電
状態との相互間の応答時間τの電圧依存性を示す。
【００３４】これによれば、例えば、保持電圧２０Ｖ印
加時において、反強誘電状態から強誘電状態への応答時
間τｒは２５０μｓであるのに対し、正極性側強誘電状
態と負極性側強誘電状態との相互間の応答時間τは、３
３．５μｓであって、反強誘電状態から強誘電状態への
応答時間τｒに比べて非常に短いことが分かる。従っ
て、反強誘電性液晶において、反強誘電状態にある領域
を反強誘電状態のままに維持し、強誘電状態にある領域
を逆極性の強誘電状態に移行するようにすれば、上記ち
らつきを視認不能とし得る。
【００３５】つまり、保持期間における保持電圧の極性
反転の際に、例えば、電圧幅３３．５μｓで電圧２０Ｖ
のリフレッシュパルス電圧（回復電圧）を印加すれば、
反強誘電性液晶においては、反強誘電状態から強誘電状
態への変化が起こらず、正極性側強誘電状態と負極性側
強誘電状態との相互間の応答のみが起き、上記ちらつき
を視認不能とし得る。
【００３６】よって、このような現象を利用してリフレ
ッシュパルス電圧を印加することにより、図１０にて示
すように、１画素の中でも反強誘電状態にある領域では
反強誘電状態を維持したまま、強誘電状態にある領域に
おいてはこれとは逆極性の強誘電状態への移行が可能と
なる。その結果、保持電圧の極性反転前後で、画素の表
示の明るさを同じに維持することができる。なお、この
ようなことは、明、暗、中間調にかかわらず、実現でき
る。
【００３７】また、図９によれば、原則的には、保持電
圧の極性反転時におけるリフレッシュパルス電圧の幅
は、例えば２０Ｖの場合、両曲線Ｌ１、Ｌ２により挟ま
れる範囲の値であれば、保持電圧の極性反転前後で、画
素の表示の明るさを同じにし得るか或いは明るさの変化
を少なくできる。以上述べたことを考慮して、本第１実
施形態では、リフレッシュパルス電圧を活用した回復期
間を導入した。
【００３８】電源回路３０は、７種類の電圧ＶＷＰ、Ｖ
ＲＰ、ＶＨＰ、ＶＥ、ＶＨＮ、ＶＲＮ、ＶＷＮ（図１、
図１１及び図１２参照）を出力する。一方、電源回路４
０は、８階調表示を行うための９種類の電圧Ｖ１、Ｖ
２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、Ｖ７、Ｖ８及びＶＧ（図
１及び図１３参照）を出力する。走査電極駆動回路５０
は、コントロール回路２０からの一方のＤＰ信号、ＤＲ
信号、ＳＩＯ１信号、ＳＩＯ２信号、ＡＣＫ信号及びＳ
ＣＣ信号に基づき、電源回路３０からの７種類の電圧Ｖ
ＷＰ、ＶＲＰ、ＶＨＰ、ＶＥ、ＶＨＮ、ＶＲＮ、ＶＷＮ
（図１、図１１及び図１２参照）を選択して、消去、選
択、保持、回復（リフレッシュ）の各状態に対応した各
電圧を走査電極Ｙ１乃至Ｙｎに順次印加するとともに、
これら走査電極Ｙ１乃至Ｙｎを交流駆動するため選択期
間の度毎に電圧極性を正又は負に切り換える（図１１及
び図１２参照）。
【００３９】ここで、このような走査電極駆動回路５０
の動作を走査電極Ｙ１を例にとり説明する。選択期間
は、三つの期間に分かれており、正の選択期間において
は、走査電極に対し、第１期間には電圧ＶＥが印加さ
れ、第２期間には電圧ＶＨＰが印加され、第３期間には
電圧ＶＷＰが印加される。
【００４０】ここで、信号電極に印加される画像データ
に対応した電圧波形との組み合わせにより、走査電極Ｙ
１上の画素に表示が書き込まれる。次の正の保持期間に
は、電圧ＶＨＰが走査電極に印加されて表示内容を保持
する。回復期間は正負二つの期間に分かれている（図１
１及び図１２参照）。負の回復期間においては、走査電
極に対し、第１期間に電圧ＶＲＮが印加される。この期
間は、信号電極駆動回路６０が後述のごとく電圧ＶＧを
出力する期間と一致しているか或いは短く、表示内容を
保持したまま電圧極性を反転させる。第２期間には、電
圧ＶＨＮが走査電極に印加される。この負の保持期間に
は、電圧ＶＨＮが走査電極に印加されて表示内容を保持
する。
【００４１】続いて、正の回復期間となる。正の回復期
間においては、走査電極に対し、第１期間に電圧ＶＲＰ
が印加される。この期間は、信号電極駆動回路６０が後
述のごとく電圧ＶＧを出力する期間と一致しているか或
いは短く、表示内容を保持したまま電圧極性を反転させ
る。第２期間には、電圧ＶＨＰが走査電極に印加され
る。この正の保持期間には、電圧ＶＨＰが走査電極に印
加されて表示内容を保持する。以後、同様に負の回復期
間と正の回復期間とが交互に繰り返される（図１１及び
図１２参照）。
【００４２】次の消去期間（図１２参照）では、第１期
間に電圧ＶＲＮ（図１２にて符号Ｐ参照）が走査電極に
印加された後第２期間にてＶＥが走査電極に印加されて
この走査電極上の全画素表示を消去する。消去期間を経
て次の交流駆動を行うため、先の選択と逆極性の負の選
択期間になり、走査電極に対し、第１期間には電圧ＶＥ
が印加され、第２期間には電圧ＶＨＮが印加され、続い
て、第３期間には負の選択電圧ＶＷＮが印加される。こ
こで、信号電極に印加される画像データに対応した電圧
波形との組み合わせにより画素に表示内容が書き込まれ
る。負の保持期間には、電圧ＶＨＮが走査電極に印加さ
れて表示内容を保持する。
【００４３】続いて、正の回復期間、正の保持期間、負
の回復期間及び負の保持期間となり以後同様に繰り返さ
れる。最後の保持期間の後に負の消去期間となる。この
負の消去期間では、第１期間に電圧ＶＲＮが走査電極に
印加された後第２期間にてＶＥが走査電極に印加されて
この走査電極上の全画素表示を消去する。また、走査電
極Ｙ１から走査電極Ｙｎにかけてこれら走査電極を順に
走査するため、走査電極Ｙ２以後の走査電極には、選択
期間のある倍数分ずらした波形にて電圧が印加される。
その際、表示のちらつきを防止するため、例えば、走査
電極Ｙ１が正、走査電極Ｙ２が負、走査電極Ｙ３が正、
・・・というように、走査電極毎に電圧極性が反転する
ようになっている。ここで、走査電極駆動回路５０の具
体的回路構成につき、図４を参照して説明する。
【００４４】この走査電極駆動回路５０は、ｎ個の２ｂ
ｉｔレジスタＲＹ１乃至ＲＹｎと、ｎ個のデコーダ回路
ＤＹ１乃至ＤＹｎ、ｎ個のレベルシフタＳＹ１乃至ＳＹ
ｎ、ｎ個のアナログスイッチ回路ＷＹ１乃至ＷＹｎとを
有し、コントロール回路２０から６種類の信号を受けて
上記動作をするように構成されている。２ｂｉｔレジス
タＲＹ１乃至ＲＹｎは、ＳＩＯ１及びＳＩＯ２信号を、
ＡＣＫ信号の立ち上がりに同期して順次取り込み、ＳＣ
Ｃ信号の立ち上がりに同期して２ｂｉｔデータ（ｂｉｔ
１、ｂｉｔ２）をデコーダ回路ＤＹ１乃至ＤＹｎに出力
する。
【００４５】２ｂｉｔレジスタＲＹ１乃至ＲＹｎの具体
的構成につき２ｂｉｔレジスタＲＹ１及びＲＹ２を例に
とり、図５に基づき説明する。２ｂｉｔレジスタＲＹ１
は、１ｂｉｔを構成する一対のＤ型フリップフロップＦ
ａ、Ｆｂと、他の１ｂｉｔを構成する一対のＤ型フリッ
プフロップＦｃ、Ｆｄとを備える。
【００４６】両フリップフロップＦｂ、Ｆｄは、ＡＣＫ
信号の立ち上がりに同期してＳＩＯ１及びＳＩＯ２信号
を取り込み各Ｑ端子から両フリップフロップＦａ、Ｆｃ
にそれぞれ出力する。両フリップフロップＦａ、Ｆｃ
は、ＳＣＣ信号の立ち上がりに同期して両フリップフロ
ップＦｂ、Ｆｄの各Ｑ端子からの出力をそれぞれ取り込
み、２ｂｉｔデータ（ｂｉｔ１、ｂｉｔ２）としてデコ
ーダ回路ＤＹ１に出力する。
【００４７】また、２ｂｉｔレジスタＲＹ２は、２ｂｉ
ｔレジスタＲＹ１と同様に、各一対のＤ型フリップフロ
ップＦａ、Ｆｂ及びＦｃ、Ｆｄを備える。この２ｂｉｔ
レジスタＲＹ２では、両フリップフロップＦｂ、Ｆｄ
は、ＡＣＫ信号の立ち上がりに同期して、ＳＩＯ１及び
ＳＩＯ２信号に代わる２ｂｉｔレジスタＲＹ１の両フリ
ップフロップＦｂ、Ｆｄの各Ｑ端子からの出力を取り込
み各Ｑ端子から両フリップフロップＦａ、Ｆｃにそれぞ
れ出力する。両フリップフロップＦａ、Ｆｃは、ＳＣＣ
信号の立ち上がりに同期して両フリップフロップＦｂ、
Ｆｄの各Ｑ端子からの出力をそれぞれ取り込み、２ｂｉ
ｔデータ（ｂｉｔ１、ｂｉｔ２）としてデコーダ回路Ｄ
Ｙ２に出力する。
【００４８】なお、残りの２ｂｉｔレジスタＲＹ３乃至
ＲＹｎも２ｂｉｔレジスタＲＹ２と同様の構成を有して
おり、これら２ｂｉｔレジスタＲＹ３乃至ＲＹｎは、そ
れぞれ、２ｂｉｔレジスタＲＹ２乃至ＲＹｎ-1と同様に
作動して２ｂｉｔデータをデコーダ回路ＤＹ３乃至ＤＹ
ｎに出力する。デコーダ回路ＤＹ１乃至ＤＹｎは、２ｂ
ｉｔレジスタＲＹ１乃至ＲＹｎからの２ｂｉｔデータ及
びコントロール回路２０からの一方のＤＰ信号及びＤＲ
信号により、アナログスイッチ回路ＷＹ１乃至ＷＹｎの
各アナログスイッチを切り換えるに要する７種類の信号
を作成するようになっている。
【００４９】デコーダ回路ＤＹ１乃至ＤＹｎは、共に、
同様の回路構成（図６参照）を有している。そこで、デ
コーダ回路ＤＹ１を例にとり説明する。論理回路５１
は、図６にて示すように接続された４個のインバータ及
び４個のＡＮＤゲートにより、２ｂｉｔレジスタＲＹ１
からの両データｂｉｔ１、ｂｉｔ２をデコードして、切
り換え信号としての役割を果たすＤＤＥ信号、ＤＤＷ信
号、ＤＤＲ信号及びＤＤＨ信号に変換する。
【００５０】ここで、消去期間のとき（ＳＩＯ１信号及
びＳＩＯ２信号がＬ、Ｌのとき）、ＤＤＥ信号のみがＨ
となり、選択期間のとき（ＳＩＯ１信号及びＳＩＯ２信
号がＨ、Ｌのとき）、ＤＤＷ信号のみがＨとなり、回復
期間のとき（ＳＩＯ１信号及びＳＩＯ２信号がＬ、Ｈの
とき）、ＤＤＲ信号のみがＨとなり、保持期間のとき
（ＳＩＯ１信号及びＳＩＯ２信号がＨ、Ｈのとき）、Ｄ
ＤＨ信号のみがＨとなる。
【００５１】論理回路５２は、図６にて示すように接続
された４個のＡＮＤゲート、インバータ及び両ＯＲゲー
トにより、ＤＲ信号に基づき論理回路５１からＳＩＯ１
信号及びＳＩＯ２信号との関連で生ずる各切り換え信号
を制御して、ＤＥＥ信号、ＤＷＷ信号、ＤＲＲ信号及び
ＤＨＨ信号を出力する。なお、確認のため、各信号のレ
ベルの関係を述べると、ＤＤＥ信号がＨのときにはＤＥ
Ｅ信号のみがＨとなる。ＤＤＷ信号がＨのときには、Ｄ
Ｒ信号がＨの期間の間ＤＥＥ信号のみがＨとなり、ＤＲ
信号がＬの期間の間ＤＷＷ信号のみがＨとなる。ＤＤＲ
信号がＨのとき、ＤＲ信号がＨの期間の間ＤＲＲ信号の
みＨとなり、ＤＲ信号がＬの期間の間ＤＨＨ信号のみＨ
となる。ＤＤＨ信号がＨのときＤＨＨ信号のみＨとな
る。
【００５２】論理回路５３は、図６にて示す各ゲート素
子の接続構成のもと、インバータ５３ａのＤＤＲ信号に
対する反転出力による両クロックドインバータ５３ｃ、
５３ｆの動作及び両インバータ５３ａ、５３ｂのカスケ
ード出力による両クロックドインバータ５３ｄ、５３ｅ
の動作及び残りの各論理ゲートの動作に応じて、ＤＤＷ
信号がＨのときリセットされ、ＤＤＲ信号の立ち上がり
に同期してＯＲゲート５３ｇの出力を反転させる。
【００５３】論理回路５４は、図６にて示す各ゲート素
子の接続構成にてデータラッチとして機能するもので、
この論理回路５４は、インバータ５４ａのＤＤＷ信号に
対する出力によるクロックドインバータ５４ｃの動作及
び両インバータ５４ａ、５４ｂのカスケード出力による
クロックドインバータ５４ｄの動作及び残りの各論理ゲ
ートの動作に応じて、ＤＤＷ信号がＨのとき一方のＤＰ
信号をそのまま出力し、ＤＤＷ信号がＬのとき一方のＤ
Ｐ信号をラッチする。
【００５４】このようにして合成された７種類の制御信
号のうち、ＤＥＥ信号が、電源回路３０の電圧ＶＥの出
力端子に接続されたアナログスイッチ（図４参照）をレ
ベルシフタを通じて制御し、ＤＷＰ信号が電源回路３０
の電圧ＶＷＰの出力端子に接続されたアナログスイッチ
（図４参照）をレベルシフタを通じて制御する。また、
ＤＷＮ信号が電源回路３０の電圧ＶＷＮの出力端子に接
続されたアナログスイッチ（図４参照）をレベルシフタ
を通じて制御し、ＤＲＰ信号が電源回路３０の電圧ＶＲ
Ｐの出力端子に接続されたアナログスイッチ（図４参
照）をレベルシフタを通じて制御する。
【００５５】また、ＤＲＮ信号が電源回路３０の電圧Ｖ
ＲＮの出力端子に接続されたアナログスイッチ（図４参
照）をレベルシフタを通じて制御し、ＤＨＰ信号が電源
回路３０の電圧ＶＨＰの出力端子に接続されたアナログ
スイッチ（図４参照）をレベルシフタを通じて制御し、
ＤＨＮ信号が電源回路３０の電圧ＶＨＮの出力端子に接
続されたアナログスイッチ（図４参照）をレベルシフタ
を通じて制御する。そして、各電圧がＨのとき、対応す
るアナログスイッチがオンとなり、このアナログスイッ
チを通して電源回路３０の電圧が出力される。
【００５６】論理回路５５は、エクスクルーシブＯＲゲ
ートからなり、この論理回路５５は、両論理回路５３、
５４の各出力の排他論理和をＤＰＰ信号として論理回路
５６に出力する。ここで、ＤＤＷ信号がＨの期間の間、
論理回路５３はリセットされてその出力がＬとなり、論
理回路５４は論理回路５３の出力をそのまま出力するた
め、ＤＰＰ信号は一方のＤＰ信号と一致し、電圧極性は
一方のＤＰ信号により制御される。ＤＤＷ信号がＬにな
ると、論理回路５４は、ラッチ機能を発揮するため、Ｄ
ＰＰ信号は一方のＤＰ信号とは無関係となる。論理回路
５３の論理出力は、ＤＤＲ信号の立ち上がりに同期して
反転するため、ＤＰＰ信号はＤＤＲ信号の立ち上がりの
度に論理が反転し、電圧極性は回復期間の度に反転す
る。
【００５７】論理回路５６は、図６にて示すように接続
されたインバータ及び６個のＡＮＤゲートにより、論理
回路５２からの各信号及び論理回路５５からのＤＰＰ信
号に基づき、電圧極性を切り換える。この場合、ＤＷＷ
信号がＨのとき、ＤＰＰ信号がＨであればＤＷＰ信号が
Ｈとなり、ＤＰＰ信号がＬであればＤＷＮ信号がＨとな
る。ＤＲＲ信号がＨのとき、ＤＰＰ信号がＨならばＤＲ
Ｐ信号がＨになり、ＤＰＰ信号がＬならばＤＲＮ信号が
Ｈになる。また、ＤＨＨ信号がＨのとき、ＤＰＰ信号が
ＨならばＤＨＰ信号がＨになり、ＤＰＰ信号がＬならば
ＤＨＮ信号がＨになる。
【００５８】従って、図１１及び図１２にて示すよう
に、ＳＣＣ信号、ＡＣＫ信号、ＳＩＯ１信号、ＳＩＯ２
信号、一方のＤＰ信号及びＤＲ信号に基づき、所定波形
の電圧が走査電極Ｙ１乃至Ｙｎに出力される。信号電極
駆動回路６０は、図１及び図７にて示すごとく、ｍ個の
３ｂｉｔレジスタＲＸ１乃至ＲＸｍ、ｍ個のデコーダ回
路ＤＸ１乃至ＤＸｍ、ｍ個のレベルシフタＳＸ１乃至Ｓ
Ｘｍ、及びｍ個のアナログスイッチ回路ＷＸ１乃至ＷＸ
ｍ（９個のアナログスイッチからなる）とを有する。
【００５９】そして、この信号電極駆動回路６０は、外
部回路からの画像データ信号（ＤＡＰ信号）及びコント
ロール回路２０からの他方のＤＰ信号、ＬＣＫ信号、Ｓ
ＴＤ信号及びＳＩＣ信号に基づき、電源回路４０からの
９種類の出力電圧に応じて、信号電極Ｘ１乃至Ｘｍにデ
ータ信号を出力する。なお、ＤＡＰ信号は、８段階の明
るさ制御を行う８階調表示のため、３ｂｉｔからなる。
【００６０】ここで、信号電極駆動回路６０の動作を、
図１３のタイミングチャートに基づき説明する。各信号
電極に対し８階調の明るさを示す３ｂｉｔの画像データ
信号（ＤＡＰ信号）は、信号電極Ｘ１乃至Ｘｍまでの直
列データとして、外部回路から信号電極駆動回路６０に
送られてくる。
【００６１】また、画像データは、走査電極の走査に合
わせて、走査電極Ｙ１上に配列された画素の画像データ
から、走査電極Ｙｎ上に配列された画素の画像データま
で、信号電極駆動回路６０に順に送られてくる。図１３
において、Ｄ１，ｉは、走査電極Ｙ１上に配列された画
素の一組の画像データを示し、Ｄ１，１乃至Ｄ１，ｍは
その中の信号電極Ｘ１からＸｍに対応したデータを示
す。
【００６２】画像データ信号は、ＳＴＤ信号がＨのと
き、信号電極Ｘ１に対応したデータであり、ＳＩＣ信号
の立ち上がりに同期して３ｂｉｔレジスタに取り込まれ
る。その後、信号電極Ｘ２、Ｘ３、…に対応したデータ
がＳＩＣ信号の立ち上がりに同期して３ｂｉｔレジスタ
に取り込まれ、３ｂｉｔレジスタＲＸ１乃至ＲＸｍに一
走査電極上に配列された画素の画像データが記憶され
る。各３ｂｉｔレジスタのデータは、デコーダ回路に入
力される。
【００６３】デコーダ回路ＤＸ１乃至ＤＸｍは、共に、
図８にて示すごとく、５個の論理回路６１乃至６５を有
している。そこで、デコーダ回路ＤＸ１を例にとり説明
する。論理回路６１は、図８にて示すように接続した３
個のＤ型フリップフロップにより、３ｂｉｔの画像デー
タ信号をコントロール回路２０からのＬＣＫ信号の立ち
上がりに同期してラッチする。
【００６４】論理回路６２は、図８にて示すように接続
した３個のエクスクルーシブＯＲゲートにより、コント
ロール回路２０からの他方のＤＰ信号のＨ時に、論理回
路６１によるラッチ画像データ信号を反転させる。論理
回路６３は、図８にて示すように接続した３対のインバ
ータ及び８個のＡＮＤゲートらなるデコーダであって、
この論理回路６３は、論理回路６２からの３ｂｉｔの画
像データ信号をデコードして８ライン出力に変換する。
【００６５】論理回路６４は、インバータからなり、コ
ントロール回路２０からのＬＣＫ信号を反転する。ま
た、論理回路６５は、８個のＡＮＤゲートにより、論理
回路６４の出力に基づき、論理回路６３からの各出力を
受けてアナログスイッチ回路ＷＸ１の８個のアナログス
イッチを切り換える制御信号Ｄ１乃至Ｄ８を出力する。
【００６６】また、デコーダ回路ＤＸ１は、ＬＣＫ信号
を制御信号ＤＧとして出力する。以上のように構成した
デコーダ回路ＤＸ１によれば、他方のＤＰ信号がＬで、
ＬＣＫ信号がＬのとき、論理回路６１によりラッチされ
た３ｂｉｔデータ（Ｌ、Ｌ、Ｌ）、（Ｌ、Ｌ、Ｈ）、
…、（Ｈ、Ｈ、Ｌ）、（Ｈ、Ｈ、Ｈ）に対して、各出力
Ｄ１乃至Ｄ８がＨになる。
【００６７】他方のＤＰ信号がＨでＬＣＫ信号がＬのと
きには、論理回路６１にラッチされた３ｂｉｔデータ
が、（Ｌ、Ｌ、Ｌ）、（Ｌ、Ｌ、Ｈ）、…、（Ｈ、Ｈ、
Ｌ）、（Ｈ、Ｈ、Ｈ）に対して、各出力Ｄ８乃至Ｄ１が
Ｈになる。ＬＣＫ信号がＨのとき、３ｂｉｔデータに依
存せず、各出力Ｄ１乃至Ｄ８がＬになり、出力ＤＧのみ
がＨになる。
【００６８】各出力Ｄ１乃至Ｄ８及びＤＧは、電源回路
４０の出力電圧Ｖ１乃至Ｖ８及びＶＧの各出力端子に接
続された各アナログスイッチをレベルシフタ（図８参
照）を通じて制御する。そして、かかる電圧がＨのと
き、対応するアナログスイッチがオンとなり、このアナ
ログスイッチを通し電源回路４０の出力電圧が出力され
る。
【００６９】そして、画像データ信号がＬＣＫ信号の立
ち上がりに同期して論理回路６１にラッチされた後、３
ｂｉｔレジスタＲＸ１乃至ＲＸｍは、次の走査電極上に
配列された画素の画像データを取り込み始める。従っ
て、図１３にて示すタイミングチャートから容易に理解
されるように、ＳＩＣ信号、ＳＴＤ信号、ＬＣＫ信号、
他方のＤＰ信号と画像データＤＡＰにより、信号電極Ｘ
１から信号電極Ｘｍに所定波形の電圧が出力される。
【００７０】また、電源回路３０の出力電圧ＶＥと電源
回路４０の出力電圧ＶＧとを共通として、コントロール
回路２０のＳＣＣ信号、一方のＤＰ信号、ＤＲ信号とＬ
ＣＫ信号、他方のＤＰ信号とを同期させ、選択期間にあ
る走査電極上に配列された画素の画像データを一選択期
間前に画像データＤＡＰとして入力することで、図１４
にて示すリフレッシュ駆動波形を実現している。
【００７１】このように構成した本第１実施形態におい
て、１画面表示時間が５０ｍｓ、行電極（走査電極）の
数１０２４本、列電極（信号電極）の数３８４０本、走
査デューティ１／Ｎ（Ｎ＝５１２にて上下２分割駆
動）、リセット期間Ｒの場合の液晶表示装置としての作
動を説明する。Ｒは、ＦからＡＦへの応答時間に基づい
て決定した。
【００７２】図３の示す画素Ｇi,j には、図１４に示す
ような波形の駆動電圧が印加される。本第１実施形態に
用いた反強誘電性液晶の場合、電圧ＶＷを２８Ｖ、電圧
ＶＨを９．５Ｖに設定した。このような電圧に基づく駆
動波形で表示した場合の光学応答は図１４に示す通りで
ある。これによれば、反強誘電性液晶は、消去期間の１
パルス目で、強誘電状態から反強誘電状態へ急速に応答
し、その後の電圧ＶＥ印加によって、完全に反強誘電状
態となることが分かる。
【００７３】ちなみに、消去期間に印加する電圧ＶＲＰ
（逆の極性に対しては電圧ＶＲＮ）を変化させると、反
強誘電性液晶が、強誘電状態から反強誘電状態へ変化す
る応答時間、即ち、消去時間の長さは、図１５にて示す
ように変化した。この図１５にて示す結果により、電圧
ＶＲＰが１８Ｖのとき、消去期間の長さを０．５ｍｓ程
度と最も短くし得ることが分かる。
【００７４】また、電圧ＶＲＰ（逆の極性に対しては電
圧ＶＲＮ）が低すぎる場合は、反強誘電性液晶の強誘電
状態から反強誘電状態への応答は遅くなる。逆に、電圧
ＶＲＰ（逆の極性に対しては電圧ＶＲＮ）が高すぎる場
合は、反強誘電性液晶が逆極性の強誘電状態へ応答しか
けるので、何れの場合も消去期間を最適の場合よりも長
くする必要があることが分かる。
【００７５】また、消去期間が最短の場合、この消去期
間は１画面表示時間（５０ｍｓ）の１％程度なので、ち
らつきとはならず、理論上の最大値の９９％程度の明る
さが得られた。以上述べたように、本第１実施形態で
は、消去期間において、その直前の保持期間の電圧とは
逆極性のパルス電圧を加え、当該消去期間の途中でこの
パルス電圧を電圧ＶＥにするようにしたので、液晶パネ
ルの表示の高速切り替えが可能となる。
【００７６】その結果、明るさの低下や液晶パネルの表
示が２重に見えるという事態を招くことなく、良好な動
画表示や静止画表示を確保できる。また、上述のごと
く、ちらつき防止のための保持期間で、回復期間におい
てリフレッシュパルス電圧を、保持電圧の極性と共に逆
極性にして印加するようにしたので、液晶パネルの表示
におけるちらつき防止をも確保できる。
【００７７】このことは、液晶パネルの表示の高速切替
えを当該表示のちらつき防止と共に両立できることを意
味する。また、従来よりも短い消去期間でもって画素の
状態を反強誘電状態或いはこれに準じた状態にすること
ができるから、信号電極方向に沿うクロストークの発生
を防止できる。
【００７８】図１６乃至図１８は、上記第１実施形態の
変形例を示している。この変形例では、上記第１実施形
態のように、ちらつき防止のための保持期間で、回復期
間においてリフレッシュパルス電圧と共に保持電圧の極
性を反転させるにあたり、上記第１実施形態の図１２に
て示す駆動波形とは異なり、図１６に示す駆動電圧波形
が用いられる。なお、この駆動波形の前の波形は、図１
１にて示す駆動波形と同様である。
【００７９】図１６にて示す駆動電圧波形を用いると、
走査電極駆動回路５０の電圧レベルを増やすことなく、
反強誘電性液晶１０ｃを、強誘電状態から反強誘電状態
へ効果的に変化させることが可能である。具体的には、
消去期間の１パルス目はリフレッシュパルスと同じ電圧
レベルの電圧ＶＲＮ（図１６にて符号Ｐ参照）を印加
し、続いて保持電圧のレベルであるＶＨＮを印加し、消
去期間の途中で電圧をＶＥにするものである。
【００８０】このような駆動電圧波形によると、明表示
から暗表示へ応答するときの反強誘電性液晶１０ｃの光
学応答は図１７に示すように変化する。また、消去期間
の１パルス目に印加する電圧ＶＲＮを変化させると、図
１８に示すように、７Ｖから１８Ｖの間で、従来の駆動
電圧波形における反強誘電性液晶１０ｃの強誘電状態か
ら反強誘電状態への応答時間である２ｍｓの半分以下の
時間で、反強誘電性液晶１０ｃを強誘電状態から反強誘
電状態へ応答させることが可能である。
【００８１】このときのリフレッシュパルス電圧は１７
Ｖであるため、１ｍｓ程度で消去することができる。こ
の駆動波形にて表示した結果、信号電極方向のクロスト
ークを招くことなく、液晶パネルの表示のちらつきの防
止及び高速切り替えを両立させることができ、上記第１
実施形態と同様の作用効果を達成できる。その他の構成
及び作用効果は上記第１実施形態と同様である。 （第２実施形態）図１９乃至図２３は、本発明の第２実
施形態を示している。
【００８２】この第２実施形態では、上記第１実施形態
にて述べたリフレッシュパルス電圧を有する走査電極の
駆動波形（図１１乃至図１３参照）を廃止して、図１９
乃至２１にて示すような走査電極の駆動波形を採用す
る。また、この第２実施形態では、上記第１実施形態に
て述べたような直前の保持期間とは逆極性の短いパルス
電圧を印加することに代えて、図２０にて符号Ｑにて示
すように、消去期間において、単一の双極性のパルス電
圧を印加するものである。
【００８３】このパルス電圧波形によると、反強誘電性
液晶１０ｃが明表示から暗表示へ応答するときの光学応
答は、図２２に示すように、消去期間における明るさが
減衰振動するように消去されて行く。また、消去期間に
印加する双極性のパルス電圧の振幅を変化させると、図
２３に示すように、６Ｖから１０Ｖの間において、反強
誘電性液晶１０ｃは、従来の波形において強誘電状態か
ら反強誘電状態へ応答する時間である２ｍｓの半分程度
の時間で、強誘電状態から反強誘電状態へ応答すことが
可能である。
【００８４】この消去時間は１画面表示時間（５０ｍ
ｓ）の２％程度なので、大きなちらつきとはならず、理
論上の最大値の９８％程度の明るさが得られる。よっ
て、本第２実施形態においても、リフレッシュパルス電
圧を用いる構成及びその作用効果を除き、上記第１実施
形態と同様の作用効果を達成できる。この場合、本第２
実施形態では、上記第１実施形態とは異なり、単一の双
極性のパルス電圧を消去期間に加えるようにしているか
ら、消去期間において画素の状態が十分に反強誘電状態
にならなくても、画素の状態は映像データによらず全画
面でほぼ同一である。従って、信号電極方向に沿うクロ
ストークの発生防止の効果が上記第１実施形態にて述べ
た場合に比べて低下することもない。
【００８５】図２４乃至図２６は、上記第２実施形態の
変形例を示している。この変形例では、上記第２実施形
態とは異なり、消去期間において、双極性のパルス電圧
（図２４にて各符号Ｑ参照）の印加数を増大しとし、次
の選択期間の初期にて電圧をＶＨＮにするものである。
なお、図２４にて示す駆動波形の前の駆動波形は、図１
９にて示す駆動波形と同様である。
【００８６】図２４にて示す駆動波形によると、反強誘
電性液晶１０ｃが明表示から暗表示へ応答するときの光
学応答は、図２５に示すように、消去期間の途中まで明
るさが減衰振動し消去されて行く。また、消去期間に印
加する双極性パルス電圧の振幅を変化させると、反強誘
電性液晶１０ｃは、図２６にて示すように、６Ｖから１
６Ｖの間で従来の波形での強誘電状態から反強誘電状態
へ応答する時間である２ｍｓの半分以下の時間にて強誘
電状態から反強誘電状態へ応答することが可能である。
【００８７】また、図２６のグラフから分かるように、
本変形例のように、消去期間に印加する双極性パルス電
圧の数を増大させた方が、上記第２実施形態の場合より
も消去時間をさらに短くすることが可能であり、かつ、
消去時間が短い電圧の範囲も広い。本変形例における消
去期間の電圧波形及びその印加数によれば、反強誘電性
液晶１０ｃが強誘電状態から反強誘電性液晶４０へ応答
する時間、即ち、消去期間は、１画面表示時間（５０ｍ
ｓ）の２％以下なので、大きなちらつきとはならず、理
論上の最大値の９８％以上の明るさが得られる。
【００８８】その他の構成及び作用効果は、上記第２実
施形態と同様である。なお、本発明の実施にあたり、液
晶パネル１０に用いる液晶は、上記各実施形態にて述べ
た反強誘電性液晶に限ることなく、強誘電性液晶等のス
メクチック液晶や、反強誘電性液晶に類似した光学応答
特性を有する液晶であってもよい。
【図面の簡単な説明】
【図１】本発明に係るマトリクス型液晶表示装置の第１
実施の形態を示す全体構成図である。
【図２】図１の液晶パネルの断面図である。
【図３】図１の液晶パネルにおける画素の模式的例示図
である。
【図４】図１の走査電極駆動回路の具体的回路図であ
る。
【図５】図４の２ｂｉｔレジスタの詳細回路図である。
【図６】図４のデコーダ回路の詳細回路図である。
【図７】図１の信号電極駆動回路の具体的回路図であ
る。
【図８】図７のデコーダ回路の詳細回路図である。
【図９】反強誘電性液晶の電圧に対する応答時間特性を
示すグラフである。
【図１０】反強誘電性液晶の画素に対応する部分のリフ
レッシュパルス電圧印加における状態を示す模式図であ
る。
【図１１】図４の走査電極駆動回路の動作を説明するた
めのタイミングチャートの一部である。
【図１２】図１１にて示すタイミングチャートの一部に
続くタイミングチャートの部分である。
【図１３】図７の信号電極駆動回路の動作を説明するた
めのタイミングチャートである。
【図１４】上記第１実施形態において画素に印加される
駆動電圧波形及び反強誘電性液晶の光学応答波形を示す
タイミングチャートである。
【図１５】上記第１実施形態における消去時間と電圧と
の関係を示すグラフである。
【図１６】上記第１実施形態の変形例を示す走査電極駆
動回路の動作を説明するためのタイミングチャートの一
部である。
【図１７】上記変形例において画素に印加される駆動電
圧波形及び反強誘電性液晶の光学応答波形を示すタイミ
ングチャートである。
【図１８】上記変形例における消去時間と電圧との関係
を示すグラフである。
【図１９】本発明の第２実施形態の要部を示す走査電極
駆動回路の動作を説明するためのタイミングチャートの
一部である。
【図２０】図１９にて示すタイミングチャートの一部に
続くタイミングチャートの部分である。
【図２１】上記第２実施形態における信号電極駆動回路
の動作を説明するためのタイミングチャートである。
【図２２】上記第２実施形態において画素に印加される
駆動電圧波形及び反強誘電性液晶の光学応答波形を示す
タイミングチャートである。
【図２３】上記第２実施形態における消去時間と電圧と
の関係を示すグラフである。
【図２４】上記第２実施形態の変形例の要部を示す走査
電極駆動回路の動作を説明するためのタイミングチャー
トの一部である。
【図２５】上記第２実施形態の変形例において画素に印
加される駆動電圧波形及び反強誘電性液晶の光学応答波
形を示すタイミングチャートである。
【図２６】上記第２実施形態の変形例における消去時間
と電圧との関係を示すグラフである。
【符号の説明】
１０…液晶パネル、２０…コントロール回路、３０、４
０…電源回路、５０…走査電極駆動回路、６０…信号電
極駆動回路。

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 液晶、ｎ条の走査電極（Ｙ１乃至Ｙｎ）
    及びｍ条の信号電極（Ｘ１乃至Ｘｍ）によりｎ×ｍ個の
    画素を形成してなる液晶パネル（１０）と、 前記ｎ条の走査電極を走査しながらこれら走査電極上の
    画素に選択電圧を印加して画像データを書き込む選択期
    間を確保するとともに前記走査される走査電極に保持電
    圧を少なくとも一回極性反転させながら印加して当該走
    査電極上の画素の状態を保持する保持期間を確保するよ
    うに制御動作する走査電極駆動制御手段（２０、３０、
    ５０）と、 この走査電極駆動制御手段による走査と同期して、前記
    複数条の信号電極に対し前記画像データを信号電圧とし
    て印加するように制御動作する信号電極駆動制御手段
    （２０、４０、６０）とを備え、 前記走査電極駆動制御手段及び信号電極駆動制御手段の
    両制御動作に応じて前記複数の画素によりマトリクス表
    示するようにしたマトリクス型液晶表示装置において、 前記走査電極駆動制御手段が、前記保持期間に続く消去
    期間において、前記保持期間の保持電圧の終端の極性と
    は逆極性のパルス状電圧を前記走査電極に印加すること
    を特徴とするマトリクス型液晶表示装置。
  2. 【請求項２】 前記パルス状電圧のレベル及び幅は、前
    記消去期間における消去を最も速くするように設定され
    ていることを特徴とする請求項１に記載のマトリクス型
    液晶表示装置。
  3. 【請求項３】 前記パルス状電圧が前記消去期間の終端
    前に低下することを特徴とする請求項１に記載のマトリ
    クス型液晶表示装置。
  4. 【請求項４】 前記パルス状電圧が前記消去期間の終端
    前に基準レベルに低下することを特徴とする請求項１に
    記載のマトリクス型液晶表示装置。
  5. 【請求項５】 前記パルス状電圧が、前記選択電圧及び
    保持電圧の一方のレベルと実質的に同一のレベルを有す
    ることを特徴とする請求項１乃至４のいずれか一つに記
    載のマトリクス型液晶表示装置。
  6. 【請求項６】 前記液晶が、印加電圧に応じ反強誘電状
    態、正極側強誘電状態及び負極側強誘電状態となる反強
    誘電性液晶であり、 前記パルス状電圧の幅が、前記反強誘電性液晶の正極側
    又は負極側の強誘電状態から反強誘電状態への応答時間
    に相当する幅よりも短いことを特徴とする請求項１乃至
    ５のいずれか一つに記載のマトリクス型液晶表示装置。
  7. 【請求項７】 前記パルス状電圧が少なくとも一つの双
    極性パルス電圧であることを特徴とする請求項１乃至６
    のいずれか一つに記載のマトリクス型液晶表示装置。
  8. 【請求項８】 前記双極性パルス電圧の最初の極性が、
    前記保持期間の終端の保持電圧の極性とは逆極性である
    ことを特徴とする請求項７に記載のマトリクス型液晶表
    示装置。
  9. 【請求項９】 液晶、ｎ条の走査電極（Ｙ１乃至Ｙｎ）
    及びｍ条の信号電極（Ｘ１乃至Ｘｍ）によりｎ×ｍ個の
    画素を形成してなる液晶パネル（１０）と、 前記ｎ条の走査電極を走査しながらこれら走査電極上の
    画素に選択電圧を印加して画像データを書き込む選択期
    間を確保するとともに前記走査される走査電極に保持電
    圧を少なくとも一回極性反転させながら印加して当該走
    査電極上の画素の状態を保持する保持期間を確保するよ
    うに制御動作する走査電極駆動制御手段（２０、３０、
    ５０）と、 この走査電極駆動制御手段による走査と同期して、前記
    複数条の信号電極に対し前記画像データを信号電圧とし
    て印加するように制御動作する信号電極駆動制御手段
    （２０、４０、６０）とを備え、 前記走査電極駆動制御手段及び信号電極駆動制御手段の
    両制御動作に応じて前記複数の画素によりマトリクス表
    示するようにしたマトリクス型液晶表示装置であって、 前記走査電極駆動制御手段が、前記保持期間において、
    前記保持電圧の極性を反転させる際、前記走査される走
    査電極に前記保持電圧よりも高いリフレッシュ電圧を前
    記走査電極に印加し、また、前記保持期間に続く消去期
    間において、前記保持期間の保持電圧の終端の極性とは
    逆極性のパルス状電圧を前記走査電極に印加することを
    特徴とするマトリクス型液晶表示装置。
  10. 【請求項１０】 前記パルス状電圧のレベル及び幅は、
    前記消去期間における消去を最も速くするように設定さ
    れていることを特徴とする請求項９に記載のマトリクス
    型液晶表示装置。
  11. 【請求項１１】 前記パルス状電圧が前記消去期間の終
    端前に低下することを特徴とする請求項９に記載のマト
    リクス型液晶表示装置。
  12. 【請求項１２】 前記パルス状電圧が前記消去期間の終
    端前に基準レベルに低下することを特徴とする請求項９
    に記載のマトリクス型液晶表示装置。
  13. 【請求項１３】 前記パルス状電圧が、前記選択電圧、
    保持電圧及びリフレッシュ電圧の一つのレベルと実質的
    に同一のレベルを有することを特徴とする請求項８乃至
    １２のいずれか一つに記載のマトリクス型液晶表示装
    置。
  14. 【請求項１４】 前記液晶が、印加電圧に応じ反強誘電
    状態、正極側強誘電状態及び負極側強誘電状態となる反
    強誘電性液晶であり、 前記走査電極駆動制御手段による前記リフレッシュ電圧
    の印加期間が、前記両強誘電状態間の応答を達成し前記
    反強誘電状態から前記強誘電状態への応答を達成しない
    期間であり、 前記パルス状電圧の幅が、前記反強誘電性液晶の正極側
    又は負極側の強誘電状態から反強誘電状態への応答時間
    に相当する幅よりも短いことを特徴とする請求項８乃至
    １３のいずれか一つに記載のマトリクス型液晶表示装
    置。
  15. 【請求項１５】 前記パルス状電圧が少なくとも一つの
    双極性パルス電圧であることを特徴とする請求項８乃至
    １４のいずれか一つに記載のマトリクス型液晶表示装
    置。
  16. 【請求項１６】 前記双極性パルス電圧の最初の極性
    が、前記保持期間の終端の保持電圧の極性とは逆極性で
    あることを特徴とする請求項１５に記載のマトリクス型
    液晶表示装置。
JP9225182A 1997-08-21 1997-08-21 マトリクス型液晶表示装置 Pending JPH1164823A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9225182A JPH1164823A (ja) 1997-08-21 1997-08-21 マトリクス型液晶表示装置
US09/129,101 US6307533B1 (en) 1997-08-21 1998-08-05 Liquid crystal display device with matrix electrode structure
EP98114746A EP0898263A1 (en) 1997-08-21 1998-08-05 Liquid crystal display device adressed with eliminating voltage pulse
KR1019980033826A KR100328484B1 (ko) 1997-08-21 1998-08-20 매트릭스형전극구조를가진액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9225182A JPH1164823A (ja) 1997-08-21 1997-08-21 マトリクス型液晶表示装置

Publications (1)

Publication Number Publication Date
JPH1164823A true JPH1164823A (ja) 1999-03-05

Family

ID=16825255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9225182A Pending JPH1164823A (ja) 1997-08-21 1997-08-21 マトリクス型液晶表示装置

Country Status (4)

Country Link
US (1) US6307533B1 (ja)
EP (1) EP0898263A1 (ja)
JP (1) JPH1164823A (ja)
KR (1) KR100328484B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001013930A (ja) * 1999-07-02 2001-01-19 Nec Corp アクティブマトリクス型液晶ディスプレイの駆動制御装置
TW494382B (en) 2000-03-22 2002-07-11 Toshiba Corp Display apparatus and driving method of display apparatus
JP3593018B2 (ja) * 2000-09-29 2004-11-24 株式会社東芝 液晶表示素子およびその駆動方法
JP4802260B2 (ja) * 2009-04-24 2011-10-26 ソニー エリクソン モバイル コミュニケーションズ， エービー 表示装置、表示方法及びプログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418634A (en) 1983-04-19 1995-05-23 Canon Kabushiki Kaisha Method for driving optical modulation device
US4850676A (en) * 1985-07-31 1989-07-25 Seiko Epson Corporation Method for driving a liquid crystal element
JPS6391634A (ja) 1986-10-06 1988-04-22 Canon Inc 光学変調素子の駆動法
US4915477A (en) * 1987-10-12 1990-04-10 Seiko Epson Corporation Method for driving an electro-optical device wherein erasing data stored in each pixel by providing each scan line and data line with an erasing signal
EP0316774B1 (en) 1987-11-12 1997-01-29 Canon Kabushiki Kaisha Liquid crystal apparatus
JPH022510A (ja) 1988-06-16 1990-01-08 Matsushita Electric Ind Co Ltd 強誘電性液晶パネルの駆動方法
JP2851315B2 (ja) 1989-08-15 1999-01-27 シチズン時計株式会社 ２端子型アクティブマトリクス液晶表示装置の駆動方法
JP3183537B2 (ja) 1990-09-06 2001-07-09 セイコーエプソン株式会社 液晶電気光学素子の駆動方法
JPH04311920A (ja) 1991-04-11 1992-11-04 Seiko Epson Corp 液晶表示素子の駆動方法
JP3029892B2 (ja) 1991-08-28 2000-04-10 株式会社豊田中央研究所 マトリックス型液晶表示装置および該液晶表示装置の駆動方法
JPH05119746A (ja) 1991-10-29 1993-05-18 Nippondenso Co Ltd マトリツクス型液晶表示装置
EP0564263B1 (en) 1992-04-01 1998-09-30 Canon Kabushiki Kaisha Display apparatus
JPH0743676A (ja) 1992-10-09 1995-02-14 Nippondenso Co Ltd 液晶表示装置
JP3489169B2 (ja) 1993-02-25 2004-01-19 セイコーエプソン株式会社 液晶表示装置の駆動方法
JPH0720441A (ja) 1993-06-30 1995-01-24 Sharp Corp 反強誘電性液晶ディスプレイの駆動方法
JP3411336B2 (ja) 1993-07-09 2003-05-26 シチズン時計株式会社 反強誘電性液晶素子
EP0768557B1 (en) 1995-04-25 2004-09-22 Citizen Watch Co. Ltd. Method and apparatus for driving an antiferroelectric liquid crystal display device
JPH095708A (ja) 1995-06-19 1997-01-10 Canon Inc 液晶表示装置及びその駆動方法
JPH09160000A (ja) 1995-12-13 1997-06-20 Denso Corp マトリクス型液晶表示装置
JPH09171170A (ja) 1995-12-20 1997-06-30 Denso Corp マトリクス型液晶表示装置

Also Published As

Publication number Publication date
KR100328484B1 (ko) 2002-04-17
US6307533B1 (en) 2001-10-23
KR19990023747A (ko) 1999-03-25
EP0898263A1 (en) 1999-02-24

Similar Documents

Publication Publication Date Title
EP0613116B1 (en) Method of driving a liquid crystal display device
KR100602761B1 (ko) 액정 표시 장치 및 그 구동 방법
JP2006018299A (ja) ゲートドライバが内蔵された液晶パネル及びその駆動方法
US5880706A (en) Liquid crystal display device with matrix electrode structure
JP2004355017A (ja) 液晶表示装置及びその駆動方法
JPH1164823A (ja) マトリクス型液晶表示装置
JP5061403B2 (ja) マトリクス型表示装置
JP4543472B2 (ja) 液晶表示装置
KR100806898B1 (ko) 액정 표시 장치
KR19990006953A (ko) 매트릭스형 전극 구조를 가진 액정 표시장치
JPH09197378A (ja) 液晶素子の駆動方法
JPH116993A (ja) マトリックス型液晶表示装置
JPH1138383A (ja) マトリクス型液晶表示装置
JPH1114969A (ja) マトリックス型液晶表示装置
JP3555578B2 (ja) 液晶表示装置の駆動方法
JP2006235417A (ja) 液晶表示装置
JP2000305062A (ja) 液晶表示装置
JPH07120725A (ja) 液晶表示装置の駆動方法及び液晶表示装置
JP2007086513A (ja) 液晶表示装置、液晶表示装置の表示データ制御方法、プログラムおよび記録媒体
JP2011137929A (ja) 電気光学装置の駆動方法、電気光学装置の駆動装置、電気光学装置及び電子機器
JPH02116823A (ja) 表示装置の駆動法
JP2717014B2 (ja) 表示装置の駆動方法
JPH02130525A (ja) 液晶装置
JP2001184030A (ja) マトリクス型液晶表示装置
JPH1124043A (ja) 液晶表示装置およびその駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051206