JP2006235417A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2006235417A
JP2006235417A JP2005052262A JP2005052262A JP2006235417A JP 2006235417 A JP2006235417 A JP 2006235417A JP 2005052262 A JP2005052262 A JP 2005052262A JP 2005052262 A JP2005052262 A JP 2005052262A JP 2006235417 A JP2006235417 A JP 2006235417A
Authority
JP
Japan
Prior art keywords
image
liquid crystal
crystal display
image data
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005052262A
Other languages
English (en)
Inventor
Tadahiro Kaneko
直裕 金子
Masafumi Hoshino
雅文 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2005052262A priority Critical patent/JP2006235417A/ja
Publication of JP2006235417A publication Critical patent/JP2006235417A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】 画像補正演算回路により,液晶表示装置の応答特性を改善し,動画表示における画質を向上させる。
【解決手段】 本発明は,液晶表示装置の制御回路において画像補正演算回路が現フレームの画像データと前フレームの画像データの補間画像を生成し挿入することで、中間階調から中間階調の応答速度が全選択から全非選択の応答速度と同等になり、連続した画像が残像なくスムーズに見えるようになる。
【選択図】 図1

Description

本発明は、情報機器に用いる液晶表示装置の制御駆動回路に関する。詳しくは、単純マトリックス構造を有するLCDパネルの駆動電圧に補正値を加えて駆動補償することで中間階調の応答速度を高速化にした制御回路を提供することにある。
単純マトリックス構造を持つ液晶表示装置の駆動方法として、線順次駆動方法とマルチライン駆動方法がある。以下、図面を参照してこの方式を説明する。液晶の駆動方法電圧平均化法によるマルチプレクス駆動が知られている(例えば、非特許文献1を参照)。図2は単純マトリックス型の液晶素子等を電圧平均化法によりマルチプレッスス駆動する場合の従来の駆動方法の一例を示す印加電圧波形図であり、図3は単純マトリックス型液晶素子を示す図である。図2の電圧波形21、電圧波形22はそれぞれ図3の走査電極Y1、Y2に印加する電圧波形を、電圧波形23、電圧波形24はそれぞれ図3の信号電極X1、X2に印加する電圧波形、電圧波形25は図3の走査電極Y1と信号電極X2が交差する画素に印加される電圧波形を示す。本例は走査電極Y1、Y2‥‥Ynを1ラインずつ順次選択して走査電圧を印加すると共に、その選択された走査電極上の各画素がオンかオフかによって、それに応じた信号電圧を各信号電極X1、X2‥‥Xmに印加することによって駆動するものである。
また、線順次駆動方法として低消費電力が可能な駆動法としてSA駆動がある。図4にSA駆動方法の一例を示す電圧波形であり、電圧平均化法とSA駆動方法は、いずれも各行電極を順次1本づつ選択し、選択されるタイミングに合わせて全列電極にON/OFFに相当するデータ信号を与えるものであるが、隣り合うフレームのコモンの非選択レベルが前者では異なり、後者では同じである。図4の電圧波形41、電圧波形42はそれぞれ図3の走査電極Y1、Y2に印加する電圧波形を、電圧波形43は図3の信号電極X2に印加する電圧波形を、電圧波形44は図3の走査電極Y1と信号電極X2が交差する画素に印加される合成電圧波形を示す。図2の電圧波形25および図4の電圧波形44からわかるように、両者とも電極が交差した画素に印加される合成波形は同じ電圧波形になる。
一方、マルチライン駆動方法は、複数ライン同時選択法とも呼ばれるものであり、複数の行電極を同時に選択することによって駆動の高周波数化を図り、電圧平均化法で問題となるフレーム応答現象の抑制と駆動電圧を低く抑えることが可能になり低消費電力化が可能である。複数の行電極を同時に選択しながら、且つ各画素を独立に表示させるようにするために、MLA法には独特の工夫が採用されている。それは、直交関数の組により表される複数の行信号を選択時間毎に組順次で行電極群に印加する組順次走査を行うと共に、直交関数の組と選ばれた画素データの組との積和演算を逐次行い、その結果に応じた電圧レベルを有する列信号を前記組順次走査に同期して前記選択時間中に列電極群に印加するという手法である(例えば、特許文献1、2参照)。
以下に上述のマルチプレックス駆動方法を利用して液晶表示素子に画像表示する場合について具体的に図面を参照して説明する。図5は画像を液晶素子に表示する場合の回路ブロック図である。液晶表示素子59のドットごとに画像を表示する場合、画像出力プロセッサー51からLCDコントローラ53へ画像データ52を転送する。画像データ52はシリアル通信またはパラレル通信で高速転送する。LCDコントローラ53は、データ信号54を生成しX駆動回路57へ転送する。X駆動回路57は、駆動電圧回路56から定電圧が供給され適切な駆動波形を液晶表示素子59の列電極へ印加する。同時にLCDコントローラ53は、走査信号55からY駆動回路58へ転送する。Y駆動回路58は、駆動電圧回路56から定電圧が供給され適切な走査駆動波形を液晶表示素子59の行電極へ印加する。この動作がLCDコントローラ53で同期しながら駆動することで、X駆動回路およびY駆動回路で印加する波形の合成波形が液晶表示素子59へ印加され、画像として表示をする。この合成駆動波形は、図2の走査電極Y1と信号電極X2の合成電極電圧波形25と同様な波形を示す。通常1枚の画像を表示する場合、画像出力プロセッサーが常に出力制御を行う場合と、LCDコントローラが1枚分の画像を保存する記憶素子を有し、画像を参照しながら信号を駆動回路へ一定期間毎に出力する。一般的には、蛍光灯等の干渉を避けるために、70Hz程度の周期で行っている。低粘度の液晶材料や狭ギャップにした液晶表示素子の場合は、フレーム応答という課題があるので周期を70Hz〜300Hzにする場合もある。1枚以上の連続した画像を表示する場合、画面の切り換わりまでに印加を完了する必要がある。通常動画表示の場合、秒間に10枚以上とすると違和感なく動画として表示する。たとえば1秒間に10枚表示する場合は表示100msec毎に表示が切り換わる。1秒間に20枚の場合は、50msec毎に表示が切り換わる。1秒間に30枚の場合は33msec毎に表示が切り換わる。秒間60枚までは1画面書き換える周波数が70Hz程度でも問題なく出力可能である。90°ねじれのTN液晶にTFT素子を具備した液晶表示素子では、応答速度が速い為に30msec程度であれば問題なく表示可能で残像も発生しないスムーズな動画表示が可能である。しかし液晶表示素子が単純マトリックス型の液晶のねじれが180°〜270°あるスーパーネマティック液晶(STN)は、応答速度が遅く画像の切り換えに追従しない場合もあり、連続画像を表示した場合残像が発生しぼやけた動画表示にみえてしまう。その場合は、液晶材料の低粘度化や狭Gapにすることで高速化が可能であり、画像の切り換わり期間内に応答が完了すれば残像が発生ぜずスムーズな動画表示が可能である。
日本学術振興会第142委員会編「液晶デバイスハンドブック」第6章第2節 特開平5−100642号公報 特開平6−27907号公報
解決しようとする問題点は、連続した画像を表示する場合に全ON、全OFFの応答が次の画面へ切り換わるまでに完了したとしても実際の動画表示する場合、残像が発生してしまうことである。すなわち、連続した画像の切り換わり期間内に液晶層の光学特性(例えば、透過率)を完全に変化させることは,表示画像によっては困難な場合がある。例えば、透過率25%の黒色表示の状態から透過率75%の中間色表示の状態まで変化させるためには、0%から100%の応答速度より比較的長い時間を要してしまう。すなわち、残像が発生し動画がスムーズに見えない。これは、液晶の応答速度は電界強度に比例することから、中間階調から中間階調へ切り換わる応答は遅くなる傾向にある。
本発明の表示装置は、単純マトリクス型の液晶表示パネルと、液晶表示パネルを駆動制御する制御回路を備える液晶表示装置であって、現フレームの画像データと前フレームの画像データから表示用駆動データを生成する画像補正回路部を有し、画像補正回路部は、現フレームの画像データと前フレームの画像データの組合せに対応して補間した表示用画像データを1フレーム以上出力する。さらに、この画像補正回路部は、現フレームの画像と前フレームの画像の差を演算し、現フレームの画像から全階調の5%以上の差を有する画像を出力する。また、画像補正回路部は前フレーム画像を保存する1画面分の記憶素子を備えている。また、画像補正回路部は、立ち上がりまたは立下り応答速度30msec以上の場合、2フレーム以上の補正画像を出力する。
このように、本発明は、単純マトリックス駆動において画像出力プロセッサーから連続した画像を出力する場合、LCDコントローラへ画像データを転送する間に、1フレーム期間以上表示補正が可能な画像演算出力回路部手段を具備したことである。画像演算出力回路部は、階調から階調への画像切り換わり時に現画面と前画面を比較した後補正画面を生成する。切り換わり変化量がプラスの場合は通常変化量よりも高い階調データを、マイナスの場合は通常変化量よりも低い階調データを、変化がない場合は補正をしない画像データを1フレーム期間以上挿入し表示する演算出力回路である。
本発明の画像補正演算出力回路を用いることで、階調間で画像の変化する応答速度が、たとえば透過率25%の黒表示状態から透過率75%の中間調表示に変化させた場合、透過率0%黒表示から透過率100%へ変化させた時と同等の応答速度が可能になるので、動画表示を行っても残像が発生しなくスムーズに見える。また、本発明は現在量産しているLCDドライバーでも利用可能であり、本発明の回路を追加することで同じ効果を得ることが出来る。
本発明の画像表示装置は、画像出力プロセッサーから連続した画像が転送する場合直接LCDコントローラに転送するのではなく、画像補正演算回路部を具備することである。画像演算出力回路部は、階調から階調への画像切り換わり時に現画面と前画面とを比較した補正画面を生成し、切り換わり変化量がプラスの場合は通常変化量よりも高い実効値電圧となる階調データを、マイナスの場合は通常変化量よりも低い実効値電圧となる階調データを、変化がない場合は補正をしないデータを1フレーム期間以上表示する演算回出力回路である。
このような構成にすれば、たとえば透過率25%の黒表示状態から、透過率75%の中間調表示に変化させた場合、透過率0%黒表示から透過率100%へ変化させた時と同等の応答速度が可能になる。このような方法にすれば、連続した画像を残像なくスムーズに表示可能となる。ここで、パルス変調駆動の場合バイアス値aとすると選択波形において、選択パルス期間中にaの2倍の電圧値を階調数で割った幅を1階調とし、64階調の場合透過率0%は幅なし、透過率100%は全選択パルス幅となるので透過率25%は全選択パルスの16/64、75%は48/64の幅を変化させることで実効電圧を調節し階調表現が可能となる。したがって、25%から75%へ変化した場合48/64の波形前に高い実効値電圧、たとえば51/64の幅にした波形を挿入印加すれば応答速度が通常より速くなる。
本実施例の構成を図1に示す。図1の画像出力プロセッサー11は連続した画像データ12およびタイミング信号110を画像補正演算回路部113へ入力する。画像補正演算回路部は、現在より1つ前の画像データが保存されている。前画像から現画像へ画面が切り換わるときを監視し、画像補正演算回路部はメモリに保存されている画像データと現在の画像データを比較演算する。単純マトリックス駆動の階調表示を行う場合、たとえば5万6千536色では赤32階調、緑64階調、青32階調が可能である。この画像データは、赤5bit、緑6bit青5bitのトータル16bitで構成されている。ちなみに画像プロセッサーが24bitの画像を有する場合は、赤256階調、緑256階調、青256階調が可能でトータル16777216色の表現が可能である。したがって5万6千色表示の場合24bitから16bitへ画像を減色する必要があり、画像出力プロセッサー11で減色するか、または画像補正演算回路部113で減色する手段が必要である。前者の場合、画像データ12は16bitで1画素の情報となり、後者の場合画像データ12は24bitで1画素の情報となる。この画像データはシリアルまたはパラレル通信でも転送可能である。また前記画像データ12は、タイミング信号110と同期しながら転送している。画像補正演算回路部113は、タイミング信号110と同期しながら画像データ12を取り込むことが出来る機能を有し、液晶表示素子に表示する1画面分の記憶素子を具備する。画像データ12が16bitの場合、たとえば透過率25%の暗いグレー画像データを赤、青のデータがそれぞれ32階調あるうちの8階調目、緑は16階調目とする。透過率75%の明るいグレー画像データを32階調あるうちの24階調目と48階調目とする。透過率25%の画像データ12は16進数で4108hとなる。ここで、前記画像データの構造は、上位16から12bitまでの5bit分を赤色データ、11bitから6bitまでの6bit分を緑色データ、5bitから下位1bitまでの5bit分を青データとして16進数で表す。透過率75%の画像データ12は、16進数でC618hとなる。通常1画素を0%から100%へ画像変化させた場合、画像データ12は、0000hからFFFFh、100%から0%へ画像を変化させた場合FFFFhから0000hへ切り換えを行う。また、25%から75%へ画像を変化させた場合、画像データ12は4208hからC618hへまたその逆はC618hから4208hへ切り換わる。この動作が秒間10回以上で連続的におこなわれると、画像として点滅したように見える。ちなみに、この透過率変化した時間を応答速度とよぶ。応答速度は、全非選択波形を印加した時の透過率を0%レベル、全選択波形を印加したときの透過率を100%レベルと規格しレベル10%〜レベル90%の透過率変化時間をTon、レベル90%からレベル10%の透過率変化時間をToffと定義する。同様に透過率25%をレベル0%、透過率75%をレベル100%として透過率変化時間を定義する。通常応答速度は全選択波形から全非選択波形へ切り換わるTonと全非選択波形から全選択波形への切り換わりToffで定義されるが、実際の連続した画像は中間階調も多く使われており、たとえば透過率25%から透過率75%の応答速度は透過率0%から透過率100%より遅くなる。この原因は電界強度が低くなるためと考えられる。一般的に応答速度の理論式を下記に示す。
off=γ/(πK)
Ton=γ/(εΔεE−(πK/d))
K=K11+[K33+2(γ−1)K22](φ/π)
γ=2πd/pφ
ここで、φはツイスト角度、pは液晶のダイレクターのねじれ配向の固有ピッチ、Kは液晶の弾性定数、γ1は回転粘度、Eは電圧強度、dはGap(LCDパネルの隙間の厚さ)を表す。
したがって上記式から、階調から階調への応答速度は液晶の立ち上がり時に有効な電圧強度が低くなるため極めて遅くなる傾向になると考えられている。したがって、中間階調の応答速度を速める為には、電圧強度を大きくする必要がある。電界強度を大きくする方法として分割数を少なくし実効値差を大きくするか、または予定実効値以上の電圧印加を強制的に行うかである。前者の場合は、表示情報量が減ってしまう為、たとえば分割数が半分の場合はX電極側の回路17を倍にする方法や同じ回路を2個用意して同時に駆動することで情報量を維持する必要があるため、液晶表示装置のLCDコントローラ13やX駆動回路17、Y駆動回路18および液晶表示素子19を変更する必要がある。後者では、画像の加工を行うだけで簡単に高速化が可能であり、既存の液晶モジュールを利用することが可能である。
次に強制的に高い実効値を印加する方法について説明する。透過率0%から透過率100%へ変化した時の応答速度は、液晶表示装置のLCDパネル隙間の厚さ(ギャップ)やツイストによるが、実験結果によるとギャップ5μm、ツイスト角度240度で低粘度液晶を利用した場合立ち上がりTonは55msec、Toffは70msecでトータル125msecになる。しかし透過率25%から透過率75%へ変化させたときTonは125msec、Toff95msecでトータル230msecまで遅くなり約1.85倍遅くなっていることがわかる。そこで、秒間20枚の連続表示の時に切り換わりのタイミングで前画像と現画像の比較を行い、実効値が高くなる場合は現在の画像よりさらに高い、たとえば3階調高い実効値電圧となる画像データを挿入する。図6、図7に前記内容の波形を示す。図6は従来の駆動による電圧波形を示し、XとYの交差部波形61において、1フレーム期間64の周期で中間階調25%の選択波形62から75%の中間諧調選択波形63の切り換わるタイミングの全体像の波形である。図7は本発明の画像補正演算回路を挿入した場合の全体像の波形である。図6と比べ前画面から現画面に切り換わるタイミングで画像補正演算回路から補正用画像が2フレーム分挿入されている。図7のXとYの交差部波形71において、1フレーム期間72の周期で前画面の透過率25%の中間階調波形73から切り換わった画像は、現画像より3階調分実効電圧が高い補正用画像波形74が2フレーム目まで挿入している。その後3フレーム目に現画面用75%透過75の波形に切り換わる。実際の画像データでは、4108hから2フレーム目でD67Ahへ切り換わり3フレーム後にC618hへ切り換わる処理を行う。前記のような波形を印加すると従来駆動よりも本発明の駆動の方が高速に応答することが実験で確かめられている。しかし実効値たとえば6階調を与え過ぎると狙い透過率より立ち上がりすぎて逆に応答が遅くなる事もあるので注意が必要である。次に実験した測定データをもとに説明する。画像を挿入する時秒間20枚で駆動周波数70Hzの場合、約3.5回書き換わる。この場合画像データを加工し1枚から3枚程度変更することが可能である。上記実験データは2枚程度変更した結果で1枚だけ変更した場合はTon80msec、Toff70msec、トータル150msecとなり2回書き込むより効果が半分になっている。これは、応答速度が遅い為に液晶分子の移動量が追従しきれないためだと推測する。したがって、1回書き込みで行う為には液晶の立ち上がり速度を今の半分約30msec以下の応答が必要となる。以上のことから液晶の応答速度によって書き換え回数を最適にする必要があり、30msec以下の応答では1回以上の書き換え、30msec以上では2回の書き換えが理想といえる。上記方法を液晶表示装置のドット毎に行う必要があり、1画面の情報量を保存する記憶素子および画像を比較する演算装置を具備した画像補正演算回路部でドット毎に処理を行った後に画像111を112のタイミング信号で転送する。転送した画像データはLCDコントローラ13に取り込み走査信号15とデータ信号14に変換し各々Y駆動回路18、X駆動回路17から液晶表示素子19へ図7の合成波形71として電圧が印加される。画像挿入後は、画像補正演算回路部内の記憶素子に保存している画像を出力する。この一連の処理を画像が変化する毎に行う。挿入された画像は、画像補正されているため正規の画像とは違っているが、応答速度が追従していない為表示としては応答速度が速くなった効果で残像なくスムーズな動画として見える。図8に従来と本発明の光学的応答速度測定結果を示す。通常駆動した場合の光強度83を平均化した光強度84の応答速度時間87に比べて、本発明の駆動方法で行った光強度81を平均化した光強度82の応答速度86の方が速くなる。1フレーム書き換え期間85の間に通常より高い実効値を加えると、光強度振幅が大きくなって応答速度が速くなっているのが確認できる。
上述した実施例では、線順次選択の駆動方法で説明したが、マルチライン選択の駆動方法にも応用することは可能である。
液晶装置に画像補正回路部を挿入することで応答が遅い単純マトリックス型液晶装置でも連続する動画表示で残像なくスムーズに見えることが可能であり、低消費電力や低コストで動画表示が実現できる。また、一般的なLCDドライバーに画像補正回路部を挿入するだけで利用可能であるためすぐに実現可能である。
本発明の液晶表示装置のブロック図である。 従来の駆動波形である。 単純マトリックス型液晶素子の画素構成を示す模式図である。 SA駆動における駆動波形である。 従来の液晶表示装置のブロック図である。 従来の駆動波形の拡大図である。 本発明の駆動波形を示す拡大図である。 本発明の液晶表示装置の光学応答速度を示す説明図である。
符号の説明
11 画像出力プロセッサー
12 画像データ
13 LCDコントローラ
14 データ信号
15 走査信号
16 定電圧回路
17 X駆動回路
18 Y駆動回路
19 液晶表示素子
110 タイミング信号
111 補正後の画像データ
112 タイミング信号
113 画像補正演算回路
21 通常駆動のY1走査電極電圧波形
22 通常駆動のY2走査電極電圧波形
23 通常駆動のX1信号電極電圧波形
24 通常駆動のX2信号電極電圧波形
25 通常駆動のX1とY2の合成電極電圧波形
41 SA駆動のY1走査電極波形
42 SA駆動のY2走査電極波形
43 SA駆動のX2走査電極波形
44 SA駆動のY1とX2の合成電極電圧波形
51 画像出力プロセッサー
52 画像データ
53 LCDコントローラ
54 データ信号
55 走査信号
56 定電圧回路
57 X駆動回路
58 Y駆動回路
59 液晶表示素子
510 タイミング信号
61 X1とY1交差部の合成電極電圧波形
62 透過率25%の階調波形
63 透過率75%の階調波形
64 1フレーム期間
71 X1とY1交差部の合成電極電圧波形
72 1フレーム期間
73 透過率25%の階調波形
74 透過率25%+3レベル上げたときの階調波形
75 透過率75%の階調波形
81 本発明の光強度
82 本発明した駆動の光強度の平均値
83 通常駆動した光強度
84 通常駆動した光強度の平均値
85 1フレーム(1画面の書き換え時間)
86 発明した駆動の応答速度時間
87 通常駆動の応答速度時間

Claims (6)

  1. 複数の走査電極と複数の信号電極が液晶層を介して交差する部分に形成された画素がマトリクス状に配列された単純マトリクス型の液晶表示パネルと、前記液晶表示パネルを駆動制御する制御回路を備える液晶表示装置であって、現フレームの画像データと前フレームの画像データから表示用駆動データを生成する画像補正回路部を有し、前記画像補正回路部は、現フレームの画像データと前フレームの画像データの組合せに対応して補間した表示用画像データを1フレーム以上出力することを特徴とする液晶表示装置。
  2. 前記画像補正回路部は、現フレームの画像と前フレームの画像の差を演算し、現フレームの画像から全階調の5%以上の差を有する画像を出力することを特徴とする請求項1に記載の液晶表示装置。
  3. 前記画像補正回路部は、前フレーム画像を保存する1画面分の記憶素子を有する請求項1に記載の液晶表示装置。
  4. 前記画像補正回路部は、立ち上がりまたは立下り応答速度30msec以上の場合、2フレーム以上の補正画像を出力する請求項1に記載の液晶表示装置。
  5. 前記駆動制御が線順次選択の駆動方法であることを特徴とする請求項1〜4のいずれか一項に記載の液晶表示装置。
  6. 前記駆動制御はマルチライン選択の駆動方法であることを特徴とする請求項1〜4のいずれか一項に記載の液晶表示装置。
JP2005052262A 2005-02-28 2005-02-28 液晶表示装置 Withdrawn JP2006235417A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005052262A JP2006235417A (ja) 2005-02-28 2005-02-28 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005052262A JP2006235417A (ja) 2005-02-28 2005-02-28 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2006235417A true JP2006235417A (ja) 2006-09-07

Family

ID=37043103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005052262A Withdrawn JP2006235417A (ja) 2005-02-28 2005-02-28 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2006235417A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010515930A (ja) * 2007-06-15 2010-05-13 株式会社リコー 双安定ディスプレイで画像を更新する方法及び装置
US8174515B2 (en) 2008-07-11 2012-05-08 Samsung Electronics Co., Ltd. Method of driving a display panel and display apparatus for performing the method
KR101415062B1 (ko) 2007-12-07 2014-07-04 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010515930A (ja) * 2007-06-15 2010-05-13 株式会社リコー 双安定ディスプレイで画像を更新する方法及び装置
KR101415062B1 (ko) 2007-12-07 2014-07-04 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US8174515B2 (en) 2008-07-11 2012-05-08 Samsung Electronics Co., Ltd. Method of driving a display panel and display apparatus for performing the method

Similar Documents

Publication Publication Date Title
US7161575B2 (en) Method and apparatus for driving liquid crystal display
US7391398B2 (en) Method and apparatus for displaying halftone in a liquid crystal display
US6788280B2 (en) Method and apparatus for driving liquid crystal display
KR100515900B1 (ko) 액정표시장치
US8605024B2 (en) Liquid crystal display device
JP2006349952A (ja) 画像表示装置及び方法
JP2006343706A (ja) 表示装置
JP2006084710A (ja) 表示制御回路、表示制御方法、および液晶表示装置
KR101386266B1 (ko) 프레임 레이트 제어부. 그 제어 방법 및 이를 구비한 액정표시장치
KR20140108957A (ko) 액정 표시 장치 및 영상 신호 처리 방법
JP2007212591A (ja) 表示装置
JP2006267525A (ja) 表示装置用駆動装置および表示装置用駆動方法
JP2007213056A (ja) 表示装置及びその駆動装置
US20140071105A1 (en) Display device
US7319449B2 (en) Image display apparatus and image display method
KR101211239B1 (ko) 액정표시장치 및 그 구동방법
JP3426723B2 (ja) 液晶表示装置及びその駆動方式
JP2004355017A (ja) 液晶表示装置及びその駆動方法
JP2006235417A (ja) 液晶表示装置
KR101561465B1 (ko) 디스플레이 장치 및 방법
US20110310136A1 (en) Liquid crystal display and driving method thereof
US7283113B2 (en) Method and apparatus for driving liquid crystal display
JPH1124637A (ja) 単純マトリックス液晶表示装置の駆動方法
TWI405172B (zh) 液晶顯示裝置及其驅動方法
JPH07120725A (ja) 液晶表示装置の駆動方法及び液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20071106

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Effective date: 20091105

Free format text: JAPANESE INTERMEDIATE CODE: A7421

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091112

A977 Report on retrieval

Effective date: 20101210

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20101214

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110215