JP5061403B2

JP5061403B2 - マトリクス型表示装置

Info

Publication number: JP5061403B2
Application number: JP2000006180A
Authority: JP
Inventors: 耕治中村; 善博椿
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1999-02-24
Filing date: 2000-01-11
Publication date: 2012-10-31
Anticipated expiration: 2020-01-11
Also published as: JP2000310979A; US6603454B1

Description

【０００１】
【発明の属する技術分野】
本発明は、マトリクス型表示装置に関するものである。
【０００２】
【従来の技術】
従来、例えば、マトリクス型液晶表示装置としては、ｎ条の走査電極とこれらに交叉して位置するｍ条の信号電極を有する単純マトリクス型液晶パネルを備え、この液晶パネルを各走査電極及び各信号電極を介してマトリクス駆動するようにしたものがある。
【０００３】
【発明が解決しようとする課題】
ところで、上記マトリクス型液晶表示装置においては、その駆動装置が走査電極即ち走査線を飛び越しながら走査するようにしたものがある。
【０００４】
このように、走査線を飛び越しながら走査する場合、飛び越し本数をｐとすると、隣接する両走査線を選択するタイミングが、一フレーム期間中で全走査電極を走査する期間Ｔｖを（ｐ＋１）で割った値だけずれることになる。
【０００５】
従って、（ｐ＋１）本の走査線を纏めて見ると、走査の周波数は、見かけ上、（ｐ＋１）倍となり、ちらつき（フリッカ）を見えにくくすることができる。
【０００６】
しかし、走査線（ｐ＋１）本という単位が眼で十分に見える大きさであるときに、走査の周波数が低いと、水平方向の縞が上方向又は下方向に移動して見えるラインスクロール現象が発生するという不具合を招く。
【０００７】
そこで、本発明は、このようなことに対処するため、行電極の走査タイミングがずれている領域をできるだけ小さくするように表示パネルの構成に工夫を凝らし、ラインスクロール現象を見えなくするようにしたマトリクス型表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題の解決にあたり、請求項１に記載の発明によれば、マトリクス型表示パネルは、電気光学部材（１０ｃ）、ｎ条の互いに並行な行電極（Ｙ１乃至Ｙｎ）及びこれら行電極に交差するｍ条の互いに並行な列電極（Ｘ１乃至Ｘｍ）によりｎ×ｍ個の画素（Ｇｍ，ｎ）を形成してなる。
【０００９】
そして、ｎ条の行電極は、それぞれ、共通配線部と、この共通配線部に接続されてｍ条の列電極の各々に対応する複数の電極部を備える。
【００１０】
また、ｎ条の行電極のうち両隣接行電極毎に、一方の走行電極の各電極部のうち奇数番目の各列電極に対応する電極部と他方の行電極の各電極部のうち偶数番目の各列電極に対応する電極部とは、一表示ラインに沿う各画素を交互に構成する。
【００１１】
これにより、ｎ条の行電極を１本飛び越しで走査するとき各両隣接行電極に書き込み電圧を印加するタイミングである走査タイミングの間隔が行電極毎に一表示ライン上の各画素を構成する場合に比べて、走査タイミングの周期を短くできる表示パネルの提供が可能となる。例えば、後述する実施形態では、各画素Ｇｉ，ｊ、Ｇｉ＋１，ｊは１本飛び越し走査のもとに走査されるため、画素Ｇｉ＋１，ｊの走査タイミング及び輝度波形は、画素Ｇｉ，ｊの走査タイミングの走査タイミング及び輝度波形に対し半周期だけずれる（図１８参照）ので、見た目の走査タイミングの周期を短くすることができる。その結果、行電極を１本飛び越しで走査したときに生ずるちらつき、ひいてはラインスクロール現象の視認を防止できる表示パネルの提供が可能となる。
【００１３】
また、請求項１に記載の発明によれば、ｎ条の行電極が、それぞれ、互いに並行な両行電極部（１６Ａ、１６Ｂ）から構成されており、当該両行電極部が、それぞれ、共通配線部（１６ｄ）と、この共通配線部に接続されてｍ条の列電極の各々に対応する複数の電極部（１６ｅ、１６ｆ）を有している。
【００１４】
また、隣接する両行電極毎に、一方の行電極を構成する両行電極部の各両電極部のうち奇数番目の各列電極に対応する両電極部（奇数番目の両電極部という）と他方の行電極を構成する両行電極部の各両電極部のうち偶数番目の各列電極に対応する両電極部（偶数番目の両電極部という）とは、一表示ラインに沿う各画素を交互に構成する。
【００１５】
これにより、正極性の部分と負極性の部分が１画素内にあるので、両極性に対する特性が同じでない場合でもちらつきを生じることなく、また、例えば、Ｒ、Ｇ、Ｂの各カラーフィルタ層をそれぞれ独立の一単位としての１画素に対応させるように構成すれば、Ｒ、Ｇ、Ｂの各カラーフィルタ層をまとめて一単位として一信号電極に対応させて単一の画素を構成するようにした場合に比べて、平均の画素の単位を小さくできるような表示パネルの提供が可能となる。
【００１６】
また、隣接する両行電極毎に、奇数番目の両電極部は他方の行電極を構成する両行電極部に向けてそれぞれ突出され、偶数番目の両電極部は一方の行電極を構成する両行電極部に向けてそれぞれ突出されて、一表示ラインに沿う各画素を構成するようにしてもよい。
【００２５】
また、請求項１に記載の発明によれば、表示パネル（１０）と、この表示パネルのｎ条の行電極を飛び越し行電極本数１本ずつ飛び越しながら走査しつつ、当該各行電極を構成する両行電極部の各々に、行電極上の画素に画像データを書き込む逆極性の書き込み電圧、行電極上の画素の状態を保持する保持電圧及び画像データを消去する消去電圧を順次走査電圧として印加するように、各行電極を構成する両行電極部を駆動制御する行電極駆動制御手段（６０、７０、４０）と、この行電極駆動制御手段による走査と同期して、ｍ条の列電極に対し画像データを信号電圧として印加するように当該ｍ条の列電極を駆動制御する列電極駆動制御手段（５０、２０、３０、４０）とを備え、行電極駆動制御手段及び列電極駆動制御手段による両制御駆動に応じてｎ×ｍ個の画素によりマトリクス表示する。
【００２６】
このように、上記した表示パネルを用いることで、当該表示パネルで得られる上記作用効果のもと、ラインスクロール現象の視認を確実に防止できる。
【００４３】
【発明の実施の形態】
以下、本発明の各実施形態を図面に基づいて説明する。
（第１実施形態）
図１乃至図１９は、本発明に係るマトリクス型液晶表示装置の一実施形態を示している。
【００４４】
図１は当該液晶表示装置の全体回路構成を示している。この液晶表示装置は単純マトリクス型液晶表示装置であって、当該液晶表示装置は液晶パネル１０を備えている。この液晶パネル１０は、図２にて示すごとく、両電極基板１０ａ、１０ｂの間に反強誘電性液晶１０ｃを封入するとともに、両電極基板１０ａ、１０ｂの各外表面に各偏光板１０ｄ、１０ｅを貼り付けて構成されている。
【００４５】
電極基板１０ａは、透明なガラス基板１１を有しており、このガラス基板１１の内表面には、ｍ条のカラーフィルタ１２、ｍ条の透明導電膜１３及び配向膜１４が順次形成されている。一方、電極基板１０ｂは、透明なガラス基板１５を有しており、このガラス基板１５の内表面には、ｎ条の透明導電膜１６及び配向膜１７が順次形成されている。なお、各カラーフィルタ１２は、それぞれ、赤色、緑色及び青色のカラーフィルタ層（以下、各カラーフィルタ層Ｒ、Ｇ、Ｂという）により構成されている（図３参照）。
【００４６】
但し、ｍ条の透明導電膜１３が、図１にて示すｍ条の信号電極Ｘｍに相当し、一方、ｎ条の透明導電膜１６が、図１にて示すｎ条の走査電極Ｙｎに相当する。本第１実施形態では、ｍ条の信号電極Ｘ１乃至Ｘ１２８０及びｎ条の走査電極Ｙ１乃至Ｙ１０２５の各々が、各カラーフィルタ層Ｒ、Ｇ、Ｂに対応する３本の透明導電膜１３により構成されている。以下、走査電極は行電極ともいう。また、信号電極は列電極ともいう。
【００４７】
ここで、ｎ条の走査電極Ｙｎであるｎ条の透明導電膜１６の各々の構成について図３を参照して説明する。なお、各透明導電膜１６は共に同一の構成を有するので、走査電極Ｙ１である透明導電膜１６を例にとりその構成につき説明する。
【００４８】
透明導電膜１６は、図３にて示すごとく、帯状共通膜部１６ａと、この共通膜部１６ａから交互に突出形成した各矩形状導電膜部１６ｂ、１６ｃとにより構成されている。各導電膜部１６ｂは、共通膜部１６ａから図３にて図示下方へ突出形成され、一方、各導電膜部１６ｃは、共通膜部１６ａから図３にて図示上方へ突出形成されている。また、各両導電膜部１６ｂ、１６ｃは、互いに隣接し合う各３本の透明導電膜１３（各信号電極）に対応して位置している。
【００４９】
次に、走査電極Ｙ１である透明導電膜１６と走査電極Ｙ２である透明導電膜１６との間の関係につき説明すると、走査電極Ｙ１である透明導電膜１６の各両隣接導電膜部１６ｂの間には、走査電極Ｙ２である透明導電膜１６の各導電膜部１６ｃがそれぞれ位置している。また、このような関係は、走査電極Ｙ２である透明導電膜１６と走査電極Ｙ３である透明導電膜１６との間、一般的には、図３にて図示上側の走査電極とその直下の走査電極との間において、同様に成立する。
【００５０】
これにより、互いに隣接し合う両透明導電膜１６のうち、図３にて図示上側に位置する透明導電膜１６の各導電膜部１６ｂ及び当該透明導電膜１６の図３に図示直下に位置する透明導電膜１６の各導電膜部１６ｃが、当該両隣接透明導電膜１６の各共通膜部１６ａの間にてこれらに並行に列状に配列され、液晶パネル１０の水平方向表示ラインＳを構成する。この水平方向表示ラインＳについて例示すれば、Ｓ＝１が両走査電極Ｙ１、Ｙ２の各共通膜部１６ａの間にてこれらに並行に位置し、Ｓ＝２が両走査電極Ｙ２、Ｙ３の各共通膜部１６ａの間にてこれらに並行に位置する。
【００５１】
また、ｍ条の信号電極Ｘｍ（それぞれ３本の透明導電膜１３からなる）及びｎ条の走査電極Ｙｎは、反強誘電性液晶１０ｃと共に、図３にて例示するようなｍ×ｎ個の画素Ｇ１，１、Ｇ１，２、…、Ｇｍ，ｎを形成するように、互いに交差して配置されている。なお、以下、必要に応じて、Ｇｍ，ｎをＧ（ｍ、ｎ）で表すことがある。
【００５２】
ここで、例えば、画素Ｇ１，１には、走査電極Ｙ１の図３にて図示左端の導電膜部１６ｂが対応し、画素Ｇ１，２には、走査電極Ｙ２の図３にて図示左端の導電膜部１６ｃが対応する。
【００５３】
なお、両偏光板１０ｄ、１０ｅは、その各光軸をクロスニコルの位置に設定するように、貼り付けられている。これにより、反強誘電性液晶１０ｃは、閾値電圧以下の反強誘電状態にて消光し、閾値電圧以上の電圧印加により電圧に応じた明るさとなる。電圧ＶＥ（図１７参照）を基準として正の電圧を印加した透光状態を正の強誘電状態また、負の電圧を印加した透光状態を負の強誘電状態とする。両電極基板１０ａ、１０ｂの間隔は、図示しない多数のスペーサにより、例えば、２μｍに均一に維持されている。
【００５４】
また、反強誘電性液晶１０ｃとしては、例えば、特開平５−１１９７４６号公報に記載されているような４−（１−トリフルオロメチルヘプトキシカルボニルフェニル）−４′−オクチルオキシカルボニルフェニル−４−カルボキシレートといったものを採用する。なお、この種の反強誘電性液晶としては、これらの反強誘電性液晶を複数混合した混合液晶、或いは少なくとも１種の反強誘電性液晶を含む混合液晶を採用してもよい。
【００５５】
また、液晶表示装置は、コントロール回路４０を備えており、このコントロール回路４０は、外部回路から同期信号（垂直同期信号ＶＳＹＣ及び水平同期信号ＨＳＹＣ）を受けて、ＤＰ信号、ＳＩＯ１信号、ＳＩＯ２信号、ＳＣＣ信号、ＳＣＫ信号、ＥＮ信号、ＡＤ３信号、ＡＣＫ信号、ＣＬ１信号、ＣＬ２信号、ＣＬ３信号、ＣＬ４信号、ＷＥＮ信号、ＲＥＮ信号、ＡＤ１信号及びＡＤ２信号を出力する。
【００５６】
なお、ＤＰ信号、ＳＩＯ１信号、ＳＩＯ２信号、ＳＣＣ信号及びＡＣＫ信号は、走査電極駆動回路６０に出力され、また、ＣＬ１信号及びＳＣＫ信号は信号電極駆動回路５０に出力される。ＣＬ２信号、ＣＬ３信号、ＷＥＮ信号、ＲＥＮ信号、ＡＤ１信号及びＡＤ２信号はフレームメモリ回路２０に出力される。ＤＰ信号、ＣＬ４信号、ＡＤ３信号及びＥＮ信号は映像データ変換回路３０に出力される。
【００５７】
ここで、ＳＩＯ１及びＳＩＯ２信号は、走査電極Ｙ１乃至Ｙｎの状態を規定する信号である。本第１実施形態では、ＳＩＯ１信号及びＳＩＯ２信号が、Ｌ、Ｌのとき、Ｈ（ハイレベル）、Ｈ、Ｈのとき、Ｌ（ローレベル）のとき、及びＬ、Ｈのとき、消去期間、選択期間、保持期間及び消去パルス印加期間の各状態にそれぞれ対応する。
【００５８】
電源回路７０は、７種類の電圧ＶＷＰ、ＶＲＰ、ＶＨＰ、ＶＥ、ＶＨＮ、ＶＲＮ、ＶＷＮ（図１参照）を出力する。
【００５９】
外部より入力される映像データ信号Ｒ₀（赤の映像データを表す）、映像データ信号Ｇ₀（緑の映像データを表す）及び映像データ信号Ｂ₀（青の映像データを表す）は、フレームメモリ回路２０へ一旦格納される。なお、映像データ信号Ｒ₀、映像データ信号Ｇ₀及び映像データ信号Ｂ₀をまとめて映像データ信号Ｒ₀Ｇ₀Ｂ₀という。
【００６０】
フレームメモリ回路２０は、図４に示すごとく、Ｒ₀用、Ｇ₀用及びＢ₀用の３つのフレームメモリ２１、２２及び２３で構成されている。しかして、フレームメモリ回路２０は、外部より入力される映像データ信号Ｒ₀、映像データ信号Ｇ₀及び映像データ信号Ｂ₀を垂直同期信号ＶＳＹＣ及び水平同期信号ＨＳＹＣに同期して、各フレームメモリ２１、２２及び２３にそれぞれ格納する（図５参照）。
【００６１】
具体的には、コントロール回路４０からの書き込み信号ＷＥＮがハイレベル（Ｈ）のとき、各フレームメモリ２１、２２、２３は、各映像データ信号Ｒ₀、映像データ信号Ｇ₀及び映像データ信号Ｂ₀を受けて、コントロール回路４０からのクロック信号ＣＬ２に同期してコントロール回路４０からのアドレス信号ＡＤ１により指定される領域に映像データＲ₀、映像データＧ₀及び映像データＢ₀をそれぞれ１画面分（図５では、Ｋ画面目分）記憶する。
【００６２】
本第１実施形態における液晶パネル１０の構造の場合、各フレームメモリ２１乃至２３には、水平方向表示ライン（以下、走査線ともいう）の数よりも２本分多い１０２６ライン分の記憶が必要である。これに伴い、アドレス信号ＡＤ１により、図１０においてＨ＝０乃至Ｈ＝１０２５の各行には常に＆Ｈ００（１６進数）のデータが格納され、Ｈ＝１乃至Ｈ＝１０２４の各行には映像データＤ_i,jが図１０にて示すごとく格納されるようになっている。なお、Ｈ＝０及びＨ＝１０２５の各行では、格納データＤ_i,jはすべて零である。
【００６３】
ここで、映像データ信号Ｒ₀Ｇ₀Ｂ₀と各データＤ_i,jとの関係をフレームメモリへの書き込みタイミングを考慮して説明する。
【００６４】
図５は映像データ信号をフレームメモリへ書き込むタイミングチャートであり、Ｋ画面目を例にとったものである。Ｋ画面目のデータは、垂直同期信号ＶＳＹＣの立ち上がりから始まり、当該垂直同期信号ＶＳＹＣが立ち上がるまで続く。映像データ信号Ｒ₀、映像データ信号Ｇ₀或いは映像データ信号Ｂ₀は、画素Ｇ（１、１）のデータを先頭として、各画素Ｇ（２、１）、Ｇ（３、１）、・・・、Ｇ（１２８０、１）、Ｇ（１、２）、Ｇ（２、２）、Ｇ（３、２）、・・・、Ｇ（１、３）、Ｇ（２、３）、・・・、Ｇ（１２７９、１０２３）、Ｇ（１２８０、１０２３）、Ｇ（１、１０２４）、Ｇ（２、１０２４）、Ｇ（３、１０２４）、・・・、Ｇ（１２７９、１０２４）、Ｇ（１２８０、１０２４）のデータの順にデータＤ_1,1、・・・、データＤ_1280,1024としてフレームメモリ２１、２２或いは２３に送られてくる。
【００６５】
送られてきたデータＤ_1,1、・・・、データＤ_1280,1024は、アドレス信号ＡＤ１に指定された領域にクロック信号ＣＬ２に同期して順次フレームメモリ２１、２２或いは２３に記憶される。
【００６６】
このようにしてフレームメモリ２１、２２或いは２３に転送されたデータのうち、アドレス信号ＡＤ２により指定されたアドレスに格納されているデータは、図７にて示すように、ＲＥＮ信号がハイレベルのとき、クロック信号ＣＬ３に同期してフレームメモリ２１、２２或いは２３から読み出される。
【００６７】
このようにして読み出されたデータは、図８にて示すように、映像データ補正回路３０の各Ｒ₁用、Ｇ₁用、Ｂ₁用のラインメモリ３１ａ、３２ａ、３３ａのアドレス信号ＡＤ３で指定されるアドレスにクロック信号ＣＬ４に同期して書き込まれる。このとき、ＥＮ信号はローレベルになっている。ＥＮ信号がローレベルの期間とＲＥＮ信号がハイレベルの期間は同期している。従って、各フレームメモリ２１、２２、２３の所定のアドレスからデータが読み出されると同時に各ラインメモリ３１ａ、３２ａ、３３ａの所定のアドレスにデータが書き込まれることになる。
【００６８】
本第１実施形態においては、走査線である走査電極は、上述したように、１画素（導電膜部１６ａ及び１６ｂの一方とこれに対応する３本の透明導電膜１３及び３本のカラーフィルタ層Ｒ、Ｇ、Ｂとに対応する）毎に、図３に示すごとく、上下に導電膜部１６ａ、１６ｂを突出させている。
【００６９】
このため、映像データ信号Ｒ₀Ｇ₀Ｂ₀の各映像データは、ｊ番目（ｊは１乃至１０２４の自然数）の走査線が選択されたとき表示される必要がある。具体的には、例えば、水平方向（ｊ番目の走査線につながっている方向）の１画素目ではデータＤ_1,j、２画素目ではデータＤ_2,j+1、３画素目ではデータＤ_3,j、４画素目ではデータＤ_4,j+1というように、交互にｊ番目とｊ＋１番目の水平ライン上の映像データを表示する必要がある。
【００７０】
これに対応するために、フレームメモリ回路２０から各データＤ_1,1、Ｄ_2,0、Ｄ_3,1、Ｄ_4,0、・・・、Ｄ_1279,1、Ｄ_1280,0を読み出して、映像データ変換回路３０の各ラインメモリ３１ａ乃至３２ｃのアドレス１乃至１２８０に書き込む。
【００７１】
ここで、各フレームメモリ２１乃至２３、各ラインメモリ３１ａ乃至３２ｃへ書き込まれたデータをマップで表すと、それぞれ、図１０及び図１１のようになる。なお、図１０において、Ｈ＝０及びＨ＝１０２５の各行では、Ｖ＝１乃至Ｖ＝１２８０に亘り、各データＤは１６進数表示にて零をとる。また、Ｈ＝１乃至Ｈ＝１０２４の範囲では、各行において、各データＤはそれぞれの映像データを１６進数表示にて表す。
【００７２】
次に、ＥＮ信号がハイレベルの期間に各ラインメモリ３１ａ乃至３２ｃのアドレス１乃至１２８０に格納されているデータはクロック信号ＣＬ４に同期して順次各ラインメモリ３１ａ乃至３１ｃから読み出されていく。なお、ＥＮ信号がハイレベルの期間はＳＣＫ信号がローレベルにある期間と同じである。また、本実施形態では、１パルスのＳＣＣ信号が印加される毎に２パルスのＳＣＫ信号が印加される。
【００７３】
各ラインメモリ３１ａ、３２ａ、３３ａから読み出されたデータは、各Ｄ−Ａ変換器３１ｂ、３２ｂ、３３ｂ（図６参照）により所定の振幅を持つアナログ信号（図１にて符号Ｒ２、Ｇ２、Ｂ２参照）に変換される。なお、本実施形態では、図９に示すように、各Ｄ−Ａ変換器３１ｂ、３２ｂ、３３ｂの出力アナログ信号のレベルは、当該各Ｄ−Ａ変換器３１ｂ、３２ｂ、３３ｂの入力データであるデジタルデータに対し直線的に変化する。
【００７４】
続いて、各Ｄ−Ａ変換器３１ｂ、３２ｂ、３３ｂの出力アナログ信号は、各アナログスイッチ３１ｃ、３２ｃ、３３ｃを通して信号電極駆動回路５０に出力される。ここで、各アナログスイッチ３１ｃ、３２ｃ、３３ｃは、ＤＰ信号がローレベルのときは、各出力アナログ信号をそのまま信号電極駆動回路５０に出力し、また、ＤＰ信号がハイレベルのときは各出力アナログ信号を反転して信号電極駆動回路５０に出力する。
【００７５】
信号電極回路５０は、図１２にて示すごとく、シフトレジスタ５０ａと、２段のサンプルホールド回路５１、５２からなるサンプルホールド回路５０ｂとにより構成されている。
【００７６】
映像データ変換回路３０でレベル変換された各アナログ信号（映像データ信号Ｒ₂Ｇ₂Ｂ₂に対応する）は、クロック信号ＣＬ１に同期してＳＣＫ信号がローレベルのときに初段のサンプルホールド回路５１の各サンプルホールド部ＳＨ１１Ｒ、ＳＨ１１Ｇ、ＳＨ１１Ｂ、ＳＨ１２Ｒ、・・・、ＳＨ１ｍＢ（ｍ＝１２８０）によりラッチされ１行分の信号としてホールドされる。このようにして初段のサンプルホールド回路５１にホールドされた信号は、ＳＣＫ信号の立ち上がりに同期して次段のサンプルホールド回路５２の各サンプルホールド部ＳＨ２１Ｒ、ＳＨ２１Ｇ、ＳＨ２１Ｂ、ＳＨ２２Ｒ、・・・、ＳＨ２ｍＢ（ｍ＝１２８０）にラッチされ、各信号電極Ｘｍに映像データ信号として出力される。そして、信号電極駆動回路５０は、上記動作を繰り返すことで、図１３に示すような駆動波形を発生する。このことは、信号電極駆動回路５０がＳＣＫ信号に同期して映像データ信号Ｒ₀Ｇ₀Ｂ₀に対応するＲＧＢのデータ信号を出力することを意味する。
【００７７】
走査電極駆動回路６０は、コントロール回路４０からのＤＰ信号、ＳＩＯ１信号、ＳＩＯ２信号、ＳＣＣ信号及びＡＣＫ信号に基づき、電源回路７０からの７種類の電圧を選択して、消去、選択、保持、消去パルス印加の各状態に対応した各電圧を、走査電極Ｙｎに、１走査電極の飛び越しをしながら順次印加するとともに、これら走査電極Ｙｎを交流駆動するため選択期間毎に電圧極性を正又は負に切り換える。
【００７８】
ここで、走査電極駆動回路６０の動作を、図１７を参照しつつ、走査電極Ｙ１を例にとり説明する。
【００７９】
消去期間には、電圧ＶＥが走査電極に印加されてこの走査電極Ｙ１上の全画素表示を消去する。選択期間は、２つの期間に分かれており、正の選択期間においては、その第１期間には負の選択電圧ＶＷＮが走査電極Ｙ１に印加され、その第２期間には正の選択電圧ＶＷＰが当該走査電極Ｙ１に印加される。この場合、上記印加電圧と各信号電極に印加される映像データに対応した電圧波形との組み合わせにより、走査電極Ｙ１上の画素に表示が書き込まれる。
【００８０】
正の保持期間には、電圧ＶＨＰが走査電極Ｙ１に印加されて表示内容を保持する。正の保持期間終了後、負の消去パルスが走査電極Ｙ１に印加される。負の消去パルス印加期間には電圧ＶＲＮが走査電極Ｙ１に所定の期間印加される。
【００８１】
消去期間を経て次の交流駆動を行うため、先の選択と逆極性の負の選択期間になり、走査電極Ｙ１に対し、第１期間には正の選択電圧ＶＷＰが印加され、第２期間には負の選択電圧ＶＷＮが印加される。ここで、上記印加選択電圧と各信号電極に印加される映像データに対応した電圧波形との組み合わせにより、走査電極Ｙ１上の画素に表示内容が書き込まれる。なお、負の保持期間には、電圧ＶＨＮが走査電極Ｙ１に印加されて表示内容を保持する。この負の保持期間終了後、正の消去パルスが走査電極Ｙ１に印加される。正の消去パルス印加期間には電圧ＶＲＰが走査電極Ｙ１に所定の期間印加される。
【００８２】
また、上述した飛び越し走査はつぎのようにして行う。即ち、走査電極Ｙ１から走査電極Ｙ１０２５にかけてこれら走査電極を１本づつ飛び越しながら走査する。走査する順番はＹ１、Ｙ３、Ｙ５、・・・、Ｙ１０２３、Ｙ１０２５、Ｙ２、Ｙ４、Ｙ６、・・・、Ｙ１０２２、Ｙ１０２４の順に走査する。
【００８３】
走査電極Ｙ３以後に選択される走査電極には、選択期間分ずらした波形にて電圧が印加される。その際、表示のちらつきを防止するため、例えば、走査電極Ｙ１が正、走査電極Ｙ３が負、走査電極Ｙ５が正、・・・、Ｙ１０２３が負、Ｙ１０２５が正、Ｙ２が負、Ｙ４が正、Ｙ６が負、Ｙ１０２２が負、Ｙ１０２４が正、走査電極Ｙ１が負、・・・というように、走査電極を１本飛び越す毎に電圧極性が反転するようになっている（図３参照）。
【００８４】
ここで、走査電極駆動回路６０の具体的回路構成につき、図１４を参照して説明する。この走査電極駆動回路６０は、１０２５個の２ｂｉｔレジスタＲＹ_1,1乃至ＲＹ_1025,1と、１０２５個のデコーダ回路ＤＹ１乃至ＤＹ１０２５、１０２５個のレベルシフタＳＹ１乃至ＳＹ１０２５、１０２５個のアナログスイッチ回路ＷＹ１乃至ＷＹ１０２５とを有し、コントロール回路４０から５種類の信号を受けて上記動作をするように構成されている。
【００８５】
２ｂｉｔレジスタＲＹ_1,1乃至ＲＹ_1025,1は、ＳＩＯ１及びＳＩＯ２信号を、ＡＣＫ信号の立ち上がりに同期して順次取り込み、ＳＣＣ信号の立ち上がりに同期して２ｂｉｔデータ（ｂｉｔ１、ｂｉｔ２）をデコーダ回路ＤＹ１乃至ＤＹｎに出力する。
【００８６】
ここで、２ｂｉｔレジスタＲＹ_1,1乃至ＲＹ_1025,1の具体的構成につき２ｂｉｔレジスタＲＹ_1,1及びＲＹ_2,1を例にとり、図１５を参照して説明する。２ｂｉｔレジスタＲＹ_1,1は、１ｂｉｔを構成する一対のＤ型フリップフロップＦａ、Ｆｂと、他の１ｂｉｔを構成する一対のＤ型フリップフロップＦｃ、Ｆｄとを備える。
【００８７】
両フリップフロップＦｂ、Ｆｄは、ＡＣＫ信号の立ち上がりに同期してＳＩＯ１及びＳＩＯ２信号を取り込み、各Ｑ端子から両フリップフロップＦａ、Ｆｃにそれぞれ出力する。両フリップフロップＦａ、Ｆｃは、ＳＣＣ信号の立ち上がりに同期して、両フリップフロップＦｂ、Ｆｄの各Ｑ端子からの出力をそれぞれ取り込み、２ｂｉｔデータ（ｂｉｔ１、ｂｉｔ２）としてデコーダ回路ＤＹ１に出力する。
【００８８】
また、２ｂｉｔレジスタＲＹ_2,1は、２ｂｉｔレジスタＲＹ_1,1と同様に、各一対のＤ型フリップフロップＦａ、Ｆｂ及びＦｃ、Ｆｄを備える。この２ｂｉｔレジスタＲＹ_2,1では、両フリップフロップＦｂ、Ｆｄは、ＡＣＫ信号の立ち上がりに同期して、ＳＩＯ１及びＳＩＯ２信号に代わる２ｂｉｔレジスタＲＹ_1,1の両フリップフロップＦｂ、Ｆｄの各Ｑ端子からの出力を取り込み、各Ｑ端子から両フリップフロップＦａ、Ｆｃにそれぞれ出力する。
【００８９】
これら両フリップフロップＦａ、Ｆｃは、ＳＣＣ信号の立ち上がりに同期して両フリップフロップＦｂ、Ｆｄの各Ｑ端子からの出力をそれぞれ取り込み、２ｂｉｔデータ（ｂｉｔ１、ｂｉｔ２）としてデコーダ回路ＤＹ２に出力する。
【００９０】
なお、残りの２ｂｉｔレジスタＲＹ_3,1乃至ＲＹ_1025,1も２ｂｉｔレジスタＲＹ_2,1と同様の構成を有しており、これら２ｂｉｔレジスタＲＹ_3,1乃至ＲＹ_1025,1は、それぞれ、２ｂｉｔレジスタＲＹ_2,1乃至ＲＹ_1024,1と同様に作動して２ｂｉｔデータをデコーダ回路ＤＹ３乃至ＤＹ１０２５に出力する。
【００９１】
デコーダ回路ＤＹ１乃至ＤＹ１０２５は、２ｂｉｔレジスタＲＹ_1,1乃至ＲＹ_1025,1からの２ｂｉｔデータ及びコントロール回路４０からの一方のＤＰ信号により、アナログスイッチ回路ＷＹ１乃至ＷＹ１０２５の各アナログスイッチを切り換えるに要する７種類の信号を作成するようになっている。
【００９２】
デコーダ回路ＤＹ１乃至ＤＹ１０２５は、共に、図１６に示す回路構成を有している。そこで、デコーダ回路ＤＹ１を例にとり説明する。論理回路５１は、図１６にて示すように複数の論理ゲート素子により構成されており、この論理回路５１は、２ｂｉｔレジスタＲＹ_1,1からの両データｂｉｔ１、ｂｉｔ２をデコードして、切り換え信号としての役割を果たすＤＥＥ信号、ＤＷＷ信号、ＤＲＲ信号及びＤＨＨ信号に変換する。
【００９３】
ここで、消去期間のとき（ＳＩＯ１信号及びＳＩＯ２信号がＬ、Ｌのとき）、ＤＥＥ信号のみがＨとなり、選択期間のとき（ＳＩＯ１信号及びＳＩＯ２信号がＨ、Ｌのとき）、ＤＷＷ信号のみがＨとなり、消去パルス印加期間のとき（ＳＩＯ１信号及びＳＩＯ２信号がＬ、Ｈのとき）、ＤＲＲ信号のみがＨとなり、保持期間のとき（ＳＩＯ１信号及びＳＩＯ２信号がＨ、Ｈのとき）、ＤＨＨ信号のみがＨとなる。
【００９４】
論理回路５２は、図１６にて示すように複数の論理ゲート素子５２ａ乃至５２ｆにより構成されており、この論理回路５２は、ＤＷＷ信号がＨのときリセットされ、ＤＲＲ信号の立ち上がりに同期してＯＲゲート５２ｇの出力を反転させる。
【００９５】
論理回路５３は、図１６にて示すように複数の論理ゲート素子５３ａ乃至５３ｄにより構成されており、この論理回路５３は、論理回路５１からのＤＷＷ信号及び一方のＤＰ信号に基づき論理回路５４を論理制御する。論理回路５４は、ＤＷＷ信号がＨのとき一方のＤＰ信号を論理回路５３から受けてそのまま出力し、ＤＷＷ信号がＬのとき論理回路５３からの一方のＤＰ信号をラッチする。
【００９６】
このようにして合成された７種類の制御信号のうち、ＤＥＥ信号が、電源回路７０の電圧ＶＥの出力端子に接続されたアナログスイッチ（図１４参照）をレベルシフタを通じて制御し、ＤＷＰ信号が、電源回路７０の電圧ＶＷＰの出力端子に接続されたアナログスイッチ（図１４参照）をレベルシフタを通じて制御する。また、ＤＷＮ信号が、電源回路７０の電圧ＶＷＮの出力端子に接続されたアナログスイッチ（図１４参照）をレベルシフタを通じて制御し、ＤＲＰ信号が、電源回路７０の電圧ＶＲＰの出力端子に接続されたアナログスイッチ（図１４参照）をレベルシフタを通じて制御する。
【００９７】
また、ＤＲＮ信号が、電源回路７０の電圧ＶＲＮの出力端子に接続されたアナログスイッチ（図１４参照）をレベルシフタを通じて制御し、ＤＨＰ信号が、電源回路７０の電圧ＶＨＰの出力端子に接続されたアナログスイッチ（図１４参照）をレベルシフタを通じて制御し、ＤＨＮ信号が、電源回路７０の電圧ＶＨＮの出力端子に接続されたアナログスイッチ（図１４参照）をレベルシフタを通じて制御する。そして、各電圧がＨのとき、対応するアナログスイッチがオンとなり、このアナログスイッチを通して電源回路７０の電圧が出力される。
【００９８】
上述した論理回路５４は、両論理回路５２、５３の各出力の排他論理和をＤＰＰ信号として論理回路５５に出力する。ここで、ＤＷＷ信号がＨの期間の間、論理回路５２はリセットされてその出力がＬとなり、論理回路５３は論理回路５２の出力をそのまま出力するため、ＤＰＰ信号は一方のＤＰ信号と一致し、電圧極性は一方のＤＰ信号により制御される。ＤＷＷ信号がＬになると、論理回路５３は、ラッチ機能を発揮するため、ＤＰＰ信号は一方のＤＰ信号とは無関係となる。論理回路５２の論理出力は、ＤＲＲ信号の立ち上がりに同期して反転するため、ＤＰＰ信号はＤＲＲ信号の立ち上がりの度に論理が反転し、電圧極性は消去パルス印加期間時に反転する。
【００９９】
論理回路５５は、論理回路５１からの各信号及び論理回路５４からのＤＰＰ信号に基づき、電圧極性を切り換える。この場合、ＤＷＷ信号がＨのとき、ＤＰＰ信号がＨであればＤＷＰ信号がＨとなり、ＤＰＰ信号がＬであればＤＷＮ信号がＨとなる。ＤＲＲ信号がＨのとき、ＤＰＰ信号がＨならばＤＲＰ信号がＨになり、ＤＰＰ信号がＬならばＤＲＮ信号がＨになる。また、ＤＨＨ信号がＨのとき、ＤＰＰ信号がＨならばＤＨＰ信号がＨになり、ＤＰＰ信号がＬならばＤＨＮ信号がＨになる。
【０１００】
従って、ＡＣＫ信号、ＳＣＣ信号、ＳＩＯ１信号、ＳＩＯ２信号、及び一方のＤＰ信号に基づき、所定波形の電圧が走査電極Ｙ１乃至Ｙｎに出力される（図１４及び図１７参照）。
【０１０１】
本第１実施形態では、上述したように、１パルスのＳＣＣ信号に対して２パルスのＡＣＫ信号が対応している（図１７参照）ので、選択期間は、電圧が、ＳＩＯ１信号、ＳＩＯ２信号の両信号によって、走査電極を１本ずつ飛び越して順次走査電極に印加される。
【０１０２】
その結果、図１７にて示すようなタイミングにて、走査電極駆動波形が各走査電極に印加される。図１７では、Ｓ＋は正の選択期間を示し、Ｓ−は負の選択期間を示す。Ｒ＋は正の消去パルス印加期間を示し、Ｒ−は負の消去パルス印加期間を示す。Ｈ＋は正の保持期間を示し、Ｈ−は負の保持期間を示す。ＲＳは消去期間を示す。
【０１０３】
このように構成した本第１実施形態において、１画面表示周期が、３０Ｈｚ（１画面表示期間３３．３３３ｍｓ、１水平ライン走査時間１Ｈ＝３２．５μｓ）、走査電極の数１０２５本、信号電極の数１２８０本（透明導電膜１３の数３８４０本に対応する）、走査デューティ１／Ｎ（Ｎ＝１０２５）、消去パルス印加期間３２．５μｓ（１Ｈ）、消去期間１９５１．２μｓ（６０Ｈ）とした場合の液晶表示装置としての作動について説明する。
【０１０４】
従来の線順次駆動方法と画素構造では、図１９にて画素の輝度変化と時間との関係により示すように、画素Ｇｍ，ｎ＝Ｇｉ，ｊと画素Ｇｍ，ｎ＝Ｇｉ＋１，ｊの走査タイミング及び輝度変化波形は、駆動周波数３０Ｈｚのもと、同一である。
【０１０５】
従って、両画素Ｇｉ，ｊと画素Ｇｉ＋１，ｊの平均の輝度変化と時間との関係では、当該平均の輝度変化は駆動周波数と同じ３０Ｈｚとなる。このため、各画素の輝度変化にしろ平均の輝度変化にしろ、各画素には、図１９に示すような輝度の時間的変化により、駆動周波数である３０Ｈｚのちらつきが発生する。
【０１０６】
これに対し、本第１実施形態によれば、各画素Ｇｉ，ｊ、Ｇｉ＋１，ｊの走査タイミング及び輝度波形は、図１８にて画素の輝度変化と時間との関係により示すようになる。
【０１０７】
ここで、本第１実施形態では、液晶パネル１０の各走査電極は各信号電極及び各カラーフィルタ１２との関係において上述のごとく構成されている（図３参照。しかも、各画素Ｇｉ，ｊ、Ｇｉ＋１，ｊは１本飛び越し走査のもとに走査される。このため、画素Ｇｉ＋１，ｊの走査タイミング及び輝度波形は、画素Ｇｉ，ｊの走査タイミングの走査タイミング及び輝度波形に対し（１／６０Ｈｚ）即ち半周期だけずれる。
【０１０８】
従って、両画素Ｇｉ，ｊ、Ｇｉ＋１，ｊの平均の輝度変化と時間との関係は、図１８にて示すようになり、輝度の時間変化の周期は半分になる。このため、ちらつき周波数は駆動周波数の２倍の６０Ｈｚとなる。
【０１０９】
一般に、３０Ｈｚのちらつきは人間が見た場合非常に感度が高いため、表示の視認性を著しく低下させ、見る者に疲労感や不快感を与える。ちらつきは、周波数が高くなるにつれて人間が見た場合の感度が低下し、６０Ｈｚになると人間の目にはほとんど感じられない。
【０１１０】
しかし、従来の駆動方法と画素構造の組み合わせではちらつき周波数は、上述のごとく、駆動周波数と同じ３０Ｈｚなので、不快なちらつきが視認されてしまっていた。これに対し、本第１実施形態による駆動方法と画素構造（図３参照）の場合、ちらつき周波数は駆動周波数の２倍の６０Ｈｚとなるので人間には殆ど感じられない。その結果、ラインスクロール現象が見る人によって視認されることがない。
【０１１１】
また、本第１実施形態では隣接の２画素での平均となるので、表示面にかなり近づいても平均の輝度効果がある。このため、ラインスクロール現象の視認がより一層防止され得る。さらに、平均の輝度変化において、輝度の落ち込みが図１９にて示すものに比べて半分になるので、ちらつきが一層防止される。
【０１１２】
また、本第１実施形態では、上述したような各カラーフィルタ層Ｒ、Ｇ、Ｂをまとめた単位（即ちカラーフィルタ１２毎）のもとに、隣接画素の走査順をずらせているので、動画像を表示したときも色ずれを生じることが無い。
【０１１３】
図２０乃至図２２は、上記第１実施形態の変形例を示している。この変形例においては、他の走査電極駆動回路６０が、上記第１実施形態にて述べた走査電極駆動回路６０に加え、図２０にて示すごとく、液晶パネル１０に接続されている。また、当該他の走査電極駆動回路６０にも、電源回路７０の出力及びコントロール回路４０から上記第１実施形態にて述べた走査電極駆動回路６０への出力が入力される。
【０１１４】
また、本変形例での液晶パネル１０においては、上記第１実施形態にて述べた複数の透明導電膜１３の各々が、上記第１実施形態にて述べた信号電極Ｘｍに代わる信号電極Ｘ３ｍとして用いられる。これに伴い、各カラーフィルタ層Ｒ、Ｇ、Ｂが、上記第１実施形態にて述べたように画素毎に１単位としてまとめて用いられるのではなく、信号電極Ｘ３ｍの各々に対応するように、別々に用いられる（図２１参照）。
【０１１５】
また、本変形例での液晶パネル１０においては、各一対の走査電極Ｙｎ−１、Ｙｎ−２が、上記第１実施形態にて述べた各走査電極Ｙｎに代えて採用されている。
【０１１６】
ここで、各走査電極Ｙｎ−１と、各走査電極Ｙｎ−２とは、互いに逆の極性となっている。また、各走査電極Ｙｎ−１は、図１にて図示右側の走査電極駆動回路６０に接続され、一方、各走査電極Ｙｎ−２は、図２０にて図示左側の走査電極駆動回路６０に接続されている。
【０１１７】
また、一対の走査電極Ｙ１−１、Ｙ１−２を例にとりその構造について説明すると、走査電極Ｙ１−１は、透明導電膜１６Ａにより構成されており、この透明導電膜１６Ａは、図２１にて示すごとく、共通膜部１６ｄから両矩形状導電膜部１６ｅ、１６ｆを交互に突出形成して構成されており、各導電膜部１６ｅは、共通膜部１６ｄから図２１にて図示上方へ突出形成され、一方、各導電膜部１６ｆは、共通膜部１６ｄから図２１にて図示下方へ突出形成されている。なお、共通膜部１６ｄは画面の大きさにより低抵抗の材料を使うこともある。図２１中、二点鎖線で囲んだ領域が各水平方向表示ラインを形成する。
【０１１８】
一方、走査電極Ｙ１−２は、透明導電膜１６Ｂにより構成されており、この透明導電膜１６Ｂは、図２１にて示すごとく、透明導電膜１６Ａと同様に構成されている。
【０１１９】
また、透明導電膜１６Ａの各導電膜部１６ｅは、透明導電膜１６Ｂの対応の各導電膜部１６ｅと共に、図２１にて第１行目の水平方向表示ライン上の図示上下の位置にて、各信号電極Ｘ１、Ｘ３、Ｘ５、・・・、Ｘ３×１２８０−１にそれぞれ対応して位置する。
【０１２０】
また、透明導電膜１６Ａの各導電膜部１６ｆは、透明導電膜１６Ｂの対応の各導電膜部１６ｆと共に、図２１にて第２行目の水平方向表示ライン上の図示上下の位置において、各信号電極Ｘ２、Ｘ４、Ｘ６、・・・、Ｘ３×１２８０−２、Ｘ３×１２８０にそれぞれ対応して位置する。残りの各対の走査電極Ｙ２−１、Ｙ２−２、・・・・、Ｙｎ−１、Ｙｎ−２も、一対の走査電極Ｙ１−１、Ｙ１−２と実質的に同様に構成されている。
【０１２１】
ちなみに、一方極性の走査電極Ｙ１−１の駆動波形及び信号電極の駆動波形は、図２２（ａ）にて示す波形となる。また、他方極性の走査電極Ｙ１−２の駆動波形及び信号電極の駆動波形は、図２２（ｂ）にて示す波形となる。その他の構成は上記第１実施形態と同様である。
【０１２２】
このように構成した本変形例においては、上述のごとく、上記第１実施形態のように各カラーフィルタ層Ｒ、Ｇ、Ｂをまとめて一単位としての１画素に対応させるのではなく、各カラーフィルタ層Ｒ、Ｇ、Ｂが、それぞれ、独立の一単位としての１画素に対応させるようにしてある。このため、平均の画素の単位が上記第１実施形態よりも小さくなる。従って、表示画像として動画特性を重視しない場合にちらつきを防止する効果が高くなる（図２２（ｃ）参照）。その結果、ラインスクロール現象を見えなくする効果が高くなる。
【０１２３】
また、モノクロ表示の場合も画素を単位とするほうが効果が高い。また、図２１では１画素を２つの領域に分けて互いに逆の極性で両走査電極駆動回路６０により駆動している。このため、反強誘電性液晶１０ｃの正と負の特性の違いや正の透光状態と負の透光状態を斜めから見たときに生じる分光透過率の違いに起因するちらつきをも防いでおり、水平方向の２画素での平均効果と組み合わさり、ちらつきを抑える効果は著しく高い。その他の作用効果は上記第１実施形態と同様である。
（第２実施形態）
次に、本発明の第２実施形態を図２３乃至図３５に基づき説明する。この第２実施形態では、コントロール回路４０Ａ及び走査電極駆動回路６０Ａが、上記第１実施形態にて述べたコントロール回路４０及び走査電極駆動回路６０に代えて、図２３にて示すごとく、採用されている。
【０１２４】
コントロール回路４０Ａは、上記コントロール回路４０の各出力信号のうちＳＩ０１信号及びＳＩ０２信号に代えて、ＳＩ０１ａ信号及びＳＩ０２ａ信号（図２７及び図２９参照）を出力し、かつ、当該コントロール回路４０の各出力信号に加え、ＤＲ信号をも出力するようになっている。
【０１２５】
即ち、コントロール回路４０Ａは、外部回路から垂直同期信号ＶＳＹＣ及び水平同期信号ＨＳＹＣを受け、ＤＰ信号、ＤＲ信号、ＳＩＯ１ａ信号、ＳＩＯ２ａ信号、ＳＣＣ信号、ＡＣＫ信号、ＣＬ１信号、ＣＬ２信号、ＣＬ３信号、ＣＬ４信号、ＷＥＮ信号、ＲＥＮ信号、ＡＤ１信号、及びＡＤ２信号を出力する。
【０１２６】
なお、ＤＰ信号、ＤＲ信号、ＳＩＯ１ａ信号、ＳＩＯ２ａ信号、ＳＣＣ信号及びＡＣＫ信号は、走査電極駆動回路６０Ａに出力され、また、ＣＬ１信号及びＳＣＣ信号は信号電極駆動回路５０に出力される。ＣＬ２信号、ＣＬ３信号、ＷＥＮ信号、ＲＥＮ信号及びＡＤ１信号はフレームメモリ回路２０に出力される。ＤＰ信号、ＣＬ４信号及びＡＤ３信号は映像データ変換回路３０に出力される。
【０１２７】
ここで、本第２実施形態のＳＩＯ１ａ信号及びＳＩＯ２ａ信号は、図２９にて示すごとく、上記第１実施形態にて述べたＳＩＯ１及びＳＩＯ２信号とはパルス波形が異なるものの、これらＳＩＯ１信号及びＳＩＯ２信号と同様に、走査電極Ｙｎの状態を規定する役割を果たす。
【０１２８】
また、本第２実施形態では、ＳＩＯ１ａ信号及びＳＩＯ２ａ信号がＬ、Ｌのとき、Ｈ、Ｌのとき、Ｈ、Ｈのとき、及びＬ、Ｈのとき、消去期間、選択期間、保持期間及び回復期間（リフレッシュ期間）の各状態にそれぞれ対応する。
【０１２９】
走査電極駆動回路６０Ａは、コントロール回路４０ＡからのＤＰ信号、ＤＲ信号、ＳＩＯ１ａ信号、ＳＩＯ２ａ信号、ＡＣＫ信号及びＳＣＣ信号に基づき、上記第１実施形態にて述べた電源回路７０からの７種類の電圧ＶＷＰ、ＶＲＰ、ＶＨＰ、ＶＥ、ＶＨＮ、ＶＲＮ、ＶＷＮ（図２３参照）を選択して、消去、選択、保持、回復（リフレッシュ）の各状態に対応した各電圧を走査電極Ｙｎに２本づつ飛び越しながら印加するとともに、これら走査電極Ｙｎを交流駆動するため選択期間の度毎に電圧極性を正又は負に切り換える（図２９参照）。
【０１３０】
ここで、このような走査電極駆動回路６０Ａの動作を図２９に基づき走査電極Ｙ１を例にとり説明する。選択期間は、三つの期間に分かれており、正の選択期間においては、走査電極に対し、第１期間には電圧ＶＥが印加され、第２期間には電圧ＶＨＰが印加され、第３期間には電圧ＶＷＰが印加される。この電圧ＶＷＰと信号電極に印加される画像データに対応した電圧波形との組み合わせにより、走査電極Ｙ１上の画素に表示が書き込まれる。正の保持期間には、電圧ＶＨＰが走査電極に印加されて表示内容を保持する。
【０１３１】
回復期間は二つの期間に分かれている。負の回復期間においては、走査電極に対し、第１期間に電圧ＶＲＮが印加される。この期間は、信号電極駆動回路５０が後述のごとく電圧ＶＧを出力する期間と一致しており、表示内容を保持したまま電圧極性を反転させる。第２期間には、電圧ＶＨＮが走査電極に印加される（図２９の走査電極Ｙ１上の符号Ｒ−参照）。次の負の保持期間には、電圧ＶＨＮが走査電極に印加されて表示内容を保持する。続いて、正の回復期間及び正の保持期間となる。
【０１３２】
正の回復期間においては、走査電極に対し、第１期間に電圧ＶＲＰが印加される。この期間は、信号電極駆動回路５０が後述のごとく電圧ＶＧを出力する期間と一致しており、表示内容を保持したまま電圧極性を反転させる。第２期間には、電圧ＶＨＰが走査電極に印加される。次の正の保持期間には、電圧ＶＨＰが走査電極に印加されて表示内容を保持する。
【０１３３】
負の消去期間では、第１期間に電圧ＶＷＮが走査電極に印加された後電圧ＶＥが走査電極に印加されてこの走査電極上の全画素表示を消去する。消去期間を経て次の交流駆動を行うため、先の選択と逆極性の負の選択期間になり、走査電極に対し、第１期間には電圧ＶＥが印加され、第２期間には電圧ＶＨＮが印加され、続いて、第３期間には負の選択電圧ＶＷＮが印加される。ここで、上記電圧と信号電極に印加される画像データに対応した電圧波形との組み合わせにより画素に表示内容が書き込まれる。負の保持期間には、電圧ＶＨＮが走査電極に印加されて表示内容を保持する。
【０１３４】
続いて、正の回復期間、正の保持期間、負の回復期間及び負の保持期間となり以後同様に繰り返される。最後の保持期間の後に正の消去期間となる。正の消去期間では、第１期間に電圧ＶＷＰが走査電極に印加された後電圧ＶＥが走査電極に印加されてこの走査電極上の全画素表示を消去する。
【０１３５】
また、本第２実施形態では、走査電極Ｙ１から走査電極Ｙ１０２５にかけてこれら走査電極を飛び越し数２にて飛び越しながら走査する。このため、図３０に示すごとく、走査電極Ｙ１、Ｙ４、Ｙ７、・・・のように２本づつ飛び越しながら選択期間分ずらした波形にて電圧が印加される。画面の最下部まで走査した後、Ｙ２、Ｙ５、Ｙ８、・・・のように２本づつ飛び越しながら選択期間分ずらした波形にて電圧が印加される。
【０１３６】
同様に、液晶パネル１０の最下部まで走査した後、Ｙ３、Ｙ６、Ｙ９、・・・のように２本ずつ飛び越しながら選択期間分ずらした波形にて電圧が印加され、１画面の走査が終わる。その後、極性を反転して同様に飛び越しながら画面の走査をする。また、上記走査にあたっては、表示のちらつきを防止するため、例えば、走査電極Ｙ１が正、走査電極Ｙ２が負、走査電極Ｙ３が正、・・・というように、走査電極毎に電圧極性が反転するようになっている。
【０１３７】
ここで、走査電極駆動回路６０Ａの具体的回路構成につき、図２７を参照して説明する。この走査電極駆動回路６０Ａは、上記第１実施形態にて述べた走査電極駆動回路６０において、１０２５個の２ｂｉｔレジスタＲＹ_1,1乃至ＲＹ_1025,1にＳＩ０１信号及びＳＩ０２信号に代えてＳＩ０１ａ信号及びＳＩ０２ａ信号を入力し、上記第１実施形態にて述べたｎ個のデコーダ回路ＤＹ１乃至ＤＹ１０２５に代わる１０２５個のデコーダ回路ＤＹ１ａ乃至ＤＹ１０２５ａ（図２８参照）にさらにＤＲ信号を入力するようにした構成となっている。
【０１３８】
２ｂｉｔレジスタＲＹ１１乃至ＲＹ１０２５，１は、ＳＩＯ１ａ及びＳＩＯ２ａ信号を、ＡＣＫ信号の立ち上がりに同期して順次取り込み、ＳＣＣ信号の立ち上がりに同期して２ｂｉｔデータ（ｂｉｔ１、ｂｉｔ２）をデコーダ回路ＤＹ１乃至ＤＹ１０２５に出力する。
【０１３９】
デコーダ回路ＤＹ１乃至ＤＹ１０２５は、２ｂｉｔレジスタＲＹ１乃至ＲＹ１０２５からの２ｂｉｔデータ及びコントロール回路４０Ａからの一方のＤＰ信号及びＤＲ信号により、アナログスイッチ回路ＷＹ１乃至ＷＹ１０２５の各アナログスイッチを切り換えるに要する７種類の信号を作成するようになっている。
【０１４０】
デコーダ回路ＤＹ１ａ乃至ＤＹ１０２５ａは、上記第１実施形態にて述べたデコーダ回路ＤＹ１乃至ＤＹ１０２５において、両論理回路５１、５６の間に論理回路５５を接続した構成となっている。
【０１４１】
そこで、本第２実施形態におけるデコーダ回路ＤＹ１ａを例にとり説明する。論理回路５１は、上記第１実施形態にて述べたと実質的に同様である。ここで、消去期間のとき（ＳＩＯ１ａ信号及びＳＩＯ２ａ信号がＬ、Ｌのとき）、ＤＤＥ信号のみがＨとなり、選択期間のとき（ＳＩＯ１ａ信号及びＳＩＯ２ａ信号がＨ、Ｌのとき）、ＤＤＷ信号のみがＨとなり、回復期間のとき（ＳＩＯ１ａ信号及びＳＩＯ２ａ信号がＬ、Ｈのとき）、ＤＤＲ信号のみがＨとなり、保持期間のとき（ＳＩＯ１ａ信号及びＳＩＯ２ａ信号がＨ、Ｈのとき）、ＤＤＨ信号のみがＨとなる。
【０１４２】
論理回路５５は、ＤＲ信号に基づき論理回路５１からＳＩＯ１ａ信号及びＳＩＯ２ａ信号との関連で生ずる各切り換え信号を制御して、ＤＥＥ信号、ＤＷＷ信号、ＤＲＲ信号及びＤＨＨ信号を出力する。
【０１４３】
なお、確認のため、各信号のレベルの関係を述べると、ＤＤＥ信号がＨのときにはＤＥＥ信号のみがＨとなる。ＤＤＷ信号がＨのときには、ＤＲ信号がＨの期間の間ＤＥＥ信号のみがＨとなり、ＤＲ信号がＬの期間の間ＤＷＷ信号のみがＨとなる。ＤＤＲ信号がＨのとき、ＤＲ信号がＨの期間の間ＤＲＲ信号のみＨとなり、ＤＲ信号がＬの期間の間ＤＨＨ信号のみＨとなる。ＤＤＨ信号がＨのときＤＨＨ信号のみＨとなる。
【０１４４】
各論理回路５２、５４の作動は、上記第１実施形態と同様である。論理回路５６は、論理回路５５からの各信号及び論理回路５４からのＤＰＰ信号に基づき、電圧極性を切り換える。この場合、ＤＷＷ信号がＨのとき、ＤＰＰ信号がＨであればＤＷＰ信号がＨとなり、ＤＰＰ信号がＬであればＤＷＮ信号がＨとなる。ＤＲＲ信号がＨのとき、ＤＰＰ信号がＨならばＤＲＰ信号がＨになり、ＤＰＰ信号がＬならばＤＲＮ信号がＨになる。また、ＤＨＨ信号がＨのとき、ＤＰＰ信号がＨならばＤＨＰ信号がＨになり、ＤＰＰ信号がＬならばＤＨＮ信号がＨになる。
【０１４５】
従って、図２９にて示すように、ＡＣＫ信号、ＳＣＣ信号、ＳＩＯ１ａ信号、ＳＩＯ２ａ信号、一方のＤＰ信号及びＤＲ信号に基づき、所定波形の電圧が走査電極Ｙ１乃至Ｙｎに出力される。
【０１４６】
本第２実施形態では、１パルスのＳＣＣ信号に対して３パルスのＡＣＫ信号（図２９参照）が対応するので、選択期間は、ＳＩＯ１ａ信号、ＳＩＯ２ａ信号の両信号によって、走査電極を２本ずつ飛び越して順次走査電極に印加される。
【０１４７】
その結果、図３０にて示すようなタイミングにて、走査電極駆動波形が各走査電極に印加される。図３０では、Ｓ＋は正の選択期間を示し、Ｓ−は負の選択期間を示す。Ｒ＋は正の回復期間を示し、Ｒ−は負の回復期間を示す。Ｈ＋は正の保持期間を示し、Ｈ−は負の保持期間を示す。ＲＳ＋は正の消去期間を示し、ＲＳ−は負の消去期間を示す。
【０１４８】
上記第１実施形態にて述べた信号電極駆動回路５０は、上述のごとく、上記第１実施形態にて述べたコントロール回路４０に代えて、コントロール回路４０Ａからの出力に基づき駆動制御される。
【０１４９】
ここで、上記第１実施形態では、１水平ライン選択時間（１表示ライン選択期間）に２個の振幅が同じで極性が異なるパルスを信号電極に印加していたが、本第２実施形態では、１水平ライン選択時間に３個パルスを信号電極に印加する。３つのパルスのうち第１パルスの期間で電圧ＶＧが信号電極に印加され、第２第３パルスの期間では映像データに応じて振幅が同じで極性が異なるパルスが信号電極に印加される。
【０１５０】
この場合、コントロール回路４０Ａからアドレス信号ＡＤ２信号が上記第１実施形態とは異なり、図２５に示すようになる。即ち、第１パルスは常に各データＤ_0,0、Ｄ_1,0、Ｄ_2,0、・・・、Ｄ₁₂₇₉、₀、Ｄ_1280,0が１６進数にて出力される。第２、第３パルスの各期間には、それぞれ該当する画素の映像データが出力される。
【０１５１】
また、本第２実施形態での液晶パネル１０においては、各走査電極Ｙ１、・・・・、Ｙ１０２５が、図２４にて示すような構成となっている。
【０１５２】
ここで、走査電極Ｙ１を例にとりその構造について説明すると、走査電極Ｙ１は、透明導電膜１６Ｃにより構成されており、この透明導電膜１６Ｃは、図２４にて示すごとく、共通膜部１６ｇから各矩形状導電膜部１６ｈ、１６ｉ、１６ｊを交互に突出形成して構成されている。
【０１５３】
各導電膜部１６ｈは、共通膜部１６ｇから図２４にて図示上方へ突出形成され、各導電膜部１６ｉは、共通膜部１６ｄから図示上下両側へ突出形成され、また、各導電膜部１６ｊは、共通膜部１６ｇから図示下方へ突出形成されている。
【０１５４】
また、導電膜部１６ｈは、第１行目の水平方向表示ライン上にて図２４にて図示左端の信号電極Ｘ１に対応して位置し、かつ画素Ｇ１１に対応する。導電膜部１６ｉは、第２行目の水平方向表示ライン上にて信号電極Ｘ２に対応して位置し、かつ、画素Ｇ２２に対応して位置する。また、導電膜部１６ｊは、第３行目の水平方向表示ライン上にて信号電極Ｘ３に対応して位置し、かつ画素Ｇ３３に対応して位置する。
【０１５５】
また、各両導電膜部１６ｈ、１６ｉは、各導電膜部１６ｊを基準にジグザグ状に位置する。このことは、走査電極Ｘ１に基づき、斜めに位置する３つの画素がジグザグに配列した構造になっていることを意味する。
【０１５６】
このような画素構成と走査ラインを２ライン飛び越しながら走査するため、フレームメモリ回路２０からは図２５、図２６に示すように、各データＤ_1,0、Ｄ_2,0、Ｄ_3,1、Ｄ_4,0、Ｄ_5,0、Ｄ_6,0、Ｄ_7,1、Ｄ_8,0、・・・、Ｄ_1279,0、Ｄ_1280,1、Ｄ_1,1、Ｄ_2,3、Ｄ_3,4、Ｄ_4,3、Ｄ_5,2、Ｄ_6,3、Ｄ_7,4、Ｄ_8,3、・・・、Ｄ_1279,3、Ｄ_1280,4、Ｄ_1,5、Ｄ_2,6、Ｄ_3,7、Ｄ_4,6、Ｄ_5,5、Ｄ_6,6、Ｄ_7,7、Ｄ_8,6、・・・Ｄ_1279,6、Ｄ_1280,7、・・・、Ｄ_1,1024、Ｄ_2,1025、Ｄ_3,1025、Ｄ_4,1025、Ｄ_5,1024、Ｄ_6,1025、Ｄ_7,1025、Ｄ_8j1025、・・・Ｄ_1279,1025、Ｄ_1280,1025の順で読み出される。その後、このように読み出された各データは、上記第１実施形態にて述べたと同様にＤ−Ａ変換器３１ｂ、３２ｂ、３３ｂにて所定の振幅を持つアナログ信号に変換される。
【０１５７】
続いて、これらアナログ信号は、上記第１実施形態にて述べたと同様に各アナログスイッチ３１ｃ、３２ｃ、３３ｃを通り信号電極駆動回路５０に出力される。その他の構成は上記第１実施形態と同様である。
【０１５８】
このように構成した本第２実施形態において、１画面表示周期が、上記第１実施形態とは異なり、２０Ｈｚ（１画面表示期間５０ｍｓ）、走査電極の数１０２４本、信号電極の数３８４０本、走査デューティ１／Ｎ（Ｎ＝５１２）、リセット期間Ｒ（Ｒ＝１２）とした場合における液晶表示装置としての作動について説明する。
【０１５９】
画素に印加される駆動電圧は、図２９にて示すように、選択期間（正フィールドに対してはＳ＋、負フィールドに対してはＳ−にて示す）、回復期間（Ｒ＋又はＲ−にて示す）保持期間（Ｈ＋又はＨ−にて示す）、消去期間（正フィールドに対してはＲＳ＋、負フィールドに対してはＲＳ−にて示す）の電圧で構成される。ここで、回復期間と保持期間は３０Ｈｚ以上の周期で極性を反転させている。また、極性が反転する度に輝度を回復させるための電圧ＶＲＰ又はＶＲＮが印加されている。
【０１６０】
正フィールドの場合、選択期間では、パルス幅ｔ１（ｔ１＝３２．６μｓ）の電圧ＶＥに続いて、パルス幅ｔ２（ｔ２＝３２．６μｓ）の電圧ＶＨＰが印加され、さらに、パルス幅ｔ２の電圧ＶＷＰが印加される。
【０１６１】
これに続く保持期間では、電圧ＶＨＰの保持電圧が印加され、選択期間の先頭から９９Ｈ（本第２実施形態では９．７ｍｓ）後に電圧ＶＲＮにてパルス幅ｔ１のリフレッシュパルス電圧が印加され、電圧ＶＨＮにてパルス幅２ｔ２の電圧が印加され、電圧ＶＨＮの保持電圧がリフレッシュパルス電圧の先頭から数えて９９Ｈ（９．７ｍｓ）後まで印加される。なお、本第２実施形態において、１Ｈは、ハイレベル又はローレベルにおける１走査電極の走査時間をいい、９．７ｍｓ／９９に等しい。
【０１６２】
次に、電圧ＶＲＰでパルス幅ｔ１のリフレッシュパルス電圧が印加され、電圧ＶＨＰでパルス幅２ｔ２の電圧が印加され、続いて電圧ＶＨＰの保持電圧がリフレッシュパルス電圧の先頭から数えて９９Ｈ（９．７ｍｓ）後まで印加される。以後、第Ｐ保持期間（Ｐ＝５）まで、９．８ｍｓ毎にリフレッシュパルス電圧と保持電圧が極性反転しながら選択期間の先頭から数えて（Ｎ−Ｒ）×（ｔ１＋２ｔ２）時間印加される。さらに、電圧ＶＷＮでパルス幅ｔ１のパルスが印加された後、｛Ｒ×（ｔ１＋２ｔ２）−ｔ１｝の間、電圧ＶＥが消去期間の電圧として印加される。
【０１６３】
正フィールドに続く負フィールドも同様に、選択期間、回復期間、保持期間、消去期間で構成されており極性が正フィールドと全く逆となっている。
【０１６４】
信号電極に印加される信号電圧の映像波形は、走査電圧の波形の選択期間が３パルスの電圧で構成されているのに合わせて、パルス幅ｔ１、ｔ２、ｔ２の３パルス電圧で構成されている。３パルス構成にするために信号電極駆動回路は図３３に示すように上記第１実施形態とは異なるＳＣＫ信号を用いた。フレームメモリ回路２０からの読み出しタイミングを図３３に、映像データ変換回路３０の各ラインメモリへの書き込み、これら各ラインメモリからの読み出しタイミングを図３４に示す。本第２実施形態では、１パルスのＳＣＣ信号が印加される毎に３パルスのＳＣＫ信号が印加される。なお、信号電極駆動回路５０の動作は上記第１実施形態実施例１と同様で、図３５に示すように、クロック信号ＣＬ１に同期して各ラインメモリからデータを読み出してホールドし、ＳＣＫ信号の立ち上がりに同期して信号電極へ出力する。
【０１６５】
しかして、第１フィールドにて明を表示する場合、パルス幅ｔ１の電圧ＶＧに続いてパルス幅ｔ２の電圧ＶＳが印加され、さらに、パルス幅ｔ２の電圧−ＶＳが印加される。第１フィールドにて暗を表示する場合、パルス幅ｔ１の電圧ＶＧに続いて、パルス幅ｔ２の電圧−ＶＳが印加され、さらに、パルス幅ｔ２の電圧ＶＳが印加される。
【０１６６】
第２フィールドにて明を表示する場合、パルス幅ｔ１の電圧ＶＧに続いて、パルス幅ｔ２の電圧−ＶＳが印加され、さらに、パルス幅ｔ２の電圧ＶＳが印加される。第２フィールドにて暗を表示する場合、パルス幅ｔ１の電圧ＶＧに続いて、パルス幅ｔ２のパルス電圧ＶＳが印加され、さらに、パルス幅ｔ２の電圧−ＶＳが印加される。以上の映像波形は、走査波形の選択期間との組み合わせで画素の表示状態を決定する。
【０１６７】
中間調を表示する場合は、−ＶＳからＶＳの間の電圧、及び第1 パルスである電圧ＶＧを組み合わせて映像電極に印加する。走査電圧の波形の回復期間におけるリフレッシュパルス電圧は、信号電圧が電圧ＶＧである期間と同期してそれぞれ印加される。
【０１６８】
以上のような構成とすることにより、明を表示する信号電圧の映像波形、暗を表示する信号電圧の映像波形のどちらの映像波形と組み合わさっても、画素には常に電圧ＶＲＰ又はＶＲＮでパルス幅ｔ１の電圧が印加される。
【０１６９】
従って、リフレッシュされる画素では、その画素の映像電極上の他の画素の表示状態を決定する映像波形の影響を受けることなく、極性が逆で明るさが同じ表示状態とすることが可能となる。この場合、電圧ＶＧに限ることなく、信号電圧をその変化の基準レベルに相当する電圧にて上記複数条の信号電極に印加するようにして実施しても、実質的に同様の作用効果を達成できる。
【０１７０】
なお、駆動電圧は、視認角度特性を改善するために隣り合う走査電極又は複数の走査電極毎に互いに極性が反転する構成としている。
【０１７１】
上記説明における駆動波形では、消去期間を１２Ｈ（１．２ｍｓ）設けている。
【０１７２】
一般に、消去期間では、白から黒或いは中間調から黒へ明るさが変化する。この明るさの変化は、１フィールドの平均的な明るさに対して２％程度であるので、飛び越し走査をしない線順次走査ではちらつき（２０Ｈｚ成分）として視認される。
【０１７３】
これに対して、本第２実施形態では、図２４に示す様な画素構成と走査電極を２本づつ飛び越しながら走査することによって消去に伴い明るさが変化する周波数を６０Ｈｚまで高周波数化することで、ちらつきを実質視認不能としている。
【０１７４】
即ち、図３２（ａ）に示すように、従来の線順次走査では平均的な明るさの変化はフレーム周波数と同じ２０Ｈｚである。従って、ちらつきを感じ易い周波数となっている。このため、ちらつきとして視認される。
【０１７５】
一方、本第２実施形態にて示す飛び越し走査では、飛び越し数２の場合、図３２（ｂ）にて示すように、水平方向の画素３個単位で平均される。このため、平均的な明るさの変化はフレーム周波数の３倍の６０Ｈｚとなる。この場合、平均する画素の単位が小さいため目視では十分な平均化効果が得られる。６０Ｈｚのちらつきに対する人間の視覚の感度は低いのでちらつきは視認されない。その結果、ラインスクロール現象が視認されることがない。
【０１７６】
また、本第２実施形態では、上述のごとく、保持期間中に極性を高周波数で切り換えているので、正の強誘電状態と負の強誘電状態を斜め方向から見たときの分光透過率の差に起因するちらつきも抑えられている。
【０１７７】
以上のようにして、本第２実施形態によれば、表示のちらつき、ひいてはラインスクロール現象を視認させることなく、所望の映像を良好に表示することができる。なお、液晶表示装置の温度が４０℃の場合、４０以上の高コントラスト表示が得られている。
【０１７８】
また、本第２実施形態の駆動波形の場合には、水平方向３画素で平均するため飛び越し数２本としたが、フレーム周波数が更に低い場合は水平方向に平均する画素あるいは画素の数を増やし、飛び越し数を２本より増やすことによりちらつきを抑えることができる。なお、フレーム周波数や回復期間の回数が異なる場合は、最適な飛び越し数を決めればちらつきを効果的に防止することができる。
（第３実施形態）
次に、本発明の第３実施形態を図３６乃至図４５に基づき説明する。この第３実施形態は、液晶パネル１０の反強誘電性液晶の正と負の特性の違いや正の透光状態と負の透光状態を斜めから見たときに生じる分光透過率の違いに起因するちらつき、ひいてはこれに起因するラインスクロール現象の視認を防ぐことを目的としている。この目的を達するため、本第３実施形態は、以下に述べるように、図３７に示す画素構成、走査順および極性順を実現できるように構成してある。
【０１７９】
本第３実施形態では、コントロール回路４０Ｂが、上記第１実施形態にて述べたコントロール回路４０に代えて、図３６にて示すごとく、採用されている。
【０１８０】
コントロール回路４０Ｂは、上記コントロール回路４０の各出力信号のうちＳＩ０１信号及びＳＩ０２信号に代えて、ＳＩ０１ｂ信号及びＳＩ０２ｂ信号（図４３参照）を出力するようになっている。
【０１８１】
即ち、コントロール回路４０Ｂは、外部回路から垂直同期信号ＶＳＹＣ及び水平同期信号ＨＳＹＣを受け、両ＤＰ信号、ＳＩＯ１ｂ信号、ＳＩＯ２ｂ信号、ＳＣＣ信号、ＳＣＫ信号、ＡＣＫ信号、ＣＬ１信号、ＣＬ２信号、ＣＬ３信号、ＣＬ４信号、ＷＥＮ信号、ＲＥＮ信号、ＡＤ１信号、及びＡＤ２信号を出力する。
【０１８２】
なお、両ＤＰ信号の一方、ＤＲ信号、ＳＩＯ１ｂ信号、ＳＩＯ２ｂ信号、ＳＣＣ信号及びＡＣＫ信号は、走査電極駆動回路６０Ｂに出力され、また、ＣＬ１信号及びＳＣＣ信号は信号電極駆動回路５０に出力される。ＣＬ２信号、ＣＬ３信号、ＷＥＮ信号、ＲＥＮ信号及びＡＤ１信号はフレームメモリ回路２０に出力される。他方のＤＰ信号、ＣＬ４信号及びＡＤ３信号は映像データ変換回路３０に出力される。
【０１８３】
ここで、本第３実施形態のＳＩＯ１ｂ信号及びＳＩＯ２ｂ信号は、図４３にて示すごとく、上記第１実施形態にて述べたＳＩＯ１信号及びＳＩＯ２信号とはパルス波形が異なるものの、これらＳＩＯ１信号及びＳＩＯ２信号と同様に、走査電極Ｙ１乃至Ｙｎの状態を規定する役割を果たす。なお、ＳＩＯ１ｂ信号及びＳＩＯ２ｂ信号は、その各レベル（Ｌ又はＨ）に応じて、図４３にて示すごとく、消去期間、選択期間、保持期間及び消去パルス印加期間の各状態に対応する。
【０１８４】
本第３実施形態では、走査電極駆動回路６０は、上記第１実施形態にて述べた走査電極駆動回路６０と同様の動作を行うもので、この走査電極駆動回路６０は、コントロール回路４０Ｂからの一方のＤＰ信号、ＤＲ信号、ＡＣＫ信号、ＳＣＣ信号、並びにＳＩＯ１ａ信号及びＳＩＯ２ａ信号に代わるＳＩＯ１ｂ信号及びＳＩＯ２ｂ信号に基づき、上記第１実施形態にて述べた電源回路７０からの７種類の電圧ＶＷＰ、ＶＲＰ、ＶＨＰ、ＶＥ、ＶＨＮ、ＶＲＮ、ＶＷＮ（図２３参照）を選択して、消去、選択、保持、消去パルス印加の各状態に対応した各電圧を走査電極Ｙ１乃至Ｙｎに線順次走査方式により順次印加するとともに、これら走査電極Ｙ１乃至Ｙｎを交流駆動するため選択期間の度毎に電圧極性を正又は負に切り換える（図３７及び図４３参照）。
【０１８５】
本第３実施形態では、液晶パネル１０の信号電極に印加される信号電圧の映像波形は、走査電圧の波形の選択期間が２パルスの電圧で構成されているのに合わせて、２パルスの電圧で構成されている。これに伴い、図３７で示す画素構成（図３の画素構成と同じ）、走査順および極性順に対応して、上記第１実施形態にて述べたフレームメモリ回路２０からのデータの読み出しを図３８に示すタイミングとし、映像データ変換回路３０の各ラインメモリへの書き込み、当該各ラインメモリからの読み出しを図３９に示すタイミングとした。
【０１８６】
本第３実施形態では、上記第１実施形態と同様に、１パルスのＳＣＣ信号に対し２パルスのＳＣＫ信号が対応する。このため、信号電極駆動回路５０の動作は上記第１実施形態と同様で、図４２に示すように、クロック信号ＣＬ１に同期して映像データ変換回路３０の各ラインメモリからデータを読み出してホールドし、ＳＣＫ信号の立ち上がりに同期して信号電極へ出力する。
【０１８７】
また、走査電圧は、図３７で示す走査順および極性順に対応して、図４３に示すようなタイミングで各走査電極へ印加される。すなわち、選択期間が１水平ライン選択時間だけずれながら各走査電極へ印加される。なお、走査電極を選択する毎に極性を反転している。その他の構成は上記第１実施形態と同様である。
【０１８８】
このように構成した本第３実施形態において、１画面表示周期が、６０Ｈｚ（１画面表示期間１６．６６６ｍｓ、１水平ライン走査時間１Ｈ＝１６．２６μｓ）、走査電極の数１０２５本、信号電極の数１２８０本、走査デューティ１／Ｎ（Ｎ＝１０２５）、消去パルス印加期間１６．２６μｓ（１Ｈ）、消去期間９７５．６μｓ（６０Ｈ）とした場合の液晶表示装置としての作動について説明する。
【０１８９】
従来の線順次駆動方法と画素構造では、図４５にて示すように、画素の輝度変化と時間との関係によれば、画素Ｇｉ，ｊ及び画素Ｇｉ＋１，ｊの走査タイミングにおける輝度波形の極性は同じである。従って、これら両画素の平均の輝度の変化と時間との関係（図４５参照）によれば、駆動周波数６０Ｈｚの半分である３０Ｈｚのちらつきと駆動周波数である６０Ｈｚのちらつきとが発生する。このため、上記第１実施形態でも述べたように、駆動周波数６０Ｈｚの半分である３０Ｈｚのちらつきについては人間の目には感じやすく、不快感や疲労感を与える。
【０１９０】
これに対し、本第３実施形態によれば、各画素Ｇｉ，ｊ、Ｇｉ＋１，ｊの走査タイミング及び輝度波形は、図４４にて画素の輝度変化と時間との関係により示すようになる。従って、各画素Ｇｉ，ｊ、Ｇｉ＋１，ｊには、駆動周波数６０Ｈｚの半分である３０Ｈｚのちらつきと駆動周波数である６０Ｈｚのちらつきとが発生する。
【０１９１】
ここで、駆動周波数６０Ｈｚの半分である３０Ｈｚのちらつきは、反強誘電性液晶の正と負の特性の違いや正の透光状態と負の透光状態とを斜めから見たときに生ずる分光透過率の違いに起因するちらつきである。
【０１９２】
然るに、図４４にて示す画素の輝度変化と時間との関係によれば、画素Ｇｉ，ｊ及び画素Ｇｉ＋１，ｊの走査タイミングにおける輝度波形の極性は相互に逆極性である。従って、両画素の平均の輝度の変化と時間との関係は図４４に示すようになり、輝度の時間変化の周期は駆動周波数と同じになる。これにより、ちらつき周波数は駆動周波数の６０Ｈｚのみとなる。このため、反強誘電性液晶の極性反転に起因するちらつき、ひいてはこれに起因するラインスクロール現象は人間には殆ど感じられないので、不快感や疲労感を与えることが無い。
【０１９３】
また、本第３実施形態では、画素を分割することなく極性を代えて駆動するようになっているから、画素を分割して極性を変えて駆動する場合のように、走査電極駆動回路や信号電極駆動回路の増加や、画素の分割に伴い必要とされる電極間の間隔の起因した液晶パネルとしての開口率の低下を招くことなく、上記ちらつきを防ぐ効果を得ることができる。
（第４実施形態）
図４６乃至図５３は、本発明に係る液晶表示装置の第４実施形態を示している。図４６は当該液晶表示装置の全体回路構成を示しており、この液晶表示装置は、上記第１実施形態とは異なりアクティブマトリクス型液晶表示装置として採用されている。
【０１９４】
本第４実施形態における液晶表示装置は、上記第１実施形態にて述べた液晶表示装置において、液晶パネル１０、コントロール回路４０、走査電極駆動回路６０に代えて、液晶パネル１０Ａ、コントロール回路４０Ｃ及びゲート電極駆動回路６０Ｂを採用した構成となっている。なお、ゲート電極駆動回路６０Ｂが走査電極駆動回路６０に対応し行電極駆動回路６０Ｂともいう。また、上記第１実施形態にて述べた電源回路７０は本実施形態では廃止されている。
【０１９５】
液晶パネル１０Ａは、図４７にて示すごとく、上記第１実施形態にて述べた液晶パネル１０（図２参照）において、両電極基板１０ａ、１０ｂに代えて、両電極基板１０ｆ、１０ｇを採用した構成となっている。
【０１９６】
電極基板１０ｆは、上記電極基板１０ｂにおいて、ｍ条の透明導電膜１３に代えて、一枚の共通導電膜１３ａ及び絶縁膜１４ａをｍ条のカラーフィルタ１２と配向膜１４との間に設けた構成となっている。なお、共通導電膜１３ａの電位は基準電圧ＶＥである。ここで、絶縁膜１４ａは共通導電膜１３ａと配向膜１４との間に介装されている。また、カラーフィルタ１２は、着色層１２ａと遮光層１２ｂとを交互に配列して構成されている。なお、着色層１２ａは上記第１実施形態にて述べたカラーフィルタ層Ｒ（以下、カラーフィルタ層１２ａ（Ｒ）ともいう）、カラーフィルタ層Ｇ（以下、カラーフィルタ層１２ａ（Ｇ）ともいう）、カラーフィルタ層Ｂ（以下、カラーフィルタ層１２ａ（Ｂ）ともいう）のいずれかに該当する。
【０１９７】
一方、電極基板１０ｇは、上記第１実施形態にて述べた電極基板１０ｂにおいて、ｎ条の透明導電膜１６に代えて、絶縁膜１５ａ、複数の画素電極１８、複数の薄膜トランジスタ１９（以下、ＴＦＴ１９という）及び絶縁膜１７ａを、ガラス基板１５と配向膜１７との間に設けた構成となっている。
【０１９８】
絶縁膜１７ａはゲート絶縁膜（以下、ゲート絶縁膜１７ａともいう）としてガラス基板１５の内表面に沿い形成されている。複数の画素電極１８は、図４８にて示すようなマトリクス状の配列にて、ゲート絶縁膜１７ａの内表面に設けられており、これら各画素電極１８はカラーフィルタ層１２ａ（Ｒ）、１２ａ（Ｇ）或いは１２ａ（Ｂ）に対応するように位置している（図４７参照）。
【０１９９】
複数のＴＦＴ１９は、図４８にて示すようなマトリクス状の配列にて、絶縁膜１７ａとガラス基板１５との間に設けられており、これら各ＴＦＴ１９は、その配設位置に対するゲート絶縁膜１５ａの各対応部分と共に薄膜トランジスタ構造をそれぞれ構成する。ＴＦＴ１９は、図４７にて示すごとく、ゲート電極１９ａ、ドレイン電極１９ｂ、ソース電極１９ｃ及びアモルファスシリコン膜１９ｄを備えている。
【０２００】
また、電極基板１０ｇは、図４８にて示すごとく、ｎ状の走査側配線ｙ１、・・・、ｙ１０２５と、ｍ条の信号側配線Ｘ１、・・・、Ｘ３８４０を備えており、各配線ｙ１乃至ｙ１０２５は、各配線Ｘ１乃至Ｘ３８４０に対し直交するように配列されている。本第４実施形態では、各配線ｙ１乃至ｙ１０２５は、これら各配線に接続した各ＴＦＴ１９（後述する）及びこれら各ＴＦＴ１９に接続した各画素電極１８（後述する）と共に、上記第１実施形態にて述べた各走査電極Ｙ１乃至Ｙ１０２５に対応する。
【０２０１】
従って、本第４実施形態では、例えば、配線ｙ１、この配線に接続した各ＴＦＴ１９及びこれら各ＴＦＴ１９に接続した各画素電極１８を走査電極Ｙ１（行電極Ｙ１或いはゲートラインＹ１ともいう）ともいう。このことは、残りの配線ｙ２乃至ｙ１０２５についても同様である。また、各配線Ｘ１乃至Ｘ３８４０は、上記第１実施形態にて述べた各信号電極Ｘ１乃至Ｘ３８４０（以下、列電極Ｘ１乃至Ｘ３８４０或いはソースラインＸ１、・・・、Ｘ３８４０ともいう）に対応する。
【０２０２】
但し、カラーフィルタ１２では上記第１実施形態とは異なり一条ずつのカラーフィルタ層が両隣接配線Ｘｉ−１とＸｉとの間に位置している。従って、各配線ｙ１乃至ｙ１０２５と各配線Ｘ１乃至Ｘ３８４０とにより形成される３８４０×１０２５個の画素Ｇｍ，ｎが各画素電極１８により構成される（図４８、図４９参照）。
【０２０３】
また、マトリクス状に配列したＴＦＴ１９の各々が対応の各画素電極１８を駆動するように当該対応の各画素電極１８と共に対応の各画素Ｇｍ，ｎの領域にて対応の各配線ｙ１乃至ｙ１０２５、各配線Ｘ１乃至Ｘ３８４０に接続されている。
【０２０４】
例えば、画素Ｇ１，１に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ１に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ１に接続され、そのソース電極１９ｃにて、画素Ｇ１，１に対応する画素電極１８に接続されている。画素Ｇ２，１に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ１に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ２に接続され、そのソース電極１９ｃにて、画素Ｇ２，１に対応する画素電極１８に接続されている。また、画素Ｇ３，１に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ１に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ２に接続され、そのソース電極１９ｃにて、画素Ｇ３，１に対応する画素電極１８に接続されている。
【０２０５】
画素Ｇ４，１に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ２に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ４に接続され、そのソース電極１９ｃにて、画素Ｇ４，１に対応する画素電極１８に接続されている。画素Ｇ５，１に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ２に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ５に接続され、そのソース電極１９ｃにて、画素Ｇ５，１に対応する画素電極１８に接続されている。また、画素Ｇ６，１に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ２に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ６に接続され、そのソース電極１９ｃにて、画素Ｇ６，１に対応する画素電極１８に接続されている。以下、同様の交互の接続が３画素毎になされている。
【０２０６】
画素Ｇ１，２に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ２に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ１に接続され、そのソース電極１９ｃにて、画素Ｇ１，２に対応する画素電極１８に接続されている。画素Ｇ２，２に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ２に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ２に接続され、そのソース電極１９ｃにて、画素Ｇ２，２に対応する画素電極１８に接続されている。また、画素Ｇ３，２に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ２に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ３に接続され、そのソース電極１９ｃにて、画素Ｇ３，２に対応する画素電極１８に接続されている。
【０２０７】
画素Ｇ４，２に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ３に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ４に接続され、そのソース電極１９ｃにて、画素Ｇ４，２に対応する画素電極１８に接続されている。画素Ｇ５，２に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ３に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ５に接続され、そのソース電極１９ｃにて、画素Ｇ５，１に対応する画素電極１８に接続されている。また、画素Ｇ６，２に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ３に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ６に接続され、そのソース電極１９ｃにて、画素Ｇ６，２に対応する画素電極１８に接続されている。以下、同様の交互の接続が３画素毎になされている。
【０２０８】
画素Ｇ１，３に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ３に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ１に接続され、そのソース電極１９ｃにて、画素Ｇ１，３に対応する画素電極１８に接続されている。画素Ｇ２，３に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ３に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ２に接続され、そのソース電極１９ｃにて、画素Ｇ２，３に対応する画素電極１８に接続されている。また、画素Ｇ３，３に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ３に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ３に接続され、そのソース電極１９ｃにて、画素Ｇ３，３に対応する画素電極１８に接続されている。
【０２０９】
画素Ｇ４，３に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ４に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ４に接続され、そのソース電極１９ｃにて、画素Ｇ４，３に対応する画素電極１８に接続されている。画素Ｇ５，３に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ４に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ５に接続され、そのソース電極１９ｃにて、画素Ｇ５，３に対応する画素電極１８に接続されている。また、画素Ｇ６，３に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ４に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ６に接続され、そのソース電極１９ｃにて、画素Ｇ６，３に対応する画素電極１８に接続されている。以下、同様の交互の接続が３画素毎になされている。
【０２１０】
以上のような構成にて、ゲート電極駆動回路６０Ｂにより各走査電極は１ライン飛び越しながら走査される。ゲート電極駆動回路６０Ｂは、図５０にて示すような回路構成となっている。
【０２１１】
このゲート電極駆動回路６０Ｂは、図５０にて示すごとく、１０２５個のＤ型フリップフロップＦ１乃至Ｆ１０２５からなるシフトレジスタにより構成されており、これら各Ｄ型フリップフロップＦ１乃至Ｆ１０２５はそれぞれ各走査側配線ｙ１乃至ｙ１０２５に対応する。
【０２１２】
ここで、１０２５条の走査側配線を１本ずつ飛び越して走査するように、Ｄ型フリップフロップＦ１は、そのＱ出力端子にて、配線ｙ１及びＤ型フリップフロップＦ３のＤ入力端子に接続されている。Ｄ型フリップフロップＦ３は、そのＱ出力端子にて、配線ｙ３及びＤ型フリップフロップＦ５のＤ入力端子に接続されている。以下、同様にして、奇数番目の走査側配線は、それぞれ、対応のＤ型フリップフロップのＱ出力端子及び一つおいたＤ型フリップフロップＦのＤ入力端子に接続されている。そして、Ｄ型フリップフロップＦ１０２５は、そのＱ出力端子にて、配線ｙ１０２５及びＤ型フリップフロップＦ２のＤ入力端子に接続されている。
【０２１３】
また、Ｄ型フリップフロップＦ２は、そのＱ出力端子にて、配線ｙ２及びＤ型フリップフロップＦ４のＤ入力端子に接続されている。Ｄ型フリップフロップＦ４は、そのＱ出力端子にて、配線ｙ４及びＤ型フリップフロップＦ６のＤ入力端子に接続されている。以下、同様にして、偶数番目の走査側配線は、それぞれ、対応のＤ型フリップフロップのＱ出力端子及び一つおいたＤ型フリップフロップＦのＤ入力端子に接続されている。
【０２１４】
このような構成とすることで、ゲート電極駆動回路６０Ｂは、コントロール回路４０ＣからのＳＩ０１信号及びＳＣＣ信号（図５１参照）に基づき走査電極Ｙ１乃至Ｙ１０２５を１本おきに飛び越しながら走査する。
【０２１５】
コントロール回路４０Ｃは、上記第１実施形態にて述べたコントロール回路４０において、このコントロール回路４０が走査電極駆動回路６０に出力する信号については、ＳＩ０２信号及びＡＣＫ信号を廃止し、ＳＣＣ信号及びＳＩ０１信号をゲート電極駆動回路６０Ｂに出力するようにした構成となっている。
【０２１６】
信号電極駆動回路５０は、列電極駆動回路５０ともいい、図５２にて示すように、１ライン選択時間の前半に画素データに対応した電圧を出力し、１ライン選択時間の後半には基準レベル（０Ｖ）の電圧を出力する。上記基準レベルは、上記第１実施形態にて述べたフレームメモリ回路２０のフレームメモリのアドレス（０，０）に格納されたデータＤ０，０に対応する。その他の構成は上記第１実施形態と同様である。
【０２１７】
図５３は、以上のような構成のもとで、液晶パネル１０Ａの画素Ｇ２ｍ−１，２ｎ−１及び画素Ｇ２ｍ，２ｎ−１に印加される駆動波形と反強誘電性液晶１０ｃの光学的応答波形を示すタイミングチャートである。このタイミングチャートは、画素Ｇ２ｍ−１，２ｎ−１及び画素Ｇ２ｍ，２ｎ−１のみ白表示で、残りの画素は黒表示である場合を示すものである。ゲートラインＹ２ｎ−１の電圧はハイレベルになる時点を基準にてｔ１時間の間ハイレベルの期間を維持し、その後ローレベルになる。当該電圧のハイレベルの期間と同期してソースラインＸ２ｍ−１が白電圧（Ｖｗ）になる。なお、上記ｔ１時間は１水平ライン（１ゲートライン）の選択期間の半分である。また、表示を消去するため、１フレームの終わりからｔ２時間の時点で再びゲートラインＹ２ｎ−１の電圧はｔ１時間ハイレベルとなりその後ローレベルとなる。
【０２１８】
本第４実施形態では、ｔ２時間は１水平ラインの選択時間の９９×ｔ１に設定されている。上記ｔ１時間のハイレベルの期間に同期してソースラインＸ２ｍ−１が黒電圧（０Ｖ）になる。なお、１フレームの期間はｔ１×２０５０である。
また、駆動周波数は３０Ｈｚに設定されているからｔ１＝１６．３μｓである。
【０２１９】
ゲートラインＹ２ｎの電圧は、ゲートラインＹ２ｎ−１の電圧がハイレベルになった時点を基準にしてｔ１×１０２５時間後からｔ１時間の間ハイレベルの期間を維持し、その後ローレベルとなる。このｔ１時間のハイレベルの期間と同期してソースラインＸ２ｍが白電圧（Ｖｗ）になる。ゲートラインＹ２ｎと同様に、１フレームの終わりからｔ２時間の時点でゲートラインＹ２ｎ−１の電圧は再びｔ１時間の間ハイレベルになりその後ローレベルになる。このｔ１時間のハイレベルの期間と同期してソースラインＸ２ｍが黒電圧（０Ｖ）になる。
【０２２０】
以上のような動作により、画素には、図５３（ｅ）、（ｆ）に示すような電圧が印加され、輝度は図５３（ｇ）、（ｈ）にて示すように変化する。輝度の変化は半周期だけずれている。従って、上記第１実施形態と同様に平均のちらつき周波数を６０Ｈｚとすることができる。従って、従来は、ちらつき防止のために駆動周波数を６０Ｈｚに設定しＴＦＴ１９のゲート電極のオン時間が８．１５μｓであったが、ちらつきを生ずることなく３０Ｈｚで駆動できるため、ＴＦＴ１９のゲート電極のオン時間を２倍の１６．３μｓに広げることができ、その結果、画素への充電可能電荷量も約２倍にすることを可能としつつ、上記第１実施形態と実質的に同様にラインスクロール現象を視認不能とし得る。
【０２２１】
図５４及び図５５は上記第４実施形態の変形例を示している。この変形例においては、上記第４実施形態にて述べた液晶パネル１０Ａにおいて、各ソースラインを２分割した構成を採用している。これに伴い、例えば、上記第４実施形態にて述べたソースラインＸｍは両ソースラインＸｍ−１、Ｘｍ−２として構成される。このため、上記第４実施形態にて述べた画素Ｇｍ，ｎは両画素Ｇｍ−１，ｎ、Ｇｍ−２，ｎとして構成され、画素Ｇｍ，ｎに対応するＴＦＴ１９及び画素電極１８は、それぞれ、両ＴＦＴ１９−１、１９−２及び両画素電極１８−１、１８−２として構成される。また、液晶パネル１０Ａにおいて、上記各着色層１２ａは、各画素Ｇｍ−１，ｎ及びＧｍ−２，ｎにそれぞれ対応するように２分割されている。
【０２２２】
また、例えば、画素Ｇ１−１，１に対応するＴＦＴ１９−１は、そのゲート電極１９ａにて、走査側配線ｙ１に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ１−１に接続され、そのソース電極１９ｃにて、画素Ｇ１−１，１に対応する画素電極１８−１に接続されている。画素Ｇ１−２，１に対応するＴＦＴ１９−２は、そのゲート電極１９ａにて、走査側配線ｙ１に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ１−２に接続され、そのソース電極１９ｃにて、画素Ｇ１−２，１に対応する画素電極１８−２に接続されている。
【０２２３】
画素Ｇ２−１，１に対応するＴＦＴ１９−１は、そのゲート電極１９ａにて、走査側配線ｙ２に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ２−１に接続され、そのソース電極１９ｃにて、画素Ｇ２−１，１に対応する画素電極１８−２に接続されている。画素Ｇ２−２，１に対応するＴＦＴ１９−２は、そのゲート電極１９ａにて、走査側配線ｙ２に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ２−２に接続され、そのソース電極１９ｃにて、画素Ｇ２−２，１に対応する画素電極１８−２に接続されている。以下、同様にして２画素毎に交互に接続されている。
【０２２４】
画素Ｇ１−１，２に対応するＴＦＴ１９−１は、そのゲート電極１９ａにて、走査側配線ｙ２に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ１−１に接続され、そのソース電極１９ｃにて、画素Ｇ１−１，２に対応する画素電極１８−１に接続されている。画素Ｇ１−２，２に対応するＴＦＴ１９−２は、そのゲート電極１９ａにて、走査側配線ｙ２に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ１−２に接続され、そのソース電極１９ｃにて、画素Ｇ１−２，２に対応する画素電極１８−２に接続されている。
【０２２５】
画素Ｇ２−１，２に対応するＴＦＴ１９−１は、そのゲート電極１９ａにて、走査側配線ｙ３に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ２−１に接続され、そのソース電極１９ｃにて、画素Ｇ２−１，２に対応する画素電極１８−１に接続されている。画素Ｇ２−２，２に対応するＴＦＴ１９−２は、そのゲート電極１９ａにて、走査側配線ｙ３に接続され、そのドレイン電極１９ｂにて、信号側配線Ｘ２−２に接続され、そのソース電極１９ｃにて、画素Ｇ２−２，２に対応する画素電極１８−２に接続されている。以下、同様にして２画素毎に交互に接続されている。その他の配線も上述と同様である。
【０２２６】
このような構成のもと、ソースラインでは、両画素Ｇｍ−１，ｎ及びＧｍ−２，ｎはその各々の極性を反転させて駆動される。また、上述のように、水平方向（ゲートライン方向）の画素は両画素Ｇｍ−１，ｎ及びＧｍ−２，ｎの単位で、奇数のゲートラインと偶数のゲートラインに交互に接続されている。このため、反強誘電性液晶１０ｃの応答特性に正と負で差があっても、その差が両画素Ｇｍ−１，ｎ及びＧｍ−２，ｎで相殺されるので、ちらつきがさらに少なくなり、上記第４実施形態にて述べた作用効果をより一層向上できる。なお、本変形例において、両ソースラインＸｉ−１、Ｘｉ−２に印加される各電圧の極性は図５５にて示すように反転したものとなっている。
（第５実施形態）
本発明に係る液晶表示装置の第５実施形態を図５６乃至図６１に基づいて説明する。この第５実施形態では、上記第４実施形態にて述べた液晶パネル１０Ａにおいて、１０２５条のゲートラインｙ１乃至ｙ１０２５の構成が図５６にて示すごとくジグザグ状となるように変更されている。
【０２２７】
これに伴い、上記第４実施形態とは異なり、例えば、画素Ｇ１，１に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ３に接続され、画素Ｇ２，１に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ２に接続されている。また、画素Ｇ３，１に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ１に接続され、画素Ｇ４，１に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ２に接続され、画素Ｇ５，１に対応するＴＦＴ１９は、そのゲート電極１９ａにて、走査側配線ｙ３に接続されている。残りの画素に対応するＴＦＴ１９のゲート電極も同様に変更接続されている。なお、本第５実施形態では、走査側配線はｙ１０２６までで上記第４実施形態よりも１本増大している。
【０２２８】
また、上記液晶パネル１０Ａの変更にあわせて、本第５実施形態では、図５７にて示すゲート電極駆動回路６０Ｃが、上記第４実施形態にて述べたゲート電極駆動回路６０Ｂに代えて採用されている。このゲート駆動回路６０Ｃは、１０２６個のＤ型フリップフロップｆ１乃至ｆ１０２６からなるシフトレジスタにより構成されており、これら各Ｄ型フリップフロップｆ１乃至ｆ１０２６はそれぞれ各走査側配線ｙ１乃至ｙ１０２６に対応する。
【０２２９】
ここで、１０２６条の走査側配線を２本ずつ飛び越して走査するように、Ｄ型フリップフロップｆ１はそのＱ出力端子にて配線ｙ１及びＤ型フリップフロップｆ４のＤ入力端子に接続されている。Ｄ型フリップフロップｆ２はそのＱ出力端子にて配線ｙ２及びＤ型フリップフロップｆ５のＤ入力端子に接続されている。以下、同様にして、残りのＤ型フリップフロップはそのＱ出力端子にて対応の走査側配線及び二つおきのＤ型フリップフロップのＤ入力端子に接続されている。但し、Ｄ型フリップフロップｆ１０２４はそのＱ出力端子にて配線ｙ１０２４及びＤ型フリップフロップｆ２のＤ入力端子に接続されている。また、Ｄ型フリップフロップｆ１０２５はそのＱ出力端子にて配線ｙ１０２５及びＤ型フリップフロップｆ３のＤ入力端子に接続されており、Ｄ型フリップフロップｆ１０２６はそのＱ出力端子にて配線ｙ１０２６に接続されている。なお、ＳＩ０１信号はＤ型フリップフロップｆ１のＤ入力端子に入力され、ＳＣＣ信号は各Ｄ型フリップフロップのＣＫ端子に入力される。
【０２３０】
このような構成とすることで、ゲート電極駆動回路６０Ｃは、コントロール回路４０ＣからのＳＩ０１信号及びＳＣＣ信号に基づき、図５８にて示すタイミングチャートに従い走査側配線ｙ１乃至ｙ１０２６を２本おきに飛び越しながら走査する。ソースラインＸｉには、信号電極駆動回路５０により、例えば、図５９にて示すような電圧が印加される。
【０２３１】
図６０及び図６１は、以上のような構成のもとで、液晶パネル１０ＡのゲートラインＹｎ−２、Ｙｎ−１、Ｙｎ及びソースラインＸ３ｍ−２、Ｘ３ｍ−１、Ｘ３ｍに印加される電圧、画素Ｇ３ｍ−２，ｎ、Ｇ３ｍ−１，ｎ、Ｇ３ｍ，ｎに印加される電圧並びにこれら画素Ｇ３ｍ−２，ｎ、Ｇ３ｍ−１，ｎ、Ｇ３ｍ，ｎの輝度変化を示す。駆動周波数を２０Ｈｚに設定しても、水平方向（ゲートライン方向）における３つの画素の輝度変化を平均すると、平均輝度の周波数は６０Ｈｚを維持できるので、ちらつきを防止してラインスクロールを見えなくしつつＴＦＴ１９のゲートオン時間、即ち充電時間を従来の約３倍（２４．４μｓ）にすることができる。
【０２３２】
なお、本発明の実施にあたり、液晶パネル１０、１０Ａに用いる液晶としては、反強誘電性液晶に限ることはなく、強誘電性液晶等のスメクチック液晶や他の液晶であってもよい。
【０２３３】
また、本発明の実施にあたり、液晶表示装置に限ることなく、ＥＬパネルを用いた単純マトリクス型或いはアクティブマトリクス型表示装置等の各種のマトリックス型表示装置に本発明を適用しても、上記各実施形態と同様の作用効果を達成できる。
【０２３４】
また、本発明の実施にあたっては、上記各実施形態に限ることなく、保持期間のリフレッシュパルス電圧の回数に合わせて、複数条の走査電極のうちの一走査電極に対応した保持期間における保持電圧の極性が、上記一走査電極に隣り合う走査電極に対応した保持期間における保持電圧の極性とは、上記選択期間の繰り返し周期の半分以上にて異なるようにして実施するようにしてもよい。
【０２３５】
これにより、保持電圧の極性切り換え周期を、フィールド反転方式に比べて見かけ上速くすることができ、その結果、上記各実施形態にて述べた水平方向の複数絵素での平均効果とリフレッシュパルス電圧の印加による作用効果を確保しつつ、保持電圧の極性切り換え周期に起因する表示のちらつきを防止できる。
【０２３６】
また、本発明の実施にあたり、上記実施の形態のハードロジック構成は、マイクロコンピュータのフローチャートにより実現するようにしてもよい。
【０２３７】
また、本発明の実施にあたり、上記各実施形態において、電源回路７０の電圧ＶＥ及び電源回路４０の電圧ＶＧは、零レベルである必要はなく、また、両電圧ＶＥ、ＶＧは、互いに独立し異なっていてもよい。これによっても、上記各実施形態にて述べたと同様の作用効果を達成できる。
【０２３８】
また、本発明の実施にあたり、上記各実施形態では、回復期間にリフレッシュパルス電圧とともに保持電圧を極性反転させているが、液晶材料の種類或いは温度によっては、保持電圧の極性反転の際に映像データの影響しないように、例えば、回復期間と同期する他の選択される画素の映像データが重なって表示される現象が発生しないように、極性反転時には映像データに依存しない電圧を印加すれば、リフレッシュパルス電圧の印加を廃止して保持電圧の極性を反転させるだけでもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示すブロック図である。
【図２】図１の液晶パネルの断面図である。
【図３】図１の液晶パネルの走査電極と信号電極との配置を走査順との関係で示す模式的平面図である。
【図４】図１のフレームメモリ回路の詳細ブロック図である。
【図５】（ａ）、（ｂ）は映像データ信号Ｒ₀Ｇ₀Ｂ₀を図１のフレームメモリ回路へ書き込むタイミングを示すタイミングチャートである。
【図６】図１の映像データ変換回路の詳細ブロック図である。
【図７】（ａ）、（ｂ）、（ｃ）は、図１のフレームメモリ回路からデータを読み出すタイミングを示すタイミングチャートである。
【図８】（ａ）、（ｂ）、（ｃ）は、図１の映像データ変換回路の各ラインメモリへデータを書き込み或いは読み出すタイミングを示すタイミングチャートである。
【図９】図６のＤ−Ａ変換器の入出力特性を示すグラフである。
【図１０】図１のフレームメモリ回路への書き込みデータを表す図表である。
【図１１】図１の映像データ変換回路の各ラインメモリへの書き込みデータを表す図表である。
【図１２】図１の信号電極駆動回路の詳細回路図である。
【図１３】図１の信号電極駆動回路の駆動波形を示すタイミングチャートである。
【図１４】図１の走査電極駆動回路の詳細回路図である。
【図１５】図１４の各２ｂｉｔレジスタの詳細ブロック図である。
【図１６】図１４の各デコーダの詳細回路図である。
【図１７】図１４の走査電極駆動回路の動作を説明するためのタイミングチャートである。
【図１８】図３の両隣接画素の各輝度の変化及び当該両隣接画素の平均の輝度変化を時間との関係でそれぞれ示すタイミングチャートである。
【図１９】従来の液晶パネルの両隣接画素の各輝度の変化及び当該両隣接画素の平均の輝度変化を時間との関係でそれぞれ示すタイミングチャートである。
【図２０】上記第１実施形態の変形例を示すブロック図である。
【図２１】図２０の液晶パネルにおける走査電極と信号電極との配置を走査順及び極性順との関係で示す模式的平面図である。
【図２２】（ａ）は、図２１の液晶パネル構成における正側走査電圧波形及び信号電圧波形を示すタイミングチャートであり、（ｂ）は、当該液晶パネル構成における負側走査電圧波形及び信号電圧波形を示すタイミングチャートであり、（ｃ）は、当該液晶パネル構成における画素の輝度の変化を時間との関係で示すタイミングチャートである。
【図２３】本発明の第２実施形態を示すブロック図である。
【図２４】図２３の液晶パネルの走査電極と信号電極との配置を走査順及び極性順との関係で示す模式的平面図である。
【図２５】図２３のフレームメモリ回路への書き込みデータを表す図表である。
【図２６】図２３の映像データ変換回路の各ラインメモリへの書き込みデータを表す図表である。
【図２７】図２３の走査電極駆動回路の詳細回路図である。
【図２８】図２７の各デコーダの詳細回路図である。
【図２９】図２７の走査電極駆動回路の動作を説明するためのタイミングチャートである。
【図３０】上記第２実施形態において走査電極を飛び越し数２で飛び越しながら走査する状態を説明するためのタイミングチャートである。
【図３１】図２７の走査電極駆動回路の動作を説明するためのタイミングチャートである。
【図３２】（ａ）は従来の画素構造、この画素構造での線順次走査における光学応答波形での画素の輝度と時間との関係、及び当該輝度の平均光学応答波形における時間との関係を示す図であり、（ｂ）は、上記第２実施形態における飛び越し走査での光学応答波形での画素の輝度と時間との関係、及び当該輝度の平均光学応答波形における時間との関係を示す図である。
【図３３】（ａ）、（ｂ）、（ｃ）は、図２３のフレームメモリ回路からデータを読み出すタイミングを示すタイミングチャートである。
【図３４】（ａ）、（ｂ）、（ｃ）は、図２３の映像データ変換回路の各ラインメモリへデータを書き込み或いは読み出すタイミングを示すタイミングチャートである。
【図３５】図２３の信号電極駆動回路の駆動波形を示すタイミングチャートである。
【図３６】本発明の第３実施形態を示すブロック図である。
【図３７】図３６の液晶パネルの走査電極と信号電極との配置を走査順及び極性順との関係で示す模式的平面図である。
【図３８】図３６のフレームメモリ回路への書き込みデータを表す図表である。
【図３９】図３６の映像データ変換回路の各ラインメモリへの書き込みデータを表す図表である。
【図４０】（ａ）、（ｂ）、（ｃ）は、図３６のフレームメモリ回路からデータを読み出すタイミングを示すタイミングチャートである。
【図４１】（ａ）、（ｂ）、（ｃ）は、図３６の映像データ変換回路の各ラインメモリへデータを書き込み或いは読み出すタイミングを示すタイミングチャートである。
【図４２】図３６の信号電極駆動回路の駆動波形を示すタイミングチャートである。
【図４３】図３６の走査電極駆動回路の動作を説明するためのタイミングチャートである。
【図４４】図３７の両隣接画素の各輝度の変化及び当該両隣接画素の平均の輝度変化を時間との関係でそれぞれ示すタイミングチャートである。
【図４５】従来の液晶パネルの両隣接画素の各輝度の変化及び当該両隣接画素の平均の輝度変化を時間との関係でそれぞれ示すタイミングチャートである。
【図４６】本発明の第４実施形態を示すブロック図である。
【図４７】図４６の液晶パネルの断面図である。
【図４８】図４６の液晶パネルのゲートラインとソースラインとの配置を示す模式的平面図である。
【図４９】図４８の液晶パネルのゲートラインとソースラインとの配置を示す部分的拡大平面図である。
【図５０】図４６のゲート電極駆動回路の詳細回路図である。
【図５１】上記第４実施形態におけるゲートラインへの印加電圧の波形及びＳＣＣ信号の波形を示すタイミングチャートである。
【図５２】上記第４実施形態におけるソースラインＸｉへの印加電圧、ＳＣＫ信号、ＲＧＢデータ、ＣＬ１信号、ＤＰ信号をゲートラインとの関係で示すタイミングチャートである。
【図５３】（ａ）、（ｂ）は上記第４実施形態におけるゲートラインへの印加電圧を示すタイミングチャートであり、（ｃ）、（ｄ）はソースラインへの印加電圧を示すタイミングチャートであり、（ｅ）、（ｆ）は画素への印加電圧を示すタイミングチャートであり、（ｇ）、（ｈ）は画素の輝度変化を示すタイミングチャートである。
【図５４】上記第４実施形態の変形例を示す液晶パネルのゲートラインとソースラインとの配置を示す模式的平面図である。
【図５５】当該変形例におけるソースラインの駆動波形を示すタイミングチャートである。
【図５６】本発明の第５実施形態における液晶パネルのゲートラインとソースラインとの配置を示す模式的平面図である。
【図５７】上記第５実施形態におけるゲート電極駆動回路の詳細回路図である。
【図５８】ゲートラインへの印加電圧、ＳＩ０１信号及びＳＣＣ信号の波形を示すタイミングチャートである。
【図５９】上記第５実施形態における信号電極駆動回路の駆動波形を示すタイミングチャートである。
【図６０】（ａ）乃至（ｃ）は上記第５実施形態におけるゲートラインへの印加電圧を示すタイミングチャートであり、（ｄ）乃至（ｆ）はソースラインへの印加電圧を示すタイミングチャートである。
【図６１】（ａ）乃至（ｃ）は上記第５実施形態における画素への印加電圧を示すタイミングチャートであり、（ｄ）乃至（ｆ）は当該画素の輝度変化を示すソタイミングチャートである。
【符号の説明】
Ｇｎ，ｍ…画素、Ｘ１乃至Ｘ１２８０、Ｘ１乃至Ｘ３×１２８０、Ｘ１−１乃至Ｘ１２８０−１、Ｘ１−２乃至Ｘ１０２５−２…信号電極、
Ｙ１乃至Ｙ１０２５…走査電極、ｙ１乃至ｙ１０２５…走査側配線、
１０、１０Ａ…液晶パネル、１０ｃ…反強誘電性液晶、
１３、１６、１６Ａ、１６Ｂ、１６Ｃ…透明導電膜、
１６ａ、１６ｄ…共通膜部、１６ｂ、１６ｃ、１６ｅ、１６ｆ…導電膜部、１８…画素電極、
１９…ＴＦＴ、２０…フレームメモリ回路、３０…映像データ変換回路、
４０、４０Ａ、４０Ｂ、４０Ｃ…コントロール回路、５０…信号電極駆動回路、
６０、６０Ａ、６０Ｂ…走査電極駆動回路、７０…電源回路。

Claims

表示パネル（１０）と、行電極駆動制御手段（６０、７０、４０）と、列電極駆動制御手段（５０、２０、３０、４０）とを備えてなるマトリクス型表示装置であって、
前記表示パネルは、電気光学部材（１０ｃ）、ｎ条の互いに並行な行電極（Ｙ１乃至Ｙｎ）及びこれら行電極に交差するｍ条の互いに並行な列電極（Ｘ１乃至Ｘｍ）によりｎ×ｍ個の画素（Ｇｍ，ｎ）を形成してなるものであり、
前記ｎ条の行電極は、それぞれ、互いに並行な両行電極部（１６Ａ、１６Ｂ）から構成されており、
当該両行電極部は、それぞれ、共通配線部（１６ｄ）と、この共通配線部に接続されて前記ｍ条の列電極の各々に対応する複数の電極部（１６ｅ、１６ｆ）を有しており、
前記ｎ条の行電極のうち隣接する両行電極毎に、一方の行電極を構成する両行電極部の各両電極部のうち奇数番目の各列電極に対応する両電極部（奇数番目の両電極部という）は他方の行電極を構成する両行電極部に向けてそれぞれ突出され、他方の行電極を構成する両行電極部の各両電極部のうち偶数番目の各列電極に対応する両電極部（偶数番目の両電極部という）は一方の行電極を構成する両行電極部に向けてそれぞれ突出されて、前記奇数番目の両電極部と前記偶数番目の両電極部とは、一表示ラインに沿う各画素を交互に構成しており、
前記行電極駆動制御手段は、前記表示パネルのｎ条の行電極を飛び越し行電極本数１本ずつ飛び越しながら走査しつつ、当該各行電極を構成する両行電極部の各々に、行電極上の画素に画像データを書き込む逆極性の書き込み電圧、前記行電極上の画素の状態を保持する保持電圧及び前記画像データを消去する消去電圧を順次走査電圧として印加するように、前記各行電極を構成する両行電極部を駆動制御するものであり、
前記列電極駆動制御手段は、前記行電極駆動制御手段による走査と同期して、前記ｍ条の列電極に対し前記画像データを信号電圧として印加するように当該ｍ条の列電極を駆動制御するものであり、
前記行電極駆動制御手段及び列電極駆動制御手段による両制御駆動に応じて前記ｎ×ｍ個の画素によりマトリクス表示するようにしたことを特徴とするマトリクス型表示装置。