KR20010101156A - 실리콘 단결정 웨이퍼 및 그 제조방법 - Google Patents

실리콘 단결정 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR20010101156A
KR20010101156A KR1020017007170A KR20017007170A KR20010101156A KR 20010101156 A KR20010101156 A KR 20010101156A KR 1020017007170 A KR1020017007170 A KR 1020017007170A KR 20017007170 A KR20017007170 A KR 20017007170A KR 20010101156 A KR20010101156 A KR 20010101156A
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
wafer
crystal wafer
ring region
Prior art date
Application number
KR1020017007170A
Other languages
English (en)
Other versions
KR100654511B1 (ko
Inventor
다마쓰카마사로
Original Assignee
와다 다다시
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다 다다시, 신에쯔 한도타이 가부시키가이샤 filed Critical 와다 다다시
Publication of KR20010101156A publication Critical patent/KR20010101156A/ko
Application granted granted Critical
Publication of KR100654511B1 publication Critical patent/KR100654511B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

열처리공정에 제공되는 CZ 실리콘 단결정 웨이퍼가 열처리 보트와 접촉하는 부분의 내슬립성을 향상시킨 실리콘 단결정 웨이퍼를 지극히 간편하고 또한 비용이 저렴한 방법으로 제공한다. 초크랄스키법에 의해 실리콘단결정봉을 육성할 때에, OSF 링영역이 실리콘 단결정봉의 바깥둘레부에 형성되는 조건으로 인상하여 실리콘 단결정 웨이퍼에 가공함으로써, 열처리시에 적어도 실리콘 단결정 웨이퍼와 보트가 접촉하는 부위가 OSF 링영역으로 이루어지는 실리콘 단결정 웨이퍼를 얻는다.

Description

실리콘 단결정 웨이퍼 및 그 제조방법{SILICON SINGLE CRYSTAL WAFER AND MANUFACTURING PROCESS THEREFOR}
LSI 등의 집적회로는 주로 초크랄스키법(CZ 법)으로 불리는 인상방법에 의해 제작된 실리콘 단결정 웨이퍼를 사용하여, 다수의 제조공정을 실시하여 제작된다. 그 제조공정의 하나로 열처리공정이 있다. 열처리공정은 예컨대 웨이퍼표층에의 산화막 형성, 불순물확산, 무결함층이나 게터링층의 형성 등이 행하여지는 대단히 중요한 공정이다.
이 열처리공정에서 사용되고, 한번에 여러장의 웨이퍼를 열처리할 수가 있는, 소위 배치식의 저항가열식 열처리화로로서 횡형화로와 종형화로가 있다. 횡형화로는 웨이퍼를 유지하기 위한 보트라고 불리는 지그에 웨이퍼를 거의 수직하게 얹어 놓은 상태로 화로내에 삽입하여 열처리하는 타입이며, 종형화로는 보트에 웨이퍼를 수평으로 얹어 놓은 상태로 화로내에 삽입하여 열처리하는 타입이다.
열처리공정에서의 문제점의 하나로서 슬립전위의 발생이 있다. 슬립전위란,열처리공정중의 열응력에 의해 결정이 미끄럼 변형함으로써 웨이퍼표면에 단차를 생기게 하는 결함이며, 이러한 슬립전위가 웨이퍼표면에 발생하면, 웨이퍼의 기계적 강도가 저하할 뿐만 아니라, 접합리크 등, 디바이스특성에 악영향을 미치게 하기 때문에 극력 저감하는 것이 바람직하다.
상기와 같은 배치식의 열처리화로를 사용하여 열처리를 하면, 열처리화로에의 웨이퍼의 출납시나 화로내에서의 온도승강시에 웨이퍼면내에 온도분포가 발생하고, 이 온도분포에 의해 응력이 생긴다. 그리고, 이 응력이 있는 일정한 경계치를 넘은 경우에 슬립전위가 발생한다. 이 경우, 웨이퍼는 보트상에 재치되어 있기 때문에, 웨이퍼의 자중이 보트와의 접점부분에 집중하기 쉬워지기 때문에, 그 접점부분에 작용하는 응력이 커지고, 슬립전위가 발생하기 쉬워진다. 특히 웨이퍼가 입구지름이 크면, 웨이퍼의 자중이 커지기 때문에 그 영향은 크다.
한편, 상기의 배치식 열처리화로 외에, 램프가열 등을 이용한 매엽식의 열처리화로인 RTA(Rapid Thermal Annealing)장치가 열처리공정에 사용되는 경우도 있다. 이 종류의 장치의 경우, 매엽처리이며, 온도승강속도가 지극히 빠르고, 배치화로에 비해서 웨이퍼면내의 온도분포가 발생하기 어렵기 때문에, 입구지름이 큰 웨이퍼의 열처리에 있어서 특히 효과적이지만, 웨이퍼를 얹어 놓은 지그와의 접점부에서 웨이퍼의 자중에 의한 응력이 집중하여 슬립전위가 발생하기 쉽다는 현상은 배치화로와 마찬가지다.
이러한 슬립전위의 발생을 억제하기 때문에, 종래는 주로 2개의 관점에서 개선이 도모되어져 왔다. 그 하나는, 웨이퍼와 보트와의 접점부에 이러한 응력을 줄이고자 하는 것으로, 보트의 형상을 개선함으로써 응력의 집중을 회피하고자 하는 것이다. 예컨대, 특개평9-251961호 공보에 개시된 기술은 종형열처리용 보트의 웨이퍼재치부의 각도를 웨이퍼의 자중에 의한 휘어짐에 대응한 형상으로 함으로써, 웨이퍼와 보트의 접점부를 점접촉으로부터 면접촉이 되도록 하여 응력의 집중을 방지하는 것이다.
또 하나의 관점은, 열처리공정중에 생기는 웨이퍼의 면내의 온도분포를 저감하고자 하는 것이며, 열처리조건을 개량하는 것이다. 예컨대, 특개평7-235507호 공보에 기재되어 있는 기술은 열처리의 온도승강시에 통상사용하고 있는 질소나 아르곤에 비교해서 열전도율이 높은 수소나 헬륨을 사용함으로써 웨이퍼에의 열전도를 활발히 하고, 웨이퍼면내의 온도차를 저감하고자 하는 것이다. 또한, 특개평7-312351호 공보에 있어서는, 고온이 될수록 온도승강속도를 저하시킴으로써 슬립전위의 발생을 방지하는 것이 제안되어 있다.
이들 두개의 관점부터의 어프로치로서는, 상기예에 그치지 않고, 그외에도 다수 알려져 있고, 이들은 열처리공정에서의 슬립전위를 억제하는 것에 관해서 그 나름대로의 효과는 있지만, 디바이스제작공정중에서 실시되는 다종다양한 열처리공정의 모두에 대하여 만전인가라는 의문에 대해서는, 반드시 그렇다고는 말할 수 없고, 비용적인 문제로 실용화가 곤란한 경우도 있었다.
한편, 슬립전위의 발생을 억제하기 위한 상기한 두개의 어프로치 외에, 최근에는 웨이퍼자체의 특성을 개량하여, 내슬립성을 향상시키는 시도가 이루어져 있다. 예컨대, 특개평9-227290호 공보에서는, CZ 법에 의해 인상된 단결정봉으로부터 제작된 실리콘 단결정 웨이퍼의 바깥둘레부의 산소농도가 중앙부에 비하여 낮은 것이 슬립전위발생의 하나의 요인인 것에 착안하여, 바깥둘레부의 산소농도가 중앙부의 산소농도의 95% 이상이 되는 같은 웨이퍼를 제안하고 있고, 그 웨이퍼의 제조방법으로서, 제품웨이퍼의 지름보다도 10 mm 이상 큰 직경의 단결정봉을 인상하여 목표지름으로 깎아내는 방법이 기재되어 있다.
또한, 특개평9-190954호 공보로서는, 저산소농도의 CZ 웨이퍼에 관해서, 슬립전위가 발생하기 쉬운 바깥둘레 10 mm 이하의 범위에 다면체의 산소석출물을 소정밀도에 형성하면 슬립전위의 발생을 억제할 수 있는 것이 기재되어 있다.
그리고, 그 산소석출물을 소정밀도에 발생시키기 때문에, 바깥둘레 10 mm 이하의 범위로 산소를 이온주입하여, 질소가스분위기에서 2단계의 열처리를 실시하는 기술을 개시하고 있다.
그러나, 이들 기술은 웨이퍼자체의 특성을 개량하는 기술이기 때문에, 모든 열처리공정에서 효과가 얻어질 가능성이 있으나, 어느 것이나 간편성, 비용성이 충분하다고는 말할 수 없고 실용성이 부족한 것이었다. 즉, 특개평9-227290호 공보에 기재된 기술에서는, 실리콘 단결정봉의 낭비가 많아지고, 가공에 요하는 시간이 필요이상으로 걸리기 때문에, 특개평9-190954호 공보의 기술에 있어서는, 이온주입 및 2단계의 열처리라는 부가공정이 필요하게 되는 것이었다.
본 발명은 상기 과제에 비추어 이루어진 것이며, 열처리공정에 제공되는 CZ 실리콘 단결정 웨이퍼가 열처리 보트와 접촉하는 부분의 내슬립성을 향상시킨 실리콘 단결정 웨이퍼를 지극히 간편하고 또한 저비용의 방법으로 제공하는 것을 목적으로 하고 있다.
[발명의 개시]
상기 목적을 달성하기 위해서, 본 발명의 실리콘 단결정 웨이퍼는, 초크랄스키법에 의해 제작된 실리콘 단결정 웨이퍼이며, 해당 실리콘 단결정웨이퍼를 열처리하기 때문에 보트에 얹어 놓을 때에, 적어도 해당 실리콘 단결정 웨이퍼와 보트가 접촉하는 부위가 OSF 링영역으로 이루어지는 것을 특징으로 하는 실리콘 단결정 웨이퍼이다. 이와 같이, 웨이퍼와 보트가 접촉하는 부위가 OSF 링영역으로 이루어지는 실리콘 단결정 웨이퍼이면, 일단, 접점부에서 슬립전위가 발생하더라도, 웨이퍼내부(벌크부)로 슬립전위의 성장이 멈추기 때문에, 웨이퍼표면에는 도달하지 않고, 웨이퍼표면측의 디바이스영역에 영향을 미치게 하는 일이 없다.
또한, OSF 링영역은 실리콘 단결정 웨이퍼의 바깥둘레로부터 10 mm 이하의 범위인 것이 바람직하다. 10 mm보다 안쪽까지 OSF 링영역이 있으면, 특성에 뛰어난 디바이스의 제작가능한 면적이 감소하여, 충분한 수량의 디바이스를 제작할 수 없게 되는 경우가 있기 때문이다. 종형화로의 경우에는 웨이퍼와 보트와의 접점부는 최대로 바깥둘레부에서 약 8 mm의 곳에 있는 것으로, OSF 링의 위치가 바깥둘레로부터 10 mm 정도의 곳에 있으면 슬립전위의 성장을 억제하는 효과가 있다. 한편, 횡형화로의 경우에는 웨이퍼와 보트와의 접점부는 최대로도 바깥둘레부에서 3 mm 정도이며, OSF 링의 위치는 바깥둘레로부터 5 mm 정도이더라도 슬립전위의 성장을 억제하는 효과가 있다.
또한, 실리콘 단결정 웨이퍼의 질소농도가 1×1010∼5×1015/cm3인 것이 바람직하다. 이와 같이 질소를 함유한 웨이퍼이면, 질소의 효과에 의해 산소석출물의 사이즈가 축소하여 밀도가 증가하기 때문에, 슬립전위의 억제를 위해서는 보다 효과적이 되기 때문이다.
한편, 산소석출물의 밀도를 증가시키기 위해서는 질소농도를 1×1015/cm3이상으로 하는 것이 바람직하고, 실리콘단결정의 단결정화가 방해되지 않도록 하기 위해서는, 5×1015/cm3이하로 하는 것이 바람직하지만, 슬립전위억제에 관해서 보다 호적인 농도범위는 1×1012∼1×1015/cm3이다.
이러한 실리콘 단결정 웨이퍼를 제작하기 때문에, 본 발명의 실리콘 단결정 웨이퍼의 제조방법은 초크랄스키법에 의해 실리콘 단결정봉을 육성할 때에, OSF 링영역이 실리콘 단결정봉의 바깥둘레부에 형성되는 조건으로 인상하고, 해당 실리콘 단결정봉을 슬라이스하여 실리콘 단결정 웨이퍼를 작성하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법이다.
그리고, 그 구체적인 인상조건으로서는, 인상속도를 F[mm/min]로 하고, 실리콘의 융점에서 1400℃의 사이의 인상축방향의 결정내부온도경사의 평균치를 G[℃/mm]로 나타내었을 때, 결정중심에서 결정주변방향으로의 거리[mm]를 횡축으로 하여, F/G[mm2/℃·min]의 값을 세로축으로서 결함분포를 나타낸 결함분포도의 OSF 링영역이 결정의 바깥둘레부에 위치하는 조건으로 할 수가 있다.
또한, 상기 초크랄스키법에 의해 실리콘 단결정봉을 육성할 때에, 질소를 1×1010∼5×1015/cm3의 범위에서 도프하면서 결정을 인상하면, 질소가 1×1010∼ 5×1015/cm3의 범위로 도프되어 실리콘 단결정 웨이퍼를 제조할 수가 있다.
본 발명은 실리콘 단결정 웨이퍼 및 그 제조방법에 관한 것이며, 특히 열처리공정에서 발생하기 쉬운 슬립전위의 성장을 억제할 수 있는 실리콘 단결정 웨이퍼 및 그 제조방법에 관한 것이다.
도 1은 본 발명에 관한 웨이퍼와 보트의 접점부에서의 슬립전위의 발생상황을 모식적으로 나타낸 도면,
도 2는 본 발명의 실시예 및 비교예에 있어서의 X선 토보그래프의 결과를 나타내는 모식도,
도 3은 결정의 인상속도를 바꾸었을 때의 OSF 링영역의 발생상황을 모식적으로 나타낸 도면,
도 4는 본 발명의 실리콘 단결정 인상시에 있어서의, 결정중심에서 결정주변까지의 거리를 횡축으로 하고, F/G의 값을 세로축으로 한 경우의 결함분포도,
도 5는 본 발명으로 사용한 CZ 법에 의한 단결정인상하고 장치의 개략설명도이다.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명의 실시형태에 관해서 설명한다.
본 발명자는 여러가지의 인상하여 조건으로 제작된 실리콘 단결정 웨이퍼에 대하여 열처리를 가하여, 주로 보트와의 접점부에서 발생하는 슬립전위에 관해서 조사한 바, 보트와의 접점부가 OSF 링영역에 포함되어 있는 웨이퍼는 슬립전위의발생이 적고, 발생하고 있었다고 해도, 접점부의 반대측의 면인 웨이퍼표면에까지 도달하지 않는 것을 지견하여, 본 발명을 완성시킨 것이다.
여기서, OSF 링영역에 관해서 설명한다.
CZ 법으로 인상된 실리콘 단결정봉으로부터 제작된 CZ 웨이퍼를 산화처리하면, OSF(Oxidation-Induced Stacking Fault, 산화유기적층결함)으로 불리는 결함이 링형상에 발생하는 경우가 있다. 이 영역을 OSF 링영역이라고 부르고, 결정성장중에 이 영역에 도입된 미소한 산소석출물(∼30 nm)이 핵이 되고, 그 후의 산화처리에 의해 격자사이실리콘이 이 중심으로 응집하여, OSF로서 현재화하는 것으로 생각되고 있다.
도 3은 결정의 인상속도를 바꾸었을 때의 OSF 링영역의 발생상황을 모식적으로 나타낸 것이다. 도 3에 의하면, 인상속도를 감소시키면 링직경은 작아지고, 이윽고 결정의 중심에서 소멸한다는 것을 알았다(시노야마 외, 응용물리 제60권 제8호(1991) p.766∼p.773).
따라서, OSF 링영역의 발생상황은 결정성장조건에 의존하고 있으며, 결정성장조건을 제어하면 원하는 위치에 OSF 링영역을 형성할 수가 있는 것을 알 수 있다.
한편, 최근의 연구에 의하면, 도 3에 있어서의 OSF 링영역을 낀 상하의 위치(OSF 링영역의 안쪽 및 외측)에, N-영역이라고 불리는, 빈구멍이나 격자간 실리콘에 기인하는 결정결함이 없는(지극히 적은) 영역이 존재하는 것을 확인할 수 있다(특개평11-147786호 공보참조). 또한, OSF 링영역의 내측의 N-영역의 더욱 내측(인상속도가 고속측)은 빈구멍에 기인한 결함이 많은 V-리치영역으로 불리며, OSF 링영역의 외측의 N-영역의 더욱 외측(인상속도가 저속측)은 격자간 실리콘에 기인한 결함이 많은 I-리치영역이라고 불리고 있다(도 4).
도 1은 본 발명의 개념을 간결히 표현한 것이며, 웨이퍼와 보트의 접점부에서의 슬립전위의 발생상황을 모식적으로 나타낸 것이다.
도 1(a)는 OSF 링영역이 없는 웨이퍼의 경우를 나타내고 있으며, 접점부에서 발생한 슬립전위가 웨이퍼표면까지 도달하고 있다. 한편, 도 1(b)는 OSF 링영역내에 접점부가 위치하는 경우이며, 접점부에서 슬립전위가 발생하여도, 그 슬립전위가 웨이퍼표면까지 도달하지 않는 것을 나타내고 있다. 도 1은 종형화로의 경우에 관해서 나타낸 것인데, 횡형화로의 경우라도 마찬가지로 보트와의 접촉부가 OSF 링영역내에 위치하고 있으면 슬립전위의 성장을 억제하는 효과가 있다.
이와 같이, OSF 링영역에서 슬립전위가 발생하기 어려운, 혹은 발생하였다고 해도 웨이퍼내부에서 슬립전위의 성장이 멈추기 때문에, 웨이퍼표면측까지 도달하기 어려운 이유는 분명하지 않지만, OSF 링영역에는 전술한 바와 같이 OSF 핵이 되는 미소한 산소석출물이 존재하는 것 및, 영역전체에 지나친 격자간 실리콘이 포함되고 있다고 하는 것(아베 타카오 저, 배풍관발행, 실리콘-결정성장과 웨이퍼가공-, p.296) 등으로부터, 이들 산소석출물이나 격자간 실리콘이 관여하고 있는 것으로 생각된다.
또한, 실리콘 단결정중에 질소를 도프하면 실리콘중의 원자 빈구멍의 응집이 억제되어 결정결함의 사이즈가 축소되는 것, 및 산소석출을 조장시키는 효과가 있다는 것이 알려져 있다. 따라서, 상기 OSF 링영역을, 질소를 도프하면서 바깥둘레부에 형성하면, 웨이퍼바깥둘레부에서 OSF 핵이 되는 미소한 산소석출물의 밀도를 높일 수 있게 되고, 이에 따라 슬립전위의 억제효과가 높아진다고 여겨진다.
다음에, 본 발명에서 사용하는 CZ 법에 의한 단결정 인상장치의 구성예를 도 5에 의해 설명한다. 도 5에 나타낸 바와 같이, 이 단결정 인상장치(30)는 인상실 (31)과, 인상실(31)중에 설정된 도가니(32)와, 도가니(32)의 주위에 배치된 히터 (34)와, 도가니(32)를 회전시키는 도가니유지축(33) 및 그 회전기구(도시하지 않음)와, 실리콘의 종결정(5)을 유지하는 시드척(6)과, 시드척(6)을 인상하는 와이어 (7)와, 와이어(7)를 회전 또는 감는 권취기구(도시하지 않음)를 구비하고 구성되어 있다. 도가니(32)는 그 내측의 실리콘용융액(온수)(2)를 수용하는 측에는 석영도가니가 설치되고, 그 외측에는 흑연도가니가 설치되어 있다. 또한, 히터(34)의 외측주위에는 단열재(35)가 설치되어 있다.
또한, 본 발명의 제조방법에 관한 제조조건을 설정하기 위해서, 결정의 고액계면의 외측에 고리형상의 고액계면단열재(8)를 설치하고, 그 위에 상부위요단열재 (上部圍繞斷熱材)(9)가 배치되어 있다. 이 고액계면단열재(8)는 그 하단과 실리콘용융액(2)의 온수면과의 사이에 3∼5 cm의 극간(10)을 형성하여 설치되어 있다. 상부위요단열재(9)는 조건에 따라서는 사용하지 않는 경우도 있다. 또한, 냉각가스를 내뿜거나, 복사열을 차단하여 단결정을 냉각하는 도면에 도시하지 않은 통형상의 냉각장치를 설치하여도 좋다.
별도로, 최근에는 인상실(31)의 수평방향의 외측에, 도시하지 않은 자석을설치하고, 실리콘용융액(2)에 수평방향 혹은 수직방향 등의 자장을 인가함으로써, 용융액의 대류를 억제하고, 단결정의 안정성장을 도모하는, 소위 MCZ 법이 사용되는 경우도 많다.
다음에, 상기의 단결정 인상장치(30)에 의한 단결정 육성방법에 관해서 설명한다.
우선, 도가니(32)내에서 실리콘의 고순도 다결정원료를 융점(약 1420 ℃) 이상으로 가열하여 융해한다. 이 때, 질소를 도프하는 경우에는, 예컨대 질화막부착실리콘웨이퍼를 투입해 놓는다. 다음에, 와이어(7)를 감기 시작함으로써 용융액 (2)의 표면의 대략 중심부에 종결정(5)의 선단을 접촉 또는 침지시킨다. 그 후, 도가니유지축(33)을 적절한 방향으로 회전시킴 과 동시에, 와이어(7)를 회전시키면서 감고, 종결정(5)을 인상함으로써 단결정육성이 시작된다. 이후, 인상속도와 온도를 적절히 조절함으로써 대략 원주형상의 단결정봉(1)을 얻을 수 있다.
본 발명에 있어서는, 전술의 OSF 링영역이라고 불리는 영역이 단결정봉(1)의 바깥둘레부에 형성되도록 인상조건을 제어한다. 예컨대, 도 5와 같이 단결정의 인상속도를 변화시킴으로써 OSF 링영역의 발생위치가 제어할 수 있는 같은 특정한 화로내구조를 갖는 단결정 인상장치를 사용한 경우에는, 인상속도를 콘트롤하여 OSF 링영역이 단결정의 바깥둘레부에 발생하도록 하면 좋다. OSF 링영역은 웨이퍼의 바깥둘레로부터 10 mm 이하의 범위가 되도록 하는 것이 바람직하다.
그러나, 단지 인상속도를 콘트롤하여 결정바깥둘레부에만 OSF 링영역을 안정하여 발생시키기 위해서는, 인상속도가 엄밀한 콘트롤이 필요하여 진다. 따라서,상기와 같이 단열재를 사용하거나 냉각장치를 사용하기도 하고 화로내구조를 조정하여 인상결정의 고액계면부근의 온도기울기를 제어하면, 도 3에 있어서의 OSF 영역의 발생분포를 변화시킬 수 있다. 이러한 경우, 도 4와 같이 인상속도를 F[mm/분]으로 하여, 실리콘의 융점에서 1400℃의 사이의 인상축방향의 결정내부온도경사의 평균치를 G[℃/mm]로 나타내었을 때, F/G[mm2/℃·min]의 값을 파라미터라고 하면, OSF 링영역이 결정의 바깥둘레부에 위치하는 조건을 여유가 있는 제어폭으로 제어하는 것이 가능하게 된다.
이상과 같이 하여 OSF 링영역이 결정의 바깥둘레부에 위치하는 단결정봉을 인상하여, 이것을 통상의 웨이퍼가공프로세스에 의해 웨이퍼에 가공하면, 그 후의 열처리공정에서 보트와의 접촉이 발생하기 쉬운 웨이퍼바깥둘레부에 OSF 링영역을 갖는 웨이퍼를 얻을 수 있다.
즉, 결정인상할 때의 OSF 링영역의 발생위치를 콘트롤하기만 하면 슬립전위의 발생을 억제할 수 있는 웨이퍼를 얻을 수 있기 때문에, 가공에 있어서 낭비나 추가공정을 늘릴 필요가 없고, 비용면에서 대단히 유효하다.
이하, 본 발명이 구체적인 실시형태에 관해서 실시예를 들어 설명하는데 본 발명은 이들에 한정되는 것이 아니다.
(실시예1)
도 5에 나타낸 인상장치(30)에서, 20 인치 석영도가니에 원료다결정실리콘을 차지(charge)하여, 지름 6 인치, 방향<100>, 도전형 p형의 실리콘 단결정봉을 인상하였다. 이 때, 결정중심부에서의 F/G 치를 0.25∼0.33 mm2/℃·min의 범위로 제어하여, 결정의 바깥둘레로부터 약 10 mm 이내의 위치에 OSF 링영역을 형성하였다. 또한, 질화막첨부웨이퍼를 원료다결정중에 차지함으로써, 인상결정중의 질소농도가 계산상, 5×1013∼1×1014/cm3가 되도록 제어하였다.
여기서 얻어진 단결정으로부터 웨이퍼를 잘라내어, 통상의 웨이퍼가공공정을 실시하여 경면웨이퍼를 제작하였다. 이 경면웨이퍼를 종형화로에 투입하여, 1150℃, 1시간의 아르곤분위기에서의 열처리를 실시하고, 또한 800℃, 4시간(질소분위기)+1000℃, 16시간(건조산소분위기)의 디바이스제작을 모방한 열처리를 실시한 뒤, X선 토보그래피에 의해 슬립전위의 유무와 OSF 링영역의 위치를 확인하였다. 1150℃, 1시간의 아르곤분위기에서의 열처리는 입출화로온도를 850℃, 보트속도를 15 cm/분, 승온속도 10℃/분, 하강온도속도 5℃/분으로 행하여, 디바이스제작을 모방한 열처리에서는 1000℃의 열처리후에 800℃까지 하강온도하여 화로로부터 꺼내었다. 열처리에는 석영제의 보트를 사용하였다. OSF 링영역의 위치의 확인은 OSF 링영역에서 산소석출이 다른 부분보다도 일어나기 어려운 점에서, 산소석출의 패턴을 판단하고 확인하였다. 그 결과를 도 2(a)에 모식도로서 나타내었다. 도 2(a)에 나타낸 바와 같이 슬립전위는 전혀 관찰되지 않았다. 한편, OSF 링영역은 웨이퍼바깥둘레부에서 10 mm 약까지 형성되어 있었다.
(실시예2)
도 5에 나타낸 인상장치(30)에서, 20 인치 석영도가니에 원료다결정실리콘을차지하여 질소를 도프하지 않고서, 지름 6 인치, 방향<100>, 도전형 p형의 실리콘 단결정봉을 인상하였다. 이 때, 결정중심부에서의 F/G 치를 0.18∼0.22 mm2/℃· min의 범위로 제어하여, 결정의 바깥둘레로부터 약 10 mm 이내의 위치에 OSF 링영역을 형성하였다.
여기서 얻어진 단결정으로부터 웨이퍼를 잘라 내어, 통상의 웨이퍼가공공정을 실시하여 경면웨이퍼를 제작하였다. 이 경면웨이퍼에 대하여 실시예1과 동일한 열처리를 가하여, X선 토보그래피에 의한 관찰을 하여, 그 결과를 도 2(b)에 기재하였다.
그 결과, 보트와의 접점부에서 약 7 mm의 길이의 슬립전위가 발생하고 있다는 것을 알았다. X선 토보그래피에 의한 관찰후의 웨이퍼를 불산, 초산계의 선택에칭액으로 에칭후, 광학현미경에 의해 웨이퍼표면을 관찰하고 슬립전위의 피트의 유무를 확인하였는데, 슬립전위의 피트는 관찰되지 않고, 슬립전위가 웨이퍼표면에는 도달하여 있지 않은 것이 확인되었다. 한편, OSF 링영역은 웨이퍼바깥둘레부에서 10 mm 약까지 형성되어 있었다.
(비교예1)
도 5에 나타낸 인상장치(30)에서, 20 인치 석영도가니에 원료다결정실리콘을 차지하여 질소를 도프하지 않고서, 지름 6 인치, 방향<100>, 도전형 p형의 실리콘 단결정봉을 인상하였다. 이 때, 성장속도 F를 약 1.6 mm/분으로 하여 OSF 링영역이 발생하지 않는 조건에서 단결정봉을 인상하였다.
여기서 얻어진 단결정으로부터 웨이퍼를 잘라내어, 통상의 웨이퍼가공공정을 실시하여 경면웨이퍼를 제작하였다. 이 경면웨이퍼에 대하여 실시예1과 동일한 열처리를 가하고, X선 토보그래피에 의한 관찰을 하여, 그 결과를 도 2(c)에 기재하였다.
그 결과, 보트와의 접점부에서 약 15 mm의 길이의 슬립전위가 발생하고 있는 것을 알았다. 실시예2와 같이 선택에칭을 하여, 웨이퍼표면을 광학현미경에 의해 관찰한 바, 슬립전위의 피트가 관찰되어, 슬립전위가 웨이퍼표면에 도달하고 있는 것이 확인되었다.
도 2의 결과에서, 웨이퍼와 보트와의 접점부위가 OSF 링영역으로 이루어지는 웨이퍼이면, 슬립전위가 발생하기 쉬운 고온의 열처리를 하더라도, 슬립전위가 전혀 발생하지 않거나, 적어도 슬립전위의 성장을 억제할 수가 있는 것을 알았다.
(실시예3, 실시예4, 비교예2)
실시예1 및 2와 비교예1에서 사용한 것과 같은 실리콘 단결정으로부터 제작한 경면웨이퍼를 사용하여 횡형화로에 의한 열처리를 하였다. 열처리는 실시예1과 같은 1150℃, 1시간의 아르곤분위기에서의 열처리후에, 800℃, 4시간 (질소분위기) +1000℃, 16시간(건조산소분위기)의 디바이스제작을 모방한 열처리를 실시하였다. 1150℃, 1시간의 아르곤분위기에서의 열처리는 입출화로 온도를 950℃, 보트속도를 15 cm/분, 승온속도 6℃/분, 하강온도속도 3℃/분으로 행하여, 디바이스제작을 모방한 열처리에서는 1000 ℃의 열처리후에 800℃까지 하강온도하여 화로로부터 꺼내었다. 열처리에는 석영제의 보트를 사용하였다.
열처리를 실시한 웨이퍼의 슬립전위의 유무와 OSF 링영역의 위치를 X선 토보그래피에 의해 확인하였다.
실시예1에서 사용한 것과 같은 실리콘 단결정으로부터 제작한 웨이퍼 (실시예3)에서는 슬립전위는 전혀 관찰되지 않았다.
실시예2에 사용한 것과 같은 실리콘 단결정으로부터 제작한 웨이퍼(실시예4)에서는, 보트와의 접점부에서 약 4 mm의 길이의 슬립전위가 발생하고 있었으나, 실시예2와 같이 선택에칭을 하여 광학현미경으로 웨이퍼표면을 관찰한 바, 보트와의 접점부 부근에는 약간의 피트가 존재하였으나, 웨이퍼바깥둘레부보다 2 mm 이상 내측의 부분에는 슬립전위의 피트는 관찰되지 않고, OSF 링영역에 의한 슬립전위성장의 억제효과가 확인되었다. 한편, 실시예3과 4의 웨이퍼에서는 OSF 링영역은 웨이퍼바깥둘레부에서 10 mm 약까지 형성되어 있었다.
비교예1에 사용한 것과 같은 실리콘 단결정으로부터 제작한 웨이퍼(비교예2)에서는, 보트와의 접점부에서 약 20 mm의 길이의 슬립전위가 발생하고 있었다. 실시예2와 같이 선택에칭을 하여, 웨이퍼표면을 광학현미경에 의해 관찰한 바, X선 토보그래피으로 관찰된 부분에 슬립전위의 피트가 관찰되었다.
본 발명에 의하면, 여러가지 열처리공정에 제공되는 실리콘 단결정 웨이퍼가 열처리 보트와 접촉하는 부분에 있어서 발생하기 쉬운 슬립전위를 간편한 방법으로 억제시킬 수 있고, 더구나 가공에 있어서의 낭비나 추가공정을 늘릴 필요가 없고, 저비용으로 슬립내성이 높은 실리콘 단결정 웨이퍼를 제공할 수 있기 때문에, 산업상의 이용가치는 높다.

Claims (6)

  1. 초크랄스키법에 의해 제작된 실리콘 단결정 웨이퍼이며, 해당 실리콘 단결정 웨이퍼를 열처리하기 때문에 보트에 얹어 놓을 때에, 적어도 해당 실리콘 단결정 웨이퍼와 보트가 접촉하는 부위가 OSF 링영역으로 이루어지는 것을 특징으로 하는 실리콘 단결정 웨이퍼.
  2. 제 1 항에 있어서, 상기 OSF 링영역이 상기 실리콘 단결정 웨이퍼의 바깥둘레로부터 10 mm 이하의 범위인 것을 특징으로 하는 실리콘 단결정 웨이퍼.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 실리콘 단결정 웨이퍼의 질소농도가 1×1010∼5×1015/cm3인 것을 특징으로 하는 실리콘 단결정 웨이퍼.
  4. 초크랄스키법에 의해 실리콘 단결정봉을 육성할 때에, OSF 링영역이 실리콘 단결정봉의 바깥둘레부에 형성되는 조건으로 인상하여, 해당 실리콘 단결정봉을 슬라이스하여 실리콘 단결정 웨이퍼를 작성하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  5. 제 4 항에 있어서, 상기 OSF 링영역이 실리콘 단결정봉의 바깥둘레부에 형성되는 조건은 인상속도를 F[mm/min]으로 하여, 실리콘의 융점에서 1400℃의 사이의 인상축방향의 결정내부온도경사의 평균치를 G[℃/mm]로 나타내었을 때, 결정중심에서의 거리[mm]를 횡축으로 하고, F/G[mm2/℃·min]의 값을 세로축으로서 결함분포를 나타낸 결함분포도의 OSF 링영역이 결정의 바깥둘레부에 위치하는 조건인 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 초크랄스키법에 의해 실리콘 단결정봉을 육성할 때에, 질소를 1×1010∼5×1015/cm3의 범위로 도프하면서 결정을 인상하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
KR1020017007170A 1999-11-11 2000-10-31 실리콘 단결정 웨이퍼 및 그 제조방법 KR100654511B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP320507 1999-11-11
JP32050799 1999-11-11

Publications (2)

Publication Number Publication Date
KR20010101156A true KR20010101156A (ko) 2001-11-14
KR100654511B1 KR100654511B1 (ko) 2006-12-05

Family

ID=18122229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017007170A KR100654511B1 (ko) 1999-11-11 2000-10-31 실리콘 단결정 웨이퍼 및 그 제조방법

Country Status (6)

Country Link
US (1) US6802899B1 (ko)
EP (1) EP1152074A4 (ko)
JP (1) JP4061906B2 (ko)
KR (1) KR100654511B1 (ko)
TW (1) TWI240020B (ko)
WO (1) WO2001034882A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703934B2 (ja) * 2002-02-26 2011-06-15 信越半導体株式会社 アニールウエーハの製造方法
JP2005005379A (ja) * 2003-06-10 2005-01-06 Shin Etsu Handotai Co Ltd 半導体ウエーハの熱処理方法及び熱処理用縦型ボート
JP2005162599A (ja) * 2003-12-03 2005-06-23 Siltron Inc 均一なベイカンシ欠陥を有するシリコン単結晶インゴット、シリコンウエハ、シリコン単結晶インゴットの製造装置、及びシリコン単結晶インゴットの製造方法
JP2006294691A (ja) * 2005-04-06 2006-10-26 Toshiba Corp 半導体基板及び半導体装置とその製造方法
JP4791073B2 (ja) * 2005-04-26 2011-10-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP4716372B2 (ja) * 2005-09-27 2011-07-06 コバレントマテリアル株式会社 シリコンウエハの製造方法
TW200818327A (en) 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
JP5150865B2 (ja) * 2008-04-30 2013-02-27 株式会社Ｓｕｍｃｏ シリコン単結晶インゴットの製造方法
JP5696710B2 (ja) * 2012-10-31 2015-04-08 株式会社Sumco シリコン単結晶インゴット
US10026816B2 (en) * 2015-03-30 2018-07-17 Infineon Technologies Ag Semiconductor wafer and manufacturing method
JP6981750B2 (ja) * 2016-12-21 2021-12-17 株式会社Sumco シリコン単結晶の製造方法およびシリコン単結晶
US10020203B1 (en) 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer
JP7143828B2 (ja) * 2019-09-20 2022-09-29 信越半導体株式会社 シリコン単結晶ウェーハのスリップ検出方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3596257B2 (ja) * 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US6245430B1 (en) * 1997-12-12 2001-06-12 Sumitomo Sitix Corporation Silicon single crystal wafer and manufacturing method for it
JP3353681B2 (ja) * 1997-12-26 2002-12-03 三菱住友シリコン株式会社 シリコンウエーハ及び結晶育成方法
JP3612974B2 (ja) * 1997-12-26 2005-01-26 三菱住友シリコン株式会社 結晶育成方法
US6517632B2 (en) * 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
JP3570343B2 (ja) * 2000-06-09 2004-09-29 三菱住友シリコン株式会社 単結晶製造方法
DE10047346B4 (de) * 2000-09-25 2007-07-12 Mitsubishi Materials Silicon Corp. Verfahren zur Herstellung eines Siliciumwafers zur Abscheidung einer Epitaxieschicht und Epitaxiewafer

Also Published As

Publication number Publication date
TWI240020B (en) 2005-09-21
US6802899B1 (en) 2004-10-12
WO2001034882A1 (fr) 2001-05-17
JP4061906B2 (ja) 2008-03-19
EP1152074A4 (en) 2007-04-04
KR100654511B1 (ko) 2006-12-05
EP1152074A1 (en) 2001-11-07

Similar Documents

Publication Publication Date Title
US6077343A (en) Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
KR100765343B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 ｓｏｉ웨이퍼
KR100788988B1 (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
KR100710700B1 (ko) 실리콘 단결정의 제조 방법, 단결정 잉곳 제조 장치 및실리콘 단결정 웨이퍼의 열처리 방법
KR100654511B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JPH11157995A (ja) シリコン単結晶ウェーハの製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
KR20050052478A (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
US20240035197A1 (en) Crystal Puller, Method for Manufacturing Monocrystalline Silicon Ingots and Monocrystalline Silicon Ingots
JP3634133B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4634553B2 (ja) シリコン単結晶ウエーハおよびその製造方法
KR101107653B1 (ko) 단결정의 제조방법 및 단결정
JP4102988B2 (ja) シリコンウエーハおよびエピタキシャルウエーハの製造方法ならびにエピタキシャルウエーハ
WO2023051616A1 (zh) 一种用于拉制单晶硅棒的拉晶炉
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
JP5489064B2 (ja) シリコン単結晶の育成方法
JP4463950B2 (ja) シリコンウエーハの製造方法
JP4080657B2 (ja) シリコン単結晶インゴットの製造方法
US20240018689A1 (en) Crystal Puller for Pulling Monocrystalline Silicon Ingots
JPH08290995A (ja) シリコン単結晶及びその製造方法
JP3724535B2 (ja) 高品質シリコン単結晶
JP2004172391A (ja) シリコンウェーハおよびその製造方法
JPH11217296A (ja) 高品質シリコン単結晶ウェーハ
JP2000327486A (ja) シリコンウエーハ製造方法及びシリコン単結晶育成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 14