WO2001034882A1 - Tranche de silicium monocristallin et procede de fabrication - Google Patents

Tranche de silicium monocristallin et procede de fabrication Download PDF

Info

Publication number
WO2001034882A1
WO2001034882A1 PCT/JP2000/007641 JP0007641W WO0134882A1 WO 2001034882 A1 WO2001034882 A1 WO 2001034882A1 JP 0007641 W JP0007641 W JP 0007641W WO 0134882 A1 WO0134882 A1 WO 0134882A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
silicon single
wafer
ring region
silicon
Prior art date
Application number
PCT/JP2000/007641
Other languages
English (en)
French (fr)
Inventor
Masaro Tamatsuka
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to JP2001536797A priority Critical patent/JP4061906B2/ja
Priority to EP00970218A priority patent/EP1152074A4/en
Priority to US09/868,901 priority patent/US6802899B1/en
Publication of WO2001034882A1 publication Critical patent/WO2001034882A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Definitions

  • Patent application title Silicon single crystal wafer and method for producing the same
  • the present invention relates to a silicon single crystal wafer and a method of manufacturing the same, and more particularly to a silicon single crystal wafer that can suppress the growth of slip dislocations that are likely to occur in a heat treatment step and a method of manufacturing the same.
  • Integrated circuits such as LSI are mainly manufactured using silicon single crystal wafers manufactured by a pull-up method called the Czochralski method (CZ method) and subjected to a number of manufacturing steps.
  • CZ method Czochralski method
  • One of the manufacturing processes is a heat treatment process.
  • the heat treatment step is a very important step in which, for example, formation of an oxide film on the surface of the wafer, diffusion of impurities, and formation of a defect-free layer and a gettering layer are performed.
  • the horizontal furnace is an evening eve where the wafer is inserted into the furnace with the wafer placed almost vertically in a jig called a port for holding the wafer, and heat treatment is performed. It is a type that is inserted into the furnace while being placed horizontally and heat-treated.
  • the slip dislocation is a defect that generates a step on the wafer surface due to slip deformation of the crystal due to thermal stress during the heat treatment process.
  • the wafer is dislocated. It is desirable to reduce as much as possible, because it not only reduces the mechanical strength of the device but also adversely affects device characteristics such as junction leakage.
  • a temperature distribution occurs in the surface of the wafer when the wafer is taken in and out of the heat treatment furnace, and when the temperature rises and falls in the furnace. Occurs.
  • an RTA (Rapid Thermal Annealing) apparatus which is a single-wafer heat treatment furnace using lamp heating or the like may be used in the heat treatment step.
  • this type of equipment it is a single-wafer treatment, the temperature rise / fall rate is extremely fast, and the temperature distribution in the 18 plane is less likely to occur than in a batch furnace.
  • Another viewpoint is to reduce the in-plane temperature distribution of the wafer generated during the heat treatment process, and to improve the heat treatment conditions.
  • the technology described in Japanese Patent Application Laid-Open No. 7-235507 uses hydrogen or helium, which has a higher thermal conductivity than nitrogen or argon normally used at the time of temperature rise and fall of heat treatment. In this way, it is intended to increase the heat conduction to the A-eight and reduce the temperature difference in the eighteen-plane.
  • Japanese Patent Application Laid-Open No. 7-312351 proposes to prevent the occurrence of slip dislocation by lowering the temperature rising / falling rate as the temperature becomes higher.
  • Japanese Patent Application Laid-Open No. 9-190954 describes that polyhedral oxygen precipitates within a range of 10 mm or less on the outer periphery where slip dislocation is likely to occur with respect to low oxygen concentration CZ ⁇ ⁇ 18. It is described that the formation of slip dislocations can be suppressed by forming the particles at a predetermined density.
  • the present invention has been made in consideration of the above problems, and has been made in consideration of the above problems, and a silicon single crystal wafer in which a CZ silicon single crystal subjected to a heat treatment step has an improved slip resistance at a portion in contact with a heat treatment boat.
  • the aim is to provide an extremely simple and low-cost method. Disclosure of the invention
  • a silicon single crystal wafer of the present invention is a silicon single crystal wafer produced by the Czochralski method, which is used when heat-treating the silicon single crystal wafer on a boat. Further, the silicon single crystal wafer is characterized in that at least a portion where the silicon single crystal wafer and the port come into contact with each other comprises a 0 SF ring region.
  • the portion where the wafer and the port come into contact is a silicon single crystal wafer consisting of the OSF ring region, once the slip dislocation occurs at the contact part, the inside of the wafer (bulk part) As a result, the growth of slip dislocations is stopped, so that it does not reach the wafer surface and does not affect the device region on the wafer surface side.
  • the OSF ring region is preferably within a range of 10 mm or less from the outer periphery of the silicon single crystal layer. This is because if there is a 0 SF ring region within 10 mm, the area in which devices with excellent characteristics can be manufactured decreases, and a sufficient number of devices may not be manufactured. In the case of a vertical furnace, the contact between the ⁇ A8 and the port is at a maximum of about 8 mm from the outer periphery, so the 0 SF ring If the position is about 10 mm from the outer periphery, it has the effect of suppressing the growth of slip dislocations.
  • the contact area between the wafer and the boat is at most about 3 mm from the outer circumference, and the slip dislocation grows even if the position of the 0 SF ring is about 5 mm from the outer circumference.
  • the nitrogen concentration of the silicon single crystal layer is preferably 1 ⁇ 10 10 to 5 ⁇ 10 15 / cm 3 . This is because, in the case of nitrogen containing nitrogen, the size of oxygen precipitates is reduced and the density is increased by the effect of nitrogen, so that it is more effective in suppressing the slip dislocation.
  • the nitrogen concentration In order to increase the density of oxygen precipitates, it is desirable to set the nitrogen concentration to 1 ⁇ 10 1 D / cm 3 or more.In order not to hinder the single crystallization of silicon single crystal, , 5 ⁇ 10 15 / cm 3 or less, but a more preferable concentration range for the suppression of slip dislocation is 1 ⁇ 10 12 to 1 ⁇ 10 15 / cm 3 .
  • the method for producing a silicon single crystal wafer according to the present invention employs the following method.
  • a method for producing a silicon single crystal wherein the silicon single crystal rod is pulled up under conditions formed on an outer peripheral portion of the crystal rod, and the silicon single crystal rod is sliced to form a silicon single crystal wafer.
  • the specific pulling conditions are as follows: the pulling speed is F [mm / min], and the average value of the temperature gradient in the crystal in the pulling axis direction between the melting point of silicon and 1400 ° C is G [° C / [mm], the distance from the center of the crystal to the periphery of the crystal [mm] is the horizontal axis, and the value of F / G [mm 2 / C ⁇ min] is the vertical axis.
  • the condition can be such that the 0 SF ring region in the figure is located at the outer periphery of the crystal.
  • FIG. 1 is a diagram schematically showing a state of occurrence of slip dislocation at a contact portion between a port and a port according to the present invention.
  • FIG. 2 is a schematic diagram showing the results of X-ray topographs in Examples of the present invention and Comparative Examples.
  • FIG. 3 is a diagram schematically showing a state of occurrence of a 0 S ring region when the crystal pulling speed is changed.
  • FIG. 4 is a defect distribution diagram when the distance from the crystal center to the periphery of the crystal is taken along the horizontal axis and the value of F / G is taken along the vertical axis when pulling the silicon single crystal of the present invention.
  • FIG. 5 is a schematic explanatory view of a single crystal pulling apparatus by the CZ method used in the present invention. BEST MODE FOR CARRYING OUT THE INVENTION
  • the present inventor applied heat treatment to the silicon single crystal layer A8 produced under various pulling conditions and examined slip dislocations mainly generated at the contact portion with the port. It was found that the wafer contained in the SF ring region had little slip dislocation, and even if it did, it did not reach the wafer surface on the opposite side of the contact portion. It has been completed.
  • 0 SF Oxidation_Induced Stacking Fault
  • Figure 3 schematically shows the occurrence of the 0 S F ring region when the crystal pulling speed was changed. According to Fig. 3, it can be seen that as the pulling speed is reduced, the ring diameter becomes smaller and eventually disappears at the center of the crystal (Shinoyama et al., Applied Physics Vol. 60, No. 8, (1991) p. 7 6 6 to p. 7 7 3).
  • the generation state of the OSF ring region depends on the crystal growth conditions, and that the OSF ring region can be formed at a desired position by controlling the crystal growth conditions.
  • the upper and lower positions (inside and outside the 0 SF ring region) of the OSF ring region in Fig. 3 are caused by the vacancy-inter-element silicon called the N- region. It has been confirmed that there is a region having no crystal defects (extremely few) (see Japanese Patent Application Laid-Open No. 11-147876). Further, the inside of the N- region inside the 0 SF ring region (higher pulling speed) is called the V-rich region where there are many defects caused by holes, and the N- region outside the 0 SF ring region. Further outside (lower pulling speed) is called the I-rich region, which has many defects caused by interstitial silicon (Fig. 4).
  • FIG. 1 is a simplified representation of the concept of the present invention, schematically showing the state of occurrence of a slip dislocation at a contact portion between a wafer and a port.
  • Figure 1 (a) shows the case of a wafer without an OSF ring region, in which the slip dislocation generated at the contact reaches the wafer surface.
  • Fig. 1 (b) shows the case where the contact portion is located in the OSF ring region, and shows that even if a slip dislocation occurs at the contact portion, the slip dislocation does not reach the wafer surface.
  • Fig. 1 shows the case of a vertical furnace, but the same applies to a horizontal furnace. If the contact portion with the contact is located within the 0 SF ring region, there is an effect of suppressing the growth of slip dislocation.
  • the OSF ring region contains minute oxygen precipitates that serve as 0 SF nuclei, and it is said that the entire region contains excessive interstitial silicon (Abe Based on Takao's book, published by Baifukan, Silicon-Crystal Growth and Eihaka, p. 296), it is considered that these oxygen precipitates and interstitial silicon are involved.
  • doping nitrogen into a silicon single crystal suppresses the aggregation of atomic vacancies in silicon, reduces the size of crystal defects, and has the effect of promoting oxygen precipitation. Therefore, if the OSF ring region is formed in the outer peripheral portion while doping with nitrogen, it is possible to increase the density of minute oxygen precipitates serving as 0 SF nuclei in the outer peripheral portion of the wafer, thereby reducing the effect of suppressing the slip dislocation. It is thought that it can be enhanced.
  • the single crystal pulling apparatus 30 is composed of a pulling chamber 31, a crucible 32 provided in the pulling chamber 31, and a crucible 3 4 arranged around the crucible 32.
  • the crucible 32 is provided with a quartz crucible on the side for containing the silicon melt (hot water) 2 inside, and a graphite crucible on the outside thereof. Further, a heat insulating material 35 is provided around the outside of the heater 34.
  • the solid-liquid An annular solid-liquid interface heat insulating material 8 is provided outside the surface, and an upper surrounding heat insulating material 9 is disposed thereon.
  • the solid-liquid interface heat insulating material 8 is provided with a gap 10 of 3 to 5 cm between its lower end and the surface of the molten silicon 2.
  • the upper surrounding insulation 9 may not be used depending on the conditions.
  • a cylindrical cooling device (not shown) for spraying a cooling gas or blocking radiant heat to cool the single crystal may be provided.
  • a magnet (not shown) has been installed outside the pulling chamber 31 in the horizontal direction, and a magnetic field in the horizontal or vertical direction has been applied to the silicon melt 2 to suppress the convection of the melt.
  • the so-called MCZ method for stably growing crystals is often used.
  • c is described single crystal growth method according to a single crystal pulling apparatus 3 0 of the first, by heating the high-purity polycrystalline material of silicon to the melting point (about 1 4 2 0 ° C) or more Rudzubo 3 within 2 Thaw. At this time, when doping with nitrogen, for example, a silicon wafer with a nitride film is introduced. Next, by unwinding the wire 7, the tip of the seed crystal 5 is brought into contact with or immersed in the approximate center of the surface of the melt 2. Thereafter, while rotating the rutopo holding shaft 33 in an appropriate direction, winding the wire 7 while rotating it, and pulling up the seed crystal 5, the single crystal growth is started. Thereafter, by adjusting the pulling speed and the temperature appropriately, a substantially columnar single crystal rod 1 can be obtained.
  • the pulling conditions are controlled so that the above-mentioned region called the OSF ring region is formed on the outer peripheral portion of the single crystal rod 1.
  • the pulling speed may be generated at the outer periphery of the single crystal by controlling the degree. It is preferable that the OSF ring region be within a range of 10 mm or less from the outer periphery of the wafer.
  • the 0 SF ring Strict control of the pulling speed is required to generate a stable area. Therefore, if the temperature gradient near the solid-liquid interface of the pulled crystal is controlled by adjusting the internal structure of the furnace by using a heat insulating material or using a cooling device as described above, the occurrence of the SF region in Fig. 3 can be achieved. The distribution can be changed.
  • the pulling speed is F [mm / min]
  • the average value of the temperature gradient in the crystal in the pulling axis direction from the melting point of silicon to 1400 ° C is G [° C / mm. If the value of F / G [mmVC ⁇ min] is taken as a parameter, the condition that the 0 SF ring region is located on the outer periphery of the crystal can be controlled with a marginal control width. Will be possible.
  • a single crystal rod having the OSF ring region located at the outer peripheral portion of the crystal is pulled up, and this is processed into a wafer by a normal wafer processing process.
  • a wafer having a 0 SF ring region on the outer periphery of the wafer where contact of the wafer is likely to occur is obtained.
  • a 20-inch quartz crucible was charged with raw material polycrystalline silicon, and a 6-inch diameter, ⁇ 100> orientation, conductive p-type silicon single crystal rod was pulled up.
  • the F / G value at the crystal center portion in a range of 0. 25 ⁇ 0. 33m m 2 / ° C ⁇ mi n
  • the OS F ring region positioned within the outer periphery about conventional 10 mm crystal Formed.
  • the calculated nitrogen concentration in the pulled crystal was controlled to be 5 xl 0 13 ⁇ lxl 0 1 4 / cm 3.
  • a wafer was cut out from the single crystal obtained here, and a normal wafer processing step was performed to produce a mirror surface wafer.
  • This mirror wafer is put into a vertical furnace, heat-treated in an argon atmosphere for 1150 hours, and further heated at 800 ° C for 4 hours (nitrogen atmosphere) + 1000 ° C for 16 hours (dry oxygen). After performing a heat treatment simulating the device fabrication in (atmosphere), the presence or absence of slip dislocation and the position of the OSF ring region were confirmed by X-ray topography.
  • Heat treatment at 1150 ° C for 1 hour in an argon atmosphere was performed at an inlet / outlet furnace temperature of 850 ° C, a port speed of 15 cm / min, a heating rate of 10 C / min, and a cooling rate of 5 ° C / min.
  • the temperature was lowered to 800 ° C after the heat treatment at 1000 ° C, and the device was taken out of the furnace.
  • a quartz boat was used for the heat treatment.
  • the position of the OSF ring region was confirmed by determining the oxygen precipitation pattern because oxygen precipitation was less likely to occur in the 0 SF ring region than in other parts.
  • the results are shown as a schematic diagram in Fig. 2 (a). As shown in FIG. 2 (a), no slip dislocation was observed.
  • the OSF ring region was formed from the outer periphery of the wafer to less than 1 Omm.
  • a 20-inch quartz crucible is charged with polycrystalline silicon as a raw material, and without blowing nitrogen, a 6-inch diameter, orientation ⁇ 100>, conductive p-type silicon single crystal rod is used.
  • the F / G value at the center of the crystal was controlled in the range of 0.18 to 0.22 mmVC ⁇ min, and a 0 S F ring region was formed at a position within about 10 mm from the outer periphery of the crystal.
  • a wafer was cut out from the obtained single crystal and subjected to a normal wafer processing step to produce a mirror-finished wafer.
  • the same heat treatment as in Example 1 was applied to this mirror surface A8, and observation by X-ray topography was performed. The results are shown in FIG. 2 (b).
  • a 20-inch quartz crucible is charged with the raw material polycrystalline silicon, and a nitrogen-doped 6-inch diameter, orientation ⁇ 100>, conductive p-type silicon single crystal rod is used. Raised. At this time, the single crystal rod was pulled up under the condition that the growth rate F was about 1.6 mm / min and the OSF ring region did not occur. A wafer was cut out from the single crystal thus obtained, and a normal polishing process was performed to produce a mirror-finished wafer. The same heat treatment as in Example 1 was applied to this mirror wafer, and observation was performed by X-ray topography. The results are shown in FIG. 2 (c).
  • Heat treatment was performed in a horizontal furnace using a mirror surface wafer prepared from the same silicon single crystal used in Examples 1 and 2 and Comparative Example 1. The heat treatment is the same as in Example 1. 11 Heat treatment in an argon atmosphere at 50 ° C for 1 hour, then 800 ° C for 4 hours (nitrogen atmosphere) + 1000 ° C for 16 hours (dry oxygen atmosphere) Heat treatment was performed to simulate fabrication. 1 Heat treatment in an argon atmosphere for 1 hour at 150 ° C Three
  • Example 3 No slip dislocations were observed in the AA8 (Example 3) fabricated from the same silicon single crystal used in Example 1.
  • Example 4 In a wafer (Example 4) fabricated from the same silicon single crystal used in Example 2, slip dislocations of about 4 mm in length were generated from the contact portion with the boat.
  • the selective etching was performed in the same manner as in Example 2 and the surface of the wafer was observed with an optical microscope, there were some bits near the contact area with the boat, but there were slip dislocations in the part more than 2 mm inside the outer periphery of the wafer. No pits were observed, confirming the effect of the OSF ring region on suppressing the growth of slip dislocations.
  • the 0 SF ring region was formed to a little less than 10 mm from the outer periphery of the wafer.
  • connects a heat treatment port can be suppressed by a simple method, and also processing loss and Since there is no need to add additional steps, it is possible to provide low-cost, high-slip-resistance silicon single crystal wafers, which has high industrial value.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

明 細 シリコン単結晶ゥェ一ハおよびその製造方法
技術分野
本発明は、 シリコン単結晶ゥエー八およびその製造方法に関し、 特に熱処理 工程で発生しやすいスリップ転位の成長を抑制することができるシリコン単結 晶ゥエーハおよびその製造方法に関する。 背景技術
L S I等の集積回路は、 主にチヨクラルスキー法 （C Z法） と呼ばれる引上 げ方法により作製されたシリコン単結晶ゥエーハを用い、 多数の製造工程を施 して作製される。 その製造工程の一つに熱処理工程がある。 熱処理工程は、 例 えばゥエーハ表層への酸化膜形成、 不純物拡散、 無欠陥層やゲッタリング層の 形成などが行われる非常に重要な工程である。
この熱処理工程で用いられ、 一度に多数枚のゥエーハを熱処理することがで きる、 いわゆるバッチ式の抵抗加熱式熱処理炉として横型炉と縦型炉がある。 横型炉は、 ゥエーハを保持するためのポ一トと呼ばれる治具にゥエーハをほぼ 垂直に載置した状態で炉内に挿入して熱処理する夕イブであり、 縦型炉はボー トにゥエーハを水平に載置した状態で炉内に挿入して熱処理するタイプのもの である。
熱処理工程における問題点の一つとしてスリップ転位の発生がある。 スリヅ プ転位とは、 熱処理工程中の熱応力により結晶がすべり変形することによりゥ ェ一ハ表面に段差を生ずる欠陥であり、 このようなスリッブ転位がゥエーハ表 面に発生すると、 ゥェ一ハの機械的強度が低下するだけでなく、 接合リーク等、 デバイス特性に悪影響を及ぼすので極力低減することが望ましい。 前記のようなバッチ式の熱処理炉を用いて熱処理を行うと、 熱処理炉へのゥ エーハの出し入れ時ゃ炉内での昇降温時にゥエーハ面内に温度分布が発生し、 この温度分布により応力が生ずる。 そして、 この応力がある一定の臨界値を超 えた場合にスリップ転位が発生する。 この場合、 ゥエーハはポート上に載置さ れているので、 ゥェ一八の自重がポートとの接触部分に集中しやすくなるため、 その接触部分に作用する応力が大きくなり、 スリッブ転位が発生しやすくなる 特にゥエーハが大口径になると、 ゥエーハの自重が大きくなるのでその影響は 大きい。
一方、 前記のバッチ式熱処理炉のほか、 ランプ加熱等を利用した枚葉式の熱 処理炉である R T A (Rapid Thermal Anneal ing) 装置が熱処理工程に用いられ る場合もある。 この種の装置の場合、 枚葉処理であり、 昇降温速度が極めて速 く、 バッチ炉に比べてゥヱ一八面内の温度分布が発生しにくいので、 大口径ゥ エー八の熱処理において特に有効であるが、 ゥエーハを載置する治具との接触 部でゥエー八の自重による応力が集中しスリヅプ転位が発生しやすいという現 象はパッチ炉と同様である。
この様なスリッブ転位の発生を抑制するため、 従来は主として 2つの観点か ら改善が計られてきた。 その一つは、 ゥェ一ハとポートとの接触部にかかる応 力を減じようとするもので、 ポートの形状を改善することで応力の集中を回避 しょうとするものである。 例えば、 特開平 9— 2 5 1 9 6 1号公報に開示され た技術は、 縦型熱処理用ポートのゥエーハ載置部の角度をゥエーハの自重によ る撓みに対応した形状にすることにより、 ゥヱ一八とポートの接触部を点接触 から面接触になるようにして応力の集中を防止するものである。
もう一つの観点は、 熱処理工程中に生ずるゥェ一ハの面内の温度分布を低減 しょうとするものであり、 熱処理条件を改良するものである。 例えば、 特開平 7 - 2 3 5 5 0 7号公報に記載されている技術は、 熱処理の昇降温時に通常用 いられていた窒素やアルゴンに比べて熱伝導率が高い水素やヘリゥムを用いる ことでゥエー八への熱伝導を活発にし、 ゥェ一八面内の温度差を低減しようと するものである。 また、 特開平 7— 3 1 2 3 5 1号公報においては、 高温にな るほど昇降温速度を低下させることでスリップ転位の発生を防ぐことが提案さ れている。
これら二つの観点からのアプローチとしては、 上記の例に止まらず、 その他 にも多数知られており、 これらは熱処理工程でのスリップ転位を抑制すること に関してそれなりの効果はあるものの、 デバイス作製工程中で施される多種多 様な熱処理工程の全てに対して万全であるかといえば、 必ずしもそうは言えず、 コスト的な問題で実用化が困難な場合もあった。
一方、 スリップ転位の発生を抑制するための前記した二つのアブローチのほ か、 最近ではゥエーハ自体の特性を改良し、 耐スリ ップ性を向上させる試みが なされている。 例えば、 特開平 9— 2 2 7 2 9 0号公報では、 C Z法により引 き上げられた単結晶棒から作製されたシリコン単結晶ゥェ一ハの外周部の酸素 濃度が中央部に比べて低いことがスリッブ転位発生の一つの要因であることに 着目し、 外周部の酸素濃度が中央部の酸素濃度の 9 5 %以上となる様なゥエー ハを提案しており、 そのゥェ一ハの製造方法として、 製品ゥヱーハの直径より も 1 O m m以上大きな直径の単結晶棒を引き上げて目標径に削り込む方法が記 載されている。
また、 特開平 9— 1 9 0 9 5 4号公報では、 低酸素濃度の C Zゥヱ一八に関 して、 スリップ転位が発生しやすい外周 1 0 m m以下の範囲に多面体の酸素析 出物を所定密度に形成すればスリッブ転位の発生を抑制できることが記載され ている。
そして、 その酸素析出物を所定密度に発生させるため、 外周 1 0 mm以下の 範囲に酸素をイオン注入し、 窒素ガス雰囲気で 2段階の熱処理を施す技術を開 示している。
しかしながら、 これらの技術はゥェ一ハ自体の特性を改良する技術であるの で、 全ての熱処理工程で効果が得られる可能性があるが、 いずれも簡便性、 コ スト性が十分とは言えず実用性に欠けるものであった。 すなわち、 特開平 9一 2 2 7 2 9 0号公報に記載された技術では、 シリコン単結晶棒のロスが多くな り、 加工に要する時間が余分に必要となり、 特開平 9一 1 9 0 9 5 4号公報の 技術にあっては、 イオン注入および 2段階の熱処理という付加工程が必要とさ れるものであった。
本発明は上記課題に鑑みなされたものであって、 熱処理工程に供される C Z シリコン単結晶ゥヱ一八が熱処理ボートと接触する部分の耐スリップ性を向上 させたシリコン単結晶ゥェ一ハを極めて簡便かつ低コストな方法で提供するこ とを目的としている。 発明の開示
上記目的を達成するため、 本発明のシリコン単結晶ゥエーハは、 チヨクラル スキー法により作製されたシリコン単結晶ゥヱ一八であって、 該シリコン単結 晶ゥヱーハを熱処理するためボートに載置する際に、 少なくとも該シリコン単 結晶ゥェ一八とポートが接触する部位が 0 S Fリング領域からなることを特徴 とするシリコン単結晶ゥェ一ハである。 このように、 ゥェ一ハとポートが接触 する部位が O S Fリング領域からなるシリコン単結晶ゥェ一ハであれば、 一旦、 接触部でスリップ転位が発生しても、 ゥヱーハ内部 （バルク部） でスリップ転 位の成長がストップするため、 ゥエーハ表面には到達せず、 ゥェ一ハ表面側の デバイス領域に影響を及ぼすことがない。
また、 O S Fリング領域はシリコン単結晶ゥエー八の外周から 1 0 mm以下 の範囲であることが好ましい。 1 0 mmより内側まで 0 S Fリング領域がある と、 特性に優れたデバイスの作製可能な面積が減少し、 十分な数量のデバイス が作製できなくなる場合があるからである。 縦形炉の場合にはゥエー八とポ一 トとの接触部は最大で外周部から約 8 mmのところにあるので、 0 S Fリング の位置が外周から 10mm程度のところにあればスリップ転位の成長を抑制す る効果がある。 一方、 横形炉の場合にはゥェ一ハとボートとの接触部は最大で も外周部から 3 mm程度であり、 0 S Fリングの位置は外周から 5 mm程度で あってもスリップ転位の成長を抑制する効果がある。
さらに、 シリコン単結晶ゥェ一八の窒素濃度が 1 X 1010〜5 X 101 5/c m3であることが好ましい。 このように窒素を含有したゥェ一八であれば、 窒素 の効果により酸素析出物のサイズが縮小し密度が増加するため、 スリッブ転位 の抑制にはより効果的となるからである。
尚、 酸素析出物の密度を増加させるためには窒素濃度を 1 X 101 D/c m3以 上にするのが望ましく、 シリコン単結晶の単結晶化の妨げにならないようにす るためには、 5 X 101 5/c m3以下とするのが好ましいが、 スリップ転位抑制 に関してより好適な濃度範囲は 1 X 1012〜 1 X 101 5/c m3である。
このようなシリコン単結晶ゥエーハを作製するため、 本発明のシリコン単結 晶ゥェ一ハの製造方法は、 チヨクラルスキー法によりシリコン単結晶棒を育成 する際に、 0 S Fリング領域がシリコン単結晶棒の外周部に形成される条件で 引上げ、 該シリコン単結晶棒をスライスしてシリコン単結晶ゥエーハを作成す ることを特徴とするシリコン単結晶ゥヱ一八の製造方法である。
そして、 その具体的な引上げ条件としては、 引上げ速度を F[mm/mi n] とし、 シリコンの融点から 1400°Cの間の引上げ軸方向の結晶内温度勾配の 平均値を G[°C/mm]で表した時、 結晶中心から結晶周辺方向への距離 [mm] を横軸とし、 F/G[mm2/C · mi n]の値を縦軸として欠陥分布を示した欠 陥分布図の 0 S Fリング領域が結晶の外周部に位置する条件とすることができ る。
また、 前記チヨクラルスキー法によりシリコン単結晶棒を育成する際に、 窒 素を 1 X 1010〜5 X 1015/ cm3の範囲でドープしながら結晶を引き上げれ ば、 窒素が 1 X 1010〜5 X 1015/ c m3の範囲でドーブされシリコン単結晶 ゥエーハを製造することができる。 図面の簡単な説明
図 1は、 本発明に係るゥヱ一八とポートの接触部におけるスリップ転位の発 生状況を模式的に示した図である。
図 2は、 本発明の実施例および比較例における X線トポグラフの結果を示す 模式図である。
図 3は、 結晶の引上げ速度を変えた時の 0 S Fリング領域の発生状況を模式 的に示した図である。
図 4は、 本発明のシリコン単結晶引上げ時における、 結晶中心から結晶周辺 までの距離を横軸とし、 F /Gの値を縦軸とした場合の欠陥分布図である。 図 5は、 本発明で使用した C Z法による単結晶引上げ装置の概略説明図であ る。 発明を実施するための最良の形態
以下、 本発明の実施の形態について説明する。
本発明者は、 さまざまな引上げ条件で作製されたシリコン単結晶ゥエー八に 対して熱処理を加え、 主にポートとの接触部から発生するスリップ転位につい て調査したところ、 ボートとの接触部が 0 S Fリング領域に包含されているゥ エーハはスリップ転位の発生が少なく、 発生していたとしても、 接触部の反対 側の面であるゥェーハ表面にまで到達していないことを知見し、 本発明を完成 させたものである。
ここで、 0 S Fリング領域について説明する。
C Z法で引き上げられたシリコン単結晶棒から作製された C Zゥェ一ハを酸 化処理すると、 0 S F ( O x i d a t i o n _ I n d u c e d S t a c k i n g F a u l t , 酸化誘起積層欠陥） と呼ばれる欠陥がリング状に発生する ことがある。 この領域を 0 S Fリング領域と呼び、 結晶成長中にこの領域に導 入された微小な酸素析出物 （〜3 0 n m ) が核となり、 その後の酸化処理によ り格子間シリコンがこの核に凝集し、 0 S Fとして顕在化するものと考えられ ている。
図 3は、 結晶の引上げ速度を変えた時の 0 S Fリング領域の発生状況を模式 的に示したものである。 図 3によれば、 引上げ速度を減少させるとリング径は 小さくなり、 やがて結晶の中心にて消滅することがわかる （篠山 他、 応用物理 第 6 0卷 第 8号 （ 1 9 9 1 ) p . 7 6 6〜p . 7 7 3 ) 。
従って、 O S Fリング領域の発生状況は結晶成長条件に依存しており、 結晶 成長条件を制御すれば所望の位置に 0 S Fリング領域を形成することができる ことがわかる。
尚、 最近の研究によれば、 図 3における O S Fリング領域を挟んだ上下の位 置 （0 S Fリング領域の内側および外側） に、 N—領域と呼ばれる、 空孔ゃ格 子間シリコンに起因する結晶欠陥がない （極めて少ない） 領域が存在すること が確認されている （特開平 1 1一 1 4 7 7 8 6号公報参照） 。 また、 0 S Fリ ング領域の内側の N—領域のさらに内側 （引き上げ速度が高速側） は空孔起因 の欠陥が多い V—リツチ領域と呼ばれ、 0 S Fリング領域の外側の N—領域の さらに外側 （引き上げ速度が低速側） は格子間シリコン起因の欠陥が多い I— リッチ領域とよばれている （図 4 ) 。
図 1は本発明の概念を簡潔に表現したものであり、 ゥェ一ハとポートの接触 部におけるスリッブ転位の発生状況を模式的に示したものである。
図 1 ( a ) は O S Fリング領域のないゥェ一ハの場合を示しており、 接触部 で発生したスリップ転位がゥェ一ハ表面まで達している。 一方、 図 1 ( b ) は、 O S Fリング領域内に接触部が位置する場合であり、 接触部でスリッブ転位が 発生しても、 そのスリップ転位がゥェ一ハ表面まで到達しないことを示してい る。 図 1は縦形炉の場合について示したものだが、 横形炉の場合でも同様にポ 一トとの接触部が 0 S Fリング領域内に位置していればスリップ転位の成長を 抑制する効果がある。
このように、 0 S Fリング領域でスリップ転位が発生しにくい、 或いは発生 したとしてもゥェ一ハ内部でスリッブ転位の成長がストップするため、 ゥェ一 ハ表面側まで到達しにくい理由は明らかではないが、 O S Fリング領域には前 述のように 0 S F核となる微小な酸素析出物が存在すること及び、 領域全体に 過剰な格子間シリコンが含まれていると言われていること （阿部孝夫著、 培風 館発行、 シリコン—結晶成長とゥェ一ハ加エー、 P . 2 9 6 ) などから、 これ らの酸素析出物や格子間シリコンが関与しているものと考えられる。
また、 シリコン単結晶中に窒素をドーブするとシリコン中の原子空孔の凝集 が抑制され結晶欠陥のサイズが縮小されること、 および、 酸素析出を助長させ る効果があることが知られている。 従って、 前記 O S Fリング領域を、 窒素を ドーブしながら外周部に形成すれば、 ゥエーハ外周部において 0 S F核となる 微小な酸素析出物の密度を高めることができ、 これによりスリッブ転位の抑制 効果が高められると考えられる。
次に、 本発明で使用する C Z法による単結晶引上げ装置の構成例を図 5によ り説明する。 図 5に示すように、 この単結晶引上げ装置 3 0は、 引上げ室 3 1 と、 引上げ室 3 1中に設けられたルツポ 3 2と、 ルツボ 3 2の周囲に配置され たヒ一夕 3 4と、 ルヅボ 3 2を回転させるルツボ保持軸 3 3及びその回転機構 (図示せず） と、 シリコンの種結晶 5を保持するシードチャック 6と、 シード チャック 6を引上げるワイヤ 7と、 ワイヤ 7を回転又は巻き取る巻取機構 （図 示せず） を備えて構成されている。 ルツポ 3 2は、 その内側のシリコン融液 (湯） 2を収容する側には石英ルツボが設けられ、 その外側には黒鉛ルツポが 設けられている。 また、 ヒータ 3 4の外側周囲には断熱材 3 5が設置されてい る。
また、 本発明の製造方法に関わる製造条件を設定するために、 結晶の固液界 面の外側に環状の固液界面断熱材 8を設け、 その上に上部囲繞断熱材 9が配置 されている。 この固液界面断熱材 8は、 その下端とシリコン融液 2の湯面との 間に 3〜 5 c mの隙間 1 0を設けて設置されている。 上部囲繞断熱材 9は条件 によっては使用しないこともある。 さらに、 冷却ガスを吹き付けたり、 輻射熱 を遮って単結晶を冷却する不図示の筒状の冷却装置を設けてもよい。
別に、 最近では引上げ室 3 1の水平方向の外側に、 図示しない磁石を設置し、 シリコン融液 2に水平方向あるいは垂直方向等の磁場を印可することによって、 融液の対流を抑制し、 単結晶の安定成長をはかる、 いわゆる M C Z法が用いら れることも多い。
次に、 上記の単結晶引上げ装置 3 0による単結晶育成方法について説明する c まず、 ルヅボ 3 2内でシリコンの高純度多結晶原料を融点 （約 1 4 2 0 °C ) 以上に加熱して融解する。 この際、 窒素をドープする場合には、 例えば窒化膜 付きシリコンゥェ一ハを投入しておく。 次に、 ワイヤ 7を巻き出すことにより 融液 2の表面略中心部に種結晶 5の先端を接触又は浸漬させる。 その後、 ルツ ポ保持軸 3 3を適宜の方向に回転させるとともに、 ワイヤ 7 を回転させながら 卷き取り、 種結晶 5 を引き上げることにより、 単結晶育成が開始される。 以後、 引上げ速度と温度を適切に調節することにより略円柱状の単結晶棒 1を得るこ とができる。
本発明においては、 前述の 0 S Fリング領域と呼ばれる領域が単結晶棒 1の 外周部に形成される様に引上げ条件を制御する。 例えば、 図 5のように単結晶 の引上げ速度を変化させることにより 0 S Fリング領域の発生位置が制御でき る様な特定の炉内構造を有する単結晶引上げ装置を用いた場合には、 引上げ速 度をコントロールして O S Fリング領域が単結晶の外周部に発生する様にすれ ばよい。 0 S Fリング領域はゥェ一ハの外周から 1 0 mm以下の範囲となるよ うにすることが好ましい。
しかし、 単に引上げ速度をコントロールして結晶外周部のみに 0 S Fリング 領域を安定して発生させるためには、 引上げ速度の厳密なコントロールが必要 となる。 そこで、 上記の様に断熱材を用いたり冷却装置を使用したりして炉内 構造を調整し引上げ結晶の固液界面付近の温度勾配を制御すれば、 図 3におけ る〇 S F領域の発生分布を変化させることができる。 この様な場合、 図 4のよ うに引上げ速度を F [mm/mi n]とし、 シリコンの融点から 1400 °Cの間 の引上げ軸方向の結晶内温度勾配の平均値を G[°C/mm]で表した時、 F/G [mmVC · mi n]の値をパラメ一夕とすれば、 0 S Fリング領域が結晶の外 周部に位置する条件を余裕のある制御幅で制御することが可能になる。
以上の様にして OS Fリング領域が結晶の外周部に位置する単結晶棒を引上 げ、 これを通常のゥェ一ハ加工プロセスによりゥエー八に加工すれば、 その後 の熱処理工程においてボートとの接触が発生しやすいゥエーハ外周部に 0 S F リング領域を有するゥェ一ハが得られる。
すなわち、 結晶引上げ時の 0 S Fリング領域の発生位置をコントロールする だけでスリップ転位の発生を抑制することができるゥェ一ハを得ることができ るので、 加工ロスや追加工程を増やす必要がなく、 コスト的で非常に有効であ る。
以下、 本発明の具体的な実施の形態について実施例を挙げて説明するが本発 明はこれらに限定されるものではない。
(実施例 1 )
図 5に示した引上げ装置 30で、 20インチ石英ルツボに原料多結晶シリコ ンをチャージし、 直径 6インチ、 方位 < 100 >、 導電型 p型のシリコン単結 晶棒を引き上げた。 この際、 結晶中心部での F/G値を 0. 25 〜0. 33m m2/°C · mi nの範囲で制御し、 結晶の外周から約 10 mm以内の位置に OS Fリング領域を形成した。 また、 窒化膜付きゥエーハを原料多結晶中にチヤ一 ジすることにより、 引上げ結晶中の窒素濃度が計算上、 5 x l 013〜 l x l 01 4/ cm3となるように制御した。 ここで得られた単結晶からゥエーハを切り出し、 通常のゥエーハ加工工程を施し 鏡面ゥエーハを作製した。 この鏡面ゥェ一ハを縦型炉に投入し、 1150 、 1時 間のアルゴン雰囲気での熱処理を施し、 さらに、 800°C、 4時間 （窒素雰囲気） + 1000°C、 16時間 （乾燥酸素雰囲気） のデバイス作製を模した熱処理を施し た後、 X線トポグラフィ一によりスリップ転位の有無と OSFリング領域の位置を 確認した。 1150°C、 1時間のアルゴン雰囲気での熱処理は、 入出炉温度を 85 0°C、 ポート速度を 15 cm/mi n、 昇温速度 10 C/m i n、 降温速度 5 °C/ m inで行い、 デバイス作製を模した熱処理では 1000°Cの熱処理後に 800°C まで降温して炉から取出した。 熱処理には石英製のボートを用いた。 OS Fリング 領域の位置の確認は、 0 S Fリング領域で酸素析出が他の部分よりも起こりにくい ことから、 酸素析出のパターンを判断して確認した。 その結果を図 2 (a) に模式 図として示した。 図 2 (a) に示した様にスリップ転位は全く観察されなかった。 尚、 OSFリング領域はゥェ一ハ外周部から 1 Omm弱まで形成されていた。
(実施例 2 )
図 5に示した引上げ装置 30で、 20インチ石英ルツボに原料多結晶シリコ ンをチャージし窒素をド一ブせずに、 直径 6インチ、 方位 < 100 >、 導電型 p型のシリコン単結晶棒を引き上げた。 この際、 結晶中心部での F/G値を 0. 18〜0. 22 mmVC · mi nの範囲で制御し、 結晶の外周から約 10 mm 以内の位置に 0 S Fリング領域を形成した。 ここで得られた単結晶からゥエーハを切り出し、 通常のゥエーハ加工工程を 施し鏡面ゥエーハを作製した。 この鏡面ゥエー八に対し実施例 1と同一の熱処 理を加え、 X線トポグラフィ一による観察を行い、 その結果を図 2 (b) に記 載した。
その結果、 ポートとの接触部から約 7 mmの長さのスリップ転位が発生しているこ とがわかった。 X線トポグラフィー観察後のゥエーハをフッ酸、 硝酸系の選択エツ チング液でエツチング後、 光学顕微鏡によりゥェーハ表面を観察してスリヅブ転位 のビットの有無を確認したが、 スリップ転位のビットは観察されず、 スリップ転位 がゥェ一ハ表面には到達してないことが確認された。 尚、 〇SFリング領域はゥェ 一八外周部から 10 mm弱まで形成されていた。
(比較例 1 )
図 5に示した引上げ装置 3 0で、 20インチ石英ルヅボに原料多結晶シリコ ンをチャージし窒素をドーブせずに、 直径 6インチ、 方位 < 100 >、 導電型 p型のシリコン単結晶棒を引き上げた。 この際、 成長速度 Fを約 1. 6 mm/ mi nとして OSFリング領域が発生しない条件で単結晶棒を引き上げた。 ここで得られた単結晶からゥエーハを切り出し、 通常のゥヱ一ハ加工工程を 施し鏡面ゥエーハを作製した。 この鏡面ゥェ一ハに対し実施例 1と同一の熱処 理を加え、 X線トポグラフィ一による観察を行い、 その結果を図 2 (c) に記 載した。
その結果、 ポートとの接触部から約 15 mmの長さのスリップ転位が発生し ていることがわかった。 実施例 2と同様に選択エッチングを行い、 ゥエーハ表 面を光学顕微鏡により観察したところ、 スリップ転位のピットが観察され、 ス リッブ転位がゥエーハ表面に到達していることが確認された。
図 2の結果より、 ゥエーハとボートとの接触部位が 0 S Fリング領域からな るゥエー八であれば、 スリップ転位の発生しやすい高温の熱処理を行っても、 スリップ転位が全く発生しないか、 少なくともスリッブ転位の成長を抑制する ことができることがわかる。
(実施例 3、 実施例 4、 比較例 2)
実施例 1および 2と比較例 1で用いたのと同じシリコン単結晶から作製した鏡面 ゥエーハを用いて横形炉による熱処理を行った。 熱処理は、 実施例 1と同様の 11 50°C、 1時間のアルゴン雰囲気での熱処理後に、 800°C、 4時間 （窒素雰囲 気） + 1000°C、 16時間 （乾燥酸素雰囲気） のデバイス作製を摸した熱処理を 施した。 1 150°C、 1時間のアルゴン雰囲気での熱処理は、 入出炉温度を 95 3
0 °C、 ボート速度を 1 5 c m/m i n、 昇温速度 6 °C/m i n、 降温速度 3 °C/m i nで行い、 デバイス作製を模した熱処理では 1 0 0 0 °Cの熱処理後に 8 0 0 °Cま で降温して炉から取出した。 熱処理には石英製のボートを用いた。
熱処理を施したゥエーハのスリップ転位の有無と 0 S Fリング領域の位置を X線トポグラフィ一により確認した。
実施例 1に用いたのと同じシリコン単結晶から作製したゥエー八 （実施例 3 ) ではスリップ転位は全く観察されなかった。
実施例 2に用いたのと同じシリコン単結晶から作製したゥェ一ハ （実施例 4 ) で は、 ボートとの接触部から約 4 mmの長さのスリップ転位が発生していたが、 実施 例 2と同様に選択エッチングを行って光学顕微鏡でゥエーハ表面を観察したところ、 ボートとの接触部近辺には若干のビットが存在したが、 ゥエーハ外周部より 2 mm 以上内側の部分にはスリッブ転位のピットは観察されず、 O S Fリング領域による スリップ転位成長の抑制効果が確認された。 尚、 実施例 3と 4のゥヱーハでは、 0 S Fリング領域はゥエーハ外周部から 1 0 mm弱まで形成されていた。
比較例 1に用いたのと同じシリコン単結晶から作製したゥェ一ハ （比較例 2 ) では、 ポートとの接触部から約 2 0 mmの長さのスリッブ転位が発生して いた。 実施例 2と同様に選択エッチングを行い、 ゥェ一ハ表面を光学顕微鏡に より観察したところ、 X線トポグラフィ一で観察された部分にスリップ転位の ビットが観察された。 産業上の利用可能性
本発明によれば、 様々な熱処理工程に供されるシリコン単結晶ゥヱ一八が熱 処理ポートと接触する部分において発生しやすいスリッブ転位を簡便な方法で 抑制させることができ、 しかも加工ロスや追加工程を増やす必要がないため、 低コストでスリップ耐性の高いシリコン単結晶ゥエーハを提供することができ るため、 産業上の利用価値は高い。

Claims

請 求 の 範 囲
1. チヨクラルスキー法により作製されたシリコン単結晶ゥヱーハであって、 該シリコン単結晶ゥエーハを熱処理するためボートに載置する際に、 少なく と も該シリコン単結晶ゥヱ一八とボートが接触する部位が 0 S Fリング領域から なることを特徴とするシリコン単結晶ゥェ一ハ。
2. 前記 OS Fリング領域が前記シリコン単結晶ゥエーハの外周から 1 0mm 以下の範囲であることを特徴とする請求項 1記載のシリコン単結晶ゥエー八。
3. 前記シリコン単結晶ゥエー八の窒素濃度が 1 X 101(5〜5 X 1015/c m3 であることを特徴とする請求項 1または請求項 2記載のシリコン単結晶ゥエー ノ、o
4. チヨクラルスキー法によりシリコン単結晶棒を育成する際に、 OS Fリン グ領域がシリコン単結晶棒の外周部に形成される条件で引上げ、 該シリコン単 結晶棒をスライスしてシリコン単結晶ゥヱ一ハを作成することを特徴とするシ リコン単結晶ゥエー八の製造方法。
5. 前記 0 S Fリング領域がシリコン単結晶棒の外周部に形成される条件は、 引上げ速度を F [mm/mi n]とし、 シリコンの融点から 1400°Cの間の引 上げ軸方向の結晶内温度勾配の平均値を G[°C/mm]で表した時、 結晶中心か らの距離 [mm]を横軸とし、 F/G[mm2/°C · m i n ]の値を縦軸として欠陥 分布を示した欠陥分布図の 0 S Fリング領域が結晶の外周部に位置する条件で あることを特徴とする請求項 4記載のシリコン単結晶ゥエー八の製造方法。
6. 前記チヨクラルスキー法によりシリコン単結晶棒を育成する際に、 窒素を 1 X 1010〜5 X 1015/cm3の範囲でドープしながら結晶を引き上げること を特徴とする請求項 4または請求項 5記載のシリコン単結晶ゥェ一八の製造方 法。
PCT/JP2000/007641 1999-11-11 2000-10-31 Tranche de silicium monocristallin et procede de fabrication WO2001034882A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001536797A JP4061906B2 (ja) 1999-11-11 2000-10-31 シリコン単結晶ウェーハの熱処理方法
EP00970218A EP1152074A4 (en) 1999-11-11 2000-10-31 MONOCRYSTALLINE SILICON SINK AND METHOD OF MAKING SAME
US09/868,901 US6802899B1 (en) 1999-11-11 2000-10-31 Silicon single crystal wafer and manufacturing process therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11/320507 1999-11-11
JP32050799 1999-11-11

Publications (1)

Publication Number Publication Date
WO2001034882A1 true WO2001034882A1 (fr) 2001-05-17

Family

ID=18122229

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/007641 WO2001034882A1 (fr) 1999-11-11 2000-10-31 Tranche de silicium monocristallin et procede de fabrication

Country Status (6)

Country Link
US (1) US6802899B1 (ja)
EP (1) EP1152074A4 (ja)
JP (1) JP4061906B2 (ja)
KR (1) KR100654511B1 (ja)
TW (1) TWI240020B (ja)
WO (1) WO2001034882A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249501A (ja) * 2002-02-26 2003-09-05 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びシリコンウエーハ
WO2004112113A1 (ja) * 2003-06-10 2004-12-23 Shin-Etsu Handotai Co., Ltd. 半導体ウエーハの熱処理方法及び熱処理用縦型ボート
US7125608B2 (en) * 2003-12-03 2006-10-24 Siltron Inc. Single-crystal silicon ingot and wafer having homogeneous vacancy defects, and method and apparatus for making same
JP2007119332A (ja) * 2005-09-27 2007-05-17 Toshiba Ceramics Co Ltd シリコンウエハの製造方法
WO2008038786A1 (fr) 2006-09-29 2008-04-03 Sumco Techxiv Corporation Procédé de traitement thermique de plaquettes en silicium
JP2009263197A (ja) * 2008-04-30 2009-11-12 Sumco Corp シリコン単結晶インゴット及びエピタキシャル成長用シリコンウェーハ並びにシリコン単結晶インゴットの製造方法
JP2013032282A (ja) * 2012-10-31 2013-02-14 Sumco Corp シリコン単結晶インゴット
JP2018100201A (ja) * 2016-12-21 2018-06-28 株式会社Sumco シリコン単結晶の製造方法、シリコン単結晶およびシリコンウェーハ
US10020203B1 (en) 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer
JP2021048367A (ja) * 2019-09-20 2021-03-25 信越半導体株式会社 シリコン単結晶ウェーハのスリップ検出方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294691A (ja) * 2005-04-06 2006-10-26 Toshiba Corp 半導体基板及び半導体装置とその製造方法
JP4791073B2 (ja) * 2005-04-26 2011-10-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
US10026816B2 (en) * 2015-03-30 2018-07-17 Infineon Technologies Ag Semiconductor wafer and manufacturing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195565A (ja) * 1997-12-26 1999-07-21 Sumitomo Metal Ind Ltd シリコンウエーハ及び結晶育成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3596257B2 (ja) * 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US6245430B1 (en) * 1997-12-12 2001-06-12 Sumitomo Sitix Corporation Silicon single crystal wafer and manufacturing method for it
JP3612974B2 (ja) * 1997-12-26 2005-01-26 三菱住友シリコン株式会社 結晶育成方法
US6517632B2 (en) * 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
JP3570343B2 (ja) * 2000-06-09 2004-09-29 三菱住友シリコン株式会社 単結晶製造方法
DE10047346B4 (de) * 2000-09-25 2007-07-12 Mitsubishi Materials Silicon Corp. Verfahren zur Herstellung eines Siliciumwafers zur Abscheidung einer Epitaxieschicht und Epitaxiewafer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195565A (ja) * 1997-12-26 1999-07-21 Sumitomo Metal Ind Ltd シリコンウエーハ及び結晶育成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ABE T. ET AL.: "Dynamic behavior of intrinsic point defects in FZ and CZ silicon crystals", MAT. RES. SOC. SYMP. PROC., vol. 262, 1992, pages 3 - 13, XP002936340 *
See also references of EP1152074A4 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703934B2 (ja) * 2002-02-26 2011-06-15 信越半導体株式会社 アニールウエーハの製造方法
JP2003249501A (ja) * 2002-02-26 2003-09-05 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びシリコンウエーハ
WO2004112113A1 (ja) * 2003-06-10 2004-12-23 Shin-Etsu Handotai Co., Ltd. 半導体ウエーハの熱処理方法及び熱処理用縦型ボート
US7125608B2 (en) * 2003-12-03 2006-10-24 Siltron Inc. Single-crystal silicon ingot and wafer having homogeneous vacancy defects, and method and apparatus for making same
JP2007119332A (ja) * 2005-09-27 2007-05-17 Toshiba Ceramics Co Ltd シリコンウエハの製造方法
JP4716372B2 (ja) * 2005-09-27 2011-07-06 コバレントマテリアル株式会社 シリコンウエハの製造方法
WO2008038786A1 (fr) 2006-09-29 2008-04-03 Sumco Techxiv Corporation Procédé de traitement thermique de plaquettes en silicium
JP2009263197A (ja) * 2008-04-30 2009-11-12 Sumco Corp シリコン単結晶インゴット及びエピタキシャル成長用シリコンウェーハ並びにシリコン単結晶インゴットの製造方法
JP2013032282A (ja) * 2012-10-31 2013-02-14 Sumco Corp シリコン単結晶インゴット
JP2018100201A (ja) * 2016-12-21 2018-06-28 株式会社Sumco シリコン単結晶の製造方法、シリコン単結晶およびシリコンウェーハ
JP2021183563A (ja) * 2016-12-21 2021-12-02 株式会社Sumco シリコンウェーハ
US10020203B1 (en) 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer
JP2021048367A (ja) * 2019-09-20 2021-03-25 信越半導体株式会社 シリコン単結晶ウェーハのスリップ検出方法
JP7143828B2 (ja) 2019-09-20 2022-09-29 信越半導体株式会社 シリコン単結晶ウェーハのスリップ検出方法

Also Published As

Publication number Publication date
TWI240020B (en) 2005-09-21
US6802899B1 (en) 2004-10-12
JP4061906B2 (ja) 2008-03-19
EP1152074A4 (en) 2007-04-04
KR20010101156A (ko) 2001-11-14
KR100654511B1 (ko) 2006-12-05
EP1152074A1 (en) 2001-11-07

Similar Documents

Publication Publication Date Title
EP0962556B1 (en) Nitrogen doped single crystal silicon wafer with few defects and method for its production
KR100765343B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 ｓｏｉ웨이퍼
KR100788988B1 (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
US6139625A (en) Method for producing a silicon single crystal wafer and a silicon single crystal wafer
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
WO2002002852A1 (fr) Plaquette en silicium monocristallin et procede de fabrication
JP4061906B2 (ja) シリコン単結晶ウェーハの熱処理方法
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
CN114318500A (zh) 一种用于拉制单晶硅棒的拉晶炉、方法及单晶硅棒
JPH0393700A (ja) シリコン単結晶の熱処理方法および装置ならびに製造装置
JP3634133B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JP4102988B2 (ja) シリコンウエーハおよびエピタキシャルウエーハの製造方法ならびにエピタキシャルウエーハ
JPH11322490A (ja) シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
JP4463950B2 (ja) シリコンウエーハの製造方法
JP4080657B2 (ja) シリコン単結晶インゴットの製造方法
JP2002201091A (ja) 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
WO2001088230A1 (fr) Procede de fabrication d&#39;une plaquette de silicium monocristallin, plaquette de silicium monocristallin et plaquette epitaxiale
JP2002179496A (ja) シリコン単結晶の育成方法およびシリコンウェーハ
JP2004172391A (ja) シリコンウェーハおよびその製造方法
WO2002064866A1 (fr) Procede de fabrication d&#34;un monocristal de silicium
JP2009194220A (ja) シリコンウェーハの製造方法
JP2002093814A (ja) シリコンエピタキシャルウェーハの基板単結晶およびその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2001 536797

Country of ref document: JP

Kind code of ref document: A

AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1020017007170

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09868901

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2000970218

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2000970218

Country of ref document: EP