KR20010080369A - 데이터를 저장하기 위한 기억 장치 및 상기 장치의 작동방법 - Google Patents

데이터를 저장하기 위한 기억 장치 및 상기 장치의 작동방법 Download PDF

Info

Publication number
KR20010080369A
KR20010080369A KR1020017005455A KR20017005455A KR20010080369A KR 20010080369 A KR20010080369 A KR 20010080369A KR 1020017005455 A KR1020017005455 A KR 1020017005455A KR 20017005455 A KR20017005455 A KR 20017005455A KR 20010080369 A KR20010080369 A KR 20010080369A
Authority
KR
South Korea
Prior art keywords
data
stored
storage device
memory
additional information
Prior art date
Application number
KR1020017005455A
Other languages
English (en)
Inventor
페터 클리겔회퍼
게르하르트 푀펠
브예른 슈토이리히
루돌프 울만
미하엘 페어벡
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20010080369A publication Critical patent/KR20010080369A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187—Voting techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명에 따른 기억 장치는, 상기 장치내에 저장되는 데이터가 자동적으로 반복 저장될 수 있고, 및/또는 상기 장치내에 저장되는 데이터에 따른 추가 정보가 발생되어 상기 데이터와 함께 저장될 수 있으며, 및/또는 저장되는 데이터가 상이한 조건하에 연속적으로 판독될 수 있다는 특징을 갖는다. 그로 인해 기억 장치내에 최초로 저장된 데이터가 빠르고 간단하게 복구될 수 있다.

Description

데이터를 저장하기 위한 기억 장치 및 상기 장치의 작동 방법{STORAGE DEVICE FOR STORING DATA AND METHOD FOR OPERATING STORAGE DEVICES FOR DATA STORAGE}
기억 장치로는 예컨대 RAM, ROM, EPROM, EEPROM와 같은 반도체 메모리, 플래시 메모리 등이 다루어지나, 자기 메모리, 광 메모리 또는 그 밖의 기억 장치들도 다루어진다. 상기 방식의 기억 장치들은 이미 공지되어있는 것들로서 더 자세한 설명이 필요치 않다.
모든 기억 장치에 있어서 상기 장치내에 저장된 데이터가 최초로 저장되었던 데이터와 일치하지 않는 일이 다소 빈번하게 발생한다. 이러한 현상에 대한 이유로는, 데이터를 저장하는 기억 소자에 부분적으로 결함이 있거나, 손상되지 않은 기억 소자의 내용이 시간이 지남에 따라 자연적으로 변경되었을 가능성이 있다. 이는 물론 보완되어야 할 단점이다.
지금까지는 실제로 저장할 데이터 자체를 기억 장치내에 기록하지 않고, 저장할 데이터를 먼저 변환한 다음, 그로부터 얻은(변환된) 데이터를 메모리내에 기록함으로써 메모리 결함 또는 메모리 내용의 변경이 발생하였다. 이 때 변환된 데이터는 상기 데이터에 결함이 있는 경우 그 자체로부터 최초의 데이터가 복구될 수 있도록 작성된다. 메모리 결함 또는 메모리 내용 변경을 상기와 같이 처리하는 것은 알려진 바와 같이 매우 높은 비용이 든다.
본 발명은 청구항 제 1, 5 및 11항의 전제부에 따른 방법 및 청구항 제 13, 14 및 15항의 전제부에 따른 장치, 즉 데이터를 저장하기 위한 기억 장치를 작동시키는 방법 및 상기 장치에 관한 것이다.
도 1은 결함이 있거나 변경되었을 수 있는 메모리 내용을 처리하기 위한 제 1 방법을 설명하기 위한 개략도.
도 2는 결함이 있거나 변경되었을 수 있는 메모리 내용을 처리하기 위한 제 2 방법을 설명하기 위한 개략도.
본 발명의 목적은 발생할 가능성이 있는 또는 이미 발생한 메모리 결함 및 메모리 내용의 변경을 빠르고 간단하게 처리하기 위한 방법을 제공하는 것이다.
상기 목적은 본 발명에 따라 청구항 제 1, 5 및 11항의 특징부에 제시된 특징(방법) 및 청구항 제 13, 14 및 15항의 특징부에 제시된 특징(장치)에 의해 달성된다.
따라서 다음과 같은 사항들이 제공된다.
- 기억 장치내에 저장되는 데이터가 반복 저장되고, 필요한 경우 반복 저장된 데이터로부터 최초로 저장된 데이터가 복구된다(청구항 제 1항의 특징부).
- 기억 장치내에 저장되는 데이터에 따른 추가 정보가 발생되어, 저장될 데이터와 함께 저장되며, 필요한 경우 저장된 데이터로부터 최초로 저장된 데이터 및 저장된 추가 정보가 복구된다(청구항 제 5항의 특징부).
- 기억 장치내에 저장된 데이터가 상이한 조건하에 연속적으로 판독되고, 필요한 경우 상이한 판독 과정에서 얻어진 데이터로부터 최초로 저장된 데이터가 복구된다(청구항 제 11항의 특징부).
- 기억 장치는 상기 기억 장치내에 저장되는 데이터가 자동적으로 반복 저장되도록 설계된다(청구항 제 13항의 특징부).
- 기억 장치는 상기 기억 장치내에 저장되는 데이터에 따른 추가 정보가 발생되어 저장될 데이터와 함께 저장되도록 설계된다(청구항 제 14항의 특징부).
- 기억 장치는 상기 기억 장치내에 저장된 데이터가 상이한 조건하에 연속적으로 판독될 수 있도록 설계된다(청구항 제 15항의 특징부).
따라서 기억 장치내에 최초로 저장되는 데이터가 복잡한 변환 과정 없이, 즉 빠르고 간단하게 복구될 수 있다.
그리하여 발생할 가능성이 있는 또는 이미 발생한 메모리 결함 및 메모리 내용 변경이 최소 비용으로 매우 간단하게 처리될 수 있다.
본 발명의 바람직한 개선예들은 종속항, 하기의 설명 및 도면에 제시되어있다.
본 발명은 도면을 참고로 실시예에 따라 하기에 더 자세히 설명된다.
하기에서 더 자세히 설명되는 기억 장치로서는 플래시-메모리가 다루어진다.그러나 이점에 관해서는 기억 장치로서 원칙적으로 다른 반도체 메모리(RAM, ROM, EPROM, EEPROM 등), 자기 메모리, 광 메모리 또는 그 밖의 메모리도 적용될 수 있다는 것을 이미 언급하였다.
제시된 예에서 플래시-메모리는 마이크로컨트롤러의 구성 요소이다. 물론 여기에만 제한되는 것은 아니다. 제시된 기억 장치는 임의의 다른 장치의 구성 요소이거나 또는 하나의 독립적인 기억 장치일 수도 있다.
플래시-메모리 또는 다른 기억 장치들은 공지된 바와 같이, 개별 기억 소자에 결함이 있거나 및/또는 손상되지 않은 기억 소자내에 저장된 데이터가 시간에 따라 자연적으로 그 내용이 변경되기 때문에 상기 장치내에 저장된 데이터에 가끔 오류가 발생한다는 단점이 있다.
하기에는 결함이 있거나 및/또는 변경되었을 수 있는 메모리 내용을 빠르고 간단하게, 그러나 확실하게 처리하기 위한, 실제로 매우 간단하게 구현할 수 있는 몇 가지 방법이 제시된다.
먼저 결함이 있거나 및/또는 변경되었을 수 있는 메모리 내용을 처리하는 방식은 각각의 상황에 따라 좌우된다는 것을 주지하여야 한다. 특히 기억 장치내에 저장된 데이터를 판독하는 경우, 상기 데이터는 곧 다른 장치 소자로부터 요구될 수 있기 때문에, 출력된 데이터가 상기 기억 장치내에 최초로 저장되었던 데이터인지, 즉 결함이 없고 변경되지 않았는지에 대해서만 주의하면 된다. 이를 위해 기억 장치내 데이터의 결함 또는 변경을 확인하거나 및/또는 수정할 필요는 없다(차후에 더 자세히 기술됨). 이러한 작업은 차후에 수행되거나 상황에 따라 수행되지않을 수도 있다. 다른 한 편으로는, 역시 차후에 더 자세히 설명되는 것처럼, 데이터에 아직 결함이나 변경이 전혀 발생하지 않았으나 그 이후에 발생이 예상되는 경우, 메모리 내용을 미리 수정(재생)할 수 있다.
기억 장치내에 저장된 데이터의 검사 및/또는 수정은 임의의 시점에 및/또는 임의의 결과에 대한 반응(응답)시 수행된다. 검사 및/또는 수정을 시간 제어 방식으로 실행하면, 상기 검사 및/또는 수정이 정해진 시점에 및/또는 늦어도 마지막 검사 및/또는 수정 후 프리세팅된 시간이 흐른 뒤에 수행된다. 검사 및/또는 수정을 이벤트 제어 방식으로 실행하면, 예컨대 상기 검사 및/또는 수정이 기억 장치 또는 상기 기억 장치를 포함하는 장치의 동작시 및/또는 스위치 오프시 및/또는 동작 모드 변경시(예컨대 "정상" 동작 모드에서 소위 슬립-모드로 및/또는 그 반대로 변경시) 수행될 수 있다.
결함이 있거나 또는 변경되었을 수 있는 메모리 내용을 처리하기 위한 제 1 방법은 기억 장치내에 저장되는 데이터를 반복 저장하고, 필요한 경우 반복 저장된 데이터로부터 최초로 저장된 데이터를 복구하는 것이다.
예컨대 저장될 데이터 전체가 기억 장치내에 3회 저장될 수 있다. 즉, 어드레스(x) 하부에 저장된 데이터들은 예컨대 상기 어드레스 (x)뿐만 아니라 어드레스 (x+m) 및 어드레스 (x+2m)의 하부에도 추가로 저장된다.
저장된 데이터가 기억 장치로부터 출력되거나, 결함 내지는 변경 여부에 대해 검사되고, 경우에 따라서 수정되어야 하는 경우, 상기 기억 장치내에 최초로 저장된 데이터가 반복 저장된 데이터로부터 복구되어야 한다. 이 때 서로 상응하는데이터(본 실시예에서는 어드레스 x, x+m 및 x+2m 하부에 저장된 데이터)들이 판독되어 비트 단위로 평가된다. 서로 상응하는 비트의 반 수 이상이 레벨 0(레벨 1)을 갖는 경우, 관련 비트의 레벨이 0(1)이어야 하며, 서로 상응하는 비트의 반 수 미만이 레벨 0(레벨 1)을 갖는 경우, 관련 비트의 값은 1(0)이어야 한다.
물론 기억 장치내에 저장되는 데이터는 3회보다 더 많이 저장될 수도 있다.
메모리 내용이 특정 방향으로만 변경되는 경우, 즉 메모리 내용의 변경이 0에서 1로만 또는 그 반대로 실행되는 경우 데이터는 기억 장치내에 2 회만 저장되어도 충분하다. 어드레스 x의 하부에 저장되는 데이터는 예컨대 상기 어드레스 x뿐만 아니라 어드레스 x+m의 하부에도 자동적으로 추가 저장된다.
저장된 데이터가 기억 장치로부터 출력되거나, 결함 내지는 변경 여부에 대해 검사되고, 경우에 따라서 수정되어야 하는 경우, 상기 기억 장치내에 최초로 저장된 데이터가 반복 저장된 데이터로부터 복구되어야 한다. 이 때 서로 상응하는 데이터(본 실시예에서는 어드레스 x 및 x+m 하부에 저장된 데이터)들이 판독되어 비트 단위로 평가된다. 서로 상응하는 비트가 동일한 레벨을 갖는 경우, 관련 비트의 레벨은 공통 레벨인 것으로 결정되고, 서로 상응하는 비트가 상이한 레벨을 갖는 경우, 관련 비트의 레벨은 0이거나(메모리 내용이 레벨 0에서 레벨 1로만 변경되거나, 그렇게 될 확률이 높은 경우), 또는 1(메모리 내용이 레벨 1에서 레벨 0으로만 변경되거나, 그렇게 될 확률이 높은 경우)이어야 한다.
데이터가 기억 장치내에 3회 또는 그 이상 저장되는 경우, 상기 기억 장치내에 최초로 저장된 데이터를 복구하기 위해 바람직하게는 카운터가 제공되며, 상기카운터에 의해 반복 저장된 데이터의 서로 상응하는 비트내에 0 또는 1이 나타나는 횟수가 카운팅된다. 상기 카운터의 카운팅 상태에 따라 관련 비트의 값이 0인지 또는 1인지가 결정된다.
데이터가 기억 장치내에 "2회만" 저장되는 경우에도, 기억 장치내에 최초로 저장된 데이터의 복구를 위해 카운터가 제공될 수 있다. 그러나 이 경우에는 예컨대 논리곱 연산과 같은 간단한 불 연산(boolean operation)을 사용하여 복구되는 것이 더 바람직하다. 반복 저장된 데이터의 서로 상응하는 비트에 논리곱 연산을 실시하면, 메모리 내용이 0에서 1로만 변경되거나 그렇게 될 확률이 높은 경우에는 상기 논리곱 연산의 결과가 관련 비트의 최초값을 나타내고, 메모리 내용이 1에서 0으로만 변경되거나 그렇게 될 확률이 높은 경우에는 상기 논리곱 연산의 입력 및 출력 신호가 변환되거나 논리합 연산이 수행된다.
기억 장치내에 최초로 저장된 데이터를 불 연산을 사용하여 복구하는 것은 상기 기억 장치내에 저장되는 데이터가 2회 이상 저장되는 경우에도 가능하다.
기술한 바와 같이 또는 그와 유사하게 복구된 데이터는 기억 장치내에 최초로 저장된 데이터일 확률이 거의 100%에 가깝다. 상기 데이터는 적절하게 사용되기 위해 기억 장치로부터 출력될 수 있고, 또는 기억 장치내에 저장된 데이터가 결함이 있는지(변경되었는지) 및 경우에 따라 그 중 어느 것이 결함이 있는지(변경되었는지)를 검출하기 위해 사용될 수 있다.
기억 장치내에 저장된 데이터가 결함이 있는지(변경되었는지) 및 경우에 따라 그 중 어느 것이 결함이 있는지(변경되었는지)를 검출하기 위해, 복구된 데이터를 기억 장치내에 저장된 데이터와 비교한다. 결함이 있거나 내용이 변경된 기억 소자의 경우, 복구된 데이터와 기억 장치내에 저장된 데이터간에 차이가 나타난다. 상기 기억 소자는 즉시 또는 차후에 올바른(복구된) 데이터에 의해 오버라이트된다. 그로 인해 결함있는 기억 소자가 검출되고, 기억 내용의 변경이 취소될 수 있다.
특히, 예컨대 전술한 플래시-메모리처럼, 더 큰 단위(섹터)로만 오버라이트될 수 있는 기억 장치의 경우, 우선 하나 이상의 섹터 내부에 존재하는 모든 오류가 검출된 다음, 단 1회의 오버라이트 과정으로 수정되는 것이 바람직한 것으로 밝혀졌다.
기억 장치내에 최초로 저장된 데이터의 복구, 및 기억 장치 내부의, 결함이 있거나 변경된 데이터의 검출과 수정은 하드웨어에 의해 또는 소프트웨어에 의해 수행될 수 있다.
소프트웨어에 의한 구현은 종래의(기술된 조치에 대해 특별하게 설계되지 않은) 기억 장치에도 사용될 수 있기 때문에 바람직하다.
소프트웨어에 의한 구현을 위한 방법이 도 1을 참고로 하기에 기술된다.
기억 장치는 도 1에 도면 부호 "1"로 표시되어있다. 마이크로컨트롤러의 프로그램 메모리가 다루어진다.
기억 장치(1)는 -만약 가능하다면- 메모리 내용이 레벨 0에서 레벨 1로만 변경되도록 제조된다. 이 경우 기억 장치내에 저장되는 데이터는 2회만 저장되어도 충분하다.
그에 상응하게 상기 기억 장치(1)는 2 개의 영역으로, 즉 고유 프로그램 메모리(1a)와 소위 섀도우-메모리(1b)로 나뉜다. 기억 장치(1)내에 저장되는 데이터는 상기 프로그램 메모리(1a)뿐만 아니라 상기 섀도우-메모리(1b)내에도 저장된다. 즉, 상기 섀도우-메모리(1b)는 - 메모리 결함 및 메모리 내용 변경이 존재하지 않는 시기 및 기간에 대한- 프로그램 메모리(1a)의 복사본이다.
상기 프로그램 메모리(1a)내에는 실행가능한 프로그램(마이크로컨트롤러의 CPU에 의해 실행가능한 프로그램) 및 경우에 따라 프로그램 실행에 필요한 데이터들이 저장된다. 본 실시예에서는 기억 장치내에 저장된 데이터의 복구를 위한 프로그램(들) 및 결함이 있거나 변경된 메모리 내용의 검출 및 수정을 위한 프로그램(들)도 상기 프로그램 메모리(1a)내에 저장되어있다. 그러나 이 점에 대해서 이미 언급한 바와 같이, 상기 프로그램들이 다른 기억 장치(바람직하게는 마이크로컨트롤러내에 포함된 ROM)에도 저장될 수 있다.
실행될 프로그램은 상기 프로그램 메모리(1a)로부터 작업 메모리(2)로 로딩되어, 상기 작업 메모리(2)로부터 실행된다.
본 실시예에서는 마이크로컨트롤러가 동작함에 따라 데이터 결함 및 메모리 내용 변경의 검출 및 수정을 위한 프로그램이 실행된다. 상기 프로그램은 도 1에 도면부호 "EK"로 표시되어있다. (프로그램 메모리(1a)내에) 저장되어있는 상기 프로그램은 마이크로컨트롤러가 동작함에 따라 (역시 프로그램 메모리(1a)내에) 저장되어있는 로딩 프로그램(L)에 의해 상기 프로그램 메모리(1a)로부터 작업 메모리(2)로 전송되어, 상기 작업 메모리(2)로부터 실행된다.
상기 로딩 프로그램(L)은 검출 및 수정 프로그램(EK)의 로딩시 상기 프로그램을 대표하는 데이터의 복구를 수행한다. 이는 최대한 적은 비용으로 수행될 수 있기 때문에, 검출 및 수정 프로그램(EK)은 프로그램 메모리(1a)내에 2회 저장되고, 바람직하게는 프로그램 메모리의 동일한 섹터의 내부에 저장된다.
검출 및 수정 프로그램(EK)이 작업 메모리(2)내에 로딩되면 프로그램 메모니(1a)내에 저장된, 검출 및 수정 프로그램(EK)의 텍스트의 서로 상응하는 비트가 논리곱-연산을 거치게 되고, 상기 논리곱-연산의 결과가 상기 작업 메모리(2)내에 기록된다. 그로 인해, 이미 전술한 바와 같이, 상기 검출 및 수정 프로그램(EK)은 기억 장치내에 최초로 저장된 그의 사본에 있어서 아무 결함없이 작업 메모리(2)내에 존재할 수 있게 된다.
검출 및 수정 프로그램(EK)은 프로그램 메모리(1a) 및 섀도우-메모리(1b)를 판독한 다음, 이 때 얻어진 데이터를 기억 장치내에 최초로 저장되어 전술한 바와 같이 복구된 데이터 및/또는 서로 상응하는 데이터를 서로 비교한다. 여기서 어느 데이터가 기억 장치내에 최초로 저장된 데이터와 일치하지 않는지가 검출된다. 이 경우에 해당하는 데이터는 올바른(복구된) 데이터가 오버라이트됨으로써 수정된다. 이러한 수정은 특히, 전술한 플래시-메모리에서와 같이, 더 큰 단위로만(세그먼트 방식) 오버라이트될 수 있는 경우, 즉시 수행되는 것이 아니라 다수의 또는 모든 세그먼트중 하나가 검사된 후에야 수행된다. 그런 다음 결함이 있는 것으로 검출된 데이터를 위해 작업 메모리(2)내에 어드레스 및 수정된 값이 임시 저장된다.
검출 및 수정 프로그램(EK)이 실행됨에 따라 기억 장치(1), 즉 프로그램 메모리(1a) 및 섀도우-메모리(1b)내에 저장된 모든 데이터에 결함이 없다(기억 장치내에 최초로 저장된 데이터와 일치한다)는 것이 전제될 수 있다.
다음과 같은 방법을 통해 오류가 거의 100% 방지된다. : 검출 및 수정 프로그램(EK)을 사용전에 재구성함으로써, 검출 및 수정 프로그램내 오류에 따라 기억 장치(1)내에 존재하는 오류가 인식되지 않고 남아있는 것이 방지되거나, 상기 검출 및 수정 프로그램에 의해 오류가 검출된다. 로딩 프로그램(L)만 사전 복구 및 검사 없이도 오류가 없고 규정에 따라 작동하면 된다. 왜냐하면 상기 로딩 프로그램(L)은 실행하기 전에 검사 및 수정될 수 없기 때문이다. 물론 상기 로딩 프로그램(L)은 매우 짧아서(예컨대 단 40 바이트 정도) 오류가 날 확률이 거의 없기 때문에, 그러한 점은 전혀 문제가 되지 않는다. 그밖에 상기 로딩 프로그램(L) 내부에서의 오류 발생 확률이 최소화되는 이유는 프로그램 메모리(1a) 내부에 검출 및 수정 프로그램(EK)이 2회(즉 기억 장치(1)에는 총 4회) 저장되기 때문이다. 프로그램 메모리(1a) 내부에 검출 및 수정 프로그램이 이중으로 제공됨에 따라, 프로그램 메모리(1a) 및 섀도우-메모리(1b) 또는 상기 프로그램 메모리(1a)내부의 상이한 세그먼트들에 교대로 액세스되어야 하는 경우보다 더 빠르게 및/또는 더 간단하게 처리가능한 어드레스를 사용하여 검출 및 수정 프로그램(EK)이 복구될 수 있다. 로딩 프로그램(L)이 주로 1(메모리 내용 변경이 0에서 1로만 수행되거나 그렇게 될 확률이 높은 경우) 또는 0(메모리 내용 변경이 1에서 0으로만 수행되거나 그렇게 될 확률이 높은 경우)으로 구성되도록, 상기 로딩 프로그램을 기록 및/또는 암호화하는 것을 통해서도, 로딩 프로그램(L)내에 오류가 발생할 확률이 추가로 또는 대안적으로 감소된다.
기억 장치내에 최초로 저장된 데이터를 복구하고, 상기 기억 장치내 결함이 있거나 변경된 데이터를 수정하기 위한 또 다른 방법은 기억 장치내에 저장되는 데이터를 따르는 추가 정보를 검출하여, 저장될 데이터와 함께 저장하는 것이다.
상기 추가 정보는 예컨대 정해진 기억 영역을 위해 형성되는 패리티 비트로 구성된다.
이는 도 2에 개략적으로 도시되어있다.
도 2는 (n+1)개의 (기억 소자-)행 및 (m+1)개의 (기억 소자-)열로 이루어진 기억 장치를 나타낸다. (n+1)개의 행(Z1 내지 Zn 및 Zz)중 n 개의 행, 더 정확히 말해서 행 Z1 내지 Zn이 기억 장치내에 저장될 데이터의 기억을 위해 제공된다. 마지막 행(Zz)은 전술한 추가 정보의 기억을 위해 남겨진다. 열의 경우에도 유사하게 적용된다. (m+1)개의 열(S1 내지 Sm 및 Sz)중 m 개의 열, 더 정확히 말하면 열 S1 내지 Sm이 기억 장치내에 저장될 데이터의 기억을 위해 제공되며, 마지막 열(Sz)은 전술한 추가 정보의 기억을 위해 남겨진다.
상기 추가 정보는 본 실시예에서 패리티 비트로 구성되어있다. 그러나 이 점에 대해서는 상기 추가 정보가 실제로 기억 장치내에 저장되는 데이터의 패리티(parity)와 다른 임의의 정보도 나타낼 수 있다는 것을 이미 언급한 바 있다.
추가의 행(Zz)내에 저장된 패리티 비트는 각각 행 Z1 내지 Zn에 관련되는 열에 저장된 데이터의 고려하에 형성된다. 즉, 행 Zz, 열 Sa에 저장된 패리티 비트는 행 Z1 내지 Zn의 열 Sa에 저장된 데이터에 따라 좌우된다.
추가의 열(Sz)내에 저장된 패리티 비트에도 동일하게 적용된다. 상기 패리티 비트는 각각 열 S1 내지 Sm에 관련되는 행에 저장된 데이터의 고려하에 형성된다. 즉, 행 Zb, 열 Sz에 저장된 패리티 비트는 열 S1 내지 Sm의 행 Zb에 저장된 데이터에 따라 좌우된다.
행 Zz, 열 Sz에 저장된 패리티 비트는 행 Zz의 열 S1 내지 Sm 및 열 Sz의 행 Z1 내지 Zn에 저장된 패리티 비트의 패리티를 나타낸다.
행 Z1 내지 Zn 및 열 S1 내지 Sm에 저장된 데이터의 변경시 해당 패리티 비트가 활성화되어야 한다.
추가의 행(Zz) 및 추가의 열(Sz)에 저장된 패리티 비트를 사용하여 행 Z1 내지 Zn 및 열 S1 내지 Sm에 저장된 데이터의 오류 여부를 언제라도 검출할 수 있다. 경우에 따라 존재하는 오류는 빠르고 간단하게 국부화 및 수정될 수 있다. 저장된 패리티 비트, 및 행 Z1 내지 Zn 및 열 S1 내지 Sm의 실제 내용으로부터 검출된 패리티 비트로부터, 결함이 있는 데이터가 존재하는지 및 경우에 따라 어디에(어느 행 및 어느 열에) 존재하는지가 빠르게 확인된다. 저장된 패리티 비트에 결함이 없는지의 여부는 행 Zz, 열 Sz에 저장된 패리티 비트를 통해 확인할 수 있다.
기술한 바와 같이 수행되는, 결함이 있는 데이터의 검출 및 수정을 통해 결함이 없는(복구된) 데이터만 기억 장치로부터 출력되거나 및/또는 기억 장치내에 저장될 수 있다.
기술한 방식에 따라 행 및 열당 하나의 오류가 검출 및 수정될 수 있다. 이는 특히 메모리 용량이 큰(많은 행 및/또는 열로 이루어진) 기억 장치의 경우 불충분한 것으로 보일 수 있다. 물론 몇 개의 행 및/또는 몇 개의 열로 패리티 비트의 구성이 이루어지는가 하는 것은 자유롭게 정할 수 있다. 즉, n 및 m이 서로 상관없이 자유롭게 선택될 수 있기 때문에, 하나의 기억 장치가 도 2에 도시된 방식의 임의 다수의 기억 영역으로 분할될 수 있다. n 및/또는 m이 작을수록, 기억 장치내에 존재하는 모든 결함이 검출 및 수정될 수 있는 확률이 더 크다. 기억 장치내에 존재하는 모든 결함이 검출 및 수정될 수 있는 확률은 추가로 또는 대안적으로 n개의 행 및 m개의 열마다 다수(x)의 추가 행 및 추가 열이 제공됨으로 인해 상승될 수 있다. 상기 추가 행 및 추가 열에는 수평 체크섬(horizontal checksum)의 가장 낮은 값의 비트뿐만 아니라, "수평 체크섬의 가장 낮은 값의 비트 × 마지막 비트"도 저장된다. 그러면 데이터 저장을 위해 사용되는 기억 영역의 행 및 열마다 하나 이상의 오류가 검출 및 수정될 수 있다.
행마다 및 열마다 제공되는 검사 비트가 관련 행 또는 관련 열의 모든 요소에 관련될 필요는 없다. 특별 선택된 기억 소자만을 고려하여 관련 행 또는 열의 내부에 검사 비트가 형성될 수도 있다. 특별 선택된 상기 기억 소자들은 바람직하게는 관련 행 또는 열의 내부에서 가장 먼저 결함이 나타나거나, 그 내용이 자주 변경되는 기억 소자이다. 즉, 다른 기억 소자들보다 결코 또는 적어도 먼저 결함을 나타내거나 그 내용이 변경되지 않는, 또는 그럴 확률이 거의 없는 기억 소자들은 검사 비트의 형성시 고려되지 않을 수 있다. 고려될 기억 소자의 선택은 예컨대 마스크에 의해 수행된다.
메모리 내용의 변경을 처리하기 위한 또 다른 방법은 기억 장치내에 (한번만, 검사 비트 없이) 저장된 데이터를 서로 상이한 조건하에 판독하고, 상이한 판독 과정에서 얻은 데이터로부터 최초로 저장된 데이터를 복구하는 것이다.
본 실시예에서 상이한 판독 조건은 기억 소자의 판독시 관련 기억 소자내에 저장된 값이 0인지 또는 1인지를 결정하는 상이한 임계값을 말한다.
반도체 메모리에서는 하나의 기억 소자의 내용이 종종 소위 비트라인의 전위에 따라 결정된다. 반도체 메모리에서의 비트라인은 일반적으로 공지되어있으므로 더 자세한 설명은 필요하지 않다. 비트라인 전위가 사용된 임계값쪽에 놓이면 관련 기억 소자의 내용이 0으로 결정되고, 비트라인 전위가 사용된 임계값과 다른 쪽에 놓이면 관련 기억 소자의 내용은 1로 결정된다.
통상 상기 임계값은 관련 기억 소자의 내용이 "0"일 때의 비트라인 전위와 관련 기억 소자의 내용의 "1"일 때의 비트라인 전위 사이의 평균값 이내의 값이 된다. 상기 임계값은 2 개의 판독 과정 중 하나에서 사용된다.
다른 판독 과정에서는 평균값을 벗어난 임계값이 사용된다. 상기 임계값은 바람직하게는 기억 소자의 내용이 변경된 경우의 비트라인 전위쪽으로 이동한다. 이는 경우에 따라 발생하는 메모리 내용 변경에 있어서 메모리 내용이 0에서 1로만 변경되도록 기억 장치가 설계되는 본 실시예의 경우, 임계값이 기억 소자의 내용이 0일 때의 비트라인 전위에 어느 정도 근접한다는 것을 의미한다.
상이한 임계값을 사용한 연속적인 판독 과정에서 동일한 데이터가 얻어지는 경우, 이는 어떠한 메모리 내용도 변경되지 않을 것임을 의미한다. 한 편, 상이한임계값을 사용한 연속적인 판독 과정에서 상이한 데이터가 얻어지는 경우, 이는 정상 임계값의 사용시 곧 메모리 내용의 변경이 산출되었다는 것을 의미한다. 즉, 상이한 임계값의 사용지 얻어지는 상이한 데이터는 메모리 내용이 변경될 것이라는 사실을 암시한다.
기억 장치가 변동되었다는 사실이 확인되는 경우, 바람직하게는 관련 기억 소자가 기억 장치내에 최초로 저장된 데이터에 의해 즉시 오버라이트된다. 이 경우 기억 장치내에 최초로 저장된 데이터는 정상 임계값의 사용하에 판독될 때 얻어지는 데이터이다.
이러한 방식의 데이터 오류 검출 및 수정을 짧은 간격으로 규칙적으로 반복 실행하면, 기억 장치의 정상 작동시 데이터 판독시마다 상기 데이터의 결함에 대해 검사할 필요가 없다. 즉, 상기 데이터는 정상 임계값을 사용하여 판독할 수 있고 검사하지 않고 출력 및 사용할 수 있다.
물론 연속적으로 수행되는 판독 과정을 다르게 설정된 임계값을 사용하여 판독하는 것도 가능하다. 상기 임계값은 전압 또는 전위에 관련되어야할 필요가 없으며, 예컨대 비트라인을 통해 흐르는 전류 또는 비트라인 전위에 의해 판독 증폭기나 다른 곳에서 발생하는 전류와 같이 다른 물리적 값도 규정할 수 있다.
지금까지 기술한, 결함이 있거나 변경된 데이터를 처리하기 위한 방법, 특히 마지막에 기술한 방법의 경우, 기억 장치가 작은 부분 단위로, 예컨대 행 또는 열 단위로 오버라이트될 수 있다. 이 때 통상 관련 유닛으로서만 재프로그래밍하는 기억 장치 섹터 내부의 개별 행 또는 열들도 재프로그래밍될 수 있다. 이 경우 상기 재프로그래밍시 나타나는, 관련 섹터의 재프로그래밍되지 않은 요소의 영향은 경우에 따라 전술한 바와 같이 수행되는 검사 및 수정을 통해 검출 및 제거될 수 있기 때문에 허용될 수 있다. 상기와 같은 프로세싱 방식에서는 기억 장치내에 저장된 데이터의 임시 저장을 위해 필요한 기억 셀이 작게 유지된다. 행을 따라 또는 열을 따라 재프로그래밍하는 경우, 재프로그래밍되지 않은 행 또는 열의 메모리 용량에 상응하는 메모리 용량(예컨대 128 바이트)을 갖는 작은 버퍼 메모리로도 충분하며, 이는 특히 관련 기억 장치가 본 실시예에서와 같이 마이크로컨트롤러의 구성 부품인 경우 큰 장점이 된다.
기억 장치내에 최초로 저장된 데이터를 복구하고, 결함이 있거나 변경된 메모리 내용을 검출 및 수정하기 위한 여러 방법들은 임의로 서로 결합될 수 있다. 이 때 맨 먼저 기술한 2 개의 방법에서 기억 장치의 데이터 판독시 임계값의 변경 가능성을 이용하는 경우도 매우 바람직한 것으로 밝혀졌다. 결함이 있거나 변경된 메모리 내용의 검출 및 수정시 적어도 때때로 정상 임계값에 대해 변위된 임계값이 사용되면, 메모리 내용의 변경이 더 일찍(단계 초기에 미리) 및/또는 더 확실하게 검출된다.
지금까지 기술한, 발생 가능한 또는 이미 발생한 메모리 결함 및 메모리 내용의 변경을 처리하기 위한 방법들은 실제 구현의 세부적인 사항과는 상관없이 빠르고 간단하게 제공 및 실행될 수 있다.

Claims (15)

  1. 데이터를 저장하기 위한 기억 장치의 작동 방법에 있어서,
    상기 기억 장치내에 저장될 데이터를 반복 저장하고, 필요한 경우 반복 저장된 데이터로부터 최초로 저장된 데이터를 복구하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서,
    상기 기억 장치내에 최초로 저장된 데이터의 복구를 반복 저장된 데이터의, 서로 상응하는 다수의 비트를 포함하는 레벨을 고려하여 실행하는 것을 특징으로 하는 방법.
  3. 제 1항 또는 2항에 있어서,
    상기 기억 장치내에 최초로 저장된 데이터의 복구를 경우에 따라 발생하는 메모리 내용의 변경의 방향을 고려하여 실행하는 것을 특징으로 하는 방법.
  4. 제 1항 내지 3항 중 어느 한 항에 있어서,
    상기 기억 장치내에 최초로 저장된 데이터의 복구 과정에 불 연산이 포함되며, 상기 불 연산은 반복 저장된 데이터의 서로 상응하는 비트에 실행되는 것을 특징으로 하는 방법.
  5. 데이터를 저장하기 위한 기억 장치의 작동 방법에 있어서,
    상기 기억 장치내에 저장되는 데이터에 따르는 추가 정보가 발생되고, 상기 추가 정보는 저장되는 데이터와 함께 저장되며, 필요한 경우 저장된 데이터 및 저장된 추가 정보로부터 최초로 저장된 데이터를 복구하는 것을 특징으로 하는 방법.
  6. 제 5항에 있어서,
    상기 추가 정보로서 수평 체크섬의 하나 이상의 비트가 사용되고, 상기 비트는 기억 장치 또는 상기 기억 장치의 일부에 최초로 기록된 데이터를 위해 형성되는 것을 특징으로 하는 방법.
  7. 제 5항 또는 6항에 있어서,
    상기 기억 장치의 하나의 행 또는 상기 행의 일부에 저장된 데이터에 대해 고유의 추가 정보가 발생 및 관리되는 것을 특징으로 하는 방법.
  8. 제 5항 내지 7항 중 어느 한 항에 있어서,
    상기 기억 장치의 하나의 열 또는 상기 열의 일부에 저장된 데이터에 대해 고유의 추가 정보가 발생 및 관리되는 것을 특징으로 하는 방법.
  9. 제 5항 내지 8항 중 어느 한 항에 있어서,
    상기 추가 정보의 발생시 기억 장치의 선택된 부분이 고려되지 않게 되는 것을 특징으로 하는 방법.
  10. 제 5항 내지 9항 중 어느 한 항에 있어서,
    상기 추가 정보의 발생시 기억 장치에 있어서 특히, 메모리에 결함이 있거나 메모리 내용이 변경되었을 확률이 비교적 높은 부분이 고려되거나, 또는 상기 부분만 고려되는 것을 특징으로 하는 방법.
  11. 데이터를 저장하기 위한 기억 장치의 작동 방법에 있어서,
    기억 장치내에 저장된 데이터를 상이한 조건하에 연속적으로 판독하고, 필요한 경우 상이한 판독 과정에서 얻어진 데이터로부터 최초로 저장된 데이터를 복구하는 것을 특징으로 하는 방법.
  12. 제 11항에 있어서,
    상기 기억 장치내에 저장된 데이터를 연속적으로 판독할 때, 메모리 내용의 검출을 위한 상이한 임계값을 사용하는 것을 특징으로 하는 방법.
  13. 데이터를 저장하기 위한 기억 장치에 있어서,
    상기 기억 장치내에 저장되는 데이터가 자동적으로 반복 저장되도록 설계되는 것을 특징으로 하는 기억 장치.
  14. 데이터를 저장하기 위한 기억 장치에 있어서,
    상기 기억 장치내에 저장되는 데이터에 따른 추가 정보가 발생되고, 상기 추가 정보는 저장될 데이터와 함께 저장되도록 설계되는 것을 특징으로 하는 기억 장치.
  15. 데이터를 저장하기 위한 기억 장치에 있어서,
    상기 기억 장치내에 저장된 데이터가 상이한 조건하에 연속적으로 판독될 수 있도록 설계되는 것을 특징으로 하는 기억 장치.
KR1020017005455A 1998-10-30 1999-04-19 데이터를 저장하기 위한 기억 장치 및 상기 장치의 작동방법 KR20010080369A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10637098P 1998-10-30 1998-10-30
US60/106,370 1998-10-30
PCT/EP1999/002761 WO2000026783A1 (de) 1998-10-30 1999-04-19 Speichereinrichtung zum speichern von daten und verfahren zum betreiben von speichereinrichtungen zum speichern von daten

Publications (1)

Publication Number Publication Date
KR20010080369A true KR20010080369A (ko) 2001-08-22

Family

ID=22311036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017005455A KR20010080369A (ko) 1998-10-30 1999-04-19 데이터를 저장하기 위한 기억 장치 및 상기 장치의 작동방법

Country Status (6)

Country Link
US (1) US6907544B2 (ko)
EP (1) EP1125202B1 (ko)
JP (1) JP2002529813A (ko)
KR (1) KR20010080369A (ko)
DE (1) DE59906038D1 (ko)
WO (1) WO2000026783A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2830667A1 (fr) * 2001-10-05 2003-04-11 Gemplus Card Int Procede de determination d'une zone stable dans une memoire et dispositif de gestion d'une memoire associe
NO315959B1 (no) * 2002-04-16 2003-11-17 Thin Film Electronics Asa Fremgangsmåter til lagring av data i et ikke-flyktig minne
DE10221935B4 (de) * 2002-05-17 2014-02-13 Abb Ag Verfahren zur Erkennung und Korrektur von Bitfehlern
US7392436B2 (en) * 2003-05-08 2008-06-24 Micron Technology, Inc. Program failure recovery
US7321990B2 (en) * 2003-12-30 2008-01-22 Intel Corporation System software to self-migrate from a faulty memory location to a safe memory location
GB0411053D0 (en) * 2004-05-18 2004-06-23 Ricardo Uk Ltd Data processing
FR2982406A1 (fr) * 2011-11-07 2013-05-10 St Microelectronics Rousset Memoire securisee qui evite la degradation de donnees

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2910584A (en) * 1956-08-06 1959-10-27 Digital Control Systems Inc Voted-output flip-flop unit
US3863215A (en) * 1973-07-03 1975-01-28 Rca Corp Detector for repetitive digital codes
US4183463A (en) * 1978-07-31 1980-01-15 Sperry Rand Corporation RAM error correction using two dimensional parity checking
JPS592057B2 (ja) * 1979-02-07 1984-01-17 株式会社日立製作所 エラ−訂正・検出方式
DE3134995A1 (de) * 1981-02-06 1983-03-17 Robert Bosch Gmbh, 7000 Stuttgart Verfahren und vorrichtung zur erkennung von informationsaenderungen in programmierbaren speichern
JPS5853090A (ja) * 1981-09-24 1983-03-29 Fujitsu Ltd プログラマブル・リ−ド・オンリ・メモリ
JPS58105498A (ja) * 1981-12-17 1983-06-23 Fujitsu Ltd メモリ内容保護方式
US4519079A (en) * 1983-02-17 1985-05-21 The United States Of America As Represented By The Secretary Of The Army Error correction method and apparatus
US4748594A (en) * 1984-11-12 1988-05-31 Nec Corporation Integrated circuit device having a memory and majority logic
US5067111A (en) * 1988-10-28 1991-11-19 Kabushiki Kaisha Toshiba Semiconductor memory device having a majority logic for determining data to be read out
US5031180A (en) * 1989-04-11 1991-07-09 Trw Inc. Triple redundant fault-tolerant register
US5128944A (en) * 1989-05-26 1992-07-07 Texas Instruments Incorporated Apparatus and method for providing notification of bit-cell failure in a redundant-bit-cell memory
US5386533A (en) * 1990-11-21 1995-01-31 Texas Instruments Incorporated Method and apparatus for maintaining variable data in a non-volatile electronic memory device
DE59308113D1 (de) * 1993-03-11 1998-03-12 Francotyp Postalia Gmbh Verfahren zum Speichern sicherheitsrelevanter Daten
US5475693A (en) * 1994-12-27 1995-12-12 Intel Corporation Error management processes for flash EEPROM memory arrays
DE19525149A1 (de) * 1995-07-11 1997-01-16 Telefunken Microelectron Verfahren zum selbsttätigen Erkennen und Korrigieren eines ungültigen Datensatzes und System zu seiner Durchführung
US5968198A (en) * 1996-08-16 1999-10-19 Ericsson, Inc. Decoder utilizing soft information output to minimize error rates
SE511310C2 (sv) * 1997-05-20 1999-09-06 Ericsson Telefon Ab L M Förfarande för bitdetektering i ett radiokommunikationssystem
US6195777B1 (en) * 1997-11-06 2001-02-27 Compaq Computer Corporation Loss resilient code with double heavy tailed series of redundant layers
SE519003C2 (sv) * 1998-10-23 2002-12-17 Ericsson Telefon Ab L M Anordningar och förfarande relaterande till felkorrigerade transmission av digital data
US6637005B1 (en) * 2000-02-29 2003-10-21 Hughes Electronics Corporation Triple redundant self-scrubbing integrated circuit

Also Published As

Publication number Publication date
EP1125202B1 (de) 2003-06-18
EP1125202A1 (de) 2001-08-22
US20020010876A1 (en) 2002-01-24
JP2002529813A (ja) 2002-09-10
US6907544B2 (en) 2005-06-14
DE59906038D1 (de) 2003-07-24
WO2000026783A1 (de) 2000-05-11

Similar Documents

Publication Publication Date Title
EP1506552B1 (en) Increasing the effectiveness of error correction codes and operating multi-level memory systems by using information about the quality of the stored data
KR100877030B1 (ko) 불휘발성 메모리 및 불휘발성 메모리의 데이터 재기록 방법
JP2000173289A5 (ko)
EP0813711B1 (en) Error management processes for flash eeprom memory arrays
KR950002730B1 (ko) 반도체 집적 회로
JP2830308B2 (ja) 情報処理装置
KR20020029925A (ko) 디지털 데이터의 소프트 에러를 정정하는 방법 및 장치
KR20010080369A (ko) 데이터를 저장하기 위한 기억 장치 및 상기 장치의 작동방법
JP2004521430A (ja) メモリエラー処理のための方法及び回路装置
JP3675375B2 (ja) 不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法
JP2001023397A (ja) 半導体メモリのテスト方法及び半導体メモリ
JP3563362B2 (ja) 集積メモリのメモリセルの機能をテストする方法および集積メモリ
JP3011522B2 (ja) アレイのメモリ・セルの障害を検査する装置及び方法
JP2002244932A (ja) 制御装置
US20060143369A1 (en) Nonvolatile memory and card reader provided with the same
JP3750477B2 (ja) データ書込装置及びデータ破壊検出装置
JPS642982B2 (ko)
JP3130796B2 (ja) 制御記憶装置
JPS6051142B2 (ja) ロギングエラ−制御方式
JP2006155735A (ja) 記憶装置
JPH11203892A (ja) 半導体不揮発性記憶装置
US20050066224A1 (en) Method and device for correcting errors in a digital memory
JPS61173360A (ja) 不揮発メモリのデ−タ保護方式
CN116417020A (zh) 一种磁存储结构及基于其的探知干扰方法
JP2001014874A (ja) 不揮発性半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application