JPH0215347A - メモリー装置 - Google Patents
メモリー装置Info
- Publication number
- JPH0215347A JPH0215347A JP63167516A JP16751688A JPH0215347A JP H0215347 A JPH0215347 A JP H0215347A JP 63167516 A JP63167516 A JP 63167516A JP 16751688 A JP16751688 A JP 16751688A JP H0215347 A JPH0215347 A JP H0215347A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- circuit
- memory device
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリー装置に関し、特に、そのデータ処理機
能を改良したメモリー装置に関する。
能を改良したメモリー装置に関する。
従来、この種のメモリー装置では、データ書き込み時に
各データブロック単位に冗長性を持ったビット群に変換
し書き込み、次にそのデータを読み出し時には読み出し
たビット群を、元のデータに逆変換して出力する。
各データブロック単位に冗長性を持ったビット群に変換
し書き込み、次にそのデータを読み出し時には読み出し
たビット群を、元のデータに逆変換して出力する。
ところが、読み出し動作時にエラーを検出すると、予め
定められた論理に従ってエラービットを訂正し、元のデ
ータに逆変換して出力し正常終了としていた。
定められた論理に従ってエラービットを訂正し、元のデ
ータに逆変換して出力し正常終了としていた。
上述した従来のメモリー装置では、データの読み出し動
作時に検出したエラーを毎回訂正して出力する構成とな
っているので、エラーを含むデータを何度も読み出すよ
うな場合、読み出し動作から出力に至るまでの時間が長
くなることや、データを記憶しておく際にエラーの累積
が起り、訂正不可能になる可能性があるという欠点があ
る。
作時に検出したエラーを毎回訂正して出力する構成とな
っているので、エラーを含むデータを何度も読み出すよ
うな場合、読み出し動作から出力に至るまでの時間が長
くなることや、データを記憶しておく際にエラーの累積
が起り、訂正不可能になる可能性があるという欠点があ
る。
本発明のメモリー装置は、データを書き換える機能と、
読み出しエラーを検出する機能と、エラーを訂正する機
能とを有するメモリー装置において、エラー訂正処理後
のデータを書き換える機能を有することを特徴とする特 〔実施例〕 次に、本発明について図面を参照して説明する。
読み出しエラーを検出する機能と、エラーを訂正する機
能とを有するメモリー装置において、エラー訂正処理後
のデータを書き換える機能を有することを特徴とする特 〔実施例〕 次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。
符号器1は入力されたデータをブロック単位に冗長性を
持ったビット群に変換する。データ書込回路2は符号化
されたデータをデータ記憶領域3へ書き込む。データ読
出回路4はデータ記憶領域3からデータを読み出す。エ
ラー検出回路Sは読み出されたデータにエラーがあるか
調べる。エラー訂正回路6はデータにエラーがあった場
合、そのエラーを正しいデータに訂正する。復号器7は
冗長性を持ったデータを入力時のデータに逆変換する。
持ったビット群に変換する。データ書込回路2は符号化
されたデータをデータ記憶領域3へ書き込む。データ読
出回路4はデータ記憶領域3からデータを読み出す。エ
ラー検出回路Sは読み出されたデータにエラーがあるか
調べる。エラー訂正回路6はデータにエラーがあった場
合、そのエラーを正しいデータに訂正する。復号器7は
冗長性を持ったデータを入力時のデータに逆変換する。
次にブロック全体の動作について述べる。入力されたデ
ータを符号器1により符号化し、データ書込回路2によ
りデータ記憶領域3に書き込む。
ータを符号器1により符号化し、データ書込回路2によ
りデータ記憶領域3に書き込む。
また、書き込まれたデータを読み出す時にはデータ記憶
領域3からデータ読出回路4がデータを読み出し、エラ
ー検出回路5により、データにエラーがないか調べる。
領域3からデータ読出回路4がデータを読み出し、エラ
ー検出回路5により、データにエラーがないか調べる。
ここでエラーがない場合には、復号器7により、入力時
のデータに逆変換し出力する。もし、エラーが見つかっ
た場合には、エラー訂正回路6により正しいデータに訂
正し、データ書込回路2を通じてデータ記憶領域3に書
き直す。それと同時に元のデータに逆変換し出力する動
作を行う。
のデータに逆変換し出力する。もし、エラーが見つかっ
た場合には、エラー訂正回路6により正しいデータに訂
正し、データ書込回路2を通じてデータ記憶領域3に書
き直す。それと同時に元のデータに逆変換し出力する動
作を行う。
第2図は本発明の他の実施例のブロック図である。この
実施例では第1図の実施例の再書き込み機能に加え、デ
ータに入力側にもエラー訂正機能を持たせることによっ
て、信頼性をより向上させることができる。
実施例では第1図の実施例の再書き込み機能に加え、デ
ータに入力側にもエラー訂正機能を持たせることによっ
て、信頼性をより向上させることができる。
以上説明したように、本発明は、エラーが見つかった時
に、そのエラーを訂正処理し正しいデータを再書き込み
することにより、記憶したデータにエラーが累積するの
を防ぐことができ信頼性を向上させ、また、データ出力
時の時間を短縮できる効果を奏する。
に、そのエラーを訂正処理し正しいデータを再書き込み
することにより、記憶したデータにエラーが累積するの
を防ぐことができ信頼性を向上させ、また、データ出力
時の時間を短縮できる効果を奏する。
第1図は本発明の一実施例のブロック図、第2図は本発
明の他の実施例のブロック図である。 1・・・符号器、2・・・データ書込回路、3・・・デ
ータ記憶領域、4・・・データ読出回路、5・・・エラ
ー検出回路、6・・・エラー訂正回路、7・・・復号器
。
明の他の実施例のブロック図である。 1・・・符号器、2・・・データ書込回路、3・・・デ
ータ記憶領域、4・・・データ読出回路、5・・・エラ
ー検出回路、6・・・エラー訂正回路、7・・・復号器
。
Claims (1)
- データを書き換える機能と、読み出しエラーを検出する
機能と、エラーを訂正する機能とを有するメモリー装置
において、エラー訂正処理後のデータを書き換える機能
を有することを特徴とするメモリー装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63167516A JPH0215347A (ja) | 1988-07-04 | 1988-07-04 | メモリー装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63167516A JPH0215347A (ja) | 1988-07-04 | 1988-07-04 | メモリー装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0215347A true JPH0215347A (ja) | 1990-01-19 |
Family
ID=15851137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63167516A Pending JPH0215347A (ja) | 1988-07-04 | 1988-07-04 | メモリー装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0215347A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5176037A (ja) * | 1974-12-26 | 1976-07-01 | Fujitsu Ltd |
-
1988
- 1988-07-04 JP JP63167516A patent/JPH0215347A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5176037A (ja) * | 1974-12-26 | 1976-07-01 | Fujitsu Ltd |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03248251A (ja) | 情報処理装置 | |
US7075851B2 (en) | Semiconductor memory device inputting/outputting data and parity data in burst operation | |
JP2606862B2 (ja) | 単−エラー検出・訂正方式 | |
JP2001290710A (ja) | データエラー検出装置 | |
JPH0215347A (ja) | メモリー装置 | |
JPH04115340A (ja) | 二重化記憶回路 | |
JPS62120557A (ja) | 記憶システム | |
JPH0816488A (ja) | 電子ディスク装置 | |
JP2001202793A (ja) | 半導体記憶装置におけるエラー訂正符号化方法および半導体記憶装置 | |
KR100216045B1 (ko) | 프로그램형 제어기의 비트 연산 처리방법 및 그 장치 | |
SU746741A1 (ru) | Запоминающее устройство | |
JPS6223902B2 (ja) | ||
JPH04341998A (ja) | メモリ回路 | |
JPH0520215A (ja) | 情報処理装置 | |
JPH02202655A (ja) | 記憶装置 | |
JPH02205955A (ja) | メモリ装置のエラー処理方式 | |
JPS6327940A (ja) | 記憶制御装置 | |
JPH04219700A (ja) | 半導体記憶装置 | |
JPS61196341A (ja) | メモリの誤り訂正方式 | |
JPS6235703B2 (ja) | ||
JPH045219B2 (ja) | ||
JPH02278354A (ja) | 記憶装置 | |
JPS6223337B2 (ja) | ||
JPS63170756A (ja) | 主記憶イニシヤライズ方式 | |
JPH03154950A (ja) | 固定障害検出装置 |