JPH03154950A - 固定障害検出装置 - Google Patents
固定障害検出装置Info
- Publication number
- JPH03154950A JPH03154950A JP1292194A JP29219489A JPH03154950A JP H03154950 A JPH03154950 A JP H03154950A JP 1292194 A JP1292194 A JP 1292194A JP 29219489 A JP29219489 A JP 29219489A JP H03154950 A JPH03154950 A JP H03154950A
- Authority
- JP
- Japan
- Prior art keywords
- address
- syndrome
- logic
- signal line
- comparison circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 208000011580 syndromic disease Diseases 0.000 claims abstract description 30
- 238000001514 detection method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は記憶装置の固定障害検出に関する。
［従来の技術］
従来のＥＣＣ回路つき記憶装置では、読み出しデータに
１ビット誤りが起きた時、読み出しデータの訂正を行い
、１ビット誤り検出信号と訂正したデータとシンドロー
ムを上位装置に返していた。
１ビット誤りが起きた時、読み出しデータの訂正を行い
、１ビット誤り検出信号と訂正したデータとシンドロー
ムを上位装置に返していた。
［発明が解決しようとする課題］
しかしながら、上述した従来の記憶装置では、信頼度を
向上させるために、エラー検出訂正回路を有しており、
通常エラー検出訂正回路に広く用いられるのが１とット
エラー訂正、２ビツト工ラー検出符号であり、この結果
、記憶素子の１ビツトエラーは、救済されるが、固定障
害に起用するものか、ソフトエラーに起因するものかを
判別することができないという欠点がある。
向上させるために、エラー検出訂正回路を有しており、
通常エラー検出訂正回路に広く用いられるのが１とット
エラー訂正、２ビツト工ラー検出符号であり、この結果
、記憶素子の１ビツトエラーは、救済されるが、固定障
害に起用するものか、ソフトエラーに起因するものかを
判別することができないという欠点がある。
そこで、本発明の技術的課題は、上記欠点に鑑み、固定
障害エラーか否かを判別する固定障害検出装置を提供す
ることである。
障害エラーか否かを判別する固定障害検出装置を提供す
ることである。
［課題を解決するための手段］
本発明によれば、誤り訂正機能を有する記憶装置からの
１ビット誤り検出信号を入れて、再度書き込み、読み出
し要求を出力する１ビット誤りフラグ（フリップフロッ
プ）と、１ビット誤りが検出された時のシンドロームを
記憶しておき、前記シンドロームと再度訂正したデータ
を書き込み、読み出して、前記のデータに対するシンド
ロームとを比較するシンドローム比較回路と、１ビット
誤りが検出された時のアドレスを記憶しておき、前記ア
ドレスと再度訂正したデータを書き込み、読み出す時に
指定するアドレスとを比較するアドレス比較回路と、前
記シンドローム比較回路と前記アドレス比較回路との比
較結果が両方とも一致した時、固定障害エラーとする論
理積回路とを有していることを特徴とする固定障害検出
装置が得られる。
１ビット誤り検出信号を入れて、再度書き込み、読み出
し要求を出力する１ビット誤りフラグ（フリップフロッ
プ）と、１ビット誤りが検出された時のシンドロームを
記憶しておき、前記シンドロームと再度訂正したデータ
を書き込み、読み出して、前記のデータに対するシンド
ロームとを比較するシンドローム比較回路と、１ビット
誤りが検出された時のアドレスを記憶しておき、前記ア
ドレスと再度訂正したデータを書き込み、読み出す時に
指定するアドレスとを比較するアドレス比較回路と、前
記シンドローム比較回路と前記アドレス比較回路との比
較結果が両方とも一致した時、固定障害エラーとする論
理積回路とを有していることを特徴とする固定障害検出
装置が得られる。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図に示すとおり、従来の記憶装置内のＥＣＣ回路１
０から、１ビット誤りフラグ１は、１ビット誤り検出信
号を入力し１．１ビット誤りが起きた時、ＨＯＬＤする
機能を持っており、信号線５を論理１として出力する。
０から、１ビット誤りフラグ１は、１ビット誤り検出信
号を入力し１．１ビット誤りが起きた時、ＨＯＬＤする
機能を持っており、信号線５を論理１として出力する。
又、信号線５が論理１の時、上位装置に対して、アドレ
ス比較回路３の出力である信号線９で指定されるアドレ
スに従来の記憶装置内のＥＣＣ回路１０で訂正されたリ
ードデータを書き込み、再度読み出してもらう。
ス比較回路３の出力である信号線９で指定されるアドレ
スに従来の記憶装置内のＥＣＣ回路１０で訂正されたリ
ードデータを書き込み、再度読み出してもらう。
シンドローム比較回路２は、１ビット誤りフラグ１から
出力される信号線５とＥＣＣ回路１０からのシンドロー
ムを入力して、信号線５が論理１になった時のシンドロ
ームを記憶しておき、再度書き込み、読み出されるリー
ドデータに対するシンドロームとを比較して、一致した
時、論理１を不一致の時、論理０を信号線６として出力
し、又、一致した時のシンドロームを信号線８に出力す
る。
出力される信号線５とＥＣＣ回路１０からのシンドロー
ムを入力して、信号線５が論理１になった時のシンドロ
ームを記憶しておき、再度書き込み、読み出されるリー
ドデータに対するシンドロームとを比較して、一致した
時、論理１を不一致の時、論理０を信号線６として出力
し、又、一致した時のシンドロームを信号線８に出力す
る。
アドレス比較回路３は、１ビット誤りフラグ１から出力
される信号線５と記憶装置内のアドレス制御回路１１か
らのアドレスとを入力して、信号線５が論理１になった
時のアドレスを記憶しておき、再度書き込み、読み出す
、アドレスを上位装置に返してやる信号線９と、記憶さ
れているアドレスと、上位装置から入力されるアドレス
とが一致した時論理１、不一致の時論理０を信号線７と
して出力する。
される信号線５と記憶装置内のアドレス制御回路１１か
らのアドレスとを入力して、信号線５が論理１になった
時のアドレスを記憶しておき、再度書き込み、読み出す
、アドレスを上位装置に返してやる信号線９と、記憶さ
れているアドレスと、上位装置から入力されるアドレス
とが一致した時論理１、不一致の時論理０を信号線７と
して出力する。
論理積回路４は信号線６と信号線７を入力して、信号線
６と信号線７の論理積が論理Ｏの時ソフトエラー、論理
１の時固定障害エラーとして出力する。
６と信号線７の論理積が論理Ｏの時ソフトエラー、論理
１の時固定障害エラーとして出力する。
固定障害エラーが起きた時、信号線８と信号線９からど
の記憶素子が固定障害を起こしたかが分かる。
の記憶素子が固定障害を起こしたかが分かる。
［発明の効果］
以上説明したように、本発明は、１ビット誤り検出が起
きた時、シンドロームとアドレスとをそれぞれシンドロ
ーム比較回路とアドレス比較回路に記憶して、上位装置
に対して、訂正したリードデータを該アドレスに再び書
き込み、次に該アドレスを読み出す要求し、該要求によ
り、読み出されるデータから発生するシンドロームとシ
ンドローム比較回路に記憶されているシンドロームとを
比較し、又、該要求のあったアドレスとアドレス比較回
路に記憶されているアドレスとを比較することにより、
固定障害エラーかソフトエラーかを判別することができ
る効果がある。
きた時、シンドロームとアドレスとをそれぞれシンドロ
ーム比較回路とアドレス比較回路に記憶して、上位装置
に対して、訂正したリードデータを該アドレスに再び書
き込み、次に該アドレスを読み出す要求し、該要求によ
り、読み出されるデータから発生するシンドロームとシ
ンドローム比較回路に記憶されているシンドロームとを
比較し、又、該要求のあったアドレスとアドレス比較回
路に記憶されているアドレスとを比較することにより、
固定障害エラーかソフトエラーかを判別することができ
る効果がある。
第１図は本発明の実施例に係る回路図である。
１・・・１ビット誤りフラグ、２・・・シンドローム比
較回路、３・・・アドレス比較回路、４・・・論理積回
路。
較回路、３・・・アドレス比較回路、４・・・論理積回
路。
Claims (1)
- １）誤り訂正機能を有する記憶装置より出力される１ビ
ット誤り検出信号を入力して、再度書き込み、読み出し
要求を出力する１ビット誤りフラグ（１）と、該１ビッ
ト誤りが検出された時のシンドロームを記憶しておき、
前記シンドロームと再度、訂正したデータを書き込み、
読み出して、前記のデータに対するシンドロームとを比
較するシンドローム比較回路（２）と、１ビット誤りが
検出された時のアドレスを記憶しておき、前記アドレス
と再度訂正したデータを書き込み、読み出す時に指定す
るアドレスとを比較するアドレス比較回路（３）と、前
記シンドローム比較回路（２）と前記アドレス比較回路
（３）との比較結果が両方とも一致した時、固定障害エ
ラーとする論理積回路（４）とを有することを特徴とす
る固定障害検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292194A JPH03154950A (ja) | 1989-11-13 | 1989-11-13 | 固定障害検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292194A JPH03154950A (ja) | 1989-11-13 | 1989-11-13 | 固定障害検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03154950A true JPH03154950A (ja) | 1991-07-02 |
Family
ID=17778759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1292194A Pending JPH03154950A (ja) | 1989-11-13 | 1989-11-13 | 固定障害検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03154950A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019149069A (ja) * | 2018-02-28 | 2019-09-05 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体メモリの故障検出方法 |
-
1989
- 1989-11-13 JP JP1292194A patent/JPH03154950A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019149069A (ja) * | 2018-02-28 | 2019-09-05 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体メモリの故障検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6061837A (ja) | エラ−訂正装置 | |
| JPH02206843A (ja) | 不良データアルゴリズム | |
| JP2001290710A (ja) | データエラー検出装置 | |
| JPH03154950A (ja) | 固定障害検出装置 | |
| JPS6288044A (ja) | メモリ制御方式 | |
| JPH0316655B2 (ja) | ||
| JP2818659B2 (ja) | 誤り訂正方式 | |
| JPH0652065A (ja) | メモリ制御回路 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPH0756816A (ja) | メモリの制御装置 | |
| JPH1011284A (ja) | 制御記憶装置 | |
| JPH02143352A (ja) | メモリエラー検出修正方式 | |
| JP2601038B2 (ja) | マイクロプログラムのエラー検出・訂正装置 | |
| JPH03204745A (ja) | メモリカード装置 | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPH01140359A (ja) | 主記憶装置 | |
| JPS6327940A (ja) | 記憶制御装置 | |
| JPH02205955A (ja) | メモリ装置のエラー処理方式 | |
| JPH05158810A (ja) | 誤り検出回路 | |
| JPH06250936A (ja) | コンピュータシステム | |
| JPS63170756A (ja) | 主記憶イニシヤライズ方式 | |
| JPH05282211A (ja) | メモリ制御回路および固定障害検出回路 | |
| JPS61282949A (ja) | メモリエラ−処理方式 | |
| JPS5823679B2 (ja) | 記憶装置 | |
| JPH04287252A (ja) | 記憶制御回路 |