JP2002529813A - データを記憶する記憶装置およびデータを記憶する記憶装置を作動する方法 - Google Patents
データを記憶する記憶装置およびデータを記憶する記憶装置を作動する方法Info
- Publication number
- JP2002529813A JP2002529813A JP2000580092A JP2000580092A JP2002529813A JP 2002529813 A JP2002529813 A JP 2002529813A JP 2000580092 A JP2000580092 A JP 2000580092A JP 2000580092 A JP2000580092 A JP 2000580092A JP 2002529813 A JP2002529813 A JP 2002529813A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage device
- stored
- storage
- additional information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/187—Voting techniques
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Abstract
(57)【要約】
ここに記載した記憶装置の特徴は、これがそこに記憶すべきデータを自動的に多重に記憶することができ、および／またはそこに記憶すべきデータに依存する付加情報を形成しかつこの付加情報を、記憶すべきデータに付加的に記憶することができ、および／またはそこに記憶したデータを相異なる条件で順次に読み出すことができることである。これによって最初にこの記憶装置に記憶したデータが迅速かつ簡単に再構成される。
Description
【０００１】 本発明は、請求項１，５および１１の上位概念に記載された方法および請求項
１３，１４および１５の上位概念に記載された装置、すなわちデータを記憶する
記憶装置を作動する方法およびデータを記憶する記憶装置に関する。
１３，１４および１５の上位概念に記載された装置、すなわちデータを記憶する
記憶装置を作動する方法およびデータを記憶する記憶装置に関する。
【０００２】 ここで記憶装置とは、例えば、ＲＡＭ，ＲＯＭ，ＥＰＲＯＭ，ＥＥＰＲＯＭ，
フラッシュメモリなどの半導体メモリ、ならびに磁気記憶、光記憶装置またはそ
の他の記憶装置のことをいう。この形式の記憶装置は公知であり、詳しい説明は
不要であろう。
フラッシュメモリなどの半導体メモリ、ならびに磁気記憶、光記憶装置またはそ
の他の記憶装置のことをいう。この形式の記憶装置は公知であり、詳しい説明は
不要であろう。
【０００３】 すべての記憶装置において多かれ少なかれ発生するのは、そこに記憶されてい
るデータが最初に記憶したデータに等しくないことである。これに対する理由と
して考えられ得るのは、データを記憶する記憶素子の一部に欠陥があること、お
よび欠陥のない記憶素子も時間の経過と共にそれ自体でその内容が変化してしま
うことがあることである。これは当然のことながら欠点であり、それを取り除く
ことは極めて望ましいことである。
るデータが最初に記憶したデータに等しくないことである。これに対する理由と
して考えられ得るのは、データを記憶する記憶素子の一部に欠陥があること、お
よび欠陥のない記憶素子も時間の経過と共にそれ自体でその内容が変化してしま
うことがあることである。これは当然のことながら欠点であり、それを取り除く
ことは極めて望ましいことである。
【０００４】 これまではこのような記憶装置エラーまたは記憶内容の変化に対して、実際に
記憶すべきデータそれ自体を記憶装置に書き込むのではなく、記憶すべきデータ
をまず変換して、その結果として得られた（変換された）データを記憶装置に書
き込むことによって対処してきた。ここでこの変換データはつぎのようにして得
られる。すなわちこの変換データから、たとえこれにエラーがあっても、最初の
データが再構成できるようにして得られるのである。記憶装置エラーまたは記憶
内容の変化のこのような取り扱いは極めて高いコストに結びついている。
記憶すべきデータそれ自体を記憶装置に書き込むのではなく、記憶すべきデータ
をまず変換して、その結果として得られた（変換された）データを記憶装置に書
き込むことによって対処してきた。ここでこの変換データはつぎのようにして得
られる。すなわちこの変換データから、たとえこれにエラーがあっても、最初の
データが再構成できるようにして得られるのである。記憶装置エラーまたは記憶
内容の変化のこのような取り扱いは極めて高いコストに結びついている。
【０００５】 したがって本発明の課題は、存在し得るまたさらに発生しうる記憶装置エラー
および記憶内容の変化を迅速かつ簡単に扱える手段を提供することである。
および記憶内容の変化を迅速かつ簡単に扱える手段を提供することである。
【０００６】 この課題は本発明により、請求項１，５および１１の特徴部分に記載された特
徴的構成（方法）ないしは請求項１３，１４および１５の特徴部分に記載された
特徴的構成（装置）によって解決される。
徴的構成（方法）ないしは請求項１３，１４および１５の特徴部分に記載された
特徴的構成（装置）によって解決される。
【０００７】 これによれば、 − 記憶装置に記憶すべきデータを多重にこの記憶装置に記憶し、最初に記憶
したデータを必要時に、多重に記憶されたデータから再構成する（請求項１の特
徴部分）、ないしは − 記憶装置に記憶すべきデータに依存する付加情報を形成して、これを記憶
すべきデータに付加的に記憶し、最初に記憶したデータを必要時に、記憶したデ
ータと、記憶したこれらの付加情報とから再構成する（請求項５の特徴部分）、
ないしは、 − 記憶装置に記憶したデータを相異なる条件で順次に読み出し、最初に記憶
したデータを必要時に、相異なる読み出し過程において得たデータから再構成す
る（請求項１１の特徴部分）、ないしは、 − 記憶装置を構成して、記憶装置に記憶すべきデータが自動的に多重にこの
記憶装置に記憶されるようにする（請求項１３の特徴部分）、ないしは、 − 記憶装置を構成して、これに記憶すべきデータに依存する付加情報が形成
され、これらの付加情報が、記憶すべきデータに付加的に記憶されるようにする
（請求項１４の特徴部分）、ないしは、 − 記憶装置を構成して、この記憶装置に記憶したデータが相異なる条件で順
次に読み出せるようにする（請求項１５の特徴部分）。
したデータを必要時に、多重に記憶されたデータから再構成する（請求項１の特
徴部分）、ないしは − 記憶装置に記憶すべきデータに依存する付加情報を形成して、これを記憶
すべきデータに付加的に記憶し、最初に記憶したデータを必要時に、記憶したデ
ータと、記憶したこれらの付加情報とから再構成する（請求項５の特徴部分）、
ないしは、 − 記憶装置に記憶したデータを相異なる条件で順次に読み出し、最初に記憶
したデータを必要時に、相異なる読み出し過程において得たデータから再構成す
る（請求項１１の特徴部分）、ないしは、 − 記憶装置を構成して、記憶装置に記憶すべきデータが自動的に多重にこの
記憶装置に記憶されるようにする（請求項１３の特徴部分）、ないしは、 − 記憶装置を構成して、これに記憶すべきデータに依存する付加情報が形成
され、これらの付加情報が、記憶すべきデータに付加的に記憶されるようにする
（請求項１４の特徴部分）、ないしは、 − 記憶装置を構成して、この記憶装置に記憶したデータが相異なる条件で順
次に読み出せるようにする（請求項１５の特徴部分）。
【０００８】 これによって最初にこの記憶装置に記憶すべきデータを、複雑な変換なしに、
すなわち迅速かつ簡単に再構成することができる。
すなわち迅速かつ簡単に再構成することができる。
【０００９】 存在し得るまたはさらに発生し得る記憶装置エラーおよび記憶内容の変化を可
能な限りに簡単にかつ最小のコストで取り扱うことができる。
能な限りに簡単にかつ最小のコストで取り扱うことができる。
【００１０】 本発明の有利な発展形態は、従属請求項、以下の説明および図面に記載されて
いる。
いる。
【００１１】 本発明を以下、図面を参照して実施例に基づき詳しく説明する。ここで、 図１は、エラーを有し得るまたは変化が発生した可能性のある記憶内容を取り
扱う第１手段を説明する概略図を示しており、 図２は、エラーを有し得るまたは変化が発生し可能性のある記憶内容を取り扱
う第２手段を説明する概略図を示している。
扱う第１手段を説明する概略図を示しており、 図２は、エラーを有し得るまたは変化が発生し可能性のある記憶内容を取り扱
う第２手段を説明する概略図を示している。
【００１２】 以下に詳しく考察する記憶装置はフラッシュメモリである。しかしながらここ
で指摘しておきたいのは、この記憶装置は基本的は別の半導体メモリ、例えばＲ
ＡＭ，ＲＯＭ，ＥＰＲＯＭならびに磁気記憶装置、光記憶装置またはその他の記
憶装置とすることが可能である。
で指摘しておきたいのは、この記憶装置は基本的は別の半導体メモリ、例えばＲ
ＡＭ，ＲＯＭ，ＥＰＲＯＭならびに磁気記憶装置、光記憶装置またはその他の記
憶装置とすることが可能である。
【００１３】 フラッシュメモリは、この考察している実施例ではマイクロコントローラの一
部である。これについても制限はない。考察する記憶装置は、任意の別の装置ま
たは独立した記憶装置の一部とすることができる。
部である。これについても制限はない。考察する記憶装置は、任意の別の装置ま
たは独立した記憶装置の一部とすることができる。
【００１４】 フラッシュメモリおよび別の記憶装置は、これに書き込んだデータが時として
誤っているという欠点を有する。それは個別の記憶素子に欠陥があるからであり
、および／または欠陥のない記憶素子に記憶されたデータも時間と共にそれ自体
でその内容が変化してしまうからである。
誤っているという欠点を有する。それは個別の記憶素子に欠陥があるからであり
、および／または欠陥のない記憶素子に記憶されたデータも時間と共にそれ自体
でその内容が変化してしまうからである。
【００１５】 以下では実践的に極めて簡単に実現可能ないくつかの手段を示す。これら手段
によって、エラーを有し得るおよび／または変化してしまった可能性のある記憶
内容が、迅速、簡単に、かつそれにもかかわらず高い信頼性で取り扱われる。
によって、エラーを有し得るおよび／または変化してしまった可能性のある記憶
内容が、迅速、簡単に、かつそれにもかかわらず高い信頼性で取り扱われる。
【００１６】 これに加えて前もって注意しておきたいのは、エラーを有し得るおよび／また
は変化してしまった可能性のある記憶内容を取り扱う形態は、それぞれの状況に
依存することである。例えば、データがいま別のシステムコンポーネントによっ
て必要とされたために記憶装置に記憶したデータが読み出される場合、出力する
データが最初にこの記憶装置に書き込んだデータであるように、すなわちエラー
フリーであり、かつ変化していないようにする「だけ」でよいのである。このた
め、後でさらに詳しく説明するようにデータのエラーおよび変化を識別し、およ
び／または記憶装置において補正する必要はない。これは後の時点で行うことで
き、または場合によって全く行われない。また他方では、同様に後で詳しく説明
するように、まだデータのエラーおよび変更が発生していない時点にすでに記憶
内容を補正（リフレッシュ）するのではなく、それが予想されてのちはじめて行
われるようにすることができる。
は変化してしまった可能性のある記憶内容を取り扱う形態は、それぞれの状況に
依存することである。例えば、データがいま別のシステムコンポーネントによっ
て必要とされたために記憶装置に記憶したデータが読み出される場合、出力する
データが最初にこの記憶装置に書き込んだデータであるように、すなわちエラー
フリーであり、かつ変化していないようにする「だけ」でよいのである。このた
め、後でさらに詳しく説明するようにデータのエラーおよび変化を識別し、およ
び／または記憶装置において補正する必要はない。これは後の時点で行うことで
き、または場合によって全く行われない。また他方では、同様に後で詳しく説明
するように、まだデータのエラーおよび変更が発生していない時点にすでに記憶
内容を補正（リフレッシュ）するのではなく、それが予想されてのちはじめて行
われるようにすることができる。
【００１７】 記憶装置に記憶したデータのチェックおよび／または補正は、任意の時点およ
び／または任意のイベントに応じて行うことができる。時間の制御によってチェ
ックおよび／または補正を行う際には、チェックおよび／または補正が、決まっ
た時点に、および／または遅くとも、最後のチェックおよび／または補正以来、
所定の時間が経過した場合に行われるようにすることができる。イベントの制御
によってチェックおよび／または補正を行う際には、例えば、チェックおよび／
または補正が、この記憶装置またはこれを含む装置の始動時、および／または遮
断時、および／または動作モードの変更時（例えば「通常」動作モードからいわ
ゆるスリープモードへの変更時および／またはその逆の時）に実行されるように
することができる。
び／または任意のイベントに応じて行うことができる。時間の制御によってチェ
ックおよび／または補正を行う際には、チェックおよび／または補正が、決まっ
た時点に、および／または遅くとも、最後のチェックおよび／または補正以来、
所定の時間が経過した場合に行われるようにすることができる。イベントの制御
によってチェックおよび／または補正を行う際には、例えば、チェックおよび／
または補正が、この記憶装置またはこれを含む装置の始動時、および／または遮
断時、および／または動作モードの変更時（例えば「通常」動作モードからいわ
ゆるスリープモードへの変更時および／またはその逆の時）に実行されるように
することができる。
【００１８】 エラーを有し得るおよび／または変化してしまった可能性のある記憶内容を取
り扱う上記の第１手段の特徴は、記憶装置に記憶すべきデータを多重にこの記憶
装置に記憶し、かつ最初に記憶したデータを必要時に、多重に記憶したデータか
ら再構成することである。
り扱う上記の第１手段の特徴は、記憶装置に記憶すべきデータを多重にこの記憶
装置に記憶し、かつ最初に記憶したデータを必要時に、多重に記憶したデータか
ら再構成することである。
【００１９】 例えば、記憶すべきデータを合わせて３回、記憶装置に記憶することができる
。この場合にアドレスｘで記憶すべきデータを、例えば、アドレスｘだけでなく
、付加的に自動的にアドレスｘ＋ｍおよびアドレスｘ＋２ｍにも記憶する。
。この場合にアドレスｘで記憶すべきデータを、例えば、アドレスｘだけでなく
、付加的に自動的にアドレスｘ＋ｍおよびアドレスｘ＋２ｍにも記憶する。
【００２０】 記憶したデータを記憶装置から読み出すか、またはエラーフリーであることな
いしは変化していないことをチェックしかつ場合によっては補正しなければなら
ない場合には、最初に記憶装置に記憶したデータを、多重に記憶したデータから
再構成する。この場合に相互に対応するデータ（考察している実施例ではアドレ
スｘ，ｘ＋ｍ，ｘ＋２ｍに記憶されているデータ）を読み出してビット単位に評
価する。相互に対応するビットの半数以上がレベル０（レベル１）を有する場合
、該当するビットのレベルは０（１）でなければならないと判定する。また相互
に対応するビットの半数以下がレベル０（レベル１）を有する場合、当該ビット
の値は１（０）であると判定する。
いしは変化していないことをチェックしかつ場合によっては補正しなければなら
ない場合には、最初に記憶装置に記憶したデータを、多重に記憶したデータから
再構成する。この場合に相互に対応するデータ（考察している実施例ではアドレ
スｘ，ｘ＋ｍ，ｘ＋２ｍに記憶されているデータ）を読み出してビット単位に評
価する。相互に対応するビットの半数以上がレベル０（レベル１）を有する場合
、該当するビットのレベルは０（１）でなければならないと判定する。また相互
に対応するビットの半数以下がレベル０（レベル１）を有する場合、当該ビット
の値は１（０）であると判定する。
【００２１】 記憶装置に記憶すべきデータを、３回以上の任意の回数だけこの記憶装置に書
き込むことも当然可能である。
き込むことも当然可能である。
【００２２】 記憶内容が、決まった方向だけに変化する場合、すなわち記憶内容の変化が０
から１に、またはこの逆にだけ行われる場合、記憶すべきデータを２回だけ記憶
装置に記憶すれば十分である。この場合、アドレスｘで記憶するデータを、アド
レスｘだけではなく、付加的に自動的にアドレスｘ＋ｍにも記憶する。
から１に、またはこの逆にだけ行われる場合、記憶すべきデータを２回だけ記憶
装置に記憶すれば十分である。この場合、アドレスｘで記憶するデータを、アド
レスｘだけではなく、付加的に自動的にアドレスｘ＋ｍにも記憶する。
【００２３】 記憶したデータを記憶装置から読み出すか、またはエラーフリーであることな
いしは変化していないことをチェックしかつ場合によっては補正しなければなら
ない場合、最初にこの記憶装置に記憶したデータを、２重に記憶したこれらのデ
ータから再構成する。この場合、相互に対応するデータ（考察している実施例で
はアドレスｘおよびアドレスｘ＋ｍに記憶されているデータ）を読み出してビッ
ト単位に評価する。相互に対応するこれらのビットが同じレベルを有する場合、
該当するビットのレベルは共通のレベルであると判定する。また相互に対応する
これらのビットが相異なるレベルを有する場合、（記憶内容の変化がレベル０か
らレベル１にだけ、または極めて高い確率でレベル０からレベル１に行われる場
合には）該当するビットのレベルは０であり、ないしは（記憶内容の変化がレベ
ル１からレベル０にだけ、または極めて高い確率でレベル１からレベル０に行わ
れれる場合には）該当するビットのレベルは１であると判定する。
いしは変化していないことをチェックしかつ場合によっては補正しなければなら
ない場合、最初にこの記憶装置に記憶したデータを、２重に記憶したこれらのデ
ータから再構成する。この場合、相互に対応するデータ（考察している実施例で
はアドレスｘおよびアドレスｘ＋ｍに記憶されているデータ）を読み出してビッ
ト単位に評価する。相互に対応するこれらのビットが同じレベルを有する場合、
該当するビットのレベルは共通のレベルであると判定する。また相互に対応する
これらのビットが相異なるレベルを有する場合、（記憶内容の変化がレベル０か
らレベル１にだけ、または極めて高い確率でレベル０からレベル１に行われる場
合には）該当するビットのレベルは０であり、ないしは（記憶内容の変化がレベ
ル１からレベル０にだけ、または極めて高い確率でレベル１からレベル０に行わ
れれる場合には）該当するビットのレベルは１であると判定する。
【００２４】 データを３回またはそれ以上、記憶装置に記憶する場合、最初にこの記憶装置
に書き込んだデータを再構成するために有利にはカウンタを設ける。このカウン
タによって、多重に記憶したデータの相互に対応するビットに０または１が何回
発生したかをカウントする。つぎにこのカウンタの計数状態に依存して、該当す
るビットが値０または値１のいずれを有するかを判定する。
に書き込んだデータを再構成するために有利にはカウンタを設ける。このカウン
タによって、多重に記憶したデータの相互に対応するビットに０または１が何回
発生したかをカウントする。つぎにこのカウンタの計数状態に依存して、該当す
るビットが値０または値１のいずれを有するかを判定する。
【００２５】 データを２回「だけ」記憶装置に記憶する場合であっても、カウントを設けて
最初にこの記憶装置に書き込んだデータを再構成することができる。しかしなが
らこの場合により有利であるのは、再構成を例えばＡＮＤ演算のような簡単なブ
ール演算によって実行することである。多重に記憶したデータの相互に対応する
ビットにＡＮＤ演算を行うと、（記憶内容の変化がレベル０からレベル１にだけ
行われるか、または極めて高い確率でレベル０からレベル１に行われる場合）こ
のＡＮＤ演算の結果は、該当するビットの元々の値を表す。また記憶内容の変化
がレベル１からレベル０にだけ、または高い確率でレベル１からレベル０に行わ
れる場合、ＡＮＤ演算の入力および出力信号が反転されるか、またはＯＲ演算が
実行される。
最初にこの記憶装置に書き込んだデータを再構成することができる。しかしなが
らこの場合により有利であるのは、再構成を例えばＡＮＤ演算のような簡単なブ
ール演算によって実行することである。多重に記憶したデータの相互に対応する
ビットにＡＮＤ演算を行うと、（記憶内容の変化がレベル０からレベル１にだけ
行われるか、または極めて高い確率でレベル０からレベル１に行われる場合）こ
のＡＮＤ演算の結果は、該当するビットの元々の値を表す。また記憶内容の変化
がレベル１からレベル０にだけ、または高い確率でレベル１からレベル０に行わ
れる場合、ＡＮＤ演算の入力および出力信号が反転されるか、またはＯＲ演算が
実行される。
【００２６】 最初にこの記憶装置に書き込んだデータのブール演算による再構成は、この記
憶装置に書き込むべきデータを２回以上この記憶装置に書き込む場合にも行うこ
とができる。
憶装置に書き込むべきデータを２回以上この記憶装置に書き込む場合にも行うこ
とができる。
【００２７】 上記のようにまたは類似に再構成したデータは、ほぼ確実に最初にこの記憶装
置に記憶したデータを表す。これらのデータは、これらのデータを規定通りに使
用するためにこの記憶装置から出力することでき、またはこの記憶装置に記憶し
たデータがエラーを有しているか（変化しているか）否か、および場合によって
これらのデータのうちのいずれがエラーを有しているか（変化しているか）を決
定するために使用することができる。
置に記憶したデータを表す。これらのデータは、これらのデータを規定通りに使
用するためにこの記憶装置から出力することでき、またはこの記憶装置に記憶し
たデータがエラーを有しているか（変化しているか）否か、および場合によって
これらのデータのうちのいずれがエラーを有しているか（変化しているか）を決
定するために使用することができる。
【００２８】 記憶装置に記憶したデータがエラーを有しているか（変化しているか）否か、
および場合によってこれらのデータのうちのいずれがエラーを有しているか（変
化しているか）を決定するためには、再構成したデータと、この記憶装置に記憶
されているデータとを比較する。再構成したデータと、この記憶装置に記憶され
ているデータとの違いが発生するのは、欠陥があるかたまたは内容が変化してし
まった記憶素子においてである。この記憶素子は、直ちにまたは後に、補正した
（再構成した）データによって上書きすることができる。これによって欠陥のあ
る記憶素子を識別し、かつ記憶内容の変化をキャンセルすることができる。
および場合によってこれらのデータのうちのいずれがエラーを有しているか（変
化しているか）を決定するためには、再構成したデータと、この記憶装置に記憶
されているデータとを比較する。再構成したデータと、この記憶装置に記憶され
ているデータとの違いが発生するのは、欠陥があるかたまたは内容が変化してし
まった記憶素子においてである。この記憶素子は、直ちにまたは後に、補正した
（再構成した）データによって上書きすることができる。これによって欠陥のあ
る記憶素子を識別し、かつ記憶内容の変化をキャンセルすることができる。
【００２９】 殊に例えばここで詳しく考察しているフラッシュメモリのように大きな単位（
セクタ）だけで上書きすることのできる記憶装置においては、まず少なくとも１
セクタ内に存在するすべてのエラーを求め、引き続いて１回の上書き過程で補正
すると有利であることがわかった。
セクタ）だけで上書きすることのできる記憶装置においては、まず少なくとも１
セクタ内に存在するすべてのエラーを求め、引き続いて１回の上書き過程で補正
すると有利であることがわかった。
【００３０】 最初に記憶装置に記憶したデータの再構成、ならびにエラーを有するまたは変
化したデータの記憶装置内での検出および補正は、ハードウェアまたはソフトウ
ェアによって行うことができる。
化したデータの記憶装置内での検出および補正は、ハードウェアまたはソフトウ
ェアによって行うことができる。
【００３１】 ここで有利であることがわかったのはソフトウェアによる実現である。その理
由はこれが従来の（上記の手段専用に構成されていない）記憶装置にも使用でき
るからである。
由はこれが従来の（上記の手段専用に構成されていない）記憶装置にも使用でき
るからである。
【００３２】 ソフトウェアによる実現の例を以下、図１を参照して説明する。
【００３３】 上記の実現が行われる記憶装置は、図１において参照符号１で示されている。
ここではこれはマイクロコントローラのプログラムメモリである。
ここではこれはマイクロコントローラのプログラムメモリである。
【００３４】 記憶装置１は、（発生するとすれば）記憶内容の変化だけが発生し、この変化
においてはレベル０がレベル１になるように作製されている。この場合に、この
記憶装置に記憶すべきデータを２回、この記憶装置に記憶すれば十分である。
においてはレベル０がレベル１になるように作製されている。この場合に、この
記憶装置に記憶すべきデータを２回、この記憶装置に記憶すれば十分である。
【００３５】 これに相応して記憶装置１は２つの領域、すなわち実質的なプログラムメモリ
１Ａと、いわゆるシャドウメモリ１Ｂとに分割されている。記憶装置１に書き込
むべきデータはプログラムメモリ１ａにもシャドウメモリ１Ｂにも共に書き込ま
れる。シャドウメモリ１Ｂは（記憶装置エラーと記憶内容の変化がなければ）プ
ログラムメモリ１ａの正確な複製である。
１Ａと、いわゆるシャドウメモリ１Ｂとに分割されている。記憶装置１に書き込
むべきデータはプログラムメモリ１ａにもシャドウメモリ１Ｂにも共に書き込ま
れる。シャドウメモリ１Ｂは（記憶装置エラーと記憶内容の変化がなければ）プ
ログラムメモリ１ａの正確な複製である。
【００３６】 プログラムメモリ１ａには実行可能なプログラム（マイクロコントローラのＣ
ＰＵによって実行可能なプログラム）と、場合によってプログラム実行のために
必要なデータとが記憶されている。考察している実施例では、この記憶装置に書
き込まれているデータを再構成する１つまたは複数のプログラム、ならびにエラ
ーを有するまたは変化した記憶内容を求めて補正するプログラムもプログラムメ
モリ１ａに記憶されている。しかしながらここで指摘しておきたいのは、これら
のプログラムは別の記憶装置（有利にはマイクロコントローラに含まれるＲＯＭ
）に記憶することができることである。
ＰＵによって実行可能なプログラム）と、場合によってプログラム実行のために
必要なデータとが記憶されている。考察している実施例では、この記憶装置に書
き込まれているデータを再構成する１つまたは複数のプログラム、ならびにエラ
ーを有するまたは変化した記憶内容を求めて補正するプログラムもプログラムメ
モリ１ａに記憶されている。しかしながらここで指摘しておきたいのは、これら
のプログラムは別の記憶装置（有利にはマイクロコントローラに含まれるＲＯＭ
）に記憶することができることである。
【００３７】 実行すべきプログラムは、プログラムメモリ１ａから作業メモリ２にロードさ
れ、そこで実行される。
れ、そこで実行される。
【００３８】 考察している実施例では、マイクロコントローラの始動後、データエラーと記
憶内容の変化とを検出して補正するプログラムが実行される。このプログラムは
図１において参照符号ＥＫで示されている。この（プログラムメモリ１ａに）記
憶されたプログラムは、マイクロコントローラの始動後、（同様にプログラムメ
モリ１ａに）記憶されたローディングプログラムＬによってプログラム１ａから
作業メモリ２に転送され、そこで実行される。
憶内容の変化とを検出して補正するプログラムが実行される。このプログラムは
図１において参照符号ＥＫで示されている。この（プログラムメモリ１ａに）記
憶されたプログラムは、マイクロコントローラの始動後、（同様にプログラムメ
モリ１ａに）記憶されたローディングプログラムＬによってプログラム１ａから
作業メモリ２に転送され、そこで実行される。
【００３９】 ローディングプログラムＬは、検出および補正プログラムＥＫのロード時にこ
のプルグラムを表すデータの再構成を実行する。これができる限り少ないコスト
で行えるようにするために、検出および補正プログラムＥＫは、２回、プログラ
ムメモリ１ａに記憶されており、しかも有利にはプログラムメモリ１ａと同じセ
クタ内に記憶されている。
のプルグラムを表すデータの再構成を実行する。これができる限り少ないコスト
で行えるようにするために、検出および補正プログラムＥＫは、２回、プログラ
ムメモリ１ａに記憶されており、しかも有利にはプログラムメモリ１ａと同じセ
クタ内に記憶されている。
【００４０】 検出および補正プログラムＥＫを作業メモリ２にロードする際、プログラムメ
モリ１ａに記憶された、検出および補正プログラムＥＫの複数のバージョンの相
互に対応するビットにＡＮＤ演算が行われ、このＡＮＤ演算の結果が作業メモリ
２に書き込まれる。これによって上に説明したように、検出および補正プログラ
ムＥＫは、作業メモリ２において最初にこの記憶装置に書き込んだバージョンに
、すなわちエラーフリーになることが可能である。
モリ１ａに記憶された、検出および補正プログラムＥＫの複数のバージョンの相
互に対応するビットにＡＮＤ演算が行われ、このＡＮＤ演算の結果が作業メモリ
２に書き込まれる。これによって上に説明したように、検出および補正プログラ
ムＥＫは、作業メモリ２において最初にこの記憶装置に書き込んだバージョンに
、すなわちエラーフリーになることが可能である。
【００４１】 検出および補正プログラムＥＫは、プログラムメモリ１ａと、シャドウメモリ
１ｂとを読み出して、そこに含まれるデータと、最初にこの記憶装置に書き込ま
れておりかつ上記のように再構成されるデータとを比較し、および／または相互
に対応するデータを互に比較する。ここで検出されるのは、記憶装置内のどのデ
ータが、最初にこれに書き込んだデータに等しくないかである。等しくない場合
にデータを、補正した（再構成した）データによる上書きによって補正する。こ
の補正は、例えば、ここで考察しているフラッシュメモリのように大きな単位（
セグメント単位）だけで上書き可能なメモリの場合には直ちにではなく、１つま
たは複数ないしはすべてのセグメントをチェックした後、はじめて行われる。つ
ぎにエラーを有することが検出されたデータに対して、アドレスおよび補正値を
作業メモリ２に一時記憶する。
１ｂとを読み出して、そこに含まれるデータと、最初にこの記憶装置に書き込ま
れておりかつ上記のように再構成されるデータとを比較し、および／または相互
に対応するデータを互に比較する。ここで検出されるのは、記憶装置内のどのデ
ータが、最初にこれに書き込んだデータに等しくないかである。等しくない場合
にデータを、補正した（再構成した）データによる上書きによって補正する。こ
の補正は、例えば、ここで考察しているフラッシュメモリのように大きな単位（
セグメント単位）だけで上書き可能なメモリの場合には直ちにではなく、１つま
たは複数ないしはすべてのセグメントをチェックした後、はじめて行われる。つ
ぎにエラーを有することが検出されたデータに対して、アドレスおよび補正値を
作業メモリ２に一時記憶する。
【００４２】 検出および補正プログラムＥＫを実行した後、記憶装置１のすべてのデータ、
すなわちプログラムメモリ１ａと、シャドウメモリ１ｂとに記憶されたデータが
エラーフリーである（最初にこの記憶装置に書き込んだデータに等しい）ことを
前提にすることができる。
すなわちプログラムメモリ１ａと、シャドウメモリ１ｂとに記憶されたデータが
エラーフリーである（最初にこの記憶装置に書き込んだデータに等しい）ことを
前提にすることができる。
【００４３】 エラーは、ほぼ確実に排除される。それは検出および補正プログラムＥＫを再
構成することによって、これを使用する前につぎも排除される、すなわちこの検
出および補正プログラムのために、記憶装置１に存在するエラーが識別されたな
いままになったり、エラーが検出および補正プログラムによって形成されてしま
うことも排除されるからである。ローディングプログラムＬだけは、先行する再
構成およびチェックがなくてもエラーフリーでありかつ正常に機能しなければな
らない。それはローディングプログラムを、その実行の前にチェックして補正す
ることはできないからである。しかしながらこのことはそれほど大きな問題では
ない。なぜならばローディングプログラムＬは極めて短く（例えばわずか約４０
バイトの長さ）することができ、したがってエラーの確率は無視できるほど小さ
いからである。エラーがローディングプログラムＬ内で発生する確率を最小化す
ることが、検出および補正プログラムＥＫをプログラムメモリ１ａ内に２回（し
たがって記憶装置１に合わせて４回）記憶する理由である。検出および補正プロ
グラムをプログラムメモリ１ａ内に２重に設けることによって可能になるのは、
プログラムメモリ１ａとシャドウメモリ１ｂを交互に、またはプログラムメモリ
１ａ内の別個のセグメントをアクセスしなければならない場合よりも短いおよび
／または簡単に取り扱えるアドレスを使用して、検出および補正プログラムＥＫ
の再構成を実行できることである。ローディングプログラムＬにおけるエラーの
確率は、このローディングプログラムを、このローディングプログラムがもっぱ
ら１（記憶内容の変化が０から１にだけ、または極めて高い確率で０から１に行
われる場合）または０（記憶内容の変化が１から０にだけ、または極めて高い確
率で１から０に行われる場合）からなるように書くおよび／またはコーディング
することによって付加的または択一的に低減することができる。
構成することによって、これを使用する前につぎも排除される、すなわちこの検
出および補正プログラムのために、記憶装置１に存在するエラーが識別されたな
いままになったり、エラーが検出および補正プログラムによって形成されてしま
うことも排除されるからである。ローディングプログラムＬだけは、先行する再
構成およびチェックがなくてもエラーフリーでありかつ正常に機能しなければな
らない。それはローディングプログラムを、その実行の前にチェックして補正す
ることはできないからである。しかしながらこのことはそれほど大きな問題では
ない。なぜならばローディングプログラムＬは極めて短く（例えばわずか約４０
バイトの長さ）することができ、したがってエラーの確率は無視できるほど小さ
いからである。エラーがローディングプログラムＬ内で発生する確率を最小化す
ることが、検出および補正プログラムＥＫをプログラムメモリ１ａ内に２回（し
たがって記憶装置１に合わせて４回）記憶する理由である。検出および補正プロ
グラムをプログラムメモリ１ａ内に２重に設けることによって可能になるのは、
プログラムメモリ１ａとシャドウメモリ１ｂを交互に、またはプログラムメモリ
１ａ内の別個のセグメントをアクセスしなければならない場合よりも短いおよび
／または簡単に取り扱えるアドレスを使用して、検出および補正プログラムＥＫ
の再構成を実行できることである。ローディングプログラムＬにおけるエラーの
確率は、このローディングプログラムを、このローディングプログラムがもっぱ
ら１（記憶内容の変化が０から１にだけ、または極めて高い確率で０から１に行
われる場合）または０（記憶内容の変化が１から０にだけ、または極めて高い確
率で１から０に行われる場合）からなるように書くおよび／またはコーディング
することによって付加的または択一的に低減することができる。
【００４４】 最初にこの記憶装置に書き込んだデータを再構成するため、およびエラーを有
するまたは変化した、記憶装置のデータを検出して補正するための別の手段の特
徴は、この記憶装置に記憶すべきデータに依存する情報を形成し、かつこれを記
憶すべきデータに付加的に記憶することである。
するまたは変化した、記憶装置のデータを検出して補正するための別の手段の特
徴は、この記憶装置に記憶すべきデータに依存する情報を形成し、かつこれを記
憶すべきデータに付加的に記憶することである。
【００４５】 これらの付加情報は例えばパリティビットから形成することができ、ここでこ
れらのパリティビットは所定の記憶領域に対して形成される。
れらのパリティビットは所定の記憶領域に対して形成される。
【００４６】 これは図２に概略的に示されている。
【００４７】 図２は、ｎ＋１の（記憶素子）行と、ｍ＋１の（記憶素子）列とを有する記憶
装置が示されている。これらのｎ＋１行（行Ｚ１〜ＺｎおよびＺｚ）のうちのｎ
行、より正確にいうと行Ｚ１〜Ｚｎは、記憶装置に記憶すべきデータを記憶する
ために設けられており、最後の行Ｚｚは上記の付加情報を記憶するために予約さ
れている。同じことが列についてもいえる。すなわちｍ＋１列（列Ｓ１〜Ｓｍお
よいＳｚ）のうちのｍ列、より正確にいうと列Ｓ１〜Ｓｍは、記憶装置に記憶す
べきデータを記憶するために設けられており、最後の列Ｓｚは上記の付加情報を
記憶するために予約されている。
装置が示されている。これらのｎ＋１行（行Ｚ１〜ＺｎおよびＺｚ）のうちのｎ
行、より正確にいうと行Ｚ１〜Ｚｎは、記憶装置に記憶すべきデータを記憶する
ために設けられており、最後の行Ｚｚは上記の付加情報を記憶するために予約さ
れている。同じことが列についてもいえる。すなわちｍ＋１列（列Ｓ１〜Ｓｍお
よいＳｚ）のうちのｍ列、より正確にいうと列Ｓ１〜Ｓｍは、記憶装置に記憶す
べきデータを記憶するために設けられており、最後の列Ｓｚは上記の付加情報を
記憶するために予約されている。
【００４８】 付加情報は、考察している実施例ではパリティビットからなる。しかしながら
ここで指摘しておきたいのは、これらの付加情報は、この記憶装置に実際に記憶
すべきデータのパリティとは異なる別の情報を表すことができることである。
ここで指摘しておきたいのは、これらの付加情報は、この記憶装置に実際に記憶
すべきデータのパリティとは異なる別の情報を表すことができることである。
【００４９】 付加的な部分Ｚｚに記憶されるパリティビットはそれぞれ、行Ｚ１〜Ｚｎの該
当する列に記憶されたデータを考慮して形成される。すなわち行Ｚｚ、列Ｓａに
記憶されるパリティビットは、行Ｚ１〜Ｚｎの列Ｓａに記憶されたデータに依存
する。
当する列に記憶されたデータを考慮して形成される。すなわち行Ｚｚ、列Ｓａに
記憶されるパリティビットは、行Ｚ１〜Ｚｎの列Ｓａに記憶されたデータに依存
する。
【００５０】 相応のことが付加的な列Ｓｚに記憶するパリティビットに対して当てはまる。
すなわちこれらのパリティビットはそれぞれ、列Ｓ１〜Ｓｍの該当する行に記憶
されたデータを考慮して形成される。すなわち行Ｚｂ、列Ｓｚに記憶するパリテ
ィビットは列Ｓ１〜Ｓｍの行Ｚｂに記憶されたデータに依存する。
すなわちこれらのパリティビットはそれぞれ、列Ｓ１〜Ｓｍの該当する行に記憶
されたデータを考慮して形成される。すなわち行Ｚｂ、列Ｓｚに記憶するパリテ
ィビットは列Ｓ１〜Ｓｍの行Ｚｂに記憶されたデータに依存する。
【００５１】 行Ｚｚ、列Ｓｚに記憶されるパリティビットは、行Ｚｚの列Ｓ１〜Ｓｍおよび
列Ｓｚの行Ｚ１〜Ｚｎに記憶されるパリティビットを表す。
列Ｓｚの行Ｚ１〜Ｚｎに記憶されるパリティビットを表す。
【００５２】 行Ｚ１〜Ｚｎおよび列Ｓ１〜Ｓｍに記憶されたデータが変更されると、対応す
るパリティビットは更新されなければならない。
るパリティビットは更新されなければならない。
【００５３】 この場合に付加的な行Ｚｚおよび付加的な列Ｓｚに記憶されたパリティビット
を用いて、行Ｚ１〜Ｚｎおよび列Ｓ１〜Ｓｍに記憶されたデータがエラーフリー
であるか否かをいつでも求めることができる。場合によって存在するエラーの位
置を迅速かつ簡単に位置をつきとめ、これを補正することができる。すなわち記
憶されたパリティビットと、行Ｚ１〜Ｚｎおよび列Ｓ１〜Ｓｍの実際の内容から
求めたパリティビットとから迅速に、エラーを有するデータが存在するか否かお
よび場合によってどこ（どの行どの列）に存在するかを決定することができる。
記憶されたパリティビットがエラーフリーであるか否かは、行Ｚｚ、列Ｓｚに記
憶されたパリティビットによって決定することができる。
を用いて、行Ｚ１〜Ｚｎおよび列Ｓ１〜Ｓｍに記憶されたデータがエラーフリー
であるか否かをいつでも求めることができる。場合によって存在するエラーの位
置を迅速かつ簡単に位置をつきとめ、これを補正することができる。すなわち記
憶されたパリティビットと、行Ｚ１〜Ｚｎおよび列Ｓ１〜Ｓｍの実際の内容から
求めたパリティビットとから迅速に、エラーを有するデータが存在するか否かお
よび場合によってどこ（どの行どの列）に存在するかを決定することができる。
記憶されたパリティビットがエラーフリーであるか否かは、行Ｚｚ、列Ｓｚに記
憶されたパリティビットによって決定することができる。
【００５４】 エラーを有するデータを上記のように検出および補正することによって、エラ
ーフリーの（再構成された）データだけがこの記憶装置から出力されるように、
および／またはこの記憶装置に記憶されるようにすることができる。
ーフリーの（再構成された）データだけがこの記憶装置から出力されるように、
および／またはこの記憶装置に記憶されるようにすることができる。
【００５５】 このようにして行毎および列毎にエラーを識別して補正することができる。こ
れは殊に大きな記憶容量（多くの行および／または列を備える）を有する記憶装
置に対しては不十分に思われるかもしれない。しかしパリティビット形成がいく
つの行および／またはいくつの列に基づいて行われるかは自由に決定することが
できる。すなわちｎおよびｍは相互に依存しないで自由に選択可能であり、これ
により記憶装置を、図２に示したように任意の数の記憶領域に分割することがで
きる。ｎおよび／またはｍが小さければ小さいほど、この記憶装置に存在するす
べてのエラーを検出して補正できる確率は高い。この記憶装置に存在するすべて
のエラーを検出して補正することのできる確率は、付加的または択一的に高める
ことができ、これはｎ行およびｍ列毎に、複数（ｘ）の付加的な行および／また
は付加的な列を設けることによって行われる。これらの行および／または列には
横断的な合計の最下位ビットだけではなく、それの下位ｘビットが記憶される。
この場合、データ記憶に使用される記憶領域の行および列毎に１つ以上のエラー
を識別して補正することも可能である。
れは殊に大きな記憶容量（多くの行および／または列を備える）を有する記憶装
置に対しては不十分に思われるかもしれない。しかしパリティビット形成がいく
つの行および／またはいくつの列に基づいて行われるかは自由に決定することが
できる。すなわちｎおよびｍは相互に依存しないで自由に選択可能であり、これ
により記憶装置を、図２に示したように任意の数の記憶領域に分割することがで
きる。ｎおよび／またはｍが小さければ小さいほど、この記憶装置に存在するす
べてのエラーを検出して補正できる確率は高い。この記憶装置に存在するすべて
のエラーを検出して補正することのできる確率は、付加的または択一的に高める
ことができ、これはｎ行およびｍ列毎に、複数（ｘ）の付加的な行および／また
は付加的な列を設けることによって行われる。これらの行および／または列には
横断的な合計の最下位ビットだけではなく、それの下位ｘビットが記憶される。
この場合、データ記憶に使用される記憶領域の行および列毎に１つ以上のエラー
を識別して補正することも可能である。
【００５６】 行および列毎に設けられる検査ビットは、該当する行または列のすべての素子
に関連する必要はない。この検査ビットを、該当する行または列内の専用に選択
された記憶素子だけを考慮して形成することも可能である。この専用に選択され
る記憶素子は有利には、該当する行または列内で最も故障しやすいまたはその内
容が変化しやすい記憶素子である。すなわち一度も、または高い確率で一度も、
または少なくとも別の記憶素子よりも、故障していないかまたはその内容が変化
していない記憶素子は、検査ビットの形成時に考慮されないままとすることがで
きる。考慮すべき記憶素子の選択は例えばマスクによって行うことができる。
に関連する必要はない。この検査ビットを、該当する行または列内の専用に選択
された記憶素子だけを考慮して形成することも可能である。この専用に選択され
る記憶素子は有利には、該当する行または列内で最も故障しやすいまたはその内
容が変化しやすい記憶素子である。すなわち一度も、または高い確率で一度も、
または少なくとも別の記憶素子よりも、故障していないかまたはその内容が変化
していない記憶素子は、検査ビットの形成時に考慮されないままとすることがで
きる。考慮すべき記憶素子の選択は例えばマスクによって行うことができる。
【００５７】 記憶内容の変化を取り扱う別の手段の特徴は、記憶装置に（単純かつ検査ビッ
トなしに）記憶されたデータを相異なる条件で順次に読み出し、最初に記憶した
データを、相異なる読み出し過程において得られたデータから再構成することで
ある。
トなしに）記憶されたデータを相異なる条件で順次に読み出し、最初に記憶した
データを、相異なる読み出し過程において得られたデータから再構成することで
ある。
【００５８】 これらの相異なる読み出し条件は、考察している実施例では相異なる閾値であ
り、これら閾値に基づき、記憶素子の読み出し時にこの記憶素子に記憶された値
が０であるか１であるかを決定する。
り、これら閾値に基づき、記憶素子の読み出し時にこの記憶素子に記憶された値
が０であるか１であるかを決定する。
【００５９】 半導体メモリでは記憶素子の内容は、いわゆるビット線の電位に依存して決定
されることが多い。半導体メモリにおいてビット線が何であるかは一般的に公知
であり、詳しい説明は不要である。このビット線電位が、使用する閾値の一方の
側にある場合、この記憶素子の内容は０であると判定し、このビット線電位が他
方の側にある場合、この記憶素子の内容は１であると判定する。
されることが多い。半導体メモリにおいてビット線が何であるかは一般的に公知
であり、詳しい説明は不要である。このビット線電位が、使用する閾値の一方の
側にある場合、この記憶素子の内容は０であると判定し、このビット線電位が他
方の側にある場合、この記憶素子の内容は１であると判定する。
【００６０】 通常、この閾値は、該当する記憶素子の内容が０であるときにビット線がとる
ビット線電位と、該当する記憶素子の内容が１であるときにビット線がとるビッ
ト線電位とのほぼ中央に位置する。この閾値を２つの読み出し過程の１つに使用
する。
ビット線電位と、該当する記憶素子の内容が１であるときにビット線がとるビッ
ト線電位とのほぼ中央に位置する。この閾値を２つの読み出し過程の１つに使用
する。
【００６１】 別の読み出し過程では、中央からシフトした閾値を使用する。この閾値は有利
には、記憶素子内容の変化の際にビット線がとる電位の側にシフトされる。考察
している実施例に対して、すなわち場合によって発生する記憶内容の変化が、記
憶内容０を記憶内容１にだけ変化させ（その逆には変化させない）ように記憶装
置が構成されている実施例に対して、上記のことは、閾値がつぎのようなビット
線電位に多かれ少なかれ近いこと、すなわち記憶素子内容０の時に、ビット線が
とることの多いビット線電位に多かれ少なかれ近いことを意味する。
には、記憶素子内容の変化の際にビット線がとる電位の側にシフトされる。考察
している実施例に対して、すなわち場合によって発生する記憶内容の変化が、記
憶内容０を記憶内容１にだけ変化させ（その逆には変化させない）ように記憶装
置が構成されている実施例に対して、上記のことは、閾値がつぎのようなビット
線電位に多かれ少なかれ近いこと、すなわち記憶素子内容０の時に、ビット線が
とることの多いビット線電位に多かれ少なかれ近いことを意味する。
【００６２】 相異なる閾値による順次の読み出し過程において同じデータが得られた場合、
このことは記憶内容の変化が間近に迫っていないことを意味する。これに対して
相異なる閾値による順次の読み出し過程において相異なるデータが得られた場合
、このことは通常の閾値使用時にやがて記憶内容の変化が予想されることを意味
する。相異なる閾値を使用したときに得られるこれらの相異なるデータは、記憶
内容が変化しかかっていることを警告するのである。
このことは記憶内容の変化が間近に迫っていないことを意味する。これに対して
相異なる閾値による順次の読み出し過程において相異なるデータが得られた場合
、このことは通常の閾値使用時にやがて記憶内容の変化が予想されることを意味
する。相異なる閾値を使用したときに得られるこれらの相異なるデータは、記憶
内容が変化しかかっていることを警告するのである。
【００６３】 記憶内容の変化が間近に迫っていることが確認された場合、この記憶素子を有
利には直ちに、最初に記憶装置に書き込んだデータによって上書きする。最初に
記憶装置に書き込んだこのデータは、考察している実施例では、通常の閾値を使
用してこのデータを読み出した時に得られるデータである。
利には直ちに、最初に記憶装置に書き込んだデータによって上書きする。最初に
記憶装置に書き込んだこのデータは、考察している実施例では、通常の閾値を使
用してこのデータを読み出した時に得られるデータである。
【００６４】 （間近に迫った）データエラーのこのような検出および補正を規則的に短い間
隔で繰り返せば、記憶装置の通常動作において、読み出し時にその都度データの
エラーの有無をチェックする必要がない。つまりこのデータは、通常の閾値を使
用して読み出され、チェックなしに出力され、使用することができるのである。
隔で繰り返せば、記憶装置の通常動作において、読み出し時にその都度データの
エラーの有無をチェックする必要がない。つまりこのデータは、通常の閾値を使
用して読み出され、チェックなしに出力され、使用することができるのである。
【００６５】 別に決定した閾値を使用して、順次に行われる読み出し過程を行うようにする
ことも当然可能である。この閾値は、電圧ないしは電位に関連する必要はなく、
別の物理的な量、例えばビット線を介して流れる電流、またはこのビット線電位
によって読み出しアンプまたは別の個所に生じる電流により定めることができる
。
ことも当然可能である。この閾値は、電圧ないしは電位に関連する必要はなく、
別の物理的な量、例えばビット線を介して流れる電流、またはこのビット線電位
によって読み出しアンプまたは別の個所に生じる電流により定めることができる
。
【００６６】 殊に最後に説明した、エラーを有するまたは変化したデータを取り扱う手段に
おいて、しかし上に説明した別の手段においても、記憶装置が、小さな部分的な
単位、例えば行または列の単位で上書きできると有利であることがわかった。こ
の場合、通常は関連する単位としてだけ再プログラミングすべき記憶装置セクタ
内の行または列を個別に再プログラミングすることができる。このような再プロ
グラミング時に発生する、該当するセクタの再プログラミングされない部分の影
響はこの場合に許容し得る。それはこれらの部分は必要時には上記のように行わ
れるチェックおよび補正によって識別し排除できるからである。このような手法
においては、記憶装置に書き込むべきデータを一時記憶するために必要な記憶ス
ペースを小さく維持することができる。行または列単位の再プログラミング時に
は、再プログラミングすべき行または列に相応する記憶容量の記憶容量を有する
バッファメモリ（例えば１２８バイト）で十分であり、これは例えば該当する記
憶装置が、考察している実施例のようにマイクロコントローラの一部である場合
に極めて有利である。
おいて、しかし上に説明した別の手段においても、記憶装置が、小さな部分的な
単位、例えば行または列の単位で上書きできると有利であることがわかった。こ
の場合、通常は関連する単位としてだけ再プログラミングすべき記憶装置セクタ
内の行または列を個別に再プログラミングすることができる。このような再プロ
グラミング時に発生する、該当するセクタの再プログラミングされない部分の影
響はこの場合に許容し得る。それはこれらの部分は必要時には上記のように行わ
れるチェックおよび補正によって識別し排除できるからである。このような手法
においては、記憶装置に書き込むべきデータを一時記憶するために必要な記憶ス
ペースを小さく維持することができる。行または列単位の再プログラミング時に
は、再プログラミングすべき行または列に相応する記憶容量の記憶容量を有する
バッファメモリ（例えば１２８バイト）で十分であり、これは例えば該当する記
憶装置が、考察している実施例のようにマイクロコントローラの一部である場合
に極めて有利である。
【００６７】 最初に記憶装置に書き込んだデータを再構成するため、ならびにエラーを有す
るまたは変化した記憶内容を検出および／または補正するための前記の種々の手
段は、相互に任意に組み合わせることができる。この際に先に説明した２つの手
段においても、記憶装置からのデータの読み出し時に閾値が変更できることを利
用すると殊に有利であることがわかった。エラーを有するまたは変化した記憶内
容を検出および補正する際に少なくとも時々、通常の閾値に対してシフトした閾
値を使用すれば、記憶内容の変化を比較的早期に（最初の段階ですでに）および
／または高い信頼性で識別することができる。
るまたは変化した記憶内容を検出および／または補正するための前記の種々の手
段は、相互に任意に組み合わせることができる。この際に先に説明した２つの手
段においても、記憶装置からのデータの読み出し時に閾値が変更できることを利
用すると殊に有利であることがわかった。エラーを有するまたは変化した記憶内
容を検出および補正する際に少なくとも時々、通常の閾値に対してシフトした閾
値を使用すれば、記憶内容の変化を比較的早期に（最初の段階ですでに）および
／または高い信頼性で識別することができる。
【００６８】 存在し得るまたはさらに発生し得る記憶装置エラーと、記憶内容の変化とを取
り扱う上記の手段は、実践的な実施の詳細には依存せずに迅速かつ簡単に提供お
よび実行可能である。
り扱う上記の手段は、実践的な実施の詳細には依存せずに迅速かつ簡単に提供お
よび実行可能である。
【図１】 エラーを有し得るまたは変化が発生した可能性のある記憶内容を取り扱う第１
手段を説明する概略図である。
手段を説明する概略図である。
【図２】 エラーを有し得るまたは変化が発生し可能性のある記憶内容を取り扱う第２手
段を説明する概略図である。
段を説明する概略図である。
１ 記憶装置 １ａ プログラムメモリ １ｂ シャドウメモリ ２ 作業メモリ ＥＫ 検出および補正プログラム Ｌ ローディングプログラム Ｓｘ 記憶素子マトリクスの列 Ｚｘ 記憶素子マトリクスの行
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１１月２１日（２０００．１１．２１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｃ 29/00 ６３１ Ｇ１１Ｃ 17/00 ６０１Ｑ (72)発明者 ビェルン シュトイリッヒ ドイツ連邦共和国 ミュンヘン シュライ スハイマー シュトラーセ 84 (72)発明者 ルドルフ ウルマン ドイツ連邦共和国 オットーブルン ルー ベンスシュトラーセ ６ (72)発明者 ミヒャエル フェルベック ドイツ連邦共和国 ミュンヘン フォン− グラーフェンロイト−シュトラーセ 35 Ｆターム(参考） 5B018 GA01 GA02 HA03 HA06 HA16 KA21 NA06 QA16 5B025 AD00 AD04 AE08 5B065 BA01 BA03 BA05 EA02 EA12 EA31 5L106 AA10 BB02 BB14 GG07
Claims (15)
- 【請求項１】 記憶装置に記憶すべきデータを多重に当該記憶装置に記憶し
、 最初に記憶した前記データを必要時に前記の多重に記憶したデータから再構成
することを特徴とする データを記憶する記憶装置を作動する方法。 - 【請求項２】 前記の最初に記憶装置に記憶したデータの再構成を、前記の
多重に記憶したデータの相互に対応するビットの大半が有するレベルを考慮して
行う 請求項１に記載の方法。 - 【請求項３】 前記の最初に記憶装置に記憶したデータの再構成を、場合に
よっては発生した記憶内容変化の方向を考慮して行う 請求項１または２に記載の方法。 - 【請求項４】 前記の最初に記憶装置に記憶したデータの再構成は、ブール
演算を含んでおり、 該ブール演算を、前記の多重に記憶したデータの相互に対応するビットに対し
て行う 請求項１から３までのいずれか１項に記載の方法。 - 【請求項５】 記憶装置に記憶すべきデータに依存する付加情報を形成し、 該付加情報を前記の記憶すべきデータに付加的に記憶し、 前記の最初に記憶したデータを必要時に記憶したデータと、当該記憶した付加
情報とから再構成することを特徴とする データを記憶する記憶装置を作動する方法。 - 【請求項６】 前記の付加情報として横断的な合計の１つまたは複数のビッ
トを使用し、ここで前記の横断的な合計を最初に記憶装置または当該記憶装置の
一部に書き込んだデータに対して形成する 請求項５に記載の方法。 - 【請求項７】 記憶装置の行または行の一部に記憶したデータに対して、固
有の付加情報を形成して処理する 請求項５または６に記載の方法。 - 【請求項８】 記憶装置の列または列の一部に記憶したデータに対して、固
有の付加情報を形成して処理する 請求項５から７までのいずれか１項に記載の方法。 - 【請求項９】 前記の付加情報形成時に、記憶装置の選択した部分を考慮し
ないままにする 請求項５または８に記載の方法。 - 【請求項１０】 前記の付加情報形成時に、記憶装置エラーまたは記憶内容
変化に対する確率が比較高い、記憶装置の部分を特に考慮する、または当該部分
だけを考慮する 請求項５から９までのいずれか１項に記載の方法。 - 【請求項１１】 記憶装置に記憶したデータを相異なる条件で順次に読み出
し、 最初に記憶したデータを必要時に当該相異なる読み出し過程にて得られたデー
タから再構成することを特徴とする データを記憶する記憶装置を作動する方法。 - 【請求項１２】 記憶装置に記憶したデータを順次に読み出す際に、記憶内
容を決定するために相異なる閾値を使用する 請求項１１に記載の方法。 - 【請求項１３】 記憶装置に記憶すべきデータが自動的に多重に当該記憶装
置に記憶されるように構成されていることを特徴とする データを記憶する記憶装置。 - 【請求項１４】 記憶装置に記憶すべきデータに依存する付加情報が形成さ
れ、かつ該付加情報が前記の記憶すべきデータに付加的に記憶されように構成さ
れていることを特徴とする データを記憶する記憶装置。 - 【請求項１５】 記憶装置に記憶したデータが相異なる条件で順次に読み出
されるように構成されていることを特徴とする データを記憶する記憶装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10637098P | 1998-10-30 | 1998-10-30 | |
| US60/106,370 | 1998-10-30 | ||
| PCT/EP1999/002761 WO2000026783A1 (de) | 1998-10-30 | 1999-04-19 | Speichereinrichtung zum speichern von daten und verfahren zum betreiben von speichereinrichtungen zum speichern von daten |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002529813A true JP2002529813A (ja) | 2002-09-10 |
Family
ID=22311036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000580092A Pending JP2002529813A (ja) | 1998-10-30 | 1999-04-19 | データを記憶する記憶装置およびデータを記憶する記憶装置を作動する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6907544B2 (ja) |
| EP (1) | EP1125202B1 (ja) |
| JP (1) | JP2002529813A (ja) |
| KR (1) | KR20010080369A (ja) |
| DE (1) | DE59906038D1 (ja) |
| WO (1) | WO2000026783A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2830667A1 (fr) * | 2001-10-05 | 2003-04-11 | Gemplus Card Int | Procede de determination d'une zone stable dans une memoire et dispositif de gestion d'une memoire associe |
| NO315959B1 (no) * | 2002-04-16 | 2003-11-17 | Thin Film Electronics Asa | Fremgangsmåter til lagring av data i et ikke-flyktig minne |
| DE10221935B4 (de) * | 2002-05-17 | 2014-02-13 | Abb Ag | Verfahren zur Erkennung und Korrektur von Bitfehlern |
| US7392436B2 (en) * | 2003-05-08 | 2008-06-24 | Micron Technology, Inc. | Program failure recovery |
| US7321990B2 (en) * | 2003-12-30 | 2008-01-22 | Intel Corporation | System software to self-migrate from a faulty memory location to a safe memory location |
| GB0411053D0 (en) * | 2004-05-18 | 2004-06-23 | Ricardo Uk Ltd | Data processing |
| FR2982406A1 (fr) | 2011-11-07 | 2013-05-10 | St Microelectronics Rousset | Memoire securisee qui evite la degradation de donnees |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2910584A (en) * | 1956-08-06 | 1959-10-27 | Digital Control Systems Inc | Voted-output flip-flop unit |
| US3863215A (en) * | 1973-07-03 | 1975-01-28 | Rca Corp | Detector for repetitive digital codes |
| US4183463A (en) * | 1978-07-31 | 1980-01-15 | Sperry Rand Corporation | RAM error correction using two dimensional parity checking |
| JPS592057B2 (ja) * | 1979-02-07 | 1984-01-17 | 株式会社日立製作所 | エラ−訂正・検出方式 |
| DE3134995A1 (de) * | 1981-02-06 | 1983-03-17 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und vorrichtung zur erkennung von informationsaenderungen in programmierbaren speichern |
| JPS5853090A (ja) * | 1981-09-24 | 1983-03-29 | Fujitsu Ltd | プログラマブル・リ−ド・オンリ・メモリ |
| JPS58105498A (ja) * | 1981-12-17 | 1983-06-23 | Fujitsu Ltd | メモリ内容保護方式 |
| US4519079A (en) * | 1983-02-17 | 1985-05-21 | The United States Of America As Represented By The Secretary Of The Army | Error correction method and apparatus |
| JPS61267846A (ja) * | 1984-11-12 | 1986-11-27 | Nec Corp | メモリを有する集積回路装置 |
| US5067111A (en) * | 1988-10-28 | 1991-11-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a majority logic for determining data to be read out |
| US5031180A (en) * | 1989-04-11 | 1991-07-09 | Trw Inc. | Triple redundant fault-tolerant register |
| US5128944A (en) * | 1989-05-26 | 1992-07-07 | Texas Instruments Incorporated | Apparatus and method for providing notification of bit-cell failure in a redundant-bit-cell memory |
| US5386533A (en) * | 1990-11-21 | 1995-01-31 | Texas Instruments Incorporated | Method and apparatus for maintaining variable data in a non-volatile electronic memory device |
| EP0615211B1 (de) * | 1993-03-11 | 1998-02-04 | Francotyp-Postalia Aktiengesellschaft & Co. | Verfahren zum Speichern sicherheitsrelevanter Daten |
| US5475693A (en) * | 1994-12-27 | 1995-12-12 | Intel Corporation | Error management processes for flash EEPROM memory arrays |
| DE19525149A1 (de) * | 1995-07-11 | 1997-01-16 | Telefunken Microelectron | Verfahren zum selbsttätigen Erkennen und Korrigieren eines ungültigen Datensatzes und System zu seiner Durchführung |
| US5968198A (en) * | 1996-08-16 | 1999-10-19 | Ericsson, Inc. | Decoder utilizing soft information output to minimize error rates |
| SE511310C2 (sv) * | 1997-05-20 | 1999-09-06 | Ericsson Telefon Ab L M | Förfarande för bitdetektering i ett radiokommunikationssystem |
| US6195777B1 (en) * | 1997-11-06 | 2001-02-27 | Compaq Computer Corporation | Loss resilient code with double heavy tailed series of redundant layers |
| SE519003C2 (sv) * | 1998-10-23 | 2002-12-17 | Ericsson Telefon Ab L M | Anordningar och förfarande relaterande till felkorrigerade transmission av digital data |
| US6637005B1 (en) * | 2000-02-29 | 2003-10-21 | Hughes Electronics Corporation | Triple redundant self-scrubbing integrated circuit |
-
1999
- 1999-04-19 KR KR1020017005455A patent/KR20010080369A/ko not_active Application Discontinuation
- 1999-04-19 EP EP99924818A patent/EP1125202B1/de not_active Expired - Lifetime
- 1999-04-19 DE DE59906038T patent/DE59906038D1/de not_active Expired - Lifetime
- 1999-04-19 JP JP2000580092A patent/JP2002529813A/ja active Pending
- 1999-04-19 WO PCT/EP1999/002761 patent/WO2000026783A1/de not_active Application Discontinuation
-
2001
- 2001-04-30 US US09/845,874 patent/US6907544B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6907544B2 (en) | 2005-06-14 |
| DE59906038D1 (de) | 2003-07-24 |
| US20020010876A1 (en) | 2002-01-24 |
| KR20010080369A (ko) | 2001-08-22 |
| EP1125202A1 (de) | 2001-08-22 |
| WO2000026783A1 (de) | 2000-05-11 |
| EP1125202B1 (de) | 2003-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100331139B1 (ko) | 에러 위치지정 코드를 사용하여 멀티레벨 셀 메모리를 정정하는방법 및 장치 | |
| KR100877030B1 (ko) | 불휘발성 메모리 및 불휘발성 메모리의 데이터 재기록 방법 | |
| JP5780174B2 (ja) | 不良ビットエラーを処理するシステムおよび方法 | |
| EP1458107A1 (en) | Extended error correction codes | |
| KR970002637A (ko) | 멀티프로세서 시스템 | |
| EP1206739B1 (en) | Methods and apparatus for correcting soft errors in digital data | |
| JP4962060B2 (ja) | パリティエラー復旧回路 | |
| RU2269814C2 (ru) | Способ надежной записи указателя для кольцевой памяти | |
| JPH03248251A (ja) | 情報処理装置 | |
| JP2002529813A (ja) | データを記憶する記憶装置およびデータを記憶する記憶装置を作動する方法 | |
| US7496822B2 (en) | Apparatus and method for responding to data retention loss in a non-volatile memory unit using error checking and correction techniques | |
| JP3675375B2 (ja) | 不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法 | |
| KR100468933B1 (ko) | 메모리 장치 | |
| JP2002244932A (ja) | 制御装置 | |
| EP1001432A1 (en) | Method of testing random-access memory | |
| CN114203252A (zh) | 非易失存储器的坏块检测方法、装置、设备及存储介质 | |
| US5146458A (en) | Data transfer checking system | |
| US20060069847A1 (en) | Corruption tolerant method and system for deploying and modifying data in flash memory | |
| JP3130796B2 (ja) | 制御記憶装置 | |
| JP3314719B2 (ja) | フラッシュｅｅｐｒｏｍとその試験方法 | |
| JPH11167497A (ja) | メモリ再書き込み動作誤り検出装置及び方法 | |
| JPS63278162A (ja) | 情報処理装置におけるエラ−訂正装置 | |
| JPS63271555A (ja) | 記憶制御方式 | |
| JPH0373014B2 (ja) | ||
| JPH11203892A (ja) | 半導体不揮発性記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040917 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050302 |