JP2006155735A - 記憶装置 - Google Patents
記憶装置 Download PDFInfo
- Publication number
- JP2006155735A JP2006155735A JP2004343832A JP2004343832A JP2006155735A JP 2006155735 A JP2006155735 A JP 2006155735A JP 2004343832 A JP2004343832 A JP 2004343832A JP 2004343832 A JP2004343832 A JP 2004343832A JP 2006155735 A JP2006155735 A JP 2006155735A
- Authority
- JP
- Japan
- Prior art keywords
- data
- writing
- written
- storage area
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
【課題】 データ書込み中の電圧低下により、データが正常に記憶されなかったことを検知し、正常に記憶されなかったデータを本来の正常なデータに書換えることができる記憶装置を実現する。
【解決手段】 制御回路10は、記憶領域1,2の順に同一のデータを書込み、電源電圧低下検出回路12により電源電圧の低下が検出されると、記憶領域1,2からデータを読出すとともに、その読出したデータと、レジスタに記憶されているデータとを相互に比較し、相互に一致しない場合は、データ書込み前にレジスタに記憶したデータを、電源電圧の低下が検出されたときにデータ書込みを行っていた記憶領域に書込むことにより、誤書込みされたデータを正常なデータに補正する。
【選択図】 図1
【解決手段】 制御回路10は、記憶領域1,2の順に同一のデータを書込み、電源電圧低下検出回路12により電源電圧の低下が検出されると、記憶領域1,2からデータを読出すとともに、その読出したデータと、レジスタに記憶されているデータとを相互に比較し、相互に一致しない場合は、データ書込み前にレジスタに記憶したデータを、電源電圧の低下が検出されたときにデータ書込みを行っていた記憶領域に書込むことにより、誤書込みされたデータを正常なデータに補正する。
【選択図】 図1
Description
この発明は、データを記憶する記憶装置に関する。
従来、記憶装置として、電源電圧検知回路を設け、電源電圧が所定値以下のときは、データの書込みを禁止するように構成されたものが知られている(特許文献1)。また、電源電圧が所定値以下のときは、データ書込みのための電圧を遮断するように構成されたものが知られている(特許文献2)。
特許文献1に記載のものは、データ書込み中に電源電圧が低下すると、データの書込みが禁止されるため、データを完全に書込むことができない。また、特許文献2に記載のものは、データ書込み中に電源電圧が低下すると、書込みのための電圧が遮断されるため、正常なデータ書込みをすることができない。
また、特許文献1,2に記載のものは、データ書込み中に電圧が低下し、データが記憶領域に正常に記憶されなかった場合であっても、それを検知できないという問題がある。
さらに、そのように検知ができないため、正常に記憶されなかったデータを本来の正常なデータに書換えることができないという問題もある。
また、特許文献1,2に記載のものは、データ書込み中に電圧が低下し、データが記憶領域に正常に記憶されなかった場合であっても、それを検知できないという問題がある。
さらに、そのように検知ができないため、正常に記憶されなかったデータを本来の正常なデータに書換えることができないという問題もある。
そこでこの発明は、データ書込み中に電圧が低下し、データが記憶領域に正常に記憶されなかったことを検知することができる記憶装置を実現することを目的とする。また、正常に記憶されなかったデータを本来の正常なデータに書換えることができる記憶装置を実現することを目的とする。
この発明は、上記目的を達成するため、請求項1に記載の発明では、データを記憶する複数の記憶領域(1、2・・n)と、前記複数の記憶領域のうち少なくとも2つの記憶領域(1、2)に対して所定の順序で同一のデータを書込むデータ書込み手段(S1〜S6)と、電源電圧の低下を検出する電源電圧低下検出手段(12、S7)と、この電源電圧低下検出手段により、前記電源電圧の低下が検出されたときに前記少なくとも2つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力するデータ比較手段(11、S10)とを備えたという技術的手段を用いる。
なお、後述する実施形態の電源電圧低下検出回路12が請求項1の電源電圧低下検出手段に対応し、データ比較器11がデータ比較手段に対応する。また、制御回路10が実行するステップ(以下、Sと略す)1〜S6がデータ書込み手段として機能し、S7が電源電圧低下検出手段として機能し、S10がデータ比較手段として機能する。
なお、後述する実施形態の電源電圧低下検出回路12が請求項1の電源電圧低下検出手段に対応し、データ比較器11がデータ比較手段に対応する。また、制御回路10が実行するステップ(以下、Sと略す)1〜S6がデータ書込み手段として機能し、S7が電源電圧低下検出手段として機能し、S10がデータ比較手段として機能する。
請求項2に記載の発明では、請求項1に記載の記憶装置において、前記少なくとも2つの記憶領域に書込むべきデータを、書込む前に一時的に記憶する一時記憶領域と、前記データ比較手段による比較結果が、前記読出したデータ同士は異なるというものである場合に前記一時記憶領域に記憶されているデータを読出すとともに、その読出したデータを、前記電源電圧低下検出手段により前記電源電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むデータ補正手段(S11、S12)とを備えたという技術的手段を用いる。
請求項3に記載の発明では、データを記憶する複数の記憶領域(1、2・・n)と、前記複数の記憶領域のうち少なくとも2つの記憶領域(1、2)に対して所定の順序で同一のデータを書込むデータ書込み手段(S1〜S6)と、前記各記憶領域にデータを書込むための書込み用電圧の低下を検出する書込み用電圧低下検出手段(13)と、この書込み用電圧低下検出手段により、前記書込み用電圧の低下が検出されたときに前記少なくとも2つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力するデータ比較手段(11)とを備えたという技術的手段を用いる。
なお、後述する実施形態の書込み用電圧低下検出回路13が請求項3の書込み用電圧低下検出手段に対応し、データ比較器11がデータ比較手段に対応する。また、制御回路10が実行するS1〜S6がデータ書込み手段として機能する。
なお、後述する実施形態の書込み用電圧低下検出回路13が請求項3の書込み用電圧低下検出手段に対応し、データ比較器11がデータ比較手段に対応する。また、制御回路10が実行するS1〜S6がデータ書込み手段として機能する。
請求項4に記載の発明では、請求項3に記載の記憶装置において、前記少なくとも2つの記憶領域に書込むべきデータを、書込む前に一時的に記憶する一時記憶領域と、前記データ比較手段による比較結果が、前記読出したデータ同士は異なるというものである場合に前記一時記憶領域に記憶されているデータを読出すとともに、その読出したデータを、前記書込み用電圧低下検出手段により前記書込み用電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むデータ補正手段とを備えたという技術的手段を用いる。
請求項5に記載の発明では、データを記憶する複数の記憶領域(1、2・・n)と、前記複数の記憶領域のうち少なくとも2つの記憶領域(1、2)に対して所定の順序で同一のデータを書込むデータ書込み手段(S1〜S6)と、所定のラインに侵入したノイズを検出するノイズ検出手段(14)と、このノイズ検出手段により、前記ノイズが検出されたときに前記少なくとも2つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力するデータ比較手段(11)とを備えたという技術的手段を用いる。
なお、後述する実施形態のノイズ検出回路14が請求項5のノイズ検出手段に対応し、データ比較器11がデータ比較手段に対応する。また、制御回路10が実行するS1〜S6がデータ書込み手段として機能する。
なお、後述する実施形態のノイズ検出回路14が請求項5のノイズ検出手段に対応し、データ比較器11がデータ比較手段に対応する。また、制御回路10が実行するS1〜S6がデータ書込み手段として機能する。
請求項6に記載の発明では、請求項5に記載の記憶装置において、前記少なくとも2つの記憶領域に書込むべきデータを、書込む前に一時的に記憶する一時記憶領域と、前記データ比較手段による比較結果が、前記読出したデータ同士は異なるというものである場合に前記一時記憶領域に記憶されているデータを読出すとともに、その読出したデータを、前記ノイズ検出手段により前記ノイズが検出されたときにデータの書込みを行っていた記憶領域に書込むデータ補正手段とを備えたという技術的手段を用いる。
なお、後述する実施形態のレジスタが請求項2,4,6の一時記憶領域に対応する。また、上記括弧内の符号は、後述する実施形態における符号と対応するものである。
なお、後述する実施形態のレジスタが請求項2,4,6の一時記憶領域に対応する。また、上記括弧内の符号は、後述する実施形態における符号と対応するものである。
(請求項1に係る発明の効果)
請求項1に係る発明によれば、電源電圧が低下したときに、データの書込み対象である少なくとも2つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力することができる。
従って、データ書込み中に電源電圧が低下し、データが記憶領域に正常に記憶されなかったことを、上記出力された比較結果に基づいて検知することができる。
請求項1に係る発明によれば、電源電圧が低下したときに、データの書込み対象である少なくとも2つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力することができる。
従って、データ書込み中に電源電圧が低下し、データが記憶領域に正常に記憶されなかったことを、上記出力された比較結果に基づいて検知することができる。
(請求項2に係る発明の効果)
請求項2に係る発明によれば、電源電圧が低下したときに、少なくとも2つの記憶領域に書込むべきデータを一時的に記憶し、データ比較手段による比較結果が、読出したデータ同士は異なるというものである場合に、一時記憶されているデータを読出すとともに、その読出したデータを、電源電圧低下検出手段により電源電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むことができる。
従って、電源電圧低下により正常に記憶されなかったデータを本来の正常なデータに書換えることができる。
請求項2に係る発明によれば、電源電圧が低下したときに、少なくとも2つの記憶領域に書込むべきデータを一時的に記憶し、データ比較手段による比較結果が、読出したデータ同士は異なるというものである場合に、一時記憶されているデータを読出すとともに、その読出したデータを、電源電圧低下検出手段により電源電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むことができる。
従って、電源電圧低下により正常に記憶されなかったデータを本来の正常なデータに書換えることができる。
(請求項3に係る発明の効果)
請求項3に係る発明によれば、書込み用電圧が低下したときに、データの書込み対象である少なくとも2つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力することができる。
従って、データ書込み中に書込み用電圧が低下し、データが記憶領域に正常に記憶されなかったことを、上記出力された比較結果に基づいて検知することができる。
請求項3に係る発明によれば、書込み用電圧が低下したときに、データの書込み対象である少なくとも2つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力することができる。
従って、データ書込み中に書込み用電圧が低下し、データが記憶領域に正常に記憶されなかったことを、上記出力された比較結果に基づいて検知することができる。
(請求項4に係る発明の効果)
請求項4に係る発明によれば、書込み用電圧が低下したときに、少なくとも2つの記憶領域に書込むべきデータを一時的に記憶し、データ比較手段による比較結果が、読出したデータ同士は異なるというものである場合に、一時記憶されているデータを読出すとともに、その読出したデータを、書込み用電圧低下検出手段により書込み用電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むことができる。
従って、書込み用電圧低下により正常に記憶されなかったデータを本来の正常なデータに書換えることができる。
請求項4に係る発明によれば、書込み用電圧が低下したときに、少なくとも2つの記憶領域に書込むべきデータを一時的に記憶し、データ比較手段による比較結果が、読出したデータ同士は異なるというものである場合に、一時記憶されているデータを読出すとともに、その読出したデータを、書込み用電圧低下検出手段により書込み用電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むことができる。
従って、書込み用電圧低下により正常に記憶されなかったデータを本来の正常なデータに書換えることができる。
(請求項5に係る発明の効果)
請求項5に係る発明によれば、所定のラインに侵入したノイズが検出されたときに、データの書込み対象である少なくとも2つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力することができる。
従って、データ書込み中にノイズが侵入し、データが記憶領域に正常に記憶されなかったことを、上記出力された比較結果に基づいて検知することができる。
請求項5に係る発明によれば、所定のラインに侵入したノイズが検出されたときに、データの書込み対象である少なくとも2つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力することができる。
従って、データ書込み中にノイズが侵入し、データが記憶領域に正常に記憶されなかったことを、上記出力された比較結果に基づいて検知することができる。
(請求項6に係る発明の効果)
請求項6に係る発明によれば、ノイズが検出されたときに、少なくとも2つの記憶領域に書込むべきデータを一時的に記憶し、データ比較手段による比較結果が、読出したデータ同士は異なるというものである場合に、一時記憶されているデータを読出すとともに、その読出したデータを、ノイズ検出手段によりノイズが検出されたときにデータの書込みを行っていた記憶領域に書込むことができる。
従って、所定のラインへノイズが侵入したことにより正常に記憶されなかったデータを本来の正常なデータに書換えることができる。
請求項6に係る発明によれば、ノイズが検出されたときに、少なくとも2つの記憶領域に書込むべきデータを一時的に記憶し、データ比較手段による比較結果が、読出したデータ同士は異なるというものである場合に、一時記憶されているデータを読出すとともに、その読出したデータを、ノイズ検出手段によりノイズが検出されたときにデータの書込みを行っていた記憶領域に書込むことができる。
従って、所定のラインへノイズが侵入したことにより正常に記憶されなかったデータを本来の正常なデータに書換えることができる。
<第1実施形態>
[記憶装置の主要構成]
この実施形態に係る記憶装置の主要構成について、それをブロックで示す図1を参照して説明する。
記憶装置20は、記憶領域1,2・・nの複数の記憶領域を備える。例えば、各記憶領域は、単一の記憶媒体(例えばEEPROMやフラッシュROMなど)における記憶領域を複数に区画することにより設定される。記憶装置20は、各記憶領域に対してデータの書込み及び読出しなどの制御を行う制御回路10を備える。制御回路10は、各記憶領域に書込むべきデータ、あるいは、各記憶領域から読出したデータを一時的に記憶するレジスタ(図示せず)を備える。制御回路10は、各記憶領域から読出したデータとレジスタに格納されているデータとを相互に比較するとともに、その比較結果を出力するデータ比較器11を備える。記憶装置20は、電源電圧低下検出回路12を備える。電源電圧低下検出回路12は、制御回路10に供給されている電源電圧Aが所定の電圧に低下したことを検出すると、それを示す電源電圧低下検出信号Bを制御回路10へ出力する。
制御回路10は、レジスタに記憶されている同一のデータを記憶領域1、記憶領域2の順にそれぞれ同じアドレスに書込む。制御回路10は、電源電圧低下検出回路12から電源電圧低下検出信号Bを入力すると、記憶領域1,2から各データを読出し、その読出した各データとレジスタに記憶されているデータとをデータ比較器11によって相互に比較する。そして、データが相互に一致しない場合は、レジスタに記憶されているデータを、電源電圧低下検出信号Bを入力したときにデータの書込みを行っていた記憶領域に書込むことにより、誤書込みされたデータを正常なデータに補正する。
[記憶装置の主要構成]
この実施形態に係る記憶装置の主要構成について、それをブロックで示す図1を参照して説明する。
記憶装置20は、記憶領域1,2・・nの複数の記憶領域を備える。例えば、各記憶領域は、単一の記憶媒体(例えばEEPROMやフラッシュROMなど)における記憶領域を複数に区画することにより設定される。記憶装置20は、各記憶領域に対してデータの書込み及び読出しなどの制御を行う制御回路10を備える。制御回路10は、各記憶領域に書込むべきデータ、あるいは、各記憶領域から読出したデータを一時的に記憶するレジスタ(図示せず)を備える。制御回路10は、各記憶領域から読出したデータとレジスタに格納されているデータとを相互に比較するとともに、その比較結果を出力するデータ比較器11を備える。記憶装置20は、電源電圧低下検出回路12を備える。電源電圧低下検出回路12は、制御回路10に供給されている電源電圧Aが所定の電圧に低下したことを検出すると、それを示す電源電圧低下検出信号Bを制御回路10へ出力する。
制御回路10は、レジスタに記憶されている同一のデータを記憶領域1、記憶領域2の順にそれぞれ同じアドレスに書込む。制御回路10は、電源電圧低下検出回路12から電源電圧低下検出信号Bを入力すると、記憶領域1,2から各データを読出し、その読出した各データとレジスタに記憶されているデータとをデータ比較器11によって相互に比較する。そして、データが相互に一致しない場合は、レジスタに記憶されているデータを、電源電圧低下検出信号Bを入力したときにデータの書込みを行っていた記憶領域に書込むことにより、誤書込みされたデータを正常なデータに補正する。
[記憶装置の動作]
次に、記憶装置20の動作について図2ないし図5を参照して説明する。
図2は、電源電圧、電源電圧低下検出信号、記憶領域1書込み制御信号、記憶領域2書込み制御信号及び書込み用高電圧の出力タイミングを示すタイミングチャートである。図3は、記憶領域1,2に記憶されているデータの一例を示す説明図である。図4は、図1に示す制御回路10が実行するデータ書込み処理の流れを示すフローチャートであり、図5は電圧低下検出処理の流れを示すフローチャートである。なお、図4及び図5の説明ではステップのことをSと略す。
次に、記憶装置20の動作について図2ないし図5を参照して説明する。
図2は、電源電圧、電源電圧低下検出信号、記憶領域1書込み制御信号、記憶領域2書込み制御信号及び書込み用高電圧の出力タイミングを示すタイミングチャートである。図3は、記憶領域1,2に記憶されているデータの一例を示す説明図である。図4は、図1に示す制御回路10が実行するデータ書込み処理の流れを示すフローチャートであり、図5は電圧低下検出処理の流れを示すフローチャートである。なお、図4及び図5の説明ではステップのことをSと略す。
制御回路10は、データを書込む対象として記憶領域1が選択されていることを示す記憶領域1選択信号C(選択信号は、チップセレクト信号ともいう)がアクティブになっているか否かを判定し(図4のS1)、アクティブになっていると判定した場合は(S1:Yes)、記憶領域1へのデータ書込みを指示する記憶領域1書込み制御信号Eがアクティブになっているか否かを判定する(S2)。ここで、アクティブになっていると判定した場合は(S2:Yes)、レジスタに一時的に格納されているデータを記憶領域1のアドレス1へ書込む(S3)。図2に示すように、記憶領域1書込み制御信号Eがアクティブになると(t1)、データを書込むために必要な書込み用高電圧(例えば十数V)が生成され(t1)、データが記憶領域1に書込まれる。また、記憶領域1書込み制御信号Eがアクティブになっている間は、記憶領域2書込み制御信号Fは非アクティブになっている。
続いて、制御回路10は、記憶領域2選択信号Dがアクティブになっているか否かを判定し(S4)、アクティブになっていると判定した場合は(S4:Yes)、記憶領域2書込み制御信号Fがアクティブになっているか否かを判定する(S5)。ここで、アクティブになっていると判定した場合は(S5:Yes)、レジスタに一時的に格納されているデータ、つまりS3において記憶領域1へ書込んだデータと同じデータを記憶領域2の指定されたアドレスに書込む(S6)。記憶領域2書込み制御信号Fがアクティブになると、書込み用高電圧が生成され、書込み用高電圧が生成されている間にデータが記憶領域2に書込まれる。また、記憶領域2書込み制御信号Fがアクティブになっている間は、記憶領域1書込み制御信号Eは非アクティブになっている。
その後、S1〜S6を繰り返し実行し、レジスタに記憶されているデータを、同じアドレスには同じデータが記憶されるように記憶領域1、2の順に書込む。
続いて、制御回路10は、記憶領域2選択信号Dがアクティブになっているか否かを判定し(S4)、アクティブになっていると判定した場合は(S4:Yes)、記憶領域2書込み制御信号Fがアクティブになっているか否かを判定する(S5)。ここで、アクティブになっていると判定した場合は(S5:Yes)、レジスタに一時的に格納されているデータ、つまりS3において記憶領域1へ書込んだデータと同じデータを記憶領域2の指定されたアドレスに書込む(S6)。記憶領域2書込み制御信号Fがアクティブになると、書込み用高電圧が生成され、書込み用高電圧が生成されている間にデータが記憶領域2に書込まれる。また、記憶領域2書込み制御信号Fがアクティブになっている間は、記憶領域1書込み制御信号Eは非アクティブになっている。
その後、S1〜S6を繰り返し実行し、レジスタに記憶されているデータを、同じアドレスには同じデータが記憶されるように記憶領域1、2の順に書込む。
また、制御回路10は、データ書込み処理の割込み処理として、図5に示す電圧低下検出処理を実行する。制御回路10は、電源電圧低下検出回路12から電源電圧低下検出信号Bが出力されたか否か、つまり電源電圧Aが所定の電圧に低下していたか否かを判定し(S7)、発生していたと判定すると(S7:Yes)、記憶領域1からデータを読出し(S8)、記憶領域2からデータを読出す(S9)。続いて、読出した両データと、レジスタに格納されているデータとを比較し(S10)、各データが相互に一致するか否かを判定する(S11)。この判定の手法としては、例えば公知の多数決論理を用いる。続いて、各データは相互に一致しないと判定した場合は(S11:No)、誤書込みされた記憶領域のデータを正しいデータに書換える(S13)。例えば、図2に示すように、記憶領域1にデータを書込んでいる途中で電源電圧が低下したときは(t2)、レジスタに格納されている正常なデータを記憶領域1に書込む。図中d1は、電圧低下により短くなった書込み時間を示し、d2は、電圧低下が発生しない本来正常なときの書込みに必要な書込み時間を示す。
例えば、図3に示すように、記憶領域1,2にはアドレス0〜5に対応する記憶領域がそれぞれ設定されており、アドレス0〜4に対応する各記憶領域には、図示のデータが書込まれているとする。例えば、アドレス0に対応する記憶領域1,2には、それぞれ同一のデータ「0000 0001」が書込まれている。
ここで、記憶領域1のアドレス5にデータを書き込んでいるときに(t2)、電源電圧が低下したとすると、制御回路10は、記憶領域1,2のアドレス5に対応する各記憶領域に書き込まれているデータを読出し、その読出した各データと、レジスタに記憶されているデータ、つまり電源電圧が低下する前に記憶領域1へ書込んだデータとをデータ比較器11によって相互に比較する。この例では、レジスタには、データ「0010 0000」が記憶されており、記憶領域1のアドレス5には、データ「1010 1010」が書込まれており、まだデータの書込みが行われていない記憶領域2のアドレス5のデータは、「0000 0000」となっているため、データ比較器11は各データは相互に一致しないと判定する。従って、制御回路10は、レジスタに記憶されているデータ「0010 0000」を、電源電圧が低下したときにデータの書込みを行っていた記憶領域1のアドレス5に上書きする。これにより、記憶領域1のアドレス5に誤書込みされていたデータは本来の正常なデータに補正される。
ここで、記憶領域1のアドレス5にデータを書き込んでいるときに(t2)、電源電圧が低下したとすると、制御回路10は、記憶領域1,2のアドレス5に対応する各記憶領域に書き込まれているデータを読出し、その読出した各データと、レジスタに記憶されているデータ、つまり電源電圧が低下する前に記憶領域1へ書込んだデータとをデータ比較器11によって相互に比較する。この例では、レジスタには、データ「0010 0000」が記憶されており、記憶領域1のアドレス5には、データ「1010 1010」が書込まれており、まだデータの書込みが行われていない記憶領域2のアドレス5のデータは、「0000 0000」となっているため、データ比較器11は各データは相互に一致しないと判定する。従って、制御回路10は、レジスタに記憶されているデータ「0010 0000」を、電源電圧が低下したときにデータの書込みを行っていた記憶領域1のアドレス5に上書きする。これにより、記憶領域1のアドレス5に誤書込みされていたデータは本来の正常なデータに補正される。
[第1実施形態の効果]
(1)以上のように、上記実施形態の記憶装置20を使用すれば、電源電圧低下時に、データの書込み対象となっていたアドレスの記憶領域1,2に記憶されているデータをそれぞれ読出すとともに、その読出した各データと、レジスタに記憶されているデータとを相互に比較し、データが相互に一致しない場合は、レジスタに記憶されているデータを、電源電圧低下時にデータを書込んでいた記憶領域に書込むことにより、誤書込みされていたデータを本来の正常なデータに補正することができる。
(2)また、多数決論理を実行するために記憶領域が複数設けられているような場合は、その記憶領域の一部を利用し、デコーダ回路を増設するだけで上記の記憶装置20を実現することができるため、記憶装置20の製造コスト上昇を抑制することができる。
(1)以上のように、上記実施形態の記憶装置20を使用すれば、電源電圧低下時に、データの書込み対象となっていたアドレスの記憶領域1,2に記憶されているデータをそれぞれ読出すとともに、その読出した各データと、レジスタに記憶されているデータとを相互に比較し、データが相互に一致しない場合は、レジスタに記憶されているデータを、電源電圧低下時にデータを書込んでいた記憶領域に書込むことにより、誤書込みされていたデータを本来の正常なデータに補正することができる。
(2)また、多数決論理を実行するために記憶領域が複数設けられているような場合は、その記憶領域の一部を利用し、デコーダ回路を増設するだけで上記の記憶装置20を実現することができるため、記憶装置20の製造コスト上昇を抑制することができる。
<第2実施形態>
次に、この発明の第2実施形態について図6を参照して説明する。図6は、この実施形態に係る記憶装置の主要構成をブロックで示す説明図である。この実施形態に係る記憶装置は、書込み用電圧の低下により誤書込みされたデータを正常なデータに補正できることを特徴とする。この実施形態の記憶装置は、上記特徴以外は前述の第1実施形態の記憶装置と同じ構成及び機能であるため、同じ部分の説明を簡略化または省略し、同じ部分については同じ符号を用いて説明する。
この記憶装置20は、書込み用電圧が所定の電圧に低下したことを検出する書込み用電圧低下検出回路13を備える。書込み用電圧低下検出回路13は、書込み用電圧が所定の電圧に低下したことを検出すると、それを示す書込み用電圧低下検出信号Bを制御回路10へ出力する。すると、制御回路10は、S7〜S12(図5)を実行し、誤書込みされたデータが記憶されていると判定した場合は、レジスタに記憶されているデータを、誤書込み用電圧が所定の電圧に低下したときにデータの書込みを行っていた記憶領域へ書込み、誤書込みされたデータを正常なデータに補正する。なお、この記憶装置20では、S7の判定処理は、「書込み用電圧低下?」という内容になる。
次に、この発明の第2実施形態について図6を参照して説明する。図6は、この実施形態に係る記憶装置の主要構成をブロックで示す説明図である。この実施形態に係る記憶装置は、書込み用電圧の低下により誤書込みされたデータを正常なデータに補正できることを特徴とする。この実施形態の記憶装置は、上記特徴以外は前述の第1実施形態の記憶装置と同じ構成及び機能であるため、同じ部分の説明を簡略化または省略し、同じ部分については同じ符号を用いて説明する。
この記憶装置20は、書込み用電圧が所定の電圧に低下したことを検出する書込み用電圧低下検出回路13を備える。書込み用電圧低下検出回路13は、書込み用電圧が所定の電圧に低下したことを検出すると、それを示す書込み用電圧低下検出信号Bを制御回路10へ出力する。すると、制御回路10は、S7〜S12(図5)を実行し、誤書込みされたデータが記憶されていると判定した場合は、レジスタに記憶されているデータを、誤書込み用電圧が所定の電圧に低下したときにデータの書込みを行っていた記憶領域へ書込み、誤書込みされたデータを正常なデータに補正する。なお、この記憶装置20では、S7の判定処理は、「書込み用電圧低下?」という内容になる。
以上のように、第2実施形態に係る記憶領域20を使用すれば、書込み用電圧低下時に、データの書込み対象となっていたアドレスの記憶領域1,2に記憶されているデータをそれぞれ読出すとともに、その読出した各データと、レジスタに記憶されているデータとを相互に比較し、データが相互に一致しない場合は、レジスタに記憶されているデータを、書込み用電圧低下時にデータを書込んでいた記憶領域に書込むことにより、誤書込みされていたデータを本来の正常なデータに補正することができる。
また、この実施形態の記憶装置20は、特徴部分以外は、第1実施形態の記憶領域20と同じ構成及び機能を備えるため、第1実施形態の効果(2)と同じ効果を奏することができる。
また、この実施形態の記憶装置20は、特徴部分以外は、第1実施形態の記憶領域20と同じ構成及び機能を備えるため、第1実施形態の効果(2)と同じ効果を奏することができる。
<第3実施形態>
次に、この発明の第3実施形態について図7を参照して説明する。図7は、この実施形態に係る記憶装置の主要構成をブロックで示す説明図である。この実施形態に係る記憶装置は、書込み用電圧の低下により誤書込みされたデータを正常なデータに補正できることを特徴とする。この実施形態の記憶装置は、上記特徴以外は前述の第1実施形態の記憶装置と同じ構成及び機能であるため、同じ部分の説明を簡略化または省略し、同じ部分については同じ符号を用いて説明する。
この記憶装置20は、ノイズを検出するノイズ検出回路14を備える。ノイズ検出回路14は、電源ライン、データバス、アドレスバス及び各種信号線などにノイズが侵入したことを検出する。ノイズ検出回路14は、ノイズの侵入を検出すると、それを示すノイズ検出信号Bを制御回路10へ出力する。すると、制御回路10は、S7〜S12(図5)を実行し、誤書込みされたデータが記憶されていると判定した場合は、レジスタに記憶されているデータを、ノイズの侵入が検出されたときにデータの書込みを行っていた記憶領域へ書込み、誤書込みされたデータを正常なデータに補正する。なお、この記憶装置20では、S7の判定処理は、「ノイズ侵入検出?」という内容になる。
次に、この発明の第3実施形態について図7を参照して説明する。図7は、この実施形態に係る記憶装置の主要構成をブロックで示す説明図である。この実施形態に係る記憶装置は、書込み用電圧の低下により誤書込みされたデータを正常なデータに補正できることを特徴とする。この実施形態の記憶装置は、上記特徴以外は前述の第1実施形態の記憶装置と同じ構成及び機能であるため、同じ部分の説明を簡略化または省略し、同じ部分については同じ符号を用いて説明する。
この記憶装置20は、ノイズを検出するノイズ検出回路14を備える。ノイズ検出回路14は、電源ライン、データバス、アドレスバス及び各種信号線などにノイズが侵入したことを検出する。ノイズ検出回路14は、ノイズの侵入を検出すると、それを示すノイズ検出信号Bを制御回路10へ出力する。すると、制御回路10は、S7〜S12(図5)を実行し、誤書込みされたデータが記憶されていると判定した場合は、レジスタに記憶されているデータを、ノイズの侵入が検出されたときにデータの書込みを行っていた記憶領域へ書込み、誤書込みされたデータを正常なデータに補正する。なお、この記憶装置20では、S7の判定処理は、「ノイズ侵入検出?」という内容になる。
以上のように、第3実施形態に係る記憶領域20を使用すれば、ノイズの侵入検出時に、データの書込み対象となっていたアドレスの記憶領域1,2に記憶されているデータをそれぞれ読出すとともに、その読出した各データと、レジスタに記憶されているデータとを相互に比較し、データが相互に一致しない場合は、レジスタに記憶されているデータを、ノイズの侵入検出時にデータを書込んでいた記憶領域に書込むことにより、誤書込みされていたデータを本来の正常なデータに補正することができる。
また、この実施形態の記憶装置20は、特徴部分以外は、第1実施形態の記憶領域20と同じ構成及び機能を備えるため、第1実施形態の効果(2)と同じ効果を奏することができる。
また、この実施形態の記憶装置20は、特徴部分以外は、第1実施形態の記憶領域20と同じ構成及び機能を備えるため、第1実施形態の効果(2)と同じ効果を奏することができる。
<他の実施形態>
(1)電源電圧低下などが発生すると、アドレスデータ化けが生じ、指定したアドレス以外にデータが書込まれてしまう場合がある。そこで、電源電圧低下などが発生したときにデータ書込みを行っていた記憶領域と、書込みを行っていなかった記憶領域とから全データを読出し、その読出したデータ同士を比較することにより、異なったアドレスにデータが書込まれているか否かを検知する。
(2)前記の実施形態では、電源電圧が低下したときにのみ、データの比較および補正を行う場合を説明したが、電源電圧が低下したとき以外に、所定の時間間隔で上記のデータの比較および補正を行うように構成してもよい。この構成を実施すれば、前述の第1実施形態と同じ効果を奏することができる他、メモリ化けがしていないか否かのリフレッシュチェックに対応することができる。
(3)電源電圧の低下、書込み用電圧の低下、あるいは、ノイズの検出時に、データを記憶する複数の記憶領域(1,2・・n)のデータとレジスタに記憶されているデータとが相互に一致している場合でも、メモリに対して十分に書込みが行えていない場合が存在する。そのような場合はメモリへの書込みが浅いために、その後使用している中でデータ化けを生じる可能性がある。そこで、例えばメモリセルのゲート電圧(メモリゲート電圧)を変えて各記憶領域からデータ読出しを行い、その読出したデータと、レジスタに記憶されているデータとを相互に比較することにより、メモリに対して十分に書込みが行えているかを知ることができる。
(4)前記の実施形態では、制御回路10がレジスタを備える構成を説明したが、各記憶領域がレジスタをそれぞれ備える構成でもよい。
(5)記憶領域1,2に対してアドレス1つ分又は複数個分のデータの書込みが終了する毎に、書込まれたデータを各記憶領域から読出して相互に比較することにより誤書込みを検知し、誤書込みが発見された場合に、誤書込みされたデータを正常なデータに補正することもできる。
(1)電源電圧低下などが発生すると、アドレスデータ化けが生じ、指定したアドレス以外にデータが書込まれてしまう場合がある。そこで、電源電圧低下などが発生したときにデータ書込みを行っていた記憶領域と、書込みを行っていなかった記憶領域とから全データを読出し、その読出したデータ同士を比較することにより、異なったアドレスにデータが書込まれているか否かを検知する。
(2)前記の実施形態では、電源電圧が低下したときにのみ、データの比較および補正を行う場合を説明したが、電源電圧が低下したとき以外に、所定の時間間隔で上記のデータの比較および補正を行うように構成してもよい。この構成を実施すれば、前述の第1実施形態と同じ効果を奏することができる他、メモリ化けがしていないか否かのリフレッシュチェックに対応することができる。
(3)電源電圧の低下、書込み用電圧の低下、あるいは、ノイズの検出時に、データを記憶する複数の記憶領域(1,2・・n)のデータとレジスタに記憶されているデータとが相互に一致している場合でも、メモリに対して十分に書込みが行えていない場合が存在する。そのような場合はメモリへの書込みが浅いために、その後使用している中でデータ化けを生じる可能性がある。そこで、例えばメモリセルのゲート電圧(メモリゲート電圧)を変えて各記憶領域からデータ読出しを行い、その読出したデータと、レジスタに記憶されているデータとを相互に比較することにより、メモリに対して十分に書込みが行えているかを知ることができる。
(4)前記の実施形態では、制御回路10がレジスタを備える構成を説明したが、各記憶領域がレジスタをそれぞれ備える構成でもよい。
(5)記憶領域1,2に対してアドレス1つ分又は複数個分のデータの書込みが終了する毎に、書込まれたデータを各記憶領域から読出して相互に比較することにより誤書込みを検知し、誤書込みが発見された場合に、誤書込みされたデータを正常なデータに補正することもできる。
1,2,n・・記憶領域、10・・制御回路、11・・データ比較器(データ比較手段)、12・・低電圧・ノイズ検出回路(電圧検出手段)、20・・記憶装置。
Claims (6)
- データを記憶する複数の記憶領域と、
前記複数の記憶領域のうち少なくとも2つの記憶領域に対して所定の順序で同一のデータを書込むデータ書込み手段と、
電源電圧の低下を検出する電源電圧低下検出手段と、
この電源電圧低下検出手段により、前記電源電圧の低下が検出されたときに前記少なくとも2つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力するデータ比較手段と、
を備えたことを特徴とする記憶装置。 - 前記少なくとも2つの記憶領域に書込むべきデータを、書込む前に一時的に記憶する一時記憶領域と、
前記データ比較手段による比較結果が、前記読出したデータ同士は異なるというものである場合に前記一時記憶領域に記憶されているデータを読出すとともに、その読出したデータを、前記電圧低下検出手段により前記電源電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むデータ補正手段と、
を備えたことを特徴とする請求項1に記載の記憶装置。 - データを記憶する複数の記憶領域と、
前記複数の記憶領域のうち少なくとも2つの記憶領域に対して所定の順序で同一のデータを書込むデータ書込み手段と、
前記各記憶領域にデータを書込むための書込み用電圧の低下を検出する書込み用電圧低下検出手段と、
この書込み用電圧低下検出手段により、前記書込み用電圧の低下が検出されたときに前記少なくとも2つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力するデータ比較手段と、
を備えたことを特徴とする記憶装置。 - 前記少なくとも2つの記憶領域に書込むべきデータを、書込む前に一時的に記憶する一時記憶領域と、
前記データ比較手段による比較結果が、前記読出したデータ同士は異なるというものである場合に前記一時記憶領域に記憶されているデータを読出すとともに、その読出したデータを、前記書込み用電圧低下検出手段により前記書込み用電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むデータ補正手段と、
を備えたことを特徴とする請求項3に記載の記憶装置。 - データを記憶する複数の記憶領域と、
前記複数の記憶領域のうち少なくとも2つの記憶領域に対して所定の順序で同一のデータを書込むデータ書込み手段と、
所定のラインに侵入したノイズを検出するノイズ検出手段と、
このノイズ検出手段により、前記ノイズが検出されたときに前記少なくとも2つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力するデータ比較手段と、
を備えたことを特徴とする記憶装置。 - 前記少なくとも2つの記憶領域に書込むべきデータを、書込む前に一時的に記憶する一時記憶領域と、
前記データ比較手段による比較結果が、前記読出したデータ同士は異なるというものである場合に前記一時記憶領域に記憶されているデータを読出すとともに、その読出したデータを、前記ノイズ検出手段により前記ノイズが検出されたときにデータの書込みを行っていた記憶領域に書込むデータ補正手段と、
を備えたことを特徴とする請求項5に記載の記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004343832A JP2006155735A (ja) | 2004-11-29 | 2004-11-29 | 記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004343832A JP2006155735A (ja) | 2004-11-29 | 2004-11-29 | 記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006155735A true JP2006155735A (ja) | 2006-06-15 |
Family
ID=36633848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004343832A Pending JP2006155735A (ja) | 2004-11-29 | 2004-11-29 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006155735A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011009152A (ja) * | 2009-06-29 | 2011-01-13 | Mitsubishi Electric Corp | 電子式回路遮断器 |
US8059464B2 (en) | 2008-10-24 | 2011-11-15 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, methods of programming the nonvolatile memory device and memory system including the same |
US9436598B2 (en) | 2011-03-04 | 2016-09-06 | Renesas Electronics Corporation | Semiconductor device with nonvolatile memory prevented from malfunctioning caused by momentary power interruption |
JP2017162095A (ja) * | 2016-03-08 | 2017-09-14 | 株式会社リコー | 情報処理装置、情報処理方法、情報処理プログラム |
-
2004
- 2004-11-29 JP JP2004343832A patent/JP2006155735A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8059464B2 (en) | 2008-10-24 | 2011-11-15 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, methods of programming the nonvolatile memory device and memory system including the same |
JP2011009152A (ja) * | 2009-06-29 | 2011-01-13 | Mitsubishi Electric Corp | 電子式回路遮断器 |
US9436598B2 (en) | 2011-03-04 | 2016-09-06 | Renesas Electronics Corporation | Semiconductor device with nonvolatile memory prevented from malfunctioning caused by momentary power interruption |
JP2017162095A (ja) * | 2016-03-08 | 2017-09-14 | 株式会社リコー | 情報処理装置、情報処理方法、情報処理プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8176387B2 (en) | Error detection control system | |
US9760434B2 (en) | ECC method for double pattern flash memory | |
JP5010271B2 (ja) | エラー訂正コード生成方法、およびメモリ制御装置 | |
JP2006190425A (ja) | 半導体記憶装置 | |
US8856614B2 (en) | Semiconductor memory device detecting error | |
JP2007133986A (ja) | 半導体記憶装置 | |
JP2007304781A (ja) | 半導体装置、及び起動方法 | |
JP2009042911A (ja) | メモリアクセスシステム | |
CN105788648A (zh) | 基于异构混合内存的nvm坏块识别处理及纠错方法和系统 | |
US20080016415A1 (en) | Evaluation system and method | |
JP2005242797A (ja) | エラー訂正回路 | |
JP7020989B2 (ja) | 不揮発性記憶装置、メモリ制御装置、及びメモリ制御方法 | |
JP2016118815A (ja) | 不揮発性メモリ装置 | |
JP2007041665A (ja) | Ecc機能検査回路およびecc機能検査方法 | |
US7657795B2 (en) | Method and apparatus for writing to a target memory page of a memory | |
US10885195B2 (en) | Process for loading a secure memory image for a microcontroller and assembly including a microcontroller | |
JP2006155735A (ja) | 記憶装置 | |
JP2008310896A (ja) | 不揮発性記憶装置、不揮発性記憶システムおよび不揮発性記憶装置の制御方法 | |
CN108255633B (zh) | 存储控制方法、存储装置 | |
JP2002244932A (ja) | 制御装置 | |
JP6332134B2 (ja) | メモリ診断回路 | |
JP2004348627A (ja) | マイクロコンピュータシステム | |
US8489828B2 (en) | Control apparatus having non-volatile RAM, protection apparatus and method applied thereto | |
JP4742553B2 (ja) | 記憶装置 | |
CN110838314A (zh) | 一种存储数据的加固方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |