JP2006155735A - 記憶装置 - Google Patents

Abstract

【課題】 データ書込み中の電圧低下により、データが正常に記憶されなかったことを検知し、正常に記憶されなかったデータを本来の正常なデータに書換えることができる記憶装置を実現する。
【解決手段】 制御回路１０は、記憶領域１，２の順に同一のデータを書込み、電源電圧低下検出回路１２により電源電圧の低下が検出されると、記憶領域１，２からデータを読出すとともに、その読出したデータと、レジスタに記憶されているデータとを相互に比較し、相互に一致しない場合は、データ書込み前にレジスタに記憶したデータを、電源電圧の低下が検出されたときにデータ書込みを行っていた記憶領域に書込むことにより、誤書込みされたデータを正常なデータに補正する。
【選択図】 図１

Description

この発明は、データを記憶する記憶装置に関する。

従来、記憶装置として、電源電圧検知回路を設け、電源電圧が所定値以下のときは、データの書込みを禁止するように構成されたものが知られている（特許文献１）。また、電源電圧が所定値以下のときは、データ書込みのための電圧を遮断するように構成されたものが知られている（特許文献２）。

特開昭６４−８５９９号公報 特開平７−５００９７号公報

特許文献１に記載のものは、データ書込み中に電源電圧が低下すると、データの書込みが禁止されるため、データを完全に書込むことができない。また、特許文献２に記載のものは、データ書込み中に電源電圧が低下すると、書込みのための電圧が遮断されるため、正常なデータ書込みをすることができない。
また、特許文献１，２に記載のものは、データ書込み中に電圧が低下し、データが記憶領域に正常に記憶されなかった場合であっても、それを検知できないという問題がある。
さらに、そのように検知ができないため、正常に記憶されなかったデータを本来の正常なデータに書換えることができないという問題もある。

そこでこの発明は、データ書込み中に電圧が低下し、データが記憶領域に正常に記憶されなかったことを検知することができる記憶装置を実現することを目的とする。また、正常に記憶されなかったデータを本来の正常なデータに書換えることができる記憶装置を実現することを目的とする。

この発明は、上記目的を達成するため、請求項１に記載の発明では、データを記憶する複数の記憶領域（１、２・・ｎ）と、前記複数の記憶領域のうち少なくとも２つの記憶領域（１、２）に対して所定の順序で同一のデータを書込むデータ書込み手段（Ｓ１〜Ｓ６）と、電源電圧の低下を検出する電源電圧低下検出手段（１２、Ｓ７）と、この電源電圧低下検出手段により、前記電源電圧の低下が検出されたときに前記少なくとも２つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力するデータ比較手段（１１、Ｓ１０）とを備えたという技術的手段を用いる。
なお、後述する実施形態の電源電圧低下検出回路１２が請求項１の電源電圧低下検出手段に対応し、データ比較器１１がデータ比較手段に対応する。また、制御回路１０が実行するステップ（以下、Ｓと略す）１〜Ｓ６がデータ書込み手段として機能し、Ｓ７が電源電圧低下検出手段として機能し、Ｓ１０がデータ比較手段として機能する。

請求項２に記載の発明では、請求項１に記載の記憶装置において、前記少なくとも２つの記憶領域に書込むべきデータを、書込む前に一時的に記憶する一時記憶領域と、前記データ比較手段による比較結果が、前記読出したデータ同士は異なるというものである場合に前記一時記憶領域に記憶されているデータを読出すとともに、その読出したデータを、前記電源電圧低下検出手段により前記電源電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むデータ補正手段（Ｓ１１、Ｓ１２）とを備えたという技術的手段を用いる。

請求項３に記載の発明では、データを記憶する複数の記憶領域（１、２・・ｎ）と、前記複数の記憶領域のうち少なくとも２つの記憶領域（１、２）に対して所定の順序で同一のデータを書込むデータ書込み手段（Ｓ１〜Ｓ６）と、前記各記憶領域にデータを書込むための書込み用電圧の低下を検出する書込み用電圧低下検出手段（１３）と、この書込み用電圧低下検出手段により、前記書込み用電圧の低下が検出されたときに前記少なくとも２つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力するデータ比較手段（１１）とを備えたという技術的手段を用いる。
なお、後述する実施形態の書込み用電圧低下検出回路１３が請求項３の書込み用電圧低下検出手段に対応し、データ比較器１１がデータ比較手段に対応する。また、制御回路１０が実行するＳ１〜Ｓ６がデータ書込み手段として機能する。

請求項４に記載の発明では、請求項３に記載の記憶装置において、前記少なくとも２つの記憶領域に書込むべきデータを、書込む前に一時的に記憶する一時記憶領域と、前記データ比較手段による比較結果が、前記読出したデータ同士は異なるというものである場合に前記一時記憶領域に記憶されているデータを読出すとともに、その読出したデータを、前記書込み用電圧低下検出手段により前記書込み用電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むデータ補正手段とを備えたという技術的手段を用いる。

請求項５に記載の発明では、データを記憶する複数の記憶領域（１、２・・ｎ）と、前記複数の記憶領域のうち少なくとも２つの記憶領域（１、２）に対して所定の順序で同一のデータを書込むデータ書込み手段（Ｓ１〜Ｓ６）と、所定のラインに侵入したノイズを検出するノイズ検出手段（１４）と、このノイズ検出手段により、前記ノイズが検出されたときに前記少なくとも２つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力するデータ比較手段（１１）とを備えたという技術的手段を用いる。
なお、後述する実施形態のノイズ検出回路１４が請求項５のノイズ検出手段に対応し、データ比較器１１がデータ比較手段に対応する。また、制御回路１０が実行するＳ１〜Ｓ６がデータ書込み手段として機能する。

請求項６に記載の発明では、請求項５に記載の記憶装置において、前記少なくとも２つの記憶領域に書込むべきデータを、書込む前に一時的に記憶する一時記憶領域と、前記データ比較手段による比較結果が、前記読出したデータ同士は異なるというものである場合に前記一時記憶領域に記憶されているデータを読出すとともに、その読出したデータを、前記ノイズ検出手段により前記ノイズが検出されたときにデータの書込みを行っていた記憶領域に書込むデータ補正手段とを備えたという技術的手段を用いる。
なお、後述する実施形態のレジスタが請求項２，４，６の一時記憶領域に対応する。また、上記括弧内の符号は、後述する実施形態における符号と対応するものである。

（請求項１に係る発明の効果）
請求項１に係る発明によれば、電源電圧が低下したときに、データの書込み対象である少なくとも２つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力することができる。
従って、データ書込み中に電源電圧が低下し、データが記憶領域に正常に記憶されなかったことを、上記出力された比較結果に基づいて検知することができる。

（請求項２に係る発明の効果）
請求項２に係る発明によれば、電源電圧が低下したときに、少なくとも２つの記憶領域に書込むべきデータを一時的に記憶し、データ比較手段による比較結果が、読出したデータ同士は異なるというものである場合に、一時記憶されているデータを読出すとともに、その読出したデータを、電源電圧低下検出手段により電源電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むことができる。
従って、電源電圧低下により正常に記憶されなかったデータを本来の正常なデータに書換えることができる。

（請求項３に係る発明の効果）
請求項３に係る発明によれば、書込み用電圧が低下したときに、データの書込み対象である少なくとも２つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力することができる。
従って、データ書込み中に書込み用電圧が低下し、データが記憶領域に正常に記憶されなかったことを、上記出力された比較結果に基づいて検知することができる。

（請求項４に係る発明の効果）
請求項４に係る発明によれば、書込み用電圧が低下したときに、少なくとも２つの記憶領域に書込むべきデータを一時的に記憶し、データ比較手段による比較結果が、読出したデータ同士は異なるというものである場合に、一時記憶されているデータを読出すとともに、その読出したデータを、書込み用電圧低下検出手段により書込み用電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むことができる。
従って、書込み用電圧低下により正常に記憶されなかったデータを本来の正常なデータに書換えることができる。

（請求項５に係る発明の効果）
請求項５に係る発明によれば、所定のラインに侵入したノイズが検出されたときに、データの書込み対象である少なくとも２つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力することができる。
従って、データ書込み中にノイズが侵入し、データが記憶領域に正常に記憶されなかったことを、上記出力された比較結果に基づいて検知することができる。

（請求項６に係る発明の効果）
請求項６に係る発明によれば、ノイズが検出されたときに、少なくとも２つの記憶領域に書込むべきデータを一時的に記憶し、データ比較手段による比較結果が、読出したデータ同士は異なるというものである場合に、一時記憶されているデータを読出すとともに、その読出したデータを、ノイズ検出手段によりノイズが検出されたときにデータの書込みを行っていた記憶領域に書込むことができる。
従って、所定のラインへノイズが侵入したことにより正常に記憶されなかったデータを本来の正常なデータに書換えることができる。

＜第１実施形態＞
［記憶装置の主要構成］
この実施形態に係る記憶装置の主要構成について、それをブロックで示す図１を参照して説明する。
記憶装置２０は、記憶領域１，２・・ｎの複数の記憶領域を備える。例えば、各記憶領域は、単一の記憶媒体（例えばＥＥＰＲＯＭやフラッシュＲＯＭなど）における記憶領域を複数に区画することにより設定される。記憶装置２０は、各記憶領域に対してデータの書込み及び読出しなどの制御を行う制御回路１０を備える。制御回路１０は、各記憶領域に書込むべきデータ、あるいは、各記憶領域から読出したデータを一時的に記憶するレジスタ（図示せず）を備える。制御回路１０は、各記憶領域から読出したデータとレジスタに格納されているデータとを相互に比較するとともに、その比較結果を出力するデータ比較器１１を備える。記憶装置２０は、電源電圧低下検出回路１２を備える。電源電圧低下検出回路１２は、制御回路１０に供給されている電源電圧Ａが所定の電圧に低下したことを検出すると、それを示す電源電圧低下検出信号Ｂを制御回路１０へ出力する。
制御回路１０は、レジスタに記憶されている同一のデータを記憶領域１、記憶領域２の順にそれぞれ同じアドレスに書込む。制御回路１０は、電源電圧低下検出回路１２から電源電圧低下検出信号Ｂを入力すると、記憶領域１，２から各データを読出し、その読出した各データとレジスタに記憶されているデータとをデータ比較器１１によって相互に比較する。そして、データが相互に一致しない場合は、レジスタに記憶されているデータを、電源電圧低下検出信号Ｂを入力したときにデータの書込みを行っていた記憶領域に書込むことにより、誤書込みされたデータを正常なデータに補正する。

［記憶装置の動作］
次に、記憶装置２０の動作について図２ないし図５を参照して説明する。
図２は、電源電圧、電源電圧低下検出信号、記憶領域１書込み制御信号、記憶領域２書込み制御信号及び書込み用高電圧の出力タイミングを示すタイミングチャートである。図３は、記憶領域１，２に記憶されているデータの一例を示す説明図である。図４は、図１に示す制御回路１０が実行するデータ書込み処理の流れを示すフローチャートであり、図５は電圧低下検出処理の流れを示すフローチャートである。なお、図４及び図５の説明ではステップのことをＳと略す。

制御回路１０は、データを書込む対象として記憶領域１が選択されていることを示す記憶領域１選択信号Ｃ（選択信号は、チップセレクト信号ともいう）がアクティブになっているか否かを判定し（図４のＳ１）、アクティブになっていると判定した場合は（Ｓ１：Ｙｅｓ）、記憶領域１へのデータ書込みを指示する記憶領域１書込み制御信号Ｅがアクティブになっているか否かを判定する（Ｓ２）。ここで、アクティブになっていると判定した場合は（Ｓ２：Ｙｅｓ）、レジスタに一時的に格納されているデータを記憶領域１のアドレス１へ書込む（Ｓ３）。図２に示すように、記憶領域１書込み制御信号Ｅがアクティブになると（ｔ１）、データを書込むために必要な書込み用高電圧（例えば十数Ｖ）が生成され（ｔ１）、データが記憶領域１に書込まれる。また、記憶領域１書込み制御信号Ｅがアクティブになっている間は、記憶領域２書込み制御信号Ｆは非アクティブになっている。
続いて、制御回路１０は、記憶領域２選択信号Ｄがアクティブになっているか否かを判定し（Ｓ４）、アクティブになっていると判定した場合は（Ｓ４：Ｙｅｓ）、記憶領域２書込み制御信号Ｆがアクティブになっているか否かを判定する（Ｓ５）。ここで、アクティブになっていると判定した場合は（Ｓ５：Ｙｅｓ）、レジスタに一時的に格納されているデータ、つまりＳ３において記憶領域１へ書込んだデータと同じデータを記憶領域２の指定されたアドレスに書込む（Ｓ６）。記憶領域２書込み制御信号Ｆがアクティブになると、書込み用高電圧が生成され、書込み用高電圧が生成されている間にデータが記憶領域２に書込まれる。また、記憶領域２書込み制御信号Ｆがアクティブになっている間は、記憶領域１書込み制御信号Ｅは非アクティブになっている。
その後、Ｓ１〜Ｓ６を繰り返し実行し、レジスタに記憶されているデータを、同じアドレスには同じデータが記憶されるように記憶領域１、２の順に書込む。

また、制御回路１０は、データ書込み処理の割込み処理として、図５に示す電圧低下検出処理を実行する。制御回路１０は、電源電圧低下検出回路１２から電源電圧低下検出信号Ｂが出力されたか否か、つまり電源電圧Ａが所定の電圧に低下していたか否かを判定し（Ｓ７）、発生していたと判定すると（Ｓ７：Ｙｅｓ）、記憶領域１からデータを読出し（Ｓ８）、記憶領域２からデータを読出す（Ｓ９）。続いて、読出した両データと、レジスタに格納されているデータとを比較し（Ｓ１０）、各データが相互に一致するか否かを判定する（Ｓ１１）。この判定の手法としては、例えば公知の多数決論理を用いる。続いて、各データは相互に一致しないと判定した場合は（Ｓ１１：Ｎｏ）、誤書込みされた記憶領域のデータを正しいデータに書換える（Ｓ１３）。例えば、図２に示すように、記憶領域１にデータを書込んでいる途中で電源電圧が低下したときは（ｔ２）、レジスタに格納されている正常なデータを記憶領域１に書込む。図中ｄ１は、電圧低下により短くなった書込み時間を示し、ｄ２は、電圧低下が発生しない本来正常なときの書込みに必要な書込み時間を示す。

例えば、図３に示すように、記憶領域１，２にはアドレス０〜５に対応する記憶領域がそれぞれ設定されており、アドレス０〜４に対応する各記憶領域には、図示のデータが書込まれているとする。例えば、アドレス０に対応する記憶領域１，２には、それぞれ同一のデータ「００００ ０００１」が書込まれている。
ここで、記憶領域１のアドレス５にデータを書き込んでいるときに（ｔ２）、電源電圧が低下したとすると、制御回路１０は、記憶領域１，２のアドレス５に対応する各記憶領域に書き込まれているデータを読出し、その読出した各データと、レジスタに記憶されているデータ、つまり電源電圧が低下する前に記憶領域１へ書込んだデータとをデータ比較器１１によって相互に比較する。この例では、レジスタには、データ「００１０ ００００」が記憶されており、記憶領域１のアドレス５には、データ「１０１０ １０１０」が書込まれており、まだデータの書込みが行われていない記憶領域２のアドレス５のデータは、「００００ ００００」となっているため、データ比較器１１は各データは相互に一致しないと判定する。従って、制御回路１０は、レジスタに記憶されているデータ「００１０ ００００」を、電源電圧が低下したときにデータの書込みを行っていた記憶領域１のアドレス５に上書きする。これにより、記憶領域１のアドレス５に誤書込みされていたデータは本来の正常なデータに補正される。

［第１実施形態の効果］
（１）以上のように、上記実施形態の記憶装置２０を使用すれば、電源電圧低下時に、データの書込み対象となっていたアドレスの記憶領域１，２に記憶されているデータをそれぞれ読出すとともに、その読出した各データと、レジスタに記憶されているデータとを相互に比較し、データが相互に一致しない場合は、レジスタに記憶されているデータを、電源電圧低下時にデータを書込んでいた記憶領域に書込むことにより、誤書込みされていたデータを本来の正常なデータに補正することができる。
（２）また、多数決論理を実行するために記憶領域が複数設けられているような場合は、その記憶領域の一部を利用し、デコーダ回路を増設するだけで上記の記憶装置２０を実現することができるため、記憶装置２０の製造コスト上昇を抑制することができる。

＜第２実施形態＞
次に、この発明の第２実施形態について図６を参照して説明する。図６は、この実施形態に係る記憶装置の主要構成をブロックで示す説明図である。この実施形態に係る記憶装置は、書込み用電圧の低下により誤書込みされたデータを正常なデータに補正できることを特徴とする。この実施形態の記憶装置は、上記特徴以外は前述の第１実施形態の記憶装置と同じ構成及び機能であるため、同じ部分の説明を簡略化または省略し、同じ部分については同じ符号を用いて説明する。
この記憶装置２０は、書込み用電圧が所定の電圧に低下したことを検出する書込み用電圧低下検出回路１３を備える。書込み用電圧低下検出回路１３は、書込み用電圧が所定の電圧に低下したことを検出すると、それを示す書込み用電圧低下検出信号Ｂを制御回路１０へ出力する。すると、制御回路１０は、Ｓ７〜Ｓ１２（図５）を実行し、誤書込みされたデータが記憶されていると判定した場合は、レジスタに記憶されているデータを、誤書込み用電圧が所定の電圧に低下したときにデータの書込みを行っていた記憶領域へ書込み、誤書込みされたデータを正常なデータに補正する。なお、この記憶装置２０では、Ｓ７の判定処理は、「書込み用電圧低下？」という内容になる。

以上のように、第２実施形態に係る記憶領域２０を使用すれば、書込み用電圧低下時に、データの書込み対象となっていたアドレスの記憶領域１，２に記憶されているデータをそれぞれ読出すとともに、その読出した各データと、レジスタに記憶されているデータとを相互に比較し、データが相互に一致しない場合は、レジスタに記憶されているデータを、書込み用電圧低下時にデータを書込んでいた記憶領域に書込むことにより、誤書込みされていたデータを本来の正常なデータに補正することができる。
また、この実施形態の記憶装置２０は、特徴部分以外は、第１実施形態の記憶領域２０と同じ構成及び機能を備えるため、第１実施形態の効果（２）と同じ効果を奏することができる。

＜第３実施形態＞
次に、この発明の第３実施形態について図７を参照して説明する。図７は、この実施形態に係る記憶装置の主要構成をブロックで示す説明図である。この実施形態に係る記憶装置は、書込み用電圧の低下により誤書込みされたデータを正常なデータに補正できることを特徴とする。この実施形態の記憶装置は、上記特徴以外は前述の第１実施形態の記憶装置と同じ構成及び機能であるため、同じ部分の説明を簡略化または省略し、同じ部分については同じ符号を用いて説明する。
この記憶装置２０は、ノイズを検出するノイズ検出回路１４を備える。ノイズ検出回路１４は、電源ライン、データバス、アドレスバス及び各種信号線などにノイズが侵入したことを検出する。ノイズ検出回路１４は、ノイズの侵入を検出すると、それを示すノイズ検出信号Ｂを制御回路１０へ出力する。すると、制御回路１０は、Ｓ７〜Ｓ１２（図５）を実行し、誤書込みされたデータが記憶されていると判定した場合は、レジスタに記憶されているデータを、ノイズの侵入が検出されたときにデータの書込みを行っていた記憶領域へ書込み、誤書込みされたデータを正常なデータに補正する。なお、この記憶装置２０では、Ｓ７の判定処理は、「ノイズ侵入検出？」という内容になる。

以上のように、第３実施形態に係る記憶領域２０を使用すれば、ノイズの侵入検出時に、データの書込み対象となっていたアドレスの記憶領域１，２に記憶されているデータをそれぞれ読出すとともに、その読出した各データと、レジスタに記憶されているデータとを相互に比較し、データが相互に一致しない場合は、レジスタに記憶されているデータを、ノイズの侵入検出時にデータを書込んでいた記憶領域に書込むことにより、誤書込みされていたデータを本来の正常なデータに補正することができる。
また、この実施形態の記憶装置２０は、特徴部分以外は、第１実施形態の記憶領域２０と同じ構成及び機能を備えるため、第１実施形態の効果（２）と同じ効果を奏することができる。

＜他の実施形態＞
（１）電源電圧低下などが発生すると、アドレスデータ化けが生じ、指定したアドレス以外にデータが書込まれてしまう場合がある。そこで、電源電圧低下などが発生したときにデータ書込みを行っていた記憶領域と、書込みを行っていなかった記憶領域とから全データを読出し、その読出したデータ同士を比較することにより、異なったアドレスにデータが書込まれているか否かを検知する。
（２）前記の実施形態では、電源電圧が低下したときにのみ、データの比較および補正を行う場合を説明したが、電源電圧が低下したとき以外に、所定の時間間隔で上記のデータの比較および補正を行うように構成してもよい。この構成を実施すれば、前述の第１実施形態と同じ効果を奏することができる他、メモリ化けがしていないか否かのリフレッシュチェックに対応することができる。
（３）電源電圧の低下、書込み用電圧の低下、あるいは、ノイズの検出時に、データを記憶する複数の記憶領域（１，２・・ｎ）のデータとレジスタに記憶されているデータとが相互に一致している場合でも、メモリに対して十分に書込みが行えていない場合が存在する。そのような場合はメモリへの書込みが浅いために、その後使用している中でデータ化けを生じる可能性がある。そこで、例えばメモリセルのゲート電圧（メモリゲート電圧）を変えて各記憶領域からデータ読出しを行い、その読出したデータと、レジスタに記憶されているデータとを相互に比較することにより、メモリに対して十分に書込みが行えているかを知ることができる。
（４）前記の実施形態では、制御回路１０がレジスタを備える構成を説明したが、各記憶領域がレジスタをそれぞれ備える構成でもよい。
（５）記憶領域１，２に対してアドレス１つ分又は複数個分のデータの書込みが終了する毎に、書込まれたデータを各記憶領域から読出して相互に比較することにより誤書込みを検知し、誤書込みが発見された場合に、誤書込みされたデータを正常なデータに補正することもできる。

この発明の実施形態に係る記憶装置の主要構成をブロックで示す説明図である。 電源電圧、低電圧検出信号、記憶領域１書込み制御信号、記憶領域２書込み制御信号及び書込み用高電圧の出力タイミングを示すタイミングチャートである。 記憶領域１，２に記憶されているデータの一例を示す説明図である。 制御回路１０が実行するデータ書込み処理の流れを示すフローチャートである。 電圧低下検出処理の流れを示すフローチャートである。 第２実施形態に係る記憶装置の主要構成をブロックで示す説明図である。 第３実施形態に係る記憶装置の主要構成をブロックで示す説明図である。

符号の説明

１，２，ｎ・・記憶領域、１０・・制御回路、１１・・データ比較器（データ比較手段）、１２・・低電圧・ノイズ検出回路（電圧検出手段）、２０・・記憶装置。

Claims (6)

1. データを記憶する複数の記憶領域と、
   前記複数の記憶領域のうち少なくとも２つの記憶領域に対して所定の順序で同一のデータを書込むデータ書込み手段と、
   電源電圧の低下を検出する電源電圧低下検出手段と、
   この電源電圧低下検出手段により、前記電源電圧の低下が検出されたときに前記少なくとも２つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力するデータ比較手段と、
   を備えたことを特徴とする記憶装置。
2. 前記少なくとも２つの記憶領域に書込むべきデータを、書込む前に一時的に記憶する一時記憶領域と、
   前記データ比較手段による比較結果が、前記読出したデータ同士は異なるというものである場合に前記一時記憶領域に記憶されているデータを読出すとともに、その読出したデータを、前記電圧低下検出手段により前記電源電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むデータ補正手段と、
   を備えたことを特徴とする請求項１に記載の記憶装置。
3. データを記憶する複数の記憶領域と、
   前記複数の記憶領域のうち少なくとも２つの記憶領域に対して所定の順序で同一のデータを書込むデータ書込み手段と、
   前記各記憶領域にデータを書込むための書込み用電圧の低下を検出する書込み用電圧低下検出手段と、
   この書込み用電圧低下検出手段により、前記書込み用電圧の低下が検出されたときに前記少なくとも２つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力するデータ比較手段と、
   を備えたことを特徴とする記憶装置。
4. 前記少なくとも２つの記憶領域に書込むべきデータを、書込む前に一時的に記憶する一時記憶領域と、
   前記データ比較手段による比較結果が、前記読出したデータ同士は異なるというものである場合に前記一時記憶領域に記憶されているデータを読出すとともに、その読出したデータを、前記書込み用電圧低下検出手段により前記書込み用電圧の低下が検出されたときにデータの書込みを行っていた記憶領域に書込むデータ補正手段と、
   を備えたことを特徴とする請求項３に記載の記憶装置。
5. データを記憶する複数の記憶領域と、
   前記複数の記憶領域のうち少なくとも２つの記憶領域に対して所定の順序で同一のデータを書込むデータ書込み手段と、
   所定のラインに侵入したノイズを検出するノイズ検出手段と、
   このノイズ検出手段により、前記ノイズが検出されたときに前記少なくとも２つの記憶領域に記憶されているデータをそれぞれ読出すとともに、その読出したデータ同士を比較し、その比較結果を出力するデータ比較手段と、
   を備えたことを特徴とする記憶装置。
6. 前記少なくとも２つの記憶領域に書込むべきデータを、書込む前に一時的に記憶する一時記憶領域と、
   前記データ比較手段による比較結果が、前記読出したデータ同士は異なるというものである場合に前記一時記憶領域に記憶されているデータを読出すとともに、その読出したデータを、前記ノイズ検出手段により前記ノイズが検出されたときにデータの書込みを行っていた記憶領域に書込むデータ補正手段と、
   を備えたことを特徴とする請求項５に記載の記憶装置。
   
   

Images