CN108255633B - 存储控制方法、存储装置 - Google Patents

存储控制方法、存储装置 Download PDF

Info

Publication number
CN108255633B
CN108255633B CN201611232957.4A CN201611232957A CN108255633B CN 108255633 B CN108255633 B CN 108255633B CN 201611232957 A CN201611232957 A CN 201611232957A CN 108255633 B CN108255633 B CN 108255633B
Authority
CN
China
Prior art keywords
ecc
control parameter
volatile
memory cell
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611232957.4A
Other languages
English (en)
Other versions
CN108255633A (zh
Inventor
洪俊雄
张坤龙
陈耕晖
罗思觉
廖惇雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201611232957.4A priority Critical patent/CN108255633B/zh
Publication of CN108255633A publication Critical patent/CN108255633A/zh
Application granted granted Critical
Publication of CN108255633B publication Critical patent/CN108255633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储控制方法，适用于一存储装置，包括：依据一非挥发性控制参数以及一挥发性控制参数产生一错误更正码(Error Correcting Codes，ECC)控制参数，其中该非挥发性控制参数储存于该存储装置中的一非挥发性存储区域，该挥发性控制参数储存于该存储装置中的一挥发性存储区域；依据该ECC控制参数控制一ECC功能，使得存取自一存储单元阵列的一储存位置的数据经过或不经过ECC功能处理。

Description

存储控制方法、存储装置
技术领域
本发明是有关于一种存储控制方法、存储装置。
背景技术
错误更正码(Error Correcting Codes，ECC)是一种用来更正数据错误的技术，其广泛地被应用在通讯、数据储存等领域。通过在原始数据上附加额外的ECC数据，即便数据在传输的过程中受到外界的干扰或噪声，接收端仍可凭借ECC数据将发生错误的数据更正回原本正确的数据，进而降低数据错误率。
然而，系统执行ECC处理需耗费额外的时间来进行数据的比对以及更正，使得系统的整体效能降低。因此，有需要提出一种新的技术来解决上述议题。
发明内容
本发明提供一种存储控制方法以及存储装置，可依需求开启或关闭存储装置的错误更正码(Error Correcting Codes，ECC)功能，使系统在运行效能与数据正确性上取得较佳的平衡。本发明也利用储存在非挥发性存储区域的控制参数以及储存在挥发性存储区域的控制参数来产生ECC控制参数，进而改善开关ECC功能的可靠度。
根据本发明的一实施例，提出一种存储控制方法，适用于一存储装置，包括：依据一非挥发性控制参数以及一挥发性控制参数产生一ECC控制参数，其中该非挥发性控制参数储存于该存储装置中的一非挥发性存储区域，该挥发性控制参数储存于该存储装置中的一挥发性存储区域；以及依据该ECC控制参数控制一ECC功能，使得存取自一存储单元阵列的一储存位置的数据经过或不经过ECC功能处理。
根据本发明的一实施例，提出一种存储装置，包括一存储单元阵列、一控制电路、一ECC更正逻辑以及一ECC控制逻辑。控制电路耦接该存储单元阵列，用以响应一存储控制器的控制指令，对该存储单元阵列中的一储存位置进行数据读写。ECC更正逻辑耦接该存储单元阵列，用以执行一ECC功能。ECC控制逻辑耦接该ECC更正逻辑，用以依据一非挥发性控制参数以及一挥发性控制参数产生一ECC控制参数，并依据该ECC控制参数控制该ECC更正逻辑的该ECC功能，使得存取自该储存位置的数据经过或不经过该ECC功能处理；其中该非挥发性控制参数储存于该存储装置中的一非挥发性存储区域，该挥发性控制参数储存于该存储装置中的一挥发性存储区域。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1绘示依据本发明一实施例的存储系统的方块图。
图2绘示具有ECC功能的存储装置的方块图。
图3绘示依据本发明的一实施例的存储装置的局部示意图。
图4绘示依据本发明的另一实施例的存储装置的局部示意图。
图5绘示依据本发明的一实施例的ECC控制逻辑的示意图。
图6绘示依据本发明的另一实施例的ECC控制逻辑的示意图。
图7绘示依据本发明的另一实施例的ECC控制逻辑的示意图。
图8绘示存储单元的阀电压分布示意图。
图9绘示依据本发明的一实施例的存储控制方法的流程图。
【符号说明】
100：存储系统
102：存储控制器
104：第一存储装置
106：第二存储装置
108：输入输出(I/O)模块
200：存储装置
202：存储单元阵列
204：控制电路
206：ECC更正逻辑
208：ECC控制逻辑
210：传输接口
ADD：储存位置
502：AND逻辑门
602：OR逻辑门
702：缓存器
902、904：步骤
具体实施方式
在本文中，参照所附图式仔细地描述本发明的一些实施例，但不是所有实施例都有表示在图示中。实际上，这些发明可使用多种不同的变形，且并不限于本文中的实施例。相对的，本揭露提供这些实施例以满足应用的法定要求。图式中相同的参考符号用来表示相同或相似的组件。
图1绘示依据本发明一实施例的存储系统100的方块图。存储系统100包括存储控制器102、第一存储装置104、第二存储装置106以及输入输出(I/O)模块108。存储控制器102例如是微控制器(MCU)，可通过系统总线与第一存储装置104、第二存储装置106以及输入输出模块108进行信号传输。
第一存储装置104例如是一挥发性存储器，像是动态随机存取存储器(DynamicRandom Access Memory，DRAM)或静态随机存取存储器(Static Random Access Memory，SRAM)。第二存储装置106例如是一非挥发性存储器，像是闪存(flash memory)。输入输出模块108例如是一数据传输端口。
第二存储装置106可储存存储控制器102执行功能所需的数据(如固件码或程序代码)。在一实施例中，当存储系统100电源开启(power on)，存储控制器102将初始至一低效能模式，并执行一硬件线路启动码(hard-wired boot code)，以将第二存储装置106上的数据下载至第一存储装置104。接着，存储控制器102将切换至一高效能模式，并执行第一存储装置104上的数据，以执行快速的取码(code fetching)。又一实施例中，存储控制器102可直接自第二存储装置106运行程序代码以执行相关功能。
存储控制器102在操作过程中可对第一存储装置104或第二存储装置106存取数据。过程中，第一存储装置104或第二存储装置106可基于存储控制器102的规划，选择对存取数据执行ECC处理以确保数据的正确性，或是选择不执行ECC处理以提升系统效能。所述的ECC处理(基于ECC功能的处理)可基于任意的ECC算法来进行，如汉明码(Hamming code)算法、BCH码算法等，可产生对应原始数据的ECC数据，并在事后基于该ECC数据更正数据中的错误。
在一实施例中，存储控制器102可依据所欲存取数据的类型，规划存储装置是否需对该存取数据执行ECC处理。举例来说，存储控制器102可规划第二存储装置106在读/写错误容忍度较高的数据(如语音数据)时，关闭ECC功能以停止对数据作ECC处理，从而提升整体系统效能；存储控制器102也可规划第二存储装置106在读/写错误容忍较低的数据时，对该数据执行ECC处理以确保数据的正确性。
图2绘示具有ECC功能的存储装置200的方块图。存储装置200可以是图1中的第一存储装置104或第二存储装置106。
存储装置200主要包括存储单元阵列202、控制电路204、ECC更正逻辑206以及ECC控制逻辑208，其中ECC更正逻辑206及ECC控制逻辑208可例如通过硬件逻辑电路或软件程序来实现。
存储装置200还可包括一传输接口210，其例如是一数据传输端口，主要负责存储装置200与外部组件(如存储控制器102)之间的数据传输。传输接口210可响应控制电路204的控制信号而开启(使能)或关闭(禁能)。当传输接口210被开启，传输接口210将与存储控制器102传输数据，反之则否。
存储单元阵列202中存有用户数据以及ECC数据。举例来说，若一欲写入存储单元阵列202的用户数据是经过ECC功能处理才存入存储单元阵列202，则存储单元阵列202中将包括该用户数据及其对应的ECC数据。
控制电路204耦接存储单元阵列202，可响应存储控制器102的控制指令，对存储单元阵列202中一储存位置ADD进行数据读写。
ECC更正逻辑206耦接存储单元阵列202，用以执行一ECC功能，以对欲写入或读取自该储存位置ADD的一数据进行ECC处理。举例来说，ECC更正逻辑206可对一待写入数据进行ECC处理，以产生对应该待写入数据的ECC数据，并将该待写入数据以及其该ECC数据储存至存储单元阵列202当中。
ECC控制逻辑208可基于存储控制器102的规划，输出禁能(或使能)的ECC控制参数，使ECC更正逻辑206关闭(或开启)ECC功能。
以一读取操作为例，控制电路204先是响应来自存储控制器102的一读取指令，自存储单元阵列202的储存位置ADD读取用户数据。此时，用户数据与其对应的ECC数据将一并被送至ECC更正逻辑206。
若ECC功能被开启，ECC更正逻辑206将依据该ECC数据对用户数据进行ECC处理，以检查并更正数据中的错误。经ECC功能处理的用户数据将经由传输接口210而被提供至存储控制器102。反之，若ECC功能被关闭，ECC更正逻辑206将不对用户数据进行ECC处理，此时未经ECC功能处理的用户数据将直接经由传输接口210而被提供至存储控制器102。
对应地，在一写入操作中，若ECC功能为开启，ECC更正逻辑206将对一待写入数据执行ECC处理并产生对应的ECC数据。接着，该待写入数据及其对应的ECC数据将被写入存储单元阵列202。反之，若ECC功能被关闭，ECC更正逻辑206将不会对该待写入数据执行ECC处理，故不产生对应该待写入数据的ECC数据。此时，该待写入数据将直接被写入存储单元阵列202当中。
图3绘示依据本发明的一实施例的存储装置200的局部示意图。在图3的例子中，ECC控制逻辑208可产生一针对存储单元阵列202全区的ECC控制参数。也就是说，当ECC控制逻辑208响应ECC控制参数而关闭ECC功能，所有欲写入或读取自存储单元阵列202的数据均不会经过ECC功能处理。反的，当ECC控制逻辑208响应ECC控制参数而开启ECC功能，ECC更正逻辑206将会对所有欲写入或读取自存储单元阵列202的数据执行ECC操作，而不论数据所对应的储存位置ADD为何。
图4绘示依据本发明的另一实施例的存储装置200的局部示意图。在图4的例子中，ECC控制逻辑208针对存储单元阵列202中的各存储单元分别设有对应的ECC控制参数，使ECC更正逻辑206可只针对部分的存储单元的开启或关闭ECC功能。
所述的存储单元可以是区块(block)、区段(sector)、页(page)、字符线(wordline))等，视实际应用而定。举例来说，若存储单元阵列202包括第一存储单元(如第1区段)以及第二存储单元(如第2区段)，ECC控制逻辑208将针对第一存储单元设有第一ECC控制参数，并针对第二存储单元设有第二ECC控制参数。当存取数据所对应的储存位置ADD属于第一存储单元，ECC控制逻辑208将以第一ECC控制参数作为ECC控制参数来开启或关闭ECC更正逻辑206的ECC功能；反之，当存取数据所对应的储存位置ADD属于第二存储单元，ECC控制逻辑208将以第二ECC控制参数作为ECC控制参数来开启或关闭ECC更正逻辑206的ECC功能。
依据本发明实施例，ECC控制逻辑208可利用储存在存储装置200中非挥发性存储区域的控制数据(以下称非挥发性控制参数)以及储存在挥发性存储区域的控制数据(以下称挥发性控制参数)来产生ECC控制参数。所述的非挥发性存储区域指的是存储装置200中在断电后仍可保持数据的存储区域，其具有非挥发性存储的架构，而挥发性存储区域指的是存储装置200中在断电后即无法维持数据的存储区域，如缓存器或其他挥发性存储器。
以下将配合图5至7所示的非限定实施例，说明产生ECC控制参数的机制。
图5绘示依据本发明的一实施例的ECC控制逻辑的示意图。所述的ECC控制逻辑例如是(但不限于)图2所示的ECC控制逻辑208。
在此例中，ECC控制逻辑208包括与(AND)逻辑门502，用以对非挥发性控制参数以及挥发性控制参数作AND逻辑运算以产生ECC控制参数。非挥发性控制参数以及挥发性控制参数的值可由存储控制器102事先规划，也可事后动态地调整。
由于非挥发性控制参数是储存于非挥发性存储区，数据不易被改动，故若非挥发性控制参数已被规划为禁能(如位“0”)，即便挥发性控制参数在操作过程中因误动作而变为使能(如位“1”)，AND逻辑门502所输出的ECC控制参数仍可稳定地维持在与非挥发性控制参数相同的禁能状态，使ECC更正逻辑206关闭ECC功能。换言之，以AND逻辑门502所实现的ECC控制逻辑可应用在倾向使ECC更正逻辑206关闭ECC功能的情境。
图6绘示依据本发明的另一实施例的ECC控制逻辑的示意图。所述的ECC控制逻辑例如是(但不限于)图2所示的ECC控制逻辑208。
在此例中，ECC控制逻辑包括或(OR)逻辑门602，用以对非挥发性控制参数以及挥发性控制参数作OR逻辑运算以产生ECC控制参数。
如前所述，由于非挥发性控制参数是储存于非挥发性存储区，数据较不易被改动，故若非挥发性控制参数已被规划为使能状态(如位“1”)，即便挥发性控制参数在操作过程中误变化成禁能状态(如位“0”)，OR逻辑门602所输出的ECC控制参数仍可稳定地维持在使能状态，使ECC更正逻辑206开启ECC功能。
或者，若非挥发性控制参数已预先被规划为关闭状态(如位“0”)，在操作过程中若存储控制器102需使ECC更正逻辑206开启其ECC功能，只需将挥发性控制参数设为使能状态(如位“1”)即可。换言之，利用OR逻辑门602所实现的ECC控制逻辑可应用在倾向使ECC更正逻辑206开启ECC功能的情境。
图7绘示依据本发明的另一实施例的ECC控制逻辑的示意图。所述的ECC控制逻辑例如是(但不限于)图2所示的ECC控制逻辑208。
在此例中，ECC控制逻辑208包括缓存器702。当电源开启时(或其它预设的时间点)，非挥发性控制参数会先被加载缓存器702以作为挥发性控制参数。储存于缓存器702中的挥发性控制参数可直接作为ECC控制参数。之后，存储控制器102可通过一规划指令更新缓存器702中挥发性控制参数的值，以控制开启或关闭ECC功能。
又一实施例中，如图8所示，控制电路204会响应存储控制器102的一检测指令，检测一存储单元的阀电压分布(如分布“0”或分布“1”)，并判断该阀电压分布是否落在一阀电压区间MR。当该阀电压分布落在阀电压区间MR内，表示该存储单元读取时边际宽度(margin)不足，容易造成误读取，此时ECC控制逻辑208将输出使能的ECC控制参数以开启存储装置200的ECC功能，从而提升数据存取的正确性。在一实施例中，控制电路204会基于检测指令，检测一存储页中各存储单元的阀电压分布，若有任一存储单元的阀电压分布落在阀电压区间MR内，ECC控制逻辑208将输出使能的ECC控制参数以开启ECC功能。
反之，当该阀电压分布未落在阀电压区间MR内，ECC控制逻辑208将输出禁能的ECC控制参数以关闭存储装置200的ECC功能，从而提升系统效率。
举例来说，假设阀电压区间MR的上下限分别为X1及X2伏特，若有任一存储单元的阀电压落在阀电压区间MR(X1＜存储单元阀电压＜X2)内，可能造成误读取，ECC控制逻辑208将输出使能的ECC控制参数以开启ECC功能。反之，没有任一存储单元的阀电压落在阀电压区间MR内(所有的存储单元阀电压均＞X1或＜X2)，表示存储单元的读取边际宽度(margin)很够，ECC控制逻辑208将输出禁能的ECC控制参数以关闭ECC功能。检测阀电压的时机，可在当电源开启时或者存储装置闲置时或接到存储控制器102的一检测指令。
图9绘示依据本发明的一实施例的存储控制方法的流程图。
在步骤902，存储装置200依据非挥发性控制参数以及挥发性控制参数产生ECC控制参数，其中非挥发性控制参数储存于存储装置200中的一非挥发性存储区域，挥发性控制参数储存于存储装置200中的一挥发性存储区域。
在步骤904，存储装置200依据ECC控制参数控制一ECC功能，使得存取自存储单元阵列202的储存位置ADD的数据经过或不经过ECC功能处理。
综上所述，本发明提供一种存储控制方法及存储装置，可依需求开启或关闭存储装置的ECC功能，使系统在运行效能与数据正确性上取得较佳的平衡。本发明也利用储存在非挥发性存储区域的控制参数以及储存在挥发性存储区域的控制参数来产生ECC控制参数，进而改善开关ECC功能的可靠度。
虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (12)

1.一种存储控制方法，其特征在于，适用于一存储装置，包括：
依据一非挥发性控制参数以及一挥发性控制参数产生一错误更正码(ErrorCorrecting Codes，ECC)控制参数，其中该非挥发性控制参数储存于该存储装置中的一非挥发性存储区域，该挥发性控制参数储存于该存储装置中的一挥发性存储区域；以及
依据该ECC控制参数控制一ECC功能开启或关闭，以使得存取自一存储单元阵列的一储存位置的数据经过或不经过该ECC功能处理，
其中，通过一与(AND)逻辑门对该非挥发性控制参数以及该挥发性控制参数作一AND逻辑运算，以产生该ECC控制参数；或者通过一或(OR)逻辑门对该非挥发性控制参数以及该挥发性控制参数作一OR逻辑运算，以产生该ECC控制参数。
2.如权利要求1所述的存储控制方法，其特征在于，其中控制该ECC功能还包括：
当利用该ECC控制参数关闭该ECC功能，存取自该存储单元阵列的该储存位置的数据不经该ECC功能处理。
3.如权利要求1所述的存储控制方法，其特征在于，其中控制该ECC功能还包括：
当利用该ECC控制参数开启该ECC功能，存取自该存储单元阵列的该储存位置的数据经过该ECC功能处理。
4.如权利要求1所述存储控制方法，其特征在于，其中该存储单元阵列包括一第一存储单元以及一第二存储单元，该存储控制方法还包括：
针对该第一存储单元设置一第一ECC控制参数；
针对该第二存储单元设置一第二ECC控制参数；
当该数据所对应的该储存位置属于该第一存储单元，以该第一ECC控制参数作为该ECC控制参数；以及
当该数据所对应的该储存位置属于该第二存储单元，以该第二ECC控制参数作为该ECC控制参数。
5.如权利要求1所述的存储控制方法，其特征在于，还包括：
将该非挥发性控制参数加载一缓存器以作为该挥发性控制参数，并以储存于该缓存器中的该挥发性控制参数作为该ECC控制参数；以及
响应一规划指令更新该挥发性控制参数的值，以控制开启或关闭该ECC功能。
6.如权利要求1所述的存储控制方法，其特征在于，还包括：
检测一存储单元的一阀电压分布；
判断该阀电压分布是否落在一阀电压区间；
当该阀电压分布落在该阀电压区间，利用该ECC控制参数开启该ECC功能；以及
当该阀电压分布未落在该阀电压区间，利用该ECC控制参数关闭该ECC功能。
7.一种存储装置，其特征在于，包括：
一存储单元阵列；
一控制电路，耦接该存储单元阵列，用以响应一存储控制器的控制指令，对该存储单元阵列中的一储存位置进行数据读写；
一错误更正码(Error Correcting Codes，ECC)更正逻辑，耦接该存储单元阵列，用以执行一ECC功能；以及
一ECC控制逻辑，耦接该ECC更正逻辑，用以依据一非挥发性控制参数以及一挥发性控制参数产生一ECC控制参数，并依据该ECC控制参数控制该ECC更正逻辑的该ECC功能开启或关闭，以使得存取自该存储单元阵列的该储存位置的数据经过或不经过该ECC功能处理；
其中该非挥发性控制参数储存于该存储装置中的一非挥发性存储区域，该挥发性控制参数储存于该存储装置中的一挥发性存储区域，
其中，该ECC控制逻辑包括一与(AND)逻辑门，用以对该非挥发性控制参数以及该挥发性控制参数作一AND逻辑运算，以产生该ECC控制参数；或者该ECC控制逻辑包括通过一或(OR)逻辑门，用以对该非挥发性控制参数以及该挥发性控制参数作一OR逻辑运算，以产生该ECC控制参数。
8.如权利要求7所述的存储装置，其特征在于，其中当该ECC控制逻辑响应该ECC控制参数而关闭该ECC功能，存取自该存储单元阵列的该储存位置的数据不经该ECC功能处理。
9.如权利要求7所述的存储装置，其特征在于，其中当该ECC控制逻辑响应该ECC控制参数而开启该ECC功能，存取自该存储单元阵列的该储存位置的数据经过该ECC功能处理。
10.如权利要求7所述的存储装置，其特征在于，其中该存储单元阵列包括一第一存储单元以及一第二存储单元，该ECC控制逻辑针对该第一存储单元设有一第一ECC控制参数，并针对该第二存储单元设有一第二ECC控制参数；
其中当该数据所对应的该储存位置属于该第一存储单元，该ECC控制逻辑以该第一ECC控制参数作为该ECC控制参数，当该数据所对应的该储存位置属于该第二存储单元，该ECC控制逻辑以该第二ECC控制参数作为该ECC控制参数。
11.如权利要求7所述的存储装置，其特征在于，其中该ECC控制逻辑包括一缓存器，当电源开启(power-on)时，该非挥发性控制参数被加载该缓存器以作为该挥发性ECC控制参数，储存于该缓存器的该挥发性ECC控制参数作为该ECC控制参数；
其中储存于该缓存器的该挥发性ECC控制参数响应于该存储控制器的一规划指令而被更新。
12.如权利要求7所述的存储装置，其特征在于，其中该控制电路响应该存储控制器的一检测指令，检测一存储单元的一阀电压分布，并判断该阀电压分布是否落在一阀电压区间内；
当该阀电压分布落在该阀电压区间内，该ECC控制逻辑输出使能的该ECC控制参数以开启该ECC功能，当该阀电压分布未落在该阀电压区间内，该ECC控制逻辑输出禁能的该ECC控制参数以关闭该ECC功能。
CN201611232957.4A 2016-12-28 2016-12-28 存储控制方法、存储装置 Active CN108255633B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611232957.4A CN108255633B (zh) 2016-12-28 2016-12-28 存储控制方法、存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611232957.4A CN108255633B (zh) 2016-12-28 2016-12-28 存储控制方法、存储装置

Publications (2)

Publication Number Publication Date
CN108255633A CN108255633A (zh) 2018-07-06
CN108255633B true CN108255633B (zh) 2021-07-30

Family

ID=62719919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611232957.4A Active CN108255633B (zh) 2016-12-28 2016-12-28 存储控制方法、存储装置

Country Status (1)

Country Link
CN (1) CN108255633B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111143109B (zh) * 2019-12-16 2021-08-13 浙江大学 一种ecc内存管理器、方法及电子设备
CN111209137B (zh) * 2020-01-06 2021-09-17 支付宝(杭州)信息技术有限公司 数据访问控制方法及装置、数据访问设备及系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101036131A (zh) * 2004-11-22 2007-09-12 英特尔公司 支持时间上多路复用的纠错编码的存储器事务猝发操作和存储器组件
CN101106441A (zh) * 2007-08-10 2008-01-16 华为技术有限公司 减少业务中断时间的方法和装置
CN101611385A (zh) * 2007-03-08 2009-12-23 英特尔公司 用于动态ecc码率调整的方法、装置和系统
CN102298969A (zh) * 2010-05-17 2011-12-28 擎泰科技股份有限公司 多重错误更正码的可配置编码系统及方法
CN103329103A (zh) * 2010-10-27 2013-09-25 Lsi公司 用于基于闪存的数据存储的自适应ecc技术
CN103810055A (zh) * 2012-11-12 2014-05-21 飞思卡尔半导体公司 编程具有错误校正码（ecc）的非易失性存储器（nvm）系统
CN105280239A (zh) * 2015-10-22 2016-01-27 湖南国科微电子股份有限公司 一种动态实现固态硬盘ecc校验码的方法和装置
CN105607961A (zh) * 2015-12-17 2016-05-25 北京兆易创新科技股份有限公司 一种扫描错误位的方法
US9454420B1 (en) * 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212631B1 (en) * 1999-01-15 2001-04-03 Dell Usa, L.P. Method and apparatus for automatic L2 cache ECC configuration in a computer system
JP4746390B2 (ja) * 2005-09-15 2011-08-10 株式会社東芝 半導体記憶装置
CN101894590A (zh) * 2009-05-21 2010-11-24 成都市华为赛门铁克科技有限公司 存储数据纠错的编码和译码方法,装置以及存储数据纠错设备
US8510628B2 (en) * 2009-11-12 2013-08-13 Micron Technology, Inc. Method and apparatuses for customizable error correction of memory
US8370689B2 (en) * 2010-05-06 2013-02-05 Utc Fire & Security Americas Corporation, Inc. Methods and system for verifying memory device integrity
CN101882467B (zh) * 2010-07-02 2014-05-07 中颖电子股份有限公司 Ecc参数可配置的存储器控制装置
CN102543184B (zh) * 2010-12-22 2016-06-08 群联电子股份有限公司 存储器储存装置、其存储器控制器与数据写入方法
CN104810061B (zh) * 2014-01-28 2018-08-24 旺宏电子股份有限公司 存储器及其操作方法
CN104143356B (zh) * 2014-07-25 2017-11-07 记忆科技(深圳)有限公司 一种具有存储控制器的dram
CN105786749B (zh) * 2016-03-16 2018-08-07 山东华芯半导体有限公司 一种基于nand flash接口的双通道ata协议桥接装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101036131A (zh) * 2004-11-22 2007-09-12 英特尔公司 支持时间上多路复用的纠错编码的存储器事务猝发操作和存储器组件
CN101611385A (zh) * 2007-03-08 2009-12-23 英特尔公司 用于动态ecc码率调整的方法、装置和系统
CN101106441A (zh) * 2007-08-10 2008-01-16 华为技术有限公司 减少业务中断时间的方法和装置
CN102298969A (zh) * 2010-05-17 2011-12-28 擎泰科技股份有限公司 多重错误更正码的可配置编码系统及方法
CN103329103A (zh) * 2010-10-27 2013-09-25 Lsi公司 用于基于闪存的数据存储的自适应ecc技术
CN103810055A (zh) * 2012-11-12 2014-05-21 飞思卡尔半导体公司 编程具有错误校正码（ecc）的非易失性存储器（nvm）系统
US9454420B1 (en) * 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
CN105280239A (zh) * 2015-10-22 2016-01-27 湖南国科微电子股份有限公司 一种动态实现固态硬盘ecc校验码的方法和装置
CN105607961A (zh) * 2015-12-17 2016-05-25 北京兆易创新科技股份有限公司 一种扫描错误位的方法

Also Published As

Publication number Publication date
CN108255633A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
CN109493907B (zh) 非易失性存储设备的操作方法和存储器控制器的操作方法
KR101375992B1 (ko) 불휘발성 메모리로부터의 디바이스 부트업 동안 에러들의 핸들링
US20180101302A1 (en) Data Storage Device and Data Writing Method Thereof
US8122295B2 (en) Memory systems and methods of detecting distribution of unstable memory cells
US8375169B2 (en) Memory controller
US8214725B2 (en) Memory access system
US8856614B2 (en) Semiconductor memory device detecting error
US10241678B2 (en) Data storage device and data writing method capable of avoiding repeated write operation of a TLC block when interrupted
CN113168862A (zh) 执行存储器子系统的按需刷新操作
US20150286527A1 (en) Solid state drive and associated error check and correction method
US20170162267A1 (en) Data Storage Device and Data Maintenance Method
US11573734B2 (en) Method for improving read-retry of flash memory and related controller and storage device
WO2019156909A1 (en) Mitigating a voltage condition of a memory cell in a memory sub-system
US20200401202A1 (en) Power configuration component including selectable configuration profiles
CN101777024A (zh) 数据移动方法及系统
US10877835B2 (en) Write buffer management
US20200371690A1 (en) Scan frequency modulation based on memory density or block usage
CN108255633B (zh) 存储控制方法、存储装置
US8046529B2 (en) Updating control information in non-volatile memory to control selection of content
TWI602190B (zh) 記憶體控制方法、記憶體裝置
US20160328171A1 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
US6535442B2 (en) Semiconductor memory capable of debugging an incorrect write to or an incorrect erase from the same
CN111290878B (zh) 用于刷新固件的副本的方法和系统及存储介质
CN111886650B (zh) 以基于温度的频率对存储器系统的存储器单元执行操作
JP6267497B2 (ja) 半導体メモリの制御装置及び不安定メモリ領域の検出方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant