CN111886650B - 以基于温度的频率对存储器系统的存储器单元执行操作 - Google Patents

以基于温度的频率对存储器系统的存储器单元执行操作 Download PDF

Info

Publication number
CN111886650B
CN111886650B CN201980017592.9A CN201980017592A CN111886650B CN 111886650 B CN111886650 B CN 111886650B CN 201980017592 A CN201980017592 A CN 201980017592A CN 111886650 B CN111886650 B CN 111886650B
Authority
CN
China
Prior art keywords
memory cell
memory
data stored
error rate
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980017592.9A
Other languages
English (en)
Other versions
CN111886650A (zh
Inventor
S·K·瑞特南
V·P·拉亚普鲁
M·N·凯纳克
P·菲利
K·K·姆奇尔拉
R·C·帕迪拉
S·诺埃尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111886650A publication Critical patent/CN111886650A/zh
Application granted granted Critical
Publication of CN111886650B publication Critical patent/CN111886650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/002—Error detection; Error correction; Monitoring protecting against parasitic influences, e.g. noise, temperatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

确定与存储器组件相关联的温度。基于与所述存储器组件相关联的所述温度确定对与所述存储器组件相关联的存储器单元执行操作的频率。以所述所确定频率对所述存储器单元执行所述操作，以使所述存储器单元从与存储在所述存储器单元处的数据的增大的错误率相关联的状态转变到与存储在所述存储器单元处的所述数据的减小的错误率相关联的另一状态。

Description

以基于温度的频率对存储器系统的存储器单元执行操作
技术领域
本公开的实施例大体上涉及存储器系统，且更具体地说，涉及以基于温度的频率对存储器系统的存储器单元执行操作。
背景技术
存储器系统可为存储系统，例如固态驱动器(SSD)，并且可包含存储数据的一或多个存储器组件。存储器子系统可包含例如非易失性存储器组件和易失性存储器组件等存储器组件。一般来说，主机系统可利用存储器系统将数据存储在存储器系统的存储器组件处，且从存储器子系统的存储器组件检索数据。
附图说明
根据下文给出的详细描述和本公开的各种实施方案的附图，将更充分地理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算环境。
图2是根据本公开的一些实施例的对存储器单元执行操作以使存储器单元以基于与存储器组件相关联的温度的频率从一个状态转变到另一状态的实例方法的流程图。
图3是根据本公开的一些实施例的基于已对存储器单元执行的操作的次数确定是否对存储器单元执行后续操作的实例方法的流程图。
图4说明根据本公开的一些实施例的对存储器系统的存储器单元执行操作的实例的框图。
图5是本公开的实施方案可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的方面是针对以基于温度的频率对存储器系统的存储器单元执行操作。存储器系统的实例包含存储系统，例如固态驱动器(SSD)和混合存储器/存储系统。一般来说，主机系统可利用包含一或多个存储器组件的存储器系统。数据可存储在存储系统内的存储器组件中且从其检索。
常规存储器系统的存储器组件可包含存储器单元，其中每一存储器单元可存储对应于从主机系统接收的数据的二进制数据的一或多个位。一般来说，在对存储器单元执行操作(例如，读取、写入或擦除操作)时，存储器单元可处于瞬时阈值电压(Vt)状态。在一些实施例中，瞬时Vt状态对应于存储器单元的物理状态，其中电子分布在整个存储器单元中。在常规存储器系统中，在执行操作之后，存储器单元可随时间推移而转变到稳定Vt状态。稳定Vt状态可对应于存储器单元的另一物理状态，其中电子不分布在整个存储器单元中。替代地，电子相较于分布在整个存储器单元的内部中更多地朝向存储器单元的边缘或外部分布。存储器单元从瞬时Vt状态转变到稳定Vt状态的时间量可取决于各种因素，例如存储器单元的温度。举例来说，处于较低温度下的存储器单元可比处于较高温度下的存储器单元更快地转变到稳定Vt状态。在存储器单元处于稳定Vt状态时存储在存储器单元上的数据可能被损毁或不正确地存储在存储器单元处，从而导致存储在存储器单元处的数据的较高错误率。结果，错误检测及校正操作(即，错误控制操作)的增多的使用可用于对存储器单元执行的后续操作(例如，读取和/或写入)。错误控制操作的增多的使用可导致常规存储器系统的性能降低，因为存储器系统的较多资源用以更频繁地执行错误控制操作而非执行其它读取操作或写入操作。
本公开的方面通过缓解闲置存储器单元的稳定Vt状态以使得存储器单元保持在瞬时Vt状态来解决以上和其它缺陷。举例来说，确定与存储器组件相关联的温度。由于存储器单元从瞬时Vt状态转变到稳定Vt状态的时间量取决于存储器单元的温度，因此基于包含所述存储器单元的存储器组件的温度确定对存储器组件的存储器单元执行操作的频率(例如，执行操作的频次)。举例来说，如果存储器组件具有较低温度，则可以比对处于较高温度的存储器单元执行操作的频率高的频率(例如，更频繁地)执行操作。所述操作使存储器单元从与存储在存储器单元处的数据的增大错误率相关联的状态(例如，稳定Vt状态)转变到与存储在存储器单元处的数据的减小错误率相关联的初始状态(例如，瞬时Vt状态)。对存储器单元执行操作以使存储器单元以所确定频率从与存储在存储器单元处的数据的增大错误率相关联的状态转变到与存储在存储器单元处的数据的减小错误率相关联的初始状态。在诸实施例中，可对存储器单元执行转变存储器单元的操作，直到操作数目超过阈值。举例来说，如果在某时间周期内读取操作的阈值数目为100，则可在所述时间周期期间对存储器单元执行100个操作，之后不再对存储器单元执行意欲使存储器单元从稳定Vt状态转变到瞬时Vt状态的后续操作，直到所述时间周期已过去。此可减小对特定存储器单元的读取干扰效应。读取干扰为连续地从一个存储器单元进行读取而无介入擦除操作，从而致使其它附近存储器单元随时间推移而改变(例如，被编程)的结果。因此，为了保留存储在附近存储器单元处的数据且减小读取干扰效应，在已对存储器单元执行阈值数目个读取操作之后不执行后续读取操作。
在一些实施例中，可对存储器系统的存储器组件处的所有存储器单元执行读取操作，以使得存储器单元更可能处于瞬时Vt状态。可以基于存储器系统的操作温度的频率来执行读取操作。举例来说，可以基于存储器系统的操作温度的频率对存储装置的存储器单元循环进行读取操作。较之于存储器系统的操作温度较高时，在存储器系统的操作温度较低时的特定时间，更多存储器单元可经受操作。
在一些实施例中，在执行操作以使存储器单元从稳定Vt状态转变到瞬时Vt状态时，可使用复位读取操作。读取操作可包含多个步骤或过程，例如将电压施加到包含特定存储器单元的字线和在特定存储器单元处执行电压或电流感测步骤。读取操作可进一步包含错误检测及校正操作，且将数据从特定存储器单元传回到存储器系统的控制器。相比之下，复位读取操作可包含比读取操作少的步骤或过程。举例来说，复位读取操作可将电压施加到包含特定存储器单元的字线，而不执行额外步骤或过程，例如感测电流、错误检测及校正操作或将任何数据返回到控制器。
本公开的优点包含但不限于存储在存储器系统处的数据的增大的可靠性。举例来说，存储器系统的存储器单元可保持在瞬时Vt状态而非稳定Vt状态，从而导致与存储在存储器单元处的数据相关联的减小的错误率。因此，存储在存储器单元上的数据在检索所述数据时可使用较少错误控制操作。此外，使存储器系统的存储器单元保持在瞬时Vt状态可防止存储在存储器系统处的数据的丢失且保护编程到存储器系统的数据。因此，存储器系统和存储在存储器系统处的数据的可靠性增大。此外，在实施多遍编程方案的存储器系统中，在编程编次之间使存储器系统的存储器单元保持在瞬时Vt状态可在检索数据时导致较少错误控制操作。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如存储器组件112A到112N。存储器组件112A到112N可以是易失性存储器组件、非易失性存储器组件或此类组件的组合。在一些实施例中，存储器子系统是存储系统。存储系统的实例是SSD。在一些实施例中，存储器子系统110是混合存储器/存储子系统。一般来说，计算环境100可包含使用存储器子系统110的主机系统120。举例来说，主机系统120可将数据写入到存储器子系统110以及从存储器子系统110读取数据。
主机系统120可以是计算装置，如台式计算机、膝上型计算机、网络服务器、移动装置或包含存储器和处理装置的这种计算装置。主机系统120可包含或耦合到存储器子系统110，以使得主机系统120可从存储器子系统110读取数据或将数据写入到所述存储器子系统。主机系统120可经由物理主机接口耦合到存储器子系统110。如本文所使用，“耦合到”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有介入组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁连接等的连接。物理主机接口的实例包含但不限于串行高级技术附件(serial advanced technology attachment；SATA)接口、外围组件互连高速(peripheral component interconnect express；PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(Serial Attached SCSI；SAS)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取存储器组件112A到112N。物理主机接口可提供接口以用于在存储器子系统110与主机系统120之间传递控制、地址、数据以及其它信号。
存储器组件112A到112N可包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。非易失性存储器组件的实例包含与非(NAND)类型闪存存储器。存储器组件112A到112N中的每一个可包含存储器单元的一或多个阵列，所述存储器单元如单层级单元(single level cell；SLC)或多层级单元(multi-level cell；MLC)(例如，三层级单元(triple level cell；TLC)或四层级单元(quad-level cell；QLC))。在一些实施例中，特定存储器组件可包含存储器单元的SLC部分和MLC部分两者。存储器单元中的每一者可存储由主机系统120使用的一或多个数据位(例如，数据块)。尽管描述例如NAND类型快闪存储器的非易失性存储器组件，但存储器组件112A到112N可基于任何其它类型的存储器，例如易失性存储器。在一些实施例中，存储器组件112A到112N可以是但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁随机存取存储器(MRAM)、或非(NOR)闪存存储器、电可擦除可编程只读存储器(EEPROM)以及非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于闪存的存储器对比，交叉点非易失性存储器可进行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。此外，存储器组件112A到112N的存储器单元可分组为存储器页或数据块，其可指代存储器组件的用于存储数据的单元。
存储器系统控制器115(下文称为“控制器”)可与存储器组件112A到112N通信以执行操作，例如在存储器组件112A到112N处读取数据、写入数据或擦除数据，以及其它此类操作。控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲区存储器，或其组合。控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fieldprogrammable gate array，FPGA)、专用集成电路(application specific integratedcircuit，ASIC)等)或其它合适的处理器。控制器115可包含经配置以执行存储在本地存储器119中的指令的处理器(处理装置)117。在所说明的实例中，控制器115的本地存储器119包含经配置以存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流以及例程。在一些实施例中，本地存储器119可以包含存储器寄存器，其存储存储器指针、提取的数据等。本地存储器119还可以包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含控制器115，但在本公开的另一实施例中，存储器子系统110可不包含控制器115，且可替代地依赖于(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供的)外部控制。
一般来说，控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换成指令或适合的命令以实现对存储器组件112A到112N的所需存取。控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作和在与存储器组件112A到112N相关联的逻辑块地址与物理块地址之间的地址转译。控制器115还可包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成命令指令以存取存储器组件112A到112N，以及将与存储器组件112A到112N相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可以包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲区(例如DRAM)和地址电路系统(例如行解码器和列解码器)，其可从控制器115接收地址且对地址进行解码以存取存储器组件112A到112N。
存储器子系统110包含操作执行组件113，其可用来基于对应使用阈值来将数据存储在特定存储器组件处。在一些实施例中，控制器115包含特性组件113的至少一部分。举例来说，控制器115可包含处理器117(处理装置)，其经配置以执行存储在本地存储器119中的指令以用于执行本文中所描述的操作。在一些实施例中，特性组件113为主机系统110、应用程序或操作系统的部分。
操作执行组件113可确定与存储器组件(例如，存储器组件112A-N)相关联的温度。操作执行组件113可基于与存储器组件相关联的温度来确定执行操作以使存储器组件的存储器单元从与存储在存储器单元处的数据的增大的错误率相关联的状态(例如，稳定Vt状态)转变到与存储在存储器单元处的数据的减小的错误率相关联的初始状态(例如，瞬时Vt状态)的频率。初始状态对应于在例如写入操作等编程操作将数据存储在存储器单元处之后存储器单元所处的状态。操作执行组件113可以所确定频率执行操作以使与存储器组件相关联的存储器单元从与存储在存储器单元处的数据的增大的错误率相关联的状态转变到与存储在存储器单元处的数据的减小的错误率相关联的初始状态。下文描述关于操作执行组件113的操作的其它细节。
存储器系统110还可包含未说明的额外电路系统或组件。在一些实施方案中，存储器系统110可包含高速缓存或缓冲区(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从控制器115接收地址且对所述地址进行解码以存取存储器组件112A到112N。
图2是根据本公开的一些实施例的对存储器单元执行操作以使存储器单元以基于与存储器组件相关联的温度的频率从一个状态转变到另一状态的实例方法200的流程图。方法200可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专门逻辑、可编程逻辑、微码、装置的硬件、集成电路，等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法200由图1的操作执行组件113执行。
在框210处，处理装置确定与存储器组件(例如，存储器组件112A-N)相关联的温度。在诸实施例中，所述温度可对应于存储器组件的温度。在一些实施例中，所述温度可对应于包含存储器组件的存储器系统的温度。可通过包含在存储器系统中的温度传感器来确定温度。在框220处，基于与存储器组件相关联的温度确定对与存储器组件相关联的存储器单元执行操作的频率。所述操作使存储器单元从与存储在存储器单元处的数据的增大的错误率相关联的状态(例如，稳定Vt状态)转变到与存储在存储器单元处的数据的减小的错误率相关联的初始状态(例如，瞬时Vt状态)。
在框230处，以所确定频率对存储器单元执行操作以使存储器单元从与存储在存储器单元处的数据的增大的错误率相关联的状态转变到与存储在存储器单元处的数据的减小的错误率相关联的初始状态。在诸实施例中，可执行操作以使存储器单元保持在与存储在存储器处的数据的减小的错误率相关联的状态。在一实施例中，所述操作可为对存储器单元执行的读取操作。读取操作可包含多个步骤或过程，例如将电压施加到包含特定存储器单元的字线和在特定存储器单元处执行电压或电流感测步骤。读取操作可进一步包含错误检测及校正操作，且将数据从特定存储器单元传回到控制器。在诸实施例中，操作可为对存储器单元执行的复位读取操作。复位读取操作可包含比读取操作少的步骤或过程。举例来说，复位读取操作可将电压施加到包含特定存储器单元的字线，而不执行额外步骤或过程，例如感测电流、错误检测及校正操作或将任何数据返回到控制器。在诸实施例中，可对于处于较低温度的存储器组件比处于较高温度的存储器组件以较高频率(例如，更频繁地)执行操作。
在一实施例中，所确定频率可在一时间周期内动态地改变。举例来说，如果存储器组件的温度在一时间周期内减小，则所确定频率可增大。相反，如果存储器组件的温度在一时间周期内增大，则所确定频率可减小。
尽管本实例描述对存储器组件的一个存储器单元执行例如读取操作或读取复位操作等操作，但在诸实施例中，可对存储器系统的多个存储器组件的多个存储器单元执行操作。在一个实施例中，可以基于存储器系统的操作温度的频率执行操作。举例来说，可以基于存储器系统的操作温度的频率对存储器系统的存储器组件的存储器单元循环进行(例如，执行)读取操作。较之于存储器系统的操作温度较高时，在存储器系统的操作温度较低时的特定时间，更多存储器单元可经受操作。在一些实施例中，可以对应于第一存储器组件的第一温度的第一频率执行转变第一存储器组件的第一存储器单元的操作，且可以对应于第二存储器组件的第二温度的第二频率对第二存储器组件的第二存储器单元执行转变操作。因此，可对于处于不同温度的不同存储器组件以不同速率执行经执行使存储器单元的状态转变到另一状态的操作。
图3是根据本公开的一些实施例的基于已对存储器单元执行的操作的次数确定是否对存储器单元执行后续操作的实例方法300的流程图。方法300可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专门逻辑、可编程逻辑、微码、装置的硬件、集成电路，等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法300由图1的操作执行组件113执行。
在框310处，对存储器单元执行操作以使存储器单元从稳定Vt状态转变到瞬时Vt状态，如先前论述。在框320处，处理装置确定已对存储器单元执行的使存储器单元从稳定Vt状态转变到瞬时Vt状态的操作的次数。在框330处，确定已对存储器单元执行的操作的次数是否超过阈值。在一实施例中，所述阈值可与在读取干扰可能影响附近存储器单元之前可对存储器单元执行的操作的次数相关联。举例来说，如果读取干扰在100次操作之后可能影响附近存储器单元，则阈值可小于100次操作。如果已执行的操作的次数不超过阈值，则方法300继续进行到框340。举例来说，如果阈值为对存储器单元执行30次操作且已对存储器单元执行15次操作，则已对存储器单元执行的操作的次数不超过阈值。在框340处，对存储器单元执行使存储器单元从稳定Vt状态转变到瞬时Vt状态的后续操作。举例来说，对存储器单元执行读取操作或读取复位操作。在诸实施例中，可执行使存储器单元保持在与存储在存储器处的数据的减小的错误率相关联的状态的后续操作。在一些实施例中，因为操作数目小于阈值，因此读取干扰不大可能影响附近存储器单元，且因此可以极低的影响附近存储器单元的风险对存储器单元执行后续操作。
如果已对存储器单元执行的操作的次数超过阈值，则方法300继续进行到框350。举例来说，如果阈值为对存储器单元执行30次操作且先前已对存储器单元执行了31次操作，则已对存储器单元执行的操作的次数超过阈值。在框350处，不对存储器单元执行使存储器单元从稳定状态转变到瞬时状态的后续操作。在一实施例中，因为操作数目大于阈值，因此读取干扰可能影响附近存储器单元，且因此对存储器单元执行后续操作具有影响附近存储器单元的高风险。因此，不执行使存储器单元转变的后续操作。在一些实施例中，可对存储器单元执行并不使存储器单元转变的其它操作，即使已执行的操作的次数超过阈值。举例来说，如果从主机系统接收到读取请求，则可对存储器单元执行读取操作，尽管对存储器单元执行的操作数目超过阈值。因此，在已执行的操作的次数超过阈值时，可响应于来自主机系统的读取请求而对存储器单元执行读取操作，而在已执行的操作的次数超过阈值时，可能并不执行使存储器单元转变的读取操作(例如，不响应于来自主机系统的读取请求)。
在一些实施例中，不对存储器单元执行使存储器单元从稳定Vt状态转变到瞬时Vt状态的后续操作，直到一定时间量已过去。举例来说，如果已对存储器单元执行的操作的次数超过阈值，则不对存储器单元执行后续操作，直到一小时已过去。在诸实施例中，在所述时间量已过去之后，可使已对存储器单元执行的操作次数的计数复位，且可重复方法300。举例来说，可使已对存储器单元执行的操作次数的计数从31复位到0，且可对存储器单元执行使存储器单元从稳定Vt状态转变到瞬时Vt状态的操作。在一些实施例中，对存储器单元执行介入擦除操作可使已对存储器单元执行的操作次数的计数复位。举例来说，已执行的操作次数的计数可为31次。那么，如果对存储器单元执行擦除操作，则计数可从31复位到0。
图4说明根据本公开的一些实施例的对存储器系统的存储器单元执行操作的实例的框图400。在一些实施例中，操作由图1的操作执行组件113执行。
在本实例中，控制器410可表示图1的控制器115。存储器单元420、430和440可位于图1的存储器组件112A-N中的一或多者处。存储器单元420、430和440中的每一者与已对存储器单元执行的使存储器单元转变的操作的对应次数(例如，操作数目)和与存储器单元相关联的对应温度(例如，温度)相关联。在一个实施例中，与存储器单元420、430和440相关联的对应温度可对应于存储器单元420、430和440所位于的存储器组件的温度。控制器410可识别已对存储器单元执行的操作的对应次数和对应温度以确定是否对存储器单元420、430和440执行后续操作，且如果将执行后续操作，则确定执行操作的频率。在本实例中，可对存储器单元执行的操作数目的阈值为35次操作。
对于存储器单元420，对存储器单元420执行的操作的对应数目为20，其不超过可执行的操作数目的阈值(例如，35)。因为对存储器单元420执行的操作的数目不超过阈值，因此基于与存储器单元420相关联的对应温度(例如，温度1)确定用于对存储器单元420执行后续操作的第一频率。以所述第一频率(例如，F1)对存储器单元420执行使存储器单元420转变的后续操作。对于存储器单元430，所执行的操作的对应数目为36，其超过可执行的操作数目的阈值(例如，35)。由于已对存储器单元430执行的操作的数目超过阈值，因此不对存储器单元430执行后续操作。对于存储器单元440，已对存储器单元440执行的操作的对应数目为30，其不超过可执行的操作数目的阈值。由于对存储器单元440执行的操作的数目不超过阈值，因此基于与存储器单元440相关联的对应温度(例如，温度2)确定用于对存储器单元440执行后续操作的第二频率。以所述第二频率(例如，F2)对存储器单元440执行使存储器单元440转变的后续操作。可执行所述后续操作，直到已对对应存储器单元执行的操作的数目超过阈值。
图5说明计算机系统600的实例机器，所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任何一或多者的指令集。在一些实施例中，计算机系统600可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用来执行控制器的操作(例如，执行操作系统以执行对应于图1的操作执行组件113的操作)。在替代性实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、开关或桥接器或能够(依序或以其它方式)执行指定由机器采取的动作的一组指令的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多个)指令集以进行本文中所论述的方法中的任何一或多种。
实例计算机系统600包含处理装置602、主存储器604(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器606(例如，快闪存储器、静态随机存取存储器(SRAM)等)以及数据存储系统618，它们经由总线630彼此通信。
处理装置602表示一或多个通用处理装置，例如微处理器、中央处理单元或类似物。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置602也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置602经配置以执行用于执行本文中所论述的操作和步骤的指令626。计算机系统600可进一步包含网络接口装置608以在网络620上通信。
数据存储系统618可包含机器可读存储媒体624(也称为计算机可读媒体)，其上存储有一或多个指令集626或体现本文中所描述的方法或功能中的任一或多种的软件。指令626还可在其由计算机系统600执行期间完全或至少部分地驻存在主存储器604内和/或处理装置602内，主存储器604和处理装置602也构成机器可读存储媒体。机器可读存储媒体624、数据存储系统618和/或主存储器604可对应于图1的存储器子系统110。
在一个实施例中，指令626包含用以实施对应于操作执行组件(例如，图1的操作执行组件113)的功能性的指令。尽管在实例实施例中将机器可读存储媒体624展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一组或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体以及磁性媒体。
已关于计算机存储器内的数据位的操作的算法和符号表示而呈现先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给本领域的其它技术人员的方式。算法在这里并且通常被认为是导致期望的结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、术语、数目或类似物是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅仅是应用于这些量的方便标签。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可以出于既定目的而专门构造，或其可以包含通过存储在计算机中的计算机程序选择性地启动或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。此外，并不参考任何特定编程语言来描述本公开。应了解，可使用多种编程语言来实施如本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以进行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、闪存存储器组件等。
在前述说明书中，已参考其特定实例实施例描述了本公开的实施例。应显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

Claims (17)

1.一种存储器系统，其包括：
存储器组件；以及
处理装置，其以操作方式与所述存储器组件耦合以进行以下操作：
确定与所述存储器组件相关联的温度；
基于与所述存储器组件相关联的所述温度确定对与所述存储器组件相关联的存储器单元执行操作的频率；以及
以所确定频率对所述存储器单元执行所述操作，以使所述存储器单元从与存储在所述存储器单元处的数据的增大的错误率相关联的状态转变到与存储在所述存储器单元处的所述数据的减小的错误率相关联的另一状态，
其中与存储在所述存储器单元处的所述数据的所述减小的错误率相关联的所述另一状态对应于瞬时阈值电压状态，且与存储在所述存储器单元处的所述数据的所述增大的错误率相关联的所述状态对应于稳定阈值电压状态。
2.根据权利要求1所述的存储器系统，其中所述操作对应于将电压施加到所述存储器单元的字线，而不返回在所述电压施加到所述字线时存储在所述存储器单元处的所述数据。
3.根据权利要求1所述的存储器系统，其中所述操作对应于所述存储器单元的读取操作。
4.根据权利要求1所述的存储器系统，其中与所述存储器组件与较高所确定温度相关联时相比，所述所确定频率对于较低所确定温度增大。
5.根据权利要求1所述的存储器系统，其中所述处理装置进一步进行以下操作：
确定已执行使所述存储器单元转变的所述操作的次数；
确定已执行所述操作的所述次数是否超过阈值；以及
响应于确定已执行所述操作的所述次数超过所述阈值，确定不对所述存储器单元执行用以使所述存储器单元从与存储在所述存储器单元处的所述数据的所述增大的错误率相关联的所述状态转变到与存储在所述存储器单元处的所述数据的所述减小的错误率相关联的所述另一状态的后续操作。
6.根据权利要求5所述的存储器系统，其中所述处理装置进一步进行以下操作：
确定从已执行所述操作以来已过去的时间量超过第二阈值；以及
响应于从已执行所述操作以来已过去的所述时间量超过所述第二阈值，对所述存储器单元执行所述后续操作以使所述存储器单元从与存储在所述存储器单元处的所述数据的所述增大的错误率相关联的所述状态转变到与存储在所述存储器单元处的所述数据的所述减小的错误率相关联的所述另一状态。
7.一种用于存储器系统的方法，所述方法包括：
确定与存储器组件相关联的温度；
基于与所述存储器组件相关联的所述温度确定对与所述存储器组件相关联的存储器单元执行操作的频率；以及
通过处理装置以所确定频率对所述存储器单元执行所述操作，以使所述存储器单元保持在与存储在所述存储器单元处的数据的减小的错误率相关联的状态，
其中与存储在所述存储器单元处的所述数据的所述减小的错误率相关联的所述状态对应于瞬时阈值电压状态。
8.根据权利要求7所述的方法，其中所述操作对应于将电压施加到所述存储器单元的字线，而不返回在所述电压施加到所述字线时存储在所述存储器单元处的所述数据。
9.根据权利要求7所述的方法，其中所述操作对应于所述存储器单元的读取操作。
10.根据权利要求7所述的方法，其中与所述存储器组件与较高所确定温度相关联时相比，所述所确定频率对于较低所确定温度增大。
11.根据权利要求7所述的方法，其进一步包括∶
确定已执行使所述存储器单元保持在与存储在所述存储器单元处的所述数据的所述减小的错误率相关联的所述状态的所述操作的次数；
确定已执行所述操作的所述次数是否超过阈值；以及
响应于确定已执行所述操作的所述次数超过所述阈值，确定不对所述存储器单元执行用以使所述存储器单元保持在与存储在所述存储器单元处的所述数据的所述减小的错误率相关联的所述状态的后续操作。
12.根据权利要求11所述的方法，其进一步包括：
确定已对所述存储器单元执行擦除操作；以及
响应于确定已对所述存储器单元执行所述擦除操作，对所述存储器单元执行所述后续操作以使所述存储器单元保持在与存储在所述存储器单元处的所述数据的所述减小的错误率相关联的所述状态。
13.一种包括指令的非暂时性计算机可读存储媒体，所述指令在由处理装置执行时使所述处理装置进行以下操作：
确定与存储器组件相关联的温度；
基于与所述存储器组件相关联的所述温度确定对与所述存储器组件相关联的存储器单元执行操作的频率；以及
以所确定频率对所述存储器单元执行所述操作，以使所述存储器单元从与存储在所述存储器单元处的数据的增大的错误率相关联的状态转变到与存储在所述存储器单元处的所述数据的减小的错误率相关联的另一状态，
其中与存储在所述存储器单元处的所述数据的所述减小的错误率相关联的所述另一状态对应于瞬时阈值电压状态，且与存储在所述存储器单元处的所述数据的所述增大的错误率相关联的所述状态对应于稳定阈值电压状态。
14.根据权利要求13所述的非暂时性计算机可读存储媒体，其中所述操作对应于将电压施加到所述存储器单元的字线，而不返回在所述电压施加到所述字线时存储在所述存储器单元处的所述数据。
15.根据权利要求13所述的非暂时性计算机可读存储媒体，其中所述操作对应于所述存储器单元的读取操作。
16.根据权利要求13所述的非暂时性计算机可读存储媒体，其中与所述存储器组件与较高所确定温度相关联时相比，所述所确定频率对于较低所确定温度增大。
17.根据权利要求13所述的非暂时性计算机可读存储媒体，其中所述处理装置进一步进行以下操作：
确定已执行使所述存储器单元转变的所述操作的次数；
确定已执行所述操作的所述次数是否超过阈值；以及
响应于确定已执行所述操作的所述次数超过所述阈值，确定不对所述存储器单元执行用以使所述存储器单元从与存储在所述存储器单元处的所述数据的所述增大的错误率相关联的所述状态转变到与存储在所述存储器单元处的所述数据的所述减小的错误率相关联的所述另一状态的后续操作。
CN201980017592.9A 2018-02-09 2019-02-07 以基于温度的频率对存储器系统的存储器单元执行操作 Active CN111886650B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862628682P 2018-02-09 2018-02-09
US62/628,682 2018-02-09
US15/991,822 US10403378B1 (en) 2018-02-09 2018-05-29 Performing an operation on a memory cell of a memory system at a frequency based on temperature
US15/991,822 2018-05-29
PCT/US2019/017104 WO2019157216A1 (en) 2018-02-09 2019-02-07 Performing an operation on a memory cell of a memory system at a frequency based on temperature

Publications (2)

Publication Number Publication Date
CN111886650A CN111886650A (zh) 2020-11-03
CN111886650B true CN111886650B (zh) 2024-03-29

Family

ID=67541047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980017592.9A Active CN111886650B (zh) 2018-02-09 2019-02-07 以基于温度的频率对存储器系统的存储器单元执行操作

Country Status (5)

Country Link
US (2) US10403378B1 (zh)
EP (1) EP3750158A4 (zh)
KR (1) KR102428788B1 (zh)
CN (1) CN111886650B (zh)
WO (1) WO2019157216A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403378B1 (en) * 2018-02-09 2019-09-03 Micron Technology, Inc. Performing an operation on a memory cell of a memory system at a frequency based on temperature

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102884585A (zh) * 2010-05-12 2013-01-16 美光科技公司 在存储器装置及系统中确定及使用软数据
CN105027085A (zh) * 2013-03-14 2015-11-04 美光科技公司 选择性自参考读取

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560725B1 (en) * 1999-06-18 2003-05-06 Madrone Solutions, Inc. Method for apparatus for tracking errors in a memory system
US6838331B2 (en) * 2002-04-09 2005-01-04 Micron Technology, Inc. Method and system for dynamically operating memory in a power-saving error correction mode
US7882369B1 (en) * 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7475320B2 (en) 2003-08-19 2009-01-06 International Business Machines Corporation Frequency modification techniques that adjust an operating frequency to compensate for aging electronic components
US7412614B2 (en) 2004-04-29 2008-08-12 Hewlett-Packard Development Company, L.P. Power management using a pre-determined thermal characteristic of a memory module
JP4237109B2 (ja) * 2004-06-18 2009-03-11 エルピーダメモリ株式会社 半導体記憶装置及びリフレッシュ周期制御方法
WO2006100718A1 (ja) * 2005-03-18 2006-09-28 Fujitsu Limited 記憶装置、記憶媒体、記憶装置の制御方法及びプログラム
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8307270B2 (en) * 2009-09-03 2012-11-06 International Business Machines Corporation Advanced memory device having improved performance, reduced power and increased reliability
KR20110100465A (ko) 2010-03-04 2011-09-14 삼성전자주식회사 메모리 시스템
US10475523B2 (en) * 2013-05-31 2019-11-12 Western Digital Technologies, Inc. Updating read voltages triggered by the rate of temperature change
KR20150121562A (ko) * 2014-04-21 2015-10-29 삼성전자주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
KR102233074B1 (ko) * 2014-10-08 2021-03-30 삼성전자주식회사 저장 장치 및 그것의 신뢰성 검증 방법
US10078546B2 (en) * 2014-10-24 2018-09-18 Micron Technology, Inc. Temperature related error management
KR102239356B1 (ko) * 2015-02-17 2021-04-13 삼성전자주식회사 클록 제어 유닛 또는 전원 제어 유닛을 포함하는 저장 장치와 메모리 시스템, 그리고 그것의 동작 방법
KR20180115846A (ko) * 2017-04-13 2018-10-24 에스케이하이닉스 주식회사 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US10347344B2 (en) * 2017-08-29 2019-07-09 Micron Technology, Inc. Read voltage calibration based on host IO operations
US10403378B1 (en) * 2018-02-09 2019-09-03 Micron Technology, Inc. Performing an operation on a memory cell of a memory system at a frequency based on temperature
US10365854B1 (en) * 2018-03-19 2019-07-30 Micron Technology, Inc. Tracking data temperatures of logical block addresses

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102884585A (zh) * 2010-05-12 2013-01-16 美光科技公司 在存储器装置及系统中确定及使用软数据
CN105027085A (zh) * 2013-03-14 2015-11-04 美光科技公司 选择性自参考读取

Also Published As

Publication number Publication date
US10403378B1 (en) 2019-09-03
KR102428788B1 (ko) 2022-08-04
EP3750158A4 (en) 2021-11-10
EP3750158A1 (en) 2020-12-16
CN111886650A (zh) 2020-11-03
WO2019157216A1 (en) 2019-08-15
US20190252028A1 (en) 2019-08-15
US20190341117A1 (en) 2019-11-07
KR20200106986A (ko) 2020-09-15
US10685725B2 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
US11393541B2 (en) Mitigating a voltage condition of a memory cell in a memory sub-system
US11256429B2 (en) Adjustment of a pre-read operation based on an operating temperature
CN114981892A (zh) 预读取及读取阈值电压优化
US20220156012A1 (en) Selecting a write operation mode from multiple write operation modes
US11934268B2 (en) Memory sub-system using partial superblocks
US20210389910A1 (en) Managing a memory system including memory devices with different characteristics
US11354037B2 (en) Scan frequency modulation based on memory density or block usage
EP3834053A1 (en) Power configuration component including selectable configuration profiles
CN112449693B (zh) 在存储系统的两遍编程之前执行读取操作
CN111886650B (zh) 以基于温度的频率对存储器系统的存储器单元执行操作
CN111819631B (zh) 减缓存储器子系统中存储器单元的电压状况
US11221912B2 (en) Mitigating an undetectable error when retrieving critical data during error handling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant