KR20010063563A - 메모리소자의 메탈 전극 형성방법 - Google Patents
메모리소자의 메탈 전극 형성방법 Download PDFInfo
- Publication number
- KR20010063563A KR20010063563A KR1019990060678A KR19990060678A KR20010063563A KR 20010063563 A KR20010063563 A KR 20010063563A KR 1019990060678 A KR1019990060678 A KR 1019990060678A KR 19990060678 A KR19990060678 A KR 19990060678A KR 20010063563 A KR20010063563 A KR 20010063563A
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- barrier metal
- electrode
- polysilicon
- etching
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 40
- 239000002184 metal Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 229920005591 polysilicon Polymers 0.000 claims abstract description 54
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 51
- 239000010937 tungsten Substances 0.000 claims abstract description 51
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 42
- 230000004888 barrier function Effects 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 28
- 239000000460 chlorine Substances 0.000 claims description 23
- 230000001052 transient effect Effects 0.000 claims description 16
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 11
- 229910052801 chlorine Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- 229910052786 argon Inorganic materials 0.000 claims 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052731 fluorine Inorganic materials 0.000 abstract description 5
- 239000011737 fluorine Substances 0.000 abstract description 5
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 abstract 3
- -1 tungsten nitride Chemical class 0.000 description 7
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 229910006249 ZrSi Inorganic materials 0.000 description 1
- 150000001804 chlorine Chemical class 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 150000002221 fluorine Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 텅스텐(W)/베리어메탈(WNx또는 TiN)/폴리실리콘 구조의 게이트 또는 비트라인 등의 전극을 형성하는 방법에 관한 것으로서, 플로린(Fluorine) 계열과 함께 클로린(Chlorine) 계열의 에천트를 사용하여 텅스텐과 베리어메탈을 동시에 식각하고, 계속해서 제1과도식각에 의해 텅스텐과 베리어메탈을 완전히 제거해줌으로써 하부층인 폴리실리콘 식각시 어떠한 식각방해도 일으키지 않도록 하여 폴리실리콘 잔유물 발생을 억제시키며, 또한 제1과도식각 동안 플로린을 함유한 에천트가 폴리실리콘의 프로파일에 손상을 줄수 있는 데, 본 발명에서는 이점을 개선하여 전극의 측벽이 수직한 프로파일을 갖도록 한다. 그리고 본 발명은 ICP(Inductively Coupled Plasma) 형의 장비를 이용하여 식각 공정을 수행하기 때문에 새로운 장비의 도입 및 개발 없어 비용면에서도 장점을 갖는다.
Description
본 발명은 고집적 메모리소자 제조방법에 관한 것으로, 특히 텅스텐(W) 메탈(metal)을 게이트(메모리소자의 워드라인) 또는 비트라인으로 갖는 1Gb(giga bit)급 다이나믹램(DRAM : Dynamic Random Access Memory)과 같은 초고집적 메모리소자 제조방법에 관한 것이다.
잘 알려진 바와 같이 고집적화의 진전으로 3년에 메모리의 용량이 4배씩 증가되어 이미 1Gb(giga bit) DRAM의 개발이 이루어졌고 그 이상의 초고집적 DRAM에 대한 연구가 진행되고 있다. 이와 같이 DRAM의 집적도가 높아질수록 전기 신호를 읽고 기록하는 역할을 하는 셀의 면적은 1Gb의 경우 대략 0.08㎛2이다.
따라서, 이에 상응하게 워드라인 및 비트라인의 요구선폭도 매우 감소하게 되었고, 이러한 고집적화와 더불어 워드라인 및 비트라인은 저전압 동작 및 고속 동작의 요구 조건을 만족하여야 한다.
결국, 워드라인 또는/및 비트라인(이하, 워드라인 또는/및 비트라인을 "전극"이라 칭한다)의 저항값을 낮추어야 하는 바, 이를 해결하기 위해서는 전극의 높이를 증가시키거나, 비저항이 낮은 물질을 사용해야할 필요성이 있다.
이때, 전자의 경우는 단차(Topology)를 유발시켜 후속 공정에 영향을 주는 문제점이 있고, 후자인 경우는 다음에서 설명하는 이유들로 인하여 적용여부에 신중을 기해야 한다. 그것은 열적 안정성 문제, 소자의 제조 단가 및 신뢰성 검증 등이 포함된다.
참고로 아래 표1은 다양한 실리사이드(silicide) 물질에 대한 비저항 값을 나타낸다.
| silicide | TiSi2 | CoSi2 | NiSi2 | Pd2Si | PtSi | MoSi2 | ZrSi2 | WSi2 |
| μΩ.㎝ | 13-25 | 18-25 | 14-20 | 30-35 | 28-35 | ∼100 | 33-42 | ∼70 |
현재 0.16㎛ 디자인 룰 이하의 256M급 DRAM까지는 전극(특히 게이트 전극) 물질을 텅스텐실리사이드(WSix)로 사용하고 있다.
그러나, 이미 언급한 바와 같이, 기존의 폴리실리콘 또는 단순한 실리사이드가 적용된 전극(워드라인 또는/및 비트라인)는 1Gb급 이상의 DRAM에서 요구되는 낮은 저항값을 구현할 수 없어, 상기 표1에 나타난 바와 같이 비저항이 아주 적은 TiSi2, 또는 비저항이 10-13μΩ.㎝인 텅스텐(W)으로 전극을 형성하는 추세에 있다. 특히 텅스텐(W)은 비저항이 상당히 적기 때문에 0.13㎛ 디자인 룰을 갖는 소자에 유용하게 적용될 수 있다.
텅스텐 메탈 전극은 통상 폴리실리콘막과 텅스텐층 및 이 두 층 간의 확산혹은 반응을 방지하기 위한 예컨대 질화텅스텐(WNx) 또는 질화타이타늄(TiN)과 같은 얇은(100Å 이하) 베리어메탈(barrier metal) 층을 포함하는 3개층으로 구성되어, 텅스텐/베리어메탈/폴리실리콘막 구조의 전극을 이루게 된다.
그런데, 실리사이드 구조의 전극을 패터닝하기 위한 식각 공정과는 다르게, 텅스텐/베리어메탈/폴리실리콘막 구조를 식각할 때, 각 층들의 주 에천트(etchant)가 상이한 관계로 텅스텐(W)과 베리어메탈의 주 에천트인 플로린(Fluorine) 계열을 과다 사용시 하부층인 폴리실리콘의 프로파일(Profile)에 손상을 주거나, 전극이 게이트전극일 경우 하부의 게이트산화막에 손상을 주게 된다. 또한 반대의 경우에는 텅스텐과 베리어메탈을 완전히 식각하지 못하여 잔존하는 텅스텐과 베리어메탈이 폴리실리콘의 식각시 식각 베리어(barrier)로 작용하여 폴리실리콘 잔유물을 유발하는 등 적절한 식각조건을 구하기가 어려운 실정이다.
도1a는 실리콘기판의 손상이 발생된 것을 보여주는 이미지이고, 도1b는 폴리실리콘 손상에 의해 프로파일 변형이 발생된 것을 보여주는 이미지이며, 도1c는 폴리실리콘 잔유물이 발생된 것을 보여주는 이미지이다.
본 발명은 전극의 프로파일을 양호하게 함과 아울러 예컨대 게이트산화막과 같은 하부층의 손상을 방지하면서 폴리실리콘의 잔유물 발생없이 텅스텐(W)/베리어메탈(WNx또는 TiN)/폴리실리콘 구조의 전극을 형성하기 위한 방법을 제공하는데 그목적이 있다.
도1a는 실리콘기판의 손상이 발생된 것을 보여주는 이미지,
도1b는 폴리실리콘 손상에 의해 프로파일 변형이 발생된 것을 보여주는 이미지,
도1c는 폴리실리콘 잔유물이 발생된 것을 보여주는 이미지,
도2a 내지 도2d는 본 발명의 바람직한 실시예에 따른 텅스텐 전극 형성 공정을 보여주는 단면도,
도3은 본 발명의 바람직한 실시예에 따라 텅스텐 메탈 게이트 패턴이 형성된 상태를 보여주는 이미지,
도4a 내지 도4i는 기초로 설정된 식각조건에 대해서 각각의 세부조건에 ±10%의 마진(margin)을 주고 프로세스 윈도우 체크(process window check)를 실시한 결과의 이미지.
* 도면의 주요부분에 대한 부호의 설명
201 : 기판 202 : 폴리실리콘막
203 : 질화텅스텐막 204 : 텅스텐막
205 : 질화막 206 : 포토레지스트
상기 목적을 달성하기 위한 본 발명의 텅스텐/베리어메탈/폴리실리콘 구조의 전극 형성 방법은, 소정공정이 완료된 기판 상에 폴리실리콘막, 베리어메탈막 및 텅스텐막을 차례로 적층하는 제1단계; 마스크 패턴을 형성하는 제2단계; 플로린 계열 가스와 클로린 계열 가스를 사용하여 상기 폴리실리콘막이 드러나도록 상기 텅스텐막 및 상기 베리어메탈을 식각하는 제3단계; 상기 플로린 계열 가스와 상기 클로린 계열 가스를 사용하여 상기 폴리실리콘막의 일부두께가 식각되도록 제1과도식각하는 제4단계; 및 상기 플로린 계열의 가스 없이 상기 클로린 계열 가스를 사용하여 상기 폴리실리콘막을 제거하기 위한 제2과도식각을 실시하는 제5단계를 포함하여 이루어짐을 특징으로 한다.
이와 같이, 본 발명은 텅스텐(W)/베리어메탈(WNx또는 TiN)/폴리실리콘 구조의 게이트 또는 비트라인 등의 전극을 형성하는 방법으로서, 플로린(Fluorine) 계열과 클로린(Chlorine) 계열의 에천트를 사용하여 텅스텐과 베리어메탈을 동시에 식각하고, 계속해서 제1과도식각에 의해 텅스텐과 베리어메탈을 완전히 제거해줌으로써 하부층인 폴리실리콘 식각시 어떠한 식각방해도 일으키지 않도록 하여 폴리실리콘 잔유물 발생을 억제시키는 것이다.
또한, 제1과도식각 동안 플로린을 함유한 에천트가 폴리실리콘의 프로파일에손상을 줄 수 있는데, 본 발명에서는 이점을 개선하여 전극의 측벽이 수직한 프로파일을 갖도록 한다.
본 발명은 ICP(Inductively Coupled Plasma) 형의 장비를 이용하여 식각 공정을 수행하기 때문에 새로운 장비의 도입 및 개발 없어 비용면에서도 장점을 갖는다. 이하에서 설명되는 실시에에서는 텅스텐과 베리어메탈을 식각하기 위하여 플로린계 가스로서 NF3를 사용하였으며 프로파일과 식각 균일도(Etch Uniformity)를 위하여 클로린계 가스인 Cl2와 불활성가스 Ar을 적절한 비율로 혼합하여 사용하였다. 플라즈마 형성을 위한 소스(source, RF) 파워는 500W 이하로 하고, 바이어스 파워(Bias Power)는 300W이하로 조절하였다. 이때 프로파일의 개선을 위하여 소스 파워와 바이어스 파워를 적절한 비율로 설정할 수 있다. 텅스텐과 베리어메탈의 제1과도식각은 텅스텐과 베리어메탈을 식각하는 주식각(Main Etch)의 식각조건을 그대로 유지한 조건으로 진행을 할 수도 있고 약간의 조절을 통하여 하부층인 폴리실리콘에 대한 선택비(Selectivity)를 향상시킨 조건으로 진행을 할 수도 있다. 이때 하부층인 폴리실리콘은 완전히 제거되지 않을 정도의 제1과도식각을 진행하여 플로린 게열에 의한 게이트산화막 손상이 발생하지 않도록 한다. NF3와 Cl2가스는 각각 100 sccm 이하로 조절하였으며 이때 NF3와 Cl2가스의 비율로서 프로파일을 조절할 수 있다. 반응실 압력은 각각의 스텝(주식각, 제1과도식각 및 제2과도식각)에서 차이는 있지만 100 mTorr를 넘지 않도록 하였다. 전극 온도는 10∼60℃ 사이에서 설정하였다. 그리고 필요에 따라서 포토레지스트 마스크 스킴(Scheme)으로 식각을 진행할 수 있고, 하드마스크 스킴(Scheme) 식각을 진행할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2a 내지 도2d는 본 발명의 바람직한 실시예에 따른 텅스텐 전극 형성 공정을 보여주는 단면도이다.
도2a를 참조하면, 소정공정이 완료된 기판(201) 상에 전극 물질로서 폴리실리콘막(202), 질화텅스텐막(203) 및 텅스텐막(204)을 적층하고, 그 위에 하드마스크로서 질화막(205)을 형성한 다음, 게이트 마스크로서 포토레지스트(P/R)(206) 패턴을 형성하고, 이를 마스크로하여 질화막(205)을 식각한다.
잘 알려진 바와 같이, 텅스텐과 질화텅스텐의 증착은 CVD 및 PVD 방식을 단독 또는 혼합 적용하여 실시할 수 있고, 증착 후 바로 열처리 공정을 수행하거나, 하드마스크인 질화막 증착 후 열처리를 수행하여도 된다.
이어서, 도2b와 같이 플로린계 및 클로린계 가스를 주 식각가스(main etchant)로 하여 텅스텐막(204) 및 질화텅스텐막(203)을 식각하는 주식각(main etch)을 실시한다.
구체적으로, ICP(Inductively Coupled Plasma)형 식각 장비를 사용하며, 플로린계 가스인 NF3가스와 클로린계 가스인 Cl2그리고 불활성 가스인 Ar을 사용하고, ICP 식각장비의 소스 파워 대 바이어스 파워를 1:1 ∼ 3:1로 하여 텅스텐(204)과 질화텅스텐(203)을 식각한다. 바람직하게 소스 파워는 500W 이하, 바이어스 파워는 300W 이하로 한다. 이 식각시의 엔드 포인트(End Point)는 폴리실리콘(202)이 드러나는 시점으로 한다. 가스 플로우(Gas Flow)는 NF3와 Cl2의 비율이 0.5:1 ∼ 3:1이 되도록 하되 NF3의 가스양이 100sccm 이하, 특히 25∼75 sccm으로 조절하는 것이 바람직하다. 식각 반응실 내부의 압력은 3∼20 mTorr로하고 전극 온도를 10∼60℃로 조절한다.
다음, 도2c에 도시된 바와 같이 제1과도식각을 실시하는 바, 플로린계 가스인 NF3에 의해 하부의 게이트산화막(도시되지 않음)이 손상되지 않도록 폴리실리콘막(202)의 일부두께가 식각되도록 식각 엔드 포인트를 설정한다. 이 제1과도식각에서는 폴리실리콘 표면에 발생되는 잔존할 수 있는 변성막이 제거되는 바, 이 변성막의 구체적인 성분은 밝혀지지 않았으나 이 변성막이 있는 상태에서 폴리실리콘을 식각하게 되면 잔유물(Residue) 및 게이트산화막의 손상을 가져오게 된다.
구체적으로, 제1과도식각은 앞서 실시한 주식각과 동일한 조건하에서 실시하여도 되고, 약간의 조절을 통하여 폴리실리콘에 대한 식각선택비를 향상시키는 조건으로 실시할 수도 있다.
이어서, 도2d에 도시된 바와 같이 잔류 폴리실리콘막(202)이 완전히 식각되도록 제2과도식각을 실시한다.
구체적으로 하부의 게이트산화막이 손상되지 않도록 NF3없이 Cl2에 O2및 HBr을 첨가하여 실시하며, 이때 Cl2는 20 sccm 이하로 사용하고, O2와 HBr의 비율을 1:8 이상으로 조절하며, 반응실 압력을 100 mTorr 이하로 조절한다.
이상에서 설명한 상기 주식각, 제1과도식각 및 제2과도식각은 모두 ICP 타입의 동일 반응실내에서 이루어지며, 기판이 올려지는 하부전극의 온도는 10∼60℃로 설정하고 챔버내 압력은 100 mTorr 이하로 설정한다.
도3은 본 발명의 바람직한 실시예에 따라 텅스텐 메탈 게이트 패턴이 형성된 상태를 보여주는 이미지로서, 폴리실리콘의 손상이 없이 게이트전극의 프로파일이 매우 양호함을 알 수 있고, 폴리실리콘 잔유물 또한 발생되지 않았음을 잘 보여주고 있다.
도4a 내지 도4i는 기초로 설정된 식각조건에 대해서 각각의 세부조건에 ±10%의 마진(margin)을 주고 프로세스 윈도우 체크(process window check)를 실시한 결과의 이미지로서로서, 그 결과를 보면 프로파일의 변형이 없거나 크지 않아 공정진행의 결과가 안정적이기 때문에, 제품 양산 적용시 공정중 발생할 수 있는 약간의 변수가 발생하더라도 문제가 없으므로 제품의 신뢰성에 크게 기여할 수 있다. 구체적으로 도4a는 압력 윈도우 +10%, 도4b는 소스 파워 윈도우 -10%, 도4c는 소스 파워 윈도우 +10%, 도4d는 바이어스 파워 윈도우 -10%, 도4e는 바이어스 파워 윈도우 +10%, 도4f는 플로린 윈도우 -10%, 도4g는 플로린 윈도우 +10%, 도4h는 클로린 윈도우 -10%, 도4i는 클로린 윈도우 +10%을 각각 설정하여 체크해본 이미지들이다.
본 실시예에서는 하드마스크를 적용하였으나, 하드마스크가 없는 상태에서포토레지스트만을 마스크로하여 식각 공정을 수행할 수도 있다. 또한 본 실시예에서는 베리어메탈로서 질화텅스텐(WNx)을 적용하였으나, 통상 베리어메탈을 100Å 이하로 형성하는 것을 감안하면, 베리어메탈로서 질화타이타늄(TiN)을 적용하여도 본 발명의 작용효과는 유사하게 나타나게 된다.
이렇듯, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 기존의 장비를 그대로 사용하여 텅스텐 메탈 전극을 양산할 수 있어 비용 및 생산성을 증대시키는 효과를 가져다 주며, 또한 재현성있고 규정화된 식각조건(Recipe)로 양산시 높은 수율을 얻을 수 있는 효과가 있다.
Claims (9)
- 텅스텐/베리어메탈/폴리실리콘 구조의 전극 형성 방법에 있어서,소정공정이 완료된 기판 상에 폴리실리콘막, 베리어메탈막 및 텅스텐막을 차례로 적층하는 제1단계;마스크 패턴을 형성하는 제2단계;플로린 계열 가스와 클로린 계열 가스를 사용하여 상기 폴리실리콘막이 드러나도록 상기 텅스텐막 및 상기 베리어메탈을 식각하는 제3단계;상기 플로린 계열 가스와 상기 클로린 계열 가스를 사용하여 상기 폴리실리콘막의 일부두께가 식각되도록 제1과도식각하는 제4단계; 및상기 플로린 계열의 가스 없이 상기 클로린 계열 가스를 사용하여 상기 폴리실리콘막을 제거하기 위한 제2과도식각을 실시하는 제5단계를 포함하여 이루어진 텅스텐/베리어메탈/폴리실리콘 구조의 전극 형성 방법.
- 제1항에 있어서,상기 제3, 제4 및 제5 단계는 ICP 형 식각 장비에서 이루어짐을 특징으로 하는 텅스텐/베리어메탈/폴리실리콘 구조의 전극 형성 방법.
- 제2항에 있어서,상기 플로린 계열 가스는 NF3이고 상기 클로린 계열 가스는 Cl2임을 특징으로 하는 텅스텐/베리어메탈/폴리실리콘 구조의 전극 형성 방법.
- 제3항에 있어서,상기 제3단계 및 제4단계에서 아르곤 가스를 더 첨가하여 식각을 실시하는 것을 특징으로 하는 텅스텐/베리어메탈/폴리실리콘 구조의 전극 형성 방법.
- 제3항에 있어서,상기 제3단계 및 제4단계에서 상기 NF3에 대한 Cl2의 가스양 비율을 0.5:1 ∼ 3:1로 하는 것을 특징으로 하는 텅스텐/베리어메탈/폴리실리콘 구조의 전극 형성 방법.
- 제3항에 있어서,상기 제3단계에서,상기 NF3및 상기 Cl2의 가스양을 적어도 100 sccm 사용하고, 소스 파워에 대한 바이어스 파워의 비율을 1:1 ∼ 3:1로 조절하고, 반응실 압력을 적어도 100 mTorr로 함을 특징으로 하는 텅스텐/베리어메탈/폴리실리콘 구조의 전극 형성 방법.
- 제6항에 있어서,상기 NF3의 가스양이 25∼75 sccm 임을 특징으로 하는 텅스텐/베리어메탈/폴리실리콘 구조의 전극 형성 방법.
- 제2항에 있어서,상기 제5단계에서,Cl2에 O2및 HBr을 첨가하여 실시하고, 상기 Cl2는 적어도 20 sccm 사용하고, 상기 O2와 상기 HBr의 비율을 적어도 1:8로 하며, 반응실의 압력을 적어도 100 mTorr로 함을 특징으로 하는 텅스텐/베리어메탈/폴리실리콘 구조의 전극 형성 방법.
- 제6항 또는 제8항에 있어서,전극의 온도를 10∼60℃로 함을 특징으로 하는 텅스텐/베리어메탈/폴리실리콘 구조의 전극 형성 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060678A KR100316028B1 (ko) | 1999-12-22 | 1999-12-22 | 메모리소자의 메탈 전극 형성방법 |
| US09/736,132 US20010005622A1 (en) | 1999-12-22 | 2000-12-15 | Method for manufacturing gate electrode with vertical side profile |
| JP2000391001A JP2001237425A (ja) | 1999-12-22 | 2000-12-22 | 垂直した側面形状を有するゲート電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060678A KR100316028B1 (ko) | 1999-12-22 | 1999-12-22 | 메모리소자의 메탈 전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010063563A true KR20010063563A (ko) | 2001-07-09 |
| KR100316028B1 KR100316028B1 (ko) | 2001-12-13 |
Family
ID=19628399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990060678A KR100316028B1 (ko) | 1999-12-22 | 1999-12-22 | 메모리소자의 메탈 전극 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20010005622A1 (ko) |
| JP (1) | JP2001237425A (ko) |
| KR (1) | KR100316028B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431993B1 (ko) * | 2001-12-29 | 2004-05-22 | 주식회사 하이닉스반도체 | 반도체 소자의 텅스텐 게이트의 형성 방법 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100313943B1 (ko) * | 1999-04-22 | 2001-11-15 | 김영환 | 반도체 소자의 게이트 전극 형성 방법 |
| JP2001189448A (ja) * | 1999-12-28 | 2001-07-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN1310293C (zh) * | 2001-04-19 | 2007-04-11 | 东京毅力科创株式会社 | 干蚀刻方法 |
| US6551942B2 (en) * | 2001-06-15 | 2003-04-22 | International Business Machines Corporation | Methods for etching tungsten stack structures |
| US7078748B2 (en) * | 2004-06-14 | 2006-07-18 | Infineon Technologies Ag | Multi-layer gate stack structure comprising a metal layer for a FET device, and method for fabricating the same |
| KR100580587B1 (ko) * | 2004-09-07 | 2006-05-16 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| KR100862313B1 (ko) * | 2006-06-30 | 2008-10-13 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 패터닝 방법 |
| KR100772836B1 (ko) | 2006-07-21 | 2007-11-01 | 동부일렉트로닉스 주식회사 | 반도체소자의 제조 방법 |
| KR100838394B1 (ko) * | 2007-01-03 | 2008-06-13 | 주식회사 하이닉스반도체 | 하드마스크층을 이용한 반도체소자의 식각 방법 |
| US8093157B2 (en) * | 2007-07-03 | 2012-01-10 | Mattson Technology, Inc. | Advanced processing technique and system for preserving tungsten in a device structure |
| US8791001B2 (en) * | 2008-09-08 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | N2 based plasma treatment and ash for HK metal gate protection |
| CN107507771A (zh) * | 2017-07-24 | 2017-12-22 | 武汉华星光电技术有限公司 | 一种多晶硅蚀刻方法 |
-
1999
- 1999-12-22 KR KR1019990060678A patent/KR100316028B1/ko not_active IP Right Cessation
-
2000
- 2000-12-15 US US09/736,132 patent/US20010005622A1/en not_active Abandoned
- 2000-12-22 JP JP2000391001A patent/JP2001237425A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431993B1 (ko) * | 2001-12-29 | 2004-05-22 | 주식회사 하이닉스반도체 | 반도체 소자의 텅스텐 게이트의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100316028B1 (ko) | 2001-12-13 |
| JP2001237425A (ja) | 2001-08-31 |
| US20010005622A1 (en) | 2001-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100316028B1 (ko) | 메모리소자의 메탈 전극 형성방법 | |
| US20040038546A1 (en) | Process variation resistant self aligned contact etch | |
| US7256129B2 (en) | Method for fabricating semiconductor device | |
| US6258727B1 (en) | Method of forming metal lands at the M0 level with a non selective chemistry | |
| US6087264A (en) | Methods for patterning microelectronic structures using chlorine and oxygen | |
| US6716764B1 (en) | Method of forming first level of metallization in DRAM chips | |
| KR20040022996A (ko) | 브롬화수소(ＨＢｒ) 및 헬륨(Ｈｅ) 가스를 사용한 부유게이트 패턴 형성방법 및 이를 이용하는 플래쉬 메모리장치 제조방법 | |
| US6875684B2 (en) | Method for forming a bit line of a semiconductor device | |
| JP2006148052A (ja) | 半導体素子の格納電極形成方法 | |
| KR20010046863A (ko) | 반도체 장치의 게이트 전극 | |
| JPH05267251A (ja) | 半導体装置におけるコンタクトホールの形成方法 | |
| US20060094235A1 (en) | Method for fabricating gate electrode in semiconductor device | |
| KR100312973B1 (ko) | 메모리소자의 메탈 전극 형성방법 | |
| JP3358179B2 (ja) | ポリシリコン層のプラズマ・エッチング方法 | |
| KR20050116314A (ko) | 반도체소자의 깊은 콘택홀 형성 방법 | |
| KR20040059981A (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 | |
| JP3114640B2 (ja) | 半導体装置の製造方法 | |
| JPH08339987A (ja) | 配線形成方法 | |
| KR20010063527A (ko) | 반도체소자의 게이트 패턴 형성방법 | |
| KR20040001938A (ko) | 반도체소자의 자기정렬콘택 형성방법 | |
| JP3780657B2 (ja) | エッチング方法 | |
| KR100399935B1 (ko) | 반도체장치제조방법 | |
| KR19990005143A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JP3028306B2 (ja) | 半導体素子の多層膜の乾式エッチング方法 | |
| KR100665902B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |