KR20010056744A - 교환기에서 에스티엠-1 정합 시스템 - Google Patents

교환기에서 에스티엠-1 정합 시스템 Download PDF

Info

Publication number
KR20010056744A
KR20010056744A KR1019990058336A KR19990058336A KR20010056744A KR 20010056744 A KR20010056744 A KR 20010056744A KR 1019990058336 A KR1019990058336 A KR 1019990058336A KR 19990058336 A KR19990058336 A KR 19990058336A KR 20010056744 A KR20010056744 A KR 20010056744A
Authority
KR
South Korea
Prior art keywords
cpu
signaling
signaling data
cas
address
Prior art date
Application number
KR1019990058336A
Other languages
English (en)
Other versions
KR100394739B1 (ko
Inventor
이강필
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR10-1999-0058336A priority Critical patent/KR100394739B1/ko
Priority to US09/738,310 priority patent/US6928083B2/en
Priority to CNB001282298A priority patent/CN1215723C/zh
Publication of KR20010056744A publication Critical patent/KR20010056744A/ko
Application granted granted Critical
Publication of KR100394739B1 publication Critical patent/KR100394739B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/12—Arrangements providing for calling or supervisory signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S370/00—Multiplex communications
    • Y10S370/901—Wide area network
    • Y10S370/902—Packet switching
    • Y10S370/903—Osi compliant network
    • Y10S370/907—Synchronous optical network, SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Telephonic Communication Services (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 교환기에서 STM-1(Synchronous Transport Module Level 1) 정합 시스템에 관한 것으로, 특히 STM-1 정합 부분의 E1 링크 처리 장치에서 수신한 CAS(Collision Avoidance System) 시그널링 데이터(Signalling Data)를 처리하여 상위로 보고하도록 한 교환기에서 STM-1 정합 시스템에 관한 것이다.
본 발명의 시스템은 E1 시그널링을 처리해야 할 경우에 시작 펄스(Start Pulse)를 생성하고 비지 신호(Busy Signal)의 입력에 따라 해당 시작 펄스의 출력을 제어하는 CPU(Central Processing Unit)와; 각 링크(Link)에 대한 시그널링 데이터를 추출하여 CAS(Collision Avoidance System) 데이터 스트림으로 전송하는 다수 개의 프레이머(Framer)와; 상기 CPU의 시작 펄스에 따라 상기 각 프레이머로부터 수신한 CAS 데이터 스트림에 대한 처리를 수행하여 공용 메모리에 저장시켜 주고 동작 수행 중에 비지 신호를 생성시켜 상기 CPU에 인가하는 CAS 시그널링 처리부를 포함하여 이루어진 것을 특징으로 한다.

Description

교환기에서 에스티엠-1 정합 시스템 {System of Interfacing STM-1 in the Switching System}
본 발명은 교환기에서 STM-1 정합 시스템에 관한 것으로, 특히 STM-1 정합 부분의 E1 링크 처리 장치에서 수신한 CAS(Collision Avoidance System) 시그널링 데이터를 처리하여 상위로 보고하도록 한 교환기에서 STM-1 정합 시스템에 관한 것이다.
종래의 155.52(Mbps) STM-1 정합 부분은 도 1에 도시된 바와 같이, CPU(11)와, 다수 개의 프레이머(12-1 ~ 12-n)와, 상위 프로세서에 보고하기 위한 공용 메모리(13)와, 로컬 메모리(14)를 포함하여 이루어져 있다. 여기서, 상위 프로세서는 STM-1 정합 부분에 대한 전반적인 제어 동작을 수행한다.
상기 CPU(11)는 STM-1 정합 부분 내의 각 디바이스(Device)에 대한 제어를 담당한다.
상기 프레이머(12-1 ~ 12-n)는 E1 링크(Link)에 대한 정합을 수행한다.
상기 공용 메모리(13)는 상위 프로세서와 STM-1 정합 부분간의 인터페이스(Interface)를 위하여 사용되어지는 영역의 역할을 수행한다.
상기 로컬 메모리(14)는 상기 CPU(11)를 위해 사용되는 메모리로, 시그널링 데이터를 임시 저장하는 영역의 역할을 수행한다.
상술한 바와 같이 구성된 STM-1 정합 부분의 동작을 다음과 같이 간략하게 설명하면, CPU(11)에서 각 프레이머(12-1 ~ 12-n)의 레지스터(Register)로부터 해당 채널(Channel)에 대한 시그널링 데이터를 순차적으로 판독하여 로컬 메모리(14)에 임시로 저장한 후, 도 2에 도시된 바와 같은 형태로 시그널링 데이터를 재 포맷시켜 상위로 보고하기 위한 공용 메모리(13)에 기록해 준다.
상술한 바와 같은 동작은 8(msec)의 실시간(Real Time) 주기로 이루어지며, 8(msec) 내에 수신 및 송신 CAS 데이터에 대한 처리가 모두 완료되도록 이루어져야 한다.
그런데, 종래 기술의 경우에 E1 링크의 수가 짝수일 경우에는 CPU에 대한 부하(Load)가 적어 구현이 용이하지만, 종래의 STM-1 정합 부분에서와 같이, E1 링크의 수가 많은 경우에는 시그널링 처리를 위해 소요되는 시간이 링크의 수에 비례하여 증가하기 때문에 지정된 시간인 8(msec) 내에 이를 모두 처리하는 것은 한정된 CPU의 속도로는 불가능하였다. 또한, 이를 해결하기 위해서 고속의 CPU를 사용하는 방안이 있을 수 있으나 고가의 CPU를 사용해야 하므로 비경제적인 문제점이 있었다.
전술한 바와 같은 문제점을 해결하기 위한 것으로, 본 발명은 STM-1 정합 부분에서 하드웨어를 이용한 수신 CAS 데이터 처리 기능에 관한 것으로, STM-1 정합 부분의 E1 링크 처리 장치에서 수신한 CAS 시그널링 데이터를 처리하여 상위로 보고함으로써, 많은 수의 E1 시그널링을 처리하는 경우에 CPU에서 단지 시작 펄스만을 발생시킨 후에 다른 작업을 수행할 수 있어 CPU의 부하를 감소시켜 주고 시그널링 데이터에 대한 실시간 처리가 가능하도록 하는데 그 목적이 있다.
도 1은 종래의 STM-1(Synchronous Transport Module Level 1) 정합 부분을 나타낸 구성 블록도.
도 2는 도 1에 있어 시그널링 데이터 스트림(Signalling Data Stream)과 보고용 데이터 포맷(Format)을 나타낸 도면.
도 3은 본 발명의 실시예에 따른 교환기에서 에스티엠-1 정합 시스템을 나타낸 구성 블록도.
도 4는 도 3에 있어 각 구성 블록에 대한 타이밍을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : CPU(Central Processing Unit)
22-1 ~ 22-n : 프레이머(Framer)
23 : 공용 메모리(Common Memory)
24 : 로컬 메모리(Local Memory)
31 : CPU 정합부
32 : 스트림(Stream) 입력부
33 : 시그널링(Signalling) 처리부
34 : 어드레스(Address) 생성부
상술한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 교환기에서 STM-1 정합 시스템은 E1 시그널링을 처리해야 할 경우에 시작 펄스(Start Pulse)를 생성하고 비지 신호(Busy Signal)의 입력에 따라 해당 시작 펄스의 출력을 제어하는 CPU와; 각 링크에 대한 시그널링 데이터를 추출하여 CAS 데이터 스트림으로 전송하는 다수 개의 프레이머와; 상기 CPU의 시작 펄스에 따라 상기 각 프레이머로부터 수신한 CAS 데이터 스트림에 대한 처리를 수행하여 공용 메모리에 저장시켜 주고 동작 수행 중에 비지 신호를 생성시켜 상기 CPU에 인가하는 CAS 시그널링 처리부를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 CAS 시그널링 처리부는 상기 CPU로부터 시작 펄스를 인가받아 동작 지시 신호를 생성시키며, 비지 신호를 생성시켜 상기 CPU에게 전송하는 CPU 정합부와; 상기 CPU 정합부의 동작 지시 신호에 따라 동작하며, 링크 번호 증가 펄스의 입력에 따라 상기 각 프레이머로부터 인가되는 CAS 데이터 스트림을 선택하는 스트림 입력부와; 상기 CPU 정합부의 동작 지시 신호에 따라 동작하며, 어드레스 증가 제어 신호의 입력에 따라 시그널링 데이터가 기록될 상기 공용 메모리의 어드레스를 지정하는 어드레스 생성부와; 상기 CPU 정합부의 동작 지시 신호에 따라 동작하며, 상기 스트림 입력부에서 선택한 시그널링 데이터 스트림에서 시그널링 데이터를 추출해 보고 포맷(Format)으로 변경시켜 상기 어드레스 생성부에서 지정한 어드레스에 저장하며, 상기 공용 메모리의 억세스 종료 시마다 어드레스 증가 제어 신호를 상기 어드레스 생성부로 인가하며, 한 링크에 대한 시그널링 데이터의 처리 종료 시마다 링크 번호 증가 펄스를 상기 스트림 입력부로 인가하는 시그널링 처리부를 포함하여 이루어진 것을 특징으로 한다.
본 발명은 STM-1 정합 부분과 시스템간의 인터페이스를 위한 E1 처리부에서 21 개의 E1 링크에 대한 수신 CAS 시그널링 데이터를 처리하고 이때 별도의 하드웨어 로직(Hardware Logic)을 통해 시그널링을 처리하게 하여 CPU의 부하를 감소시키고 보다 경제적으로 실시간 처리를 가능하도록 해 준다. 이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명의 실시예에 따른 교환기에서 STM-1 정합 시스템은 종래 CPU에 의한 시그널링의 처리 한계를 극복하기 위한 것으로, 도 3에 도시한 바와 같이, CPU(21)와, 다수 개의 프레이머(22-1 ~ 22-n)와, 공용 메모리(23)와, 로컬 메모리(24)와,CAS 시그널링 처리부(30)를 포함하여 이루어진다.
상기 CPU(21)는 STM-1 정합 시스템 내의 각 디바이스를 제어하는 역할을 수행하는데, E1 시그널링을 처리해야 할 경우에 시작 펄스를 생성시켜 상기 CAS 시그널링 처리부(30)에 인가해 주고 상기 CAS 시그널링 처리부(30)로부터 인가되는 비지 신호에 따라 다음 시작 펄스의 송출을 제어해 준다.
상기 각 프레이머(22-1 ~ 22-n)는 E1 링크에 대한 정합을 수행하는데, 시그널링 데이터를 추출하여 CAS 데이터 스트림으로 상기 CAS 시그널링 처리부(30)로 전달해 준다.
상기 공용 메모리(23)는 상위 프로세서와 STM-1 정합 시스템간의 인터페이스를 위해 사용되는 메모리 영역으로, 상기 CAS 시그널링 처리부(30)로부터 인가되는 보고 데이터를 상기 어드레스 생성부(34)에서 지정한 어드레스에 저장한다. 여기서, 해당 상위 프로세서는 STM-1 정합 시스템에 대한 전반적인 제어를 담당하는데, 상기 추출된 시그널링 데이터에 대한 보고를 수신한다.
상기 로컬 메모리(24)는 상기 CPU(21)를 위해서 사용되는 메모리 영역이다.
상기 CAS 시그널링 처리부(30)는 상기 각 프레이머(22-1 ~ 22-n)와 공용 메모리(23) 사이에서 상기 각 프레이머(22-1 ~ 22-n)로부터 수신한 CAS 데이터 스트림에 대한 처리를 하드웨어적으로 수행하여 상기 공용 메모리(23)에 저장시켜 줌으로써 상기 CPU(21)의 부하를 감소시켜 주는 역할을 제공한다.
또한, 상기 CAS 시그널링 처리부(30)는 CPU 정합부(31)와, 스트림 입력부(32)와, 시그널링 처리부(33)와, 어드레스 생성부(34)를 포함하여 이루어진다.
상기 CPU 정합부(31)는 상기 CPU(21)로부터 시작 펄스를 인가받아 프레임 동기 신호(Frame Synchronous Signal)에 동기를 맞추어 동작 지시 신호를 생성시켜 상기 CAS 시그널링 처리부(30) 내의 모든 블록들에게 인가하여 활성화시켜 주며, 상기 시그널링 처리부(33)에서 E1 시그널링 처리 동작 중임을 알려 주기 위한 비지 신호를 생성시켜 상기 CPU(21)에게 전달해 준다.
상기 스트림 입력부(32)는 상기 CPU 정합부(31)로부터 인가되는 동작 지시 신호에 따라 동작을 수행하는데, 상기 시그널링 처리부(33)로부터 인가되는 링크 번호 증가 펄스에 따라 상기 각 프레이머(22-1 ~ 22-n)로부터 시스템 클럭(System Clock)에 동기된 21 개의 CAS 데이터 스트림을 인가받아 하나의 CAS 데이터 스트림을 선택하여 상기 시그널링 처리부(33)에 전달해 준다.
상기 시그널링 처리부(33)는 상기 CPU 정합부(31)로부터 인가되는 동작 지시 신호에 따라 동작을 수행하는데, 상기 스트림 입력부(32)로부터 인가되는 시그널링 데이터 스트림에서 시그널링 데이터를 추출하고 해당 추출한 시그널링 데이터를 보고 포맷으로 변경시켜 상기 어드레스 생성부(34)에서 지정한 상기 공용 메모리(23)의 어드레스에 저장하며, 상기 공용 메모리(23)에 대한 억세스가 종료될 때마다 다음 어드레스의 지정을 위한 어드레스 증가 제어 신호를 상기 어드레스 생성부(34)로 인가하며, 한 개의 링크에 대한 시그널링 데이터의 처리가 종료될 때마다 링크 번호 증가 펄스를 생성시켜 상기 스트림 입력부(32)로 인가해 준다.
상기 어드레스 생성부(34)는 상기 CPU 정합부(31)로부터 인가되는 동작 지시신호에 따라 동작을 수행하는데, 상기 시그널링 처리부(33)로부터 인가되는 어드레스 증가 제어 신호에 따라 상기 시그널링 처리부(33)에서 추출한 시그널링 데이터가 기록될 상기 공용 메모리(23)의 어드레스를 지정해 준다.
본 발명의 실시예에 따른 교환기에서 STM-1 정합 시스템의 동작을 설명하면 다음과 같다.
먼저, E1 링크에 대한 정합을 수행하는 각 프레이머(22-1 ~ 22-n)에서는 E1 시그널링 데이터를 추출하여 CAS 데이터 스트림으로 해당 프레이머(22-1 ~ 22-n)와 공용 메모리(23) 사이에 구비되어 있는 CAS 시그널링 처리부(30)에게 전달해 주는데, 이때 STM-1 정합 시스템 내의 각 디바이스를 제어하는 역할을 수행하는 CPU(21)에서는 해당 각 프레이머(22-1 ~ 22-n)에서 처리한 CAS 데이터 스트림이 있는 경우에 시작 펄스를 생성시켜 해당 CAS 시그널링 처리부(30)에 인가해 준다.
이에, 상기 CAS 시그널링 처리부(30)에서는 상기 CPU(21)로부터 인가되는 시작 펄스에 따라 동작을 수행하는데, 상기 각 프레이머(22-1 ~ 22-n)로부터 수신한 CAS 데이터 스트림에 대한 처리를 하드웨어적으로 수행함으로써 상기 CPU(21)의 부하를 감소시켜 준다.
다시 말해서, 상기 CAS 시그널링 처리부(30) 내에 구비되어 있는 CPU 정합부(31)에서는 상기 CPU(21)로부터 시작 펄스를 인가받아 다음의 8(KHz) 프레임 동기 신호에 동기를 맞추어 동작 지시 신호를 생성시키며, 해당 생성된 동작 지시 신호를 상기 CAS 시그널링 처리부(30) 내의 모든 블록들에게 인가해 줌으로써 각블록들을 활성화시켜 준다.
그러면, 상기 CAS 시그널링 처리부(30) 내에 구비되어 있는 스트림 입력부(32)에서는 상기 CPU 정합부(31)로부터 인가되는 동작 지시 신호에 따라 동작을 수행하는데, 상기 각 프레이머(22-1 ~ 22-n)로부터 시스템 클럭에 동기된 21 개의 CAS 데이터 스트림을 인가받아 우선 첫 번째 링크에 있는 한 개의 스트림만을 선택하여 상기 CAS 시그널링 처리부(30) 내에 구비되어 있는 시그널링 처리부(33)로 송신해 준다.
이에, 상기 시그널링 처리부(33)는 상기 CPU 정합부(31)로부터 인가되는 동작 지시 신호에 따라 동작을 수행하는데, 상기 스트림 입력부(32)로부터 인가되는 시그널링 데이터 스트림으로부터 각 데이터의 저장 위치마다 판독 펄스(Read Pulse)를 통해서 각 채널의 시그널링 데이터를 내부 회로에 일시 저장한다.
그런 다음에, 상기 시그널링 처리부(33)는 4 개의 타임슬롯(Time Slot)에 대한 판독이 종료되면 해당 모아진 시그널링 데이터를 보고용 포맷으로 직/병렬 변환시켜 상기 공용 메모리(23)로 전달해 주는데, 이때 상기 CAS 시그널링 처리부(30) 내에 구비되어 있는 어드레스 생성부(34)에서는 해당 시그널링 데이터가 기록될 상기 공용 메모리(23)의 어드레스를 지정시켜 줌으로써, 상기 시그널링 처리부(33)는 해당 어드레스 생성부(34)에서 지정하는 공용 메모리(23)의 영역에 저장시켜 준다.
그리고, 상기 시그널링 처리부(33)는 상기 공용 메모리(23)에 대한 억세스가 종료될 때마다 다음의 시그널링 데이터를 저장할 어드레스의 지정을 위해 상기 어드레스 생성부(34)로 어드레스 증가 제어 신호를 인가시켜 주며, 상기 어드레스 생성부(34)는 상기 시그널링 처리부(33)로부터 어드레스 증가 제어 신호를 인가받아 다음의 시그널링 데이터가 기록될 상기 공용 메모리(23)의 어드레스를 지정시켜 준다.
이와 같이 한 개의 링크, 즉 32 개의 채널에 대한 시그널링 데이터의 처리가 종료되면, 도 4의 타이밍도에 나타낸 바와 같이, 상기 시그널링 처리부(33)는 링크 번호 증가 펄스를 생성시켜 상기 스트림 입력부(32)로 인가해 주며, 상기 스트림 입력부(32)는 상기 시그널링 처리부(33)로부터 링크 번호 증가 펄스를 인가받아 다음의 E1 링크에 해당하는 CAS 데이터 스트림을 상기 프레이머(22-1 ~ 22-n)로부터 인가받아 상술한 바와 같은 동작을 수행하도록 한다.
이러한 방식으로 21 개의 링크에 대한 시그널링 처리가 완료될 때까지 상기 CPU 정합부(31)에서는 상기 시그널링 처리부(33)에서 E1 시그널링 처리 동작 중임을 상기 CPU(21)에게 알려 주기 위한 비지 신호를 생성시켜 상기 CPU(21)로 전달해 주며, 해당 비지 신호를 생성시키는 동안에는 상기 CPU(21)에 의한 시작 펄스는 무시해 준다.
이에 따라, 상술한 방식으로 21 개의 링크에 대한 시그널링 처리가 완료되면 상기 CAS 시그널링 처리부(30)는 동작 수행을 중지하고 다음의 시작 펄스를 기다리게 되며, 이에 상기 CPU 정합부(31)는 상기 CPU(31)로부터 다시 시작 펄스를 인가받아 상술한 바와 같은 일련의 동작을 수행할 수 있도록 각 기능 블록을 활성화시켜 준다.
이 때, 상기 21 개의 E1 링크를 처리하는 경우에 처리에 소요되는 시간은 최대 2.75(msec)로, 실시간 주기인 8(msec) 내에 수신 및 송신 CAS 데이터에 대한 처리를 수행할 수 있다.
이상과 같이, 본 발명에 의해 많은 수의 E1 시그널링을 처리하는 경우에 CPU에서 단지 시작 펄스만을 발생시킨 후에 다른 작업을 수행하고 E1 처리부에서 E1 링크에 대한 수신 CAS 시그널링 데이터를 처리할 수 있으므로 처리에 소요되는 시간이 감소되며, 또한, CPU의 부하가 대폭 감소하여 저속의 CPU를 사용하는 것이 가능하여 보다 경제적으로 제작이 가능하다.

Claims (2)

  1. E1 시그널링을 처리해야 할 경우에 시작 펄스를 생성하고 비지 신호의 입력에 따라 해당 시작 펄스의 출력을 제어하는 CPU와;
    각 링크에 대한 시그널링 데이터를 추출하여 CAS 데이터 스트림으로 전송하는 다수 개의 프레이머와;
    상기 CPU의 시작 펄스에 따라 상기 각 프레이머로부터 수신한 CAS 데이터 스트림에 대한 처리를 수행하여 공용 메모리에 저장시켜 주고 동작 수행 중에 비지 신호를 생성시켜 상기 CPU에 인가하는 CAS 시그널링 처리부를 포함하여 이루어진 것을 특징으로 하는 교환기에서 에스티엠-1 정합 시스템.
  2. 제1항에 있어서,
    상기 CAS 시그널링 처리부는 상기 CPU로부터 시작 펄스를 인가받아 동작 지시 신호를 생성시키며, 비지 신호를 생성시켜 상기 CPU에게 전송하는 CPU 정합부와;
    상기 CPU 정합부의 동작 지시 신호에 따라 동작하며, 링크 번호 증가 펄스의 입력에 따라 상기 각 프레이머로부터 인가되는 CAS 데이터 스트림을 선택하는 스트림 입력부와;
    상기 CPU 정합부의 동작 지시 신호에 따라 동작하며, 어드레스 증가 제어 신호의 입력에 따라 시그널링 데이터가 기록될 상기 공용 메모리의 어드레스를 지정하는 어드레스 생성부와;
    상기 CPU 정합부의 동작 지시 신호에 따라 동작하며, 상기 스트림 입력부에서 선택한 시그널링 데이터 스트림에서 시그널링 데이터를 추출해 보고 포맷으로 변경시켜 상기 어드레스 생성부에서 지정한 어드레스에 저장하며, 상기 공용 메모리의 억세스 종료 시마다 어드레스 증가 제어 신호를 상기 어드레스 생성부로 인가하며, 한 링크에 대한 시그널링 데이터의 처리 종료 시마다 링크 번호 증가 펄스를 상기 스트림 입력부로 인가하는 시그널링 처리부를 포함하여 이루어진 것을 특징으로 하는 교환기에서 에스티엠-1 정합 시스템.
KR10-1999-0058336A 1999-12-16 1999-12-16 교환기에서 에스티엠-1 정합 시스템 KR100394739B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-1999-0058336A KR100394739B1 (ko) 1999-12-16 1999-12-16 교환기에서 에스티엠-1 정합 시스템
US09/738,310 US6928083B2 (en) 1999-12-16 2000-12-18 CAS data processing apparatus of STM-1 interface block
CNB001282298A CN1215723C (zh) 1999-12-16 2000-12-18 一级同步传输模块接口块的随路信令数据处理设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0058336A KR100394739B1 (ko) 1999-12-16 1999-12-16 교환기에서 에스티엠-1 정합 시스템

Publications (2)

Publication Number Publication Date
KR20010056744A true KR20010056744A (ko) 2001-07-04
KR100394739B1 KR100394739B1 (ko) 2003-08-14

Family

ID=19626390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0058336A KR100394739B1 (ko) 1999-12-16 1999-12-16 교환기에서 에스티엠-1 정합 시스템

Country Status (3)

Country Link
US (1) US6928083B2 (ko)
KR (1) KR100394739B1 (ko)
CN (1) CN1215723C (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439236B1 (ko) * 2001-09-17 2004-07-05 엘지전자 주식회사 전송시스템에서 광감시채널 유니트의 채널 할당 및 추출장치
US20050105562A1 (en) * 2003-11-19 2005-05-19 Anthony Downing Bulk CAS bit change detection
DE10355017B4 (de) * 2003-11-25 2007-05-24 Adc Gmbh Verteilereinrichtung für die Kommunikations- und Datentechnik
ES2317752B1 (es) * 2006-08-01 2010-01-08 Miguel Angel Lopez Maqueda Repartidor digital gestionable para tramas de 2 mbit/s.
US20080075129A1 (en) * 2006-09-22 2008-03-27 Charles Industries, Ltd. T-carrier multiplexer and demultiplexer with add/drop capability
CN102594514B (zh) * 2012-03-28 2014-12-10 广东宜通世纪科技股份有限公司 信令链路接入和识别的方法
CN113285852B (zh) * 2021-05-14 2022-11-11 李国志 一种实现多路e1信号同步测试的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032554A (ja) * 1996-07-15 1998-02-03 Fujitsu Ltd 伝送／中継装置の信号処理回路
DK176240B1 (da) * 1997-12-29 2007-04-16 Tellabs Denmark As Fremgangsmåde til og multipleksingstruktur for indföjning af et antal virtuelle containere af höjere orden i en STM-ramme af höjere orden i et SDH-system
KR19990061493A (ko) * 1997-12-31 1999-07-26 유기범 관리단위 신호를 입력으로 하는 동기식 수송 모듈-1 프레임 발생기
KR100251743B1 (ko) * 1997-12-31 2000-04-15 윤종용 동기 및 비동기 교환기 간의 인터워킹 구현장치 및 방법
KR100264866B1 (ko) * 1998-07-13 2000-09-01 윤종용 다수의 트렁크 기능을 지원하는 디지털 트렁크회로
US6778503B1 (en) * 1998-09-02 2004-08-17 Nortel Networks Limited Automated line signal processing
GB9827597D0 (en) * 1998-12-15 1999-02-10 Northern Telecom Ltd A channel associated signalling (CAS) compatible telecommunications node and software platform therefor
US6751236B1 (en) * 2000-12-15 2004-06-15 Cisco Technology, Inc. Configurable channel associated signaling (“CAS”) line signaling using plain text strings

Also Published As

Publication number Publication date
CN1215723C (zh) 2005-08-17
US20010004365A1 (en) 2001-06-21
KR100394739B1 (ko) 2003-08-14
US6928083B2 (en) 2005-08-09
CN1300166A (zh) 2001-06-20

Similar Documents

Publication Publication Date Title
KR100394739B1 (ko) 교환기에서 에스티엠-1 정합 시스템
CA1270575A (en) I/o handler
US5105422A (en) Circuit arrangement for information transmission
KR20030013673A (ko) 데이터 전송 속도 변환 장치
JP2770375B2 (ja) 伝送遅延位相補償回路
JP2917297B2 (ja) マルチフレーム同期回路
US5592479A (en) Time switching device having identical frame delay and a method thereof in a full-electronic exchange
KR100350465B1 (ko) 선입선출 메모리를 이용한 동기화 장치 및 방법
JP3042084B2 (ja) インタフェース回路
KR100293362B1 (ko) 다수의tdm채널의수신동시정합장치및방법
JPH1132022A (ja) 統合化伝送装置
KR100208183B1 (ko) 디지탈 간이 교환시스템의 d채널 교환장치
KR960001048B1 (ko) 디지탈 전송 선로시험 장치 및 방법
WO1994028664A1 (en) Telecommunications system interfacing device and method
JP2677231B2 (ja) ループバス交換方式
JPH0239651A (ja) 伝送速度変換回路
KR200171341Y1 (ko) 트렁크 보드의 라인 시그널링 처리 장치
JP2776133B2 (ja) 送端切替方式
JPS62266946A (ja) 多チヤンネルパケツト受信方式
JPH088556B2 (ja) 時分割多重化装置
JPH04282928A (ja) 多重化装置
KR960043704A (ko) 음성 서비스 시스템의 다중 사용자 접속 장치
JPH0561794A (ja) シリアルデータ送信装置
JPS6230500A (ja) デジタル回線網終端装置
JPH11331114A (ja) フレームフォーマット変換方法及び変換装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee