JPS6230500A - デジタル回線網終端装置 - Google Patents
デジタル回線網終端装置Info
- Publication number
- JPS6230500A JPS6230500A JP17060185A JP17060185A JPS6230500A JP S6230500 A JPS6230500 A JP S6230500A JP 17060185 A JP17060185 A JP 17060185A JP 17060185 A JP17060185 A JP 17060185A JP S6230500 A JPS6230500 A JP S6230500A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- frame
- signals
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタル回線網終端装置に関し、特に１フレー
ム内の複数チャネルを使用してチャネルのデータ送信速
度の高速化の際に加入者側へ送出される信号の１フレー
ム内のチャネル位置の保存を行うデジタル回線網終端装
置に関する。
ム内の複数チャネルを使用してチャネルのデータ送信速
度の高速化の際に加入者側へ送出される信号の１フレー
ム内のチャネル位置の保存を行うデジタル回線網終端装
置に関する。
従来、時分割回線交換機では、時間スイッチへの１チャ
ネル分の書込みと１チャネル分の読出しが交互に行われ
る方式の時間スイッチが使用されている。・この方式で
は高速回線交換時に単位となる回線（たとえば６４ Ｋ
ｂ ／ ｓの速度を持つもの）をＮ回線まとめてＮ倍
の速度（たとえばＮ×６４Ｋ ｂ ／ ｓ ）の回線を
設定しようとする時、高速回線のタイムスロット順序を
保存するように、交換機でのＮ本の単位回線の接続の設
定を交換プログラムにより行うこととなっていた。
ネル分の書込みと１チャネル分の読出しが交互に行われ
る方式の時間スイッチが使用されている。・この方式で
は高速回線交換時に単位となる回線（たとえば６４ Ｋ
ｂ ／ ｓの速度を持つもの）をＮ回線まとめてＮ倍
の速度（たとえばＮ×６４Ｋ ｂ ／ ｓ ）の回線を
設定しようとする時、高速回線のタイムスロット順序を
保存するように、交換機でのＮ本の単位回線の接続の設
定を交換プログラムにより行うこととなっていた。
第２図は従来の時間スイッチにおける接続とタイムスロ
ット順序保存を説明するための図である。
ット順序保存を説明するための図である。
第２図により従来方式について説明する。４木の６４
Ｋ ｂ ／ ｓ単位回線を使い２５６ Ｋ ｂ ／ ｓ
の高速回線を設定するものとする。時間スイ・ンチＴＳ
Ｗに入力される１フレ一ム分１２５μｓの信号１６チヤ
ネルのうち、チャネル１，５，９．１３を使用して２５
６ Ｋ ｂ ／ ｓの信号を入力するものとし、時間ス
イッチＴＳＷの出力チャネルとして、１フレ一ム分１２
５μｓの信号１６チヤネルのうち、チャネル２，４．１
０．１５を使用して２５６ Ｋ ｂ ／ ｓの信号を出
力するものとする。単位回線の接続を入力チャネル→出
力チャネルの組合せで表わす、また時間スイッチＴ Ｓ
Ｗはチャネル１の書込みの直後にチャネル１の読出し
を行うシーケンシャルライト、ランダムリード方式とす
る。
Ｋ ｂ ／ ｓ単位回線を使い２５６ Ｋ ｂ ／ ｓ
の高速回線を設定するものとする。時間スイ・ンチＴＳ
Ｗに入力される１フレ一ム分１２５μｓの信号１６チヤ
ネルのうち、チャネル１，５，９．１３を使用して２５
６ Ｋ ｂ ／ ｓの信号を入力するものとし、時間ス
イッチＴＳＷの出力チャネルとして、１フレ一ム分１２
５μｓの信号１６チヤネルのうち、チャネル２，４．１
０．１５を使用して２５６ Ｋ ｂ ／ ｓの信号を出
力するものとする。単位回線の接続を入力チャネル→出
力チャネルの組合せで表わす、また時間スイッチＴ Ｓ
Ｗはチャネル１の書込みの直後にチャネル１の読出し
を行うシーケンシャルライト、ランダムリード方式とす
る。
第２図（ａ）に示すように、まずチャネル１→２．５→
４，９→・１０，１３→１５の接続を行うと、チャネル
５→４の接続については、他の接続と異なり１フレーム
前の信号が出力されるので、入力側での２５６ Ｋ ｂ
／ ｓのタイムスロ・７１−順序ａ ｂ ｃ ｄ ｅ
ｆ ｇ ｈ−−−は出力側ではａＸＣｄｅｂｇｈｘｆ
・・・どなって保存されない。
４，９→・１０，１３→１５の接続を行うと、チャネル
５→４の接続については、他の接続と異なり１フレーム
前の信号が出力されるので、入力側での２５６ Ｋ ｂ
／ ｓのタイムスロ・７１−順序ａ ｂ ｃ ｄ ｅ
ｆ ｇ ｈ−−−は出力側ではａＸＣｄｅｂｇｈｘｆ
・・・どなって保存されない。
そこで、第２図（ｂ）に示すように、チャネル１→４，
５→１０，９→１５．１３＝２の接続を行うと、出力側
でのタイムスロット順序はｘａｂｃｄｅｆｇｈ・・・と
なり、１フレーム内の先頭位置が入力側では信号ａであ
ったのが出力側では同じ信号ａが２番目の位置へ移って
はいるものの２５６ Ｋ ｂ ／ ｓの信号としての順
序は保存されることになる。
５→１０，９→１５．１３＝２の接続を行うと、出力側
でのタイムスロット順序はｘａｂｃｄｅｆｇｈ・・・と
なり、１フレーム内の先頭位置が入力側では信号ａであ
ったのが出力側では同じ信号ａが２番目の位置へ移って
はいるものの２５６ Ｋ ｂ ／ ｓの信号としての順
序は保存されることになる。
上述した従来の方式によると、高速回線を使用する端末
とのインターフェイスにおいて、単位回線Ｍ本分の速度
の回線を設置してＮ本（〈Ｍ）分相当の信号を区別して
利用する場合に、時分割回線交換機を経由することによ
り１フレームの中でのＮ個の信号の位置が送信端末と受
信端末とで異なってしまうことがあるという欠点がある
。
とのインターフェイスにおいて、単位回線Ｍ本分の速度
の回線を設置してＮ本（〈Ｍ）分相当の信号を区別して
利用する場合に、時分割回線交換機を経由することによ
り１フレームの中でのＮ個の信号の位置が送信端末と受
信端末とで異なってしまうことがあるという欠点がある
。
本発明のデジタル回線網終端装置は、交換機側から１フ
レームのうちどのチャネルを先頭とじて端末へ送出すべ
きかを示す先頭チャネル番号を受けとり、該先頭チャネ
ルがフレームの先頭となるようフレームを再構成してい
る。すなわち本発明のＮ（Ｎ＞１）チャネルを合わせて
使用することによって高速化をはかるデジタル加入者回
線の交換機内のデジタル回線網終端装置は、前記交換機
のスイッチ網からの通話路信号が１フレーム内の先頭か
らＮ個連続した形式を有するとき該１フレームのうち先
頭として端末へ送出すべきチャネル番号を認知する認知
手段と、前記チャネルがフレームの先頭となるようフレ
ームパルスの位置を遅延する遅延手段と、前記スイッチ
網からの通話路信号の１フレーム内の先頭のＮ個の信号
に続いて、該Ｎ個の信号のうち先頭チャネルから端末に
対して先頭として送出すべきチャネルの１つ前のチャネ
ルまでの信号を送出する送出手段とを備えている。
レームのうちどのチャネルを先頭とじて端末へ送出すべ
きかを示す先頭チャネル番号を受けとり、該先頭チャネ
ルがフレームの先頭となるようフレームを再構成してい
る。すなわち本発明のＮ（Ｎ＞１）チャネルを合わせて
使用することによって高速化をはかるデジタル加入者回
線の交換機内のデジタル回線網終端装置は、前記交換機
のスイッチ網からの通話路信号が１フレーム内の先頭か
らＮ個連続した形式を有するとき該１フレームのうち先
頭として端末へ送出すべきチャネル番号を認知する認知
手段と、前記チャネルがフレームの先頭となるようフレ
ームパルスの位置を遅延する遅延手段と、前記スイッチ
網からの通話路信号の１フレーム内の先頭のＮ個の信号
に続いて、該Ｎ個の信号のうち先頭チャネルから端末に
対して先頭として送出すべきチャネルの１つ前のチャネ
ルまでの信号を送出する送出手段とを備えている。
次に、本発明について図面を参照して説明する。
第１図は本発明のデジタル回線網終端装置の一実施例を
示すブロック図である。
示すブロック図である。
同図において、Ｎチャネルまとめた高速デジタ ）
ル回線信号は、時間スイッチ（以下ＴＳＷ）１と多重化
分離回路（以下ＤＭＸ）２を経てフレーム再構成部３へ
入力される。この入力通話路信号１１は、その第１タイ
ムスロツトがフレーム同期信号ＦＰ４に同期し、Ｎ個の
信号が連続し、高速デジタル回線信号入力ＤＡＴＡの先
頭チャネルは第１タイムスロツトにあるものとする（ｉ
＜Ｎ）。
ル回線信号は、時間スイッチ（以下ＴＳＷ）１と多重化
分離回路（以下ＤＭＸ）２を経てフレーム再構成部３へ
入力される。この入力通話路信号１１は、その第１タイ
ムスロツトがフレーム同期信号ＦＰ４に同期し、Ｎ個の
信号が連続し、高速デジタル回線信号入力ＤＡＴＡの先
頭チャネルは第１タイムスロツトにあるものとする（ｉ
＜Ｎ）。
１フレーム内の先頭チャネル情報ＣＨ１２はフレーム再
構成部３へ通知され、チャネル番号受信回路（以下ＲＥ
Ｇ）７によって受信されて保持される。入力通話路信号
１１は選択回路（以下ＳＥＬ＞５およびバッファ回路（
以下ＢｔＪＦ）６へ入力される。ＢＵＦ６は入力通話路
信号１１をＮタイム ！スロット分遅延して５ＥＬ
５へ出力する機能を有 ゛する。
構成部３へ通知され、チャネル番号受信回路（以下ＲＥ
Ｇ）７によって受信されて保持される。入力通話路信号
１１は選択回路（以下ＳＥＬ＞５およびバッファ回路（
以下ＢｔＪＦ）６へ入力される。ＢＵＦ６は入力通話路
信号１１をＮタイム ！スロット分遅延して５ＥＬ
５へ出力する機能を有 ゛する。
一方、計数回路（以下ＣＮＴ）８はフレーム同 ・
期信号ＦＰ４からタイムスロット数を計数し、そ
・の計数値が前記Ｎに達すると５ＥＬ５の出力を入
゛力通話路信号１１からＢＵＦ６出力へ切り換えるよ
うに指示を出す。これによりフレーム再′ｊＩＩｔ成部
３から１フレーム内でＮ個の信号を２回くり返す形式の
通話路信号が生成される。
期信号ＦＰ４からタイムスロット数を計数し、そ
・の計数値が前記Ｎに達すると５ＥＬ５の出力を入
゛力通話路信号１１からＢＵＦ６出力へ切り換えるよ
うに指示を出す。これによりフレーム再′ｊＩＩｔ成部
３から１フレーム内でＮ個の信号を２回くり返す形式の
通話路信号が生成される。
他方、ＣＮＴ８出力とＲＥＧ７出力の先頭チャネル番号
が比較回路（以下ＣＭＰ）９によって比較され、先頭チ
ャネルに相当するタイムスロットが５ＥＬ５から出力さ
れるのに同期したフレーム同期信号が生成される。
が比較回路（以下ＣＭＰ）９によって比較され、先頭チ
ャネルに相当するタイムスロットが５ＥＬ５から出力さ
れるのに同期したフレーム同期信号が生成される。
このようにして生成された前記通話路信号とフレーム同
期信号により、デジタル加入者線インタフェース（以下
ＤＳＩ）１０は１フレームのチャネル位置がＴＳＷＩに
入力されたのと同一のチャネル位置を持つデジタル信号
を送信することが可能となる。
期信号により、デジタル加入者線インタフェース（以下
ＤＳＩ）１０は１フレームのチャネル位置がＴＳＷＩに
入力されたのと同一のチャネル位置を持つデジタル信号
を送信することが可能となる。
以上説明したように本発明は、高速回線を使用する端末
とのインタフェースにおいて、単位回線Ｍ本分の速度の
回線を設置し、Ｎ本（〈Ｍ）分相当の信号を区別して利
用する場合に、時分割回線交換機を経由する際、１フレ
ームのうちどのチャネルを先頭として端末へ送出すべき
かを示す先頭チャネル番号を認知し、該先頭チャネルが
フレームの先頭となるようフレームパルスの位置を遅延
することにより、１フレーム内でのＮ個の信号の位置を
送信端末と受信端末とで一致させることができ、さらに
フレーム再構成による遅延を小さくする効果がある。
とのインタフェースにおいて、単位回線Ｍ本分の速度の
回線を設置し、Ｎ本（〈Ｍ）分相当の信号を区別して利
用する場合に、時分割回線交換機を経由する際、１フレ
ームのうちどのチャネルを先頭として端末へ送出すべき
かを示す先頭チャネル番号を認知し、該先頭チャネルが
フレームの先頭となるようフレームパルスの位置を遅延
することにより、１フレーム内でのＮ個の信号の位置を
送信端末と受信端末とで一致させることができ、さらに
フレーム再構成による遅延を小さくする効果がある。
第１図は本発明のデジタル回線網終端装置の一実施例を
示すブロック図、第２図は従来の時間スイッチにおける
接続とタイムスロット順序保存を説明するための図であ
る。
示すブロック図、第２図は従来の時間スイッチにおける
接続とタイムスロット順序保存を説明するための図であ
る。
Claims (1)
- Ｎ（Ｎ＞１）チャネルを合わせて使用することによって
高速化をはかるデジタル加入者回線の交換機内の終端装
置において、前記交換機のスイッチ網からの通話路信号
が１フレーム内の先頭からＮ個連続した形式を有すると
き該１フレームのうち先頭として端末へ送出すべきチャ
ネル番号を認知する認知手段と、前記チャネルがフレー
ムの先頭となるようフレームパルスの位置を遅延する遅
延手段と、前記スイッチ網からの通話路信号の１フレー
ム内の先頭のＮ個の信号に続いて、該Ｎ個の信号のうち
先頭チャネルから端末に対して先頭として送出すべきチ
ャネルの１つ前のチャネルまでの信号を送出する送出手
段とを備えることを特徴とするデジタル回線網終端装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17060185A JPS6230500A (ja) | 1985-08-01 | 1985-08-01 | デジタル回線網終端装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17060185A JPS6230500A (ja) | 1985-08-01 | 1985-08-01 | デジタル回線網終端装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6230500A true JPS6230500A (ja) | 1987-02-09 |
Family
ID=15907870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17060185A Pending JPS6230500A (ja) | 1985-08-01 | 1985-08-01 | デジタル回線網終端装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6230500A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137795A (en) * | 1997-03-19 | 2000-10-24 | Fujitsu Limited | Cell switching method and cell exchange system |
-
1985
- 1985-08-01 JP JP17060185A patent/JPS6230500A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137795A (en) * | 1997-03-19 | 2000-10-24 | Fujitsu Limited | Cell switching method and cell exchange system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4382294A (en) | Telephone switching control arrangement | |
| RU2187898C2 (ru) | Способ формирования ячеек данных и устройство и телекоммуникационная система для его осуществления, способ перемещения пакета данных и устройство и телекоммуникационная система для его осуществления | |
| US4322843A (en) | Control information communication arrangement for a time division switching system | |
| US4805165A (en) | Time division multiplex data transmission method and apparatus | |
| US4413337A (en) | Time division switching system for circuit mode and packet mode lines | |
| US4704716A (en) | Method and apparatus for establishing a wideband communication facility through a communication network having narrow bandwidth channels | |
| US4468767A (en) | Drop-and-insert multiplex digital communications system | |
| US5453988A (en) | Passive optical network | |
| JPS6038064B2 (ja) | 回線パケット複合交換方式 | |
| JPS6041341A (ja) | 時分割双方向伝送方式 | |
| US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
| US4105869A (en) | Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels | |
| GB2172173A (en) | Distributed switching system | |
| JP3131863B2 (ja) | データ速度変換装置 | |
| EP0547527A1 (en) | Control information transmission apparatus for use in time division multiplex communication system | |
| JPS6230500A (ja) | デジタル回線網終端装置 | |
| US5729578A (en) | Data receiver for rearranging the frame pattern of data received | |
| US4504944A (en) | Bridging channel port module | |
| JP2718673B2 (ja) | ２線式回線を用いた双方向伝送方法及びその装置 | |
| KR970004904B1 (ko) | 멀티슬롯호의 호순서 보전기능을 갖는 대용량 시분할 스위치 | |
| JP2871904B2 (ja) | オクテット多重化装置 | |
| JP2540186B2 (ja) | Ｉｓｄｎインタ―フェ―スの回線試験装置 | |
| RU2103825C1 (ru) | Модуль уплотнения речевых сообщений пакетами данных | |
| CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
| JPS63283328A (ja) | 時分割多重化伝送方法 |