KR20010039788A - 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법 - Google Patents

반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법 Download PDF

Info

Publication number
KR20010039788A
KR20010039788A KR1020000045215A KR20000045215A KR20010039788A KR 20010039788 A KR20010039788 A KR 20010039788A KR 1020000045215 A KR1020000045215 A KR 1020000045215A KR 20000045215 A KR20000045215 A KR 20000045215A KR 20010039788 A KR20010039788 A KR 20010039788A
Authority
KR
South Korea
Prior art keywords
thin film
irradiation
intensity
semiconductor thin
shaping
Prior art date
Application number
KR1020000045215A
Other languages
English (en)
Other versions
KR100700681B1 (ko
Inventor
하야시히사오
이케다히로유키
다카토쿠마코토
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20010039788A publication Critical patent/KR20010039788A/ko
Application granted granted Critical
Publication of KR100700681B1 publication Critical patent/KR100700681B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

레이저광의 조사(照射)영역을 중합(重合)하여 대면적의 반도체박막을 결정화(結晶化)할 때, 결정성을 균일화한다.
레이저광원(51)으로부터 발한 레이저광(50)을 정형(整形)하여 소정의 조사영역에서 소정의 강도분포를 가지는 레이저광(50)을 형성하는 정형공정과, 미리 기판(1)에 성막된 반도체박막(2)에 대하여 조사영역이 부분적으로 겹치도록 주사(走査)하면서 레이저광(50)을 반복 조사하는 조사공정을 행하여, 반도체박막(2)을 결정화한다. 그 때, 조사영역의 주사방향에 따른 레이저광(50)의 단면(斷面)강도 분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 레이저광(50)을 정형한다. 구체적으로는, 조사영역 선단에서의 강도(RL)가 피크의 강도(PL)와 비교하여 30% 이내의 범위로 낮아지도록 레이저광(50)을 정형한다. 또, 조사영역 후단에서의 강도(TL)가 피크의 강도(PL)와 비교하여 5%를 초과하는 범위로 낮아지도록 레이저광을 정형한다.

Description

반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법{CRYSTALLIZATION OF SEMICONDUCTOR THIN FILM AND MANUFACTURING METHOD OF THIN FILM SEMICONDUCTOR DEVICE}
본 발명은 반도체박막의 결정화 방법 및 이 방법에 사용하는 레이저 조사장치에 관한 것이다. 또, 이들 방법 및 장치를 이용하여 작성되는 박막트랜지스터, 예를 들면 LCD나 유기(有機)EL디스플레이 등의 표시장치에 관한 것이다.
박막트랜지스터의 제조공정을 저온 프로세스화하는 방법의 일환으로서, 레이저광을 사용한 결정화 어닐이 개발되어 있다. 이는 절연기판 상에 성막된 비정질 실리콘이나 비교적 입경(粒徑)이 작은 다결정 실리콘 등 비단결정성(非單結晶性)의 반도체박막에 레이저광을 조사하여 국부적으로 가열한 후, 그 냉각과정에서 반도체박막을 비교적 입경이 큰 다결정으로 전환(결정화)하는 것이다. 이 결정화한 반도체박막을 활성층(채널영역)으로 하여 박막트랜지스터를 집적 형성한다. 이와 같은 결정화 어닐을 채용함으로써 박막 반도체장치의 저온 프로세스화가 가능하게 되어, 내열성이 우수한 고가의 석영기판이 아니라, 염가의 유리기판을 사용할 수 있게 된다.
결정화 어닐에서는, 일반적으로 주사방향에 따라 라인형의 레이저광을 부분적으로 중복시키면서 간헐적으로 펄스 조사하고 있다. 레이저광을 오버랩시킴으로써 반도체박막의 결정화를 비교적 균일하게 행할 수 있다. 라인형의 레이저광(라인빔)을 사용한 결정화 어닐을 도 11에 개략적으로 나타냈다. 유리 등으로 이루어지는 절연기판(1)의 Y방향에 따라 라인형으로 정형된 레이저광(50)을 반도체박막이 미리 성막된 절연기판(1)의 표면측으로부터 조사한다. 이 때, 조사영역에 대하여 상대적으로 절연기판(1)을 X방향(주사방향)으로 이동한다. 여기에서는, 엑시머 레이저광원으로부터 방사된 라인빔(50)을 간헐적 또한 부분적으로 오버랩하면서 조사하고 있다. 즉, 절연기판(1)은 라인빔(50)에 대하여 상대적으로 X방향으로 스테이지를 통해 주사된다. 라인빔(50)의 폭 치수보다 작은 피치로 스테이지를 원숏(one shot)마다 이동하고, 기판(1) 전체에 라인빔(50)을 조사할 수 있도록 하여 결정화 어닐을 행한다.
레이저광은 레이저광원으로부터 펄스로서 차례로 출력된다. 개개의 펄스의 강도(단위면적당 에너지밀도)는 반드시 일정하지 않아, 최신의 레이저광원이라도 ±15%를 초과하여 변동한다. 이 때문에, 펄스를 반복해서 오버랩하여 조사한 경우, 개개의 펄스의 강도 불균일에 따라 결정화된 반도체박막의 입경에 국소적인 불균일이 나온다. 이는 절연기판 상에 집적형성되는 박막트랜지스터의 특성 불균일로 되어 나타난다. 이와 같은 절연기판을 사용하여 액정패널 등의 표시장치를 작성한 경우, 화질 램이나 화소 결함으로 되어 나타난다.
도 12는 라인빔 조사영역의 일예를 나타낸 개략적인 평면도이다. 조사영역은, 예를 들면 장변이 200mm이고 단변이 400㎛의 장척형이며, 단변방향에 따라 주사한다. 서로 인접하는 조사영역은, 예를 들면 95%의 부분이 오버랩되어 있다. 따라서, 도시한 조사영역을 가지는 라인빔은 20㎛의 간격으로 스텝 이동된다. 기판 상의 한 점에 주목하면, 20㎛ 스텝에서 20회 라인빔이 통과하게 되어, 당해 지점은 합계 20회 레이저광의 조사를 받는다.
도 13은 도 12에 나타낸 X-X선에 따른 라인빔의 단면강도 분포를 개략적으로 나타낸 그래프이다. 일반적으로, 단축방향에 따른 라인빔의 단면강도 분포는 직사각형으로 되어 있다. 이를 20㎛ 스텝으로 주사하면, 절연기판 상의 어느 지점에서는, 레이저광이 간헐적으로 20회 조사되게 된다. 이에 따라, 해당 지점의 반도체박막은 레이저 조사에 의한 용융과 냉각에 의한 고화(固化)를 20회 반복하고, 이 사이에 결정립이 확대되어 간다. 그러나, 실제로는 전술한 바와 같이, 개개의 레이저빔의 강도에 불균일이 있어, 한 점에 주목하면 항상 동일 레벨의 에너지가 20회 반복 조사되지 않고, 약 ±15%의 불균일을 가진 에너지가 닿게 된다. 일반적으로, 레이저광 강도가 높아질 수록 결정립은 확대되어 가지만, 임계강도를 초과하면 거꾸로 미(微)결정화되어버린다. 따라서, 반복 펄스 조사 중에 돌발적인 에너지의 상방 변동이 있으면, 결정립이 거꾸로 미결정화될 우려가 있다. 특히, 1개소에 주목한 경우, 20회의 반복 조사 가운데, 최종회에서 돌발적인 에너지의 상방 변동이 있으면, 당해 지점의 결정상태는 미결정인 채로 끝나 버린다. 거꾸로, 20회의 반복 조사 가운데 최초의 1회에서 돌발적으로 큰 에너지의 라인빔이 조사되면, 성막단계에서 수소를 다량으로 함유하고 있는 비정질의 실리콘 반도체박막이 용융되었을 때, 수소가 돌발적으로 비등(애블레이션(ablation))할 우려가 있다. 애블레이션이 발생하면, 반도체박막 자체가 변질되어, 그 후 반복해서 라인빔을 조사해도, 정상적인 결정립은 얻어지지 않는다.
도 1은 본 발명에 관한 레이저 조사장치 및 반도체박막 결정화 방법을 나타낸 개략도이다.
도 2는 반도체박막의 막두께와 레이저광의 에너지밀도와의 관계를 나타낸 그래프이다.
도 3은 에너지밀도와 결정입경과의 관계를 나타낸 그래프이다.
도 4는 조사회수와 결정입경과의 관계를 나타낸 그래프이다.
도 5는 반도체박막의 결정화 상태를 나타낸 현미경 사진도이다.
도 6은 반도체박막의 결정화 상태를 나타낸 현미경 사진도이다.
도 7은 반도체박막의 결정화 상태를 나타낸 현미경 사진도이다.
도 8은 본 발명에 관한 박막트랜지스터를 나타낸 제조공정도이다.
도 9는 본 발명에 관한 박막트랜지스터를 나타낸 제조공정도이다.
도 10은 본 발명에 관한 표시장치를 나타낸 개략적인 사시도이다.
도 11은 종래의 반도체박막의 결정화 방법을 나타낸 설명도이다.
도 12는 장척형(長尺形) 레이저빔의 단면(斷面) 형상이다.
도 13은 장척형 레이저빔의 단축(短軸)방향 단면의 에너지 분포이다.
전술한 종래 기술의 과제를 해결하기 위해 다음의 수단을 강구했다. 즉, 본 발명은 레이저광원으로부터 발한 레이저광을 정형(整形)하여 소정의 조사영역에서 소정의 강도분포를 가지는 레이저광을 형성하는 정형공정과, 미리 기판에 성막된 반도체박막에 대하여 조사영역이 부분적으로 겹치도록 주사하면서 레이저광을 반복 조사하는 조사공정으로 이루어지는 반도체박막의 결정화 방법에 있어서, 상기 정형공정은 조사영역의 주사방향에 따른 레이저광의 단면(斷面)강도분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 레이저광을 정형하는 것을 특징으로 한다. 바람직하게는, 상기 정형공정은 조사영역 선단에서의 강도가 피크의 강도와 비교하여 30% 이내의 범위로 낮아지도록 레이저광을 정형한다. 또, 상기 정형공정은 조사영역 후단에서의 강도가 피크의 강도와 비교하여 5%를 초과하는 범위로 낮아지도록 레이저광을 정형한다. 또, 상기 정형공정은 피크의 강도가 결정화 불능으로 되는 임계강도와 비교하여 10%를 초과하는 범위로 낮아지도록 레이저광을 정형한다. 상기 정형공정은, 예를 들면, 단면강도 분포가 3각형으로 되도록 레이저광을 정형한다. 또는 상기 정형공정은 단면강도 분포가 포물형으로 되도록 레이저광을 정형한다. 한 양태에서는, 상기 정형공정은 조사영역이 장척(長尺) 형상으로 되도록 레이저광을 정형하고, 상기 조사공정은 장척 형상의 장변부(長邊部)가 부분적으로 겹치도록 장변과 직교하는 방향으로 조사영역을 기판에 대하여 상대적으로 주사한다.
본 발명은 또한, 전술한 반도체박막의 결정화 방법을 이용한 박막 반도체장치의 제조방법을 포함하고 있다. 즉, 기판에 반도체박막을 성막하는 성막공정과, 레이저광원으로부터 발한 레이저광을 정형하여 소정의 조사영역에서 소정의 강도분포를 가지는 레이저광을 형성하는 정형공정과, 기판에 성막된 반도체박막에 대하여 조사영역이 부분적으로 겹치도록 주사하면서 레이저광을 반복 조사하여 반도체박막을 결정화하는 조사공정과, 결정화된 반도체박막을 소자영역으로 하여 박막트랜지스터를 형성하는 가공공정으로 이루어지는 박막 반도체장치의 제조방법에 있어서, 상기 정형공정은 조사영역의 주사방향에 따른 레이저광의 단면강도 분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 레이저광을 정형하는 것을 특징으로 한다.
또, 본 발명은 전술한 반도체박막의 결정화 방법을 사용하는 레이저 조사장치를 포함하고 있다. 즉, 미리 기판에 성막된 반도체박막에 레이저광을 조사하여 반도체박막의 결정화를 행하기 위해, 레이저광을 발하는 레이저광원과, 이 레이저광을 정형하여 소정의 조사영역에서 소정의 강도분포를 가지는 레이저광을 형성하는 정형수단과, 미리 기판에 성막된 반도체박막에 대하여 조사영역이 부분적으로 겹치도록 주사하면서 레이저광을 반복 조사하는 조사수단을 구비한 레이저 조사장치에 있어서, 상기 정형수단은 조사영역의 주사방향에 따른 레이저광의 단면강도 분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 레이저광을 정형하는 것을 특징으로 한다.
또한, 본 발명은 전술한 반도체박막 결정화 방법 및 레이저 조사장치를 이용하여 작성된 박막트랜지스터를 포함하고 있다. 즉, 반도체박막과, 그 일면에 겹쳐진 게이트절연막과, 게이트절연막을 통해 반도체박막에 겹쳐진 게이트전극을 포함하는 적층 구성을 가지는 박막트랜지스터에 있어서, 상기 반도체박막은 레이저광원으로부터 발한 레이저광을 정형하여 소정의 조사영역에서 소정의 강도분포를 가지는 레이저광을 형성하고, 조사영역이 부분적으로 겹치도록 주사하면서 상기 정형된 레이저광을 반복 조사하여 결정화되는 것이며, 특히, 조사영역의 주사방향에 따른 레이저광의 단면강도 분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 한다.
또한, 본 발명은 전술한 박막트랜지스터를 포함한 액티브 매트릭스형의 표시장치를 포함하고 있다. 즉, 소정의 간극을 통해 서로 접합한 한 쌍의 기판과, 이 간극에 유지된 전기광학물질을 가지고, 한쪽의 기판에는 대향전극을 형성하고, 다른 쪽의 기판에는 화소전극 및 이를 구동하는 박막트랜지스터를 형성하고, 이 박막트랜지스터를 반도체박막과 그 일면에 게이트절연막을 통해 겹쳐진 게이트전극으로 형성한 표시장치에 있어서, 상기 반도체박막은 레이저광원으로부터 발한 레이저광을 정형하여 소정의 조사영역에서 소정의 강도분포를 가지는 레이저광을 형성하고, 조사영역이 부분적으로 겹치도록 주사하면서 이 정형된 레이저광을 반복 조사하여 결정화되는 것이며, 특히, 조사영역의 주사방향에 따른 레이저광의 단면강도 분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 한다.
본 발명에 의하면, 조사영역의 주사방향에 따른 레이저광의 단면강도 분포가 볼록형으로 되도록 정형되어 있다. 특히, 볼록형 단면강도 분포의 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 레이저광을 정형하고 있다. 따라서, 바로 피크의 위치에서 강도가 돌발적으로 상방 변동되어, 임계강도를 초과해서 일단 미결정화되어도, 그 후 반복해서 레이저광의 조사를 받을 여지가 있으므로, 결정상태가 회복 가능하다. 즉, 피크를 중앙으로부터 선단측으로 갖고 감으로써, 돌발적인 불균일에 의해 일단 미결정화되어도, 그 후의 조사로 다시 다결정상태로 회복된다. 그리고, 선단부의 강도는 낮게 억제되어 있으므로, 여기에 강도의 돌발적인 상방 변동이 발생해도, 극단적으로 온도가 상승되지 않아, 애블레이션을 방지하는 것이 가능하다. 또, 피크와 비교하여 후단측의 에너지 강도도 약간 낮게 억제되어 있다. 따라서, 여기에 돌발적인 에너지의 상방 변동이 발생해도, 용이하게 임계강도를 초과할 우려가 없어, 회복 불능의 미결정화를 발생할 우려는 없다. 나아가, 설사 피크의 부분에서 미결정화가 발생해도, 그 후의 후단측에서의 약간 낮은 강도의 레이저광 조사에 의해 회복 가능하다.
이하, 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다. 도 1은 본 발명에 관한 레이저 조사장치 및 반도체박막 결정화 방법의 일예를 나타낸 개략도이다. (A)에 나타낸 바와 같이, 본 레이저 조사장치는 레이저 발진기(레이저 광원)(51)로 발진한 레이저광(50)을 감쇠기(52)를 사용하여 적당한 에너지 강도로 조절한다. 또한, 호모지나이저(homogenizer) 등을 포함하는 광학계(53)에 의해, 레이저광(50)은, 예를 들면 장척 형상으로 정형된다. 그리고, 챔버(54) 중의 XY 스테이지(55) 상에 놓인, 예를 들면 유리기판으로 이루어지는 절연기판(1)에 레이저광(50)을 조사한다. 그리고, 절연기판(1)의 위에는 미리 처리대상으로 되는 반도체박막(2)이 성막되어 있다. 챔버(54) 내는 질소분위기, 대기분위기, 그 밖의 가스분위기, 또는 드라이 펌프 등에 의해 만들어진 진공분위기로 되어 있다. 경우에 따라서는, 챔버(54)를 사용하지 않고 XY 스테이지(55)만으로 대기분위기 하에 결정화 어닐을 행해도 된다. 절연기판(1)의 위에, 예를 들면 비정질 실리콘으로 이루어지는 반도체박막(2)을 적당한 방법으로 성막해 두면, 레이저광(50)의 조사에 의해, 비정질 실리콘은 다결정 실리콘으로 전환된다. 이상의 설명에서 명백한 바와 같이, 감쇠기(52) 및 호모지나이저 등 광학계(53)는 정형수단을 구성하고 있으며, 레이저광(50)을 정형하여 소정의 조사영역에서 소정의 강도분포를 가지는 레이저광(50)을 형성한다. 또, 스테이지(55)는 조사수단의 일부를 구성하고 있으며, 미리 기판(1)에 성막된 반도체박막(2)에 대하여 조사영역이 부분적으로 겹치도록 주사하면서 레이저광을 반복 조사한다. 여기에서 레이저는 단파장의 XeCl, KrF 엑시머 레이저가 사용되지만, 당연히 이들에 한정되지 않는다.
(B)는 전술한 정형수단에 의해 정형된 레이저광의 단면강도 분포를 개략적으로 나타내고 있다. 여기에서는, 조사영역의 주사방향에 따른 레이저광의 단면강도 분포가 볼록형이며, 그 피크(P)가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 레이저광을 정형한다. 이와 같은 정형은 호모지나이저나 컷 필터를 조정함으로써 실현 가능하다. 전술한 바와 같이, 피크(P)를 중앙으로부터 선단측의 위치(PP)에 놓음으로써, 설사 반복 조사의 앞의 단계에서 미결정화가 일어나도, 후의 단계에서 이를 수복(修復)하는 것이 가능하다. 바람직하게는, 피크(P)의 강도레벨(PL)이 결정화 불능으로 되는 임계강도(CL)와 비교하여 10%를 초과하는 범위로 낮아지도록 레이저광을 정형한다. 전술한 바와 같이, 레이저광의 강도는 ±15%의 범위에서 변동한다. 따라서, 피크레벨(PL)을 임계강도(CL)보다 15% 이상 낮추면 돌발적인 변동에 의한 미결정화 등은 발생하지 않는다. 그러나, 이것으로는 전체적인 레이저광 강도가 너무 약해, 레이저광 에너지의 유효이용을 도모할 수 없다. 그래서, 본 실시형태에서는 피크레벨(PL)을 임계강도(CL)에 대하여 10% 정도의 여유를 갖도록 하고 있다. 따라서, 경우에 따라서는 피크레벨(PL)이 CL을 초과해 버려, 미결정화가 발생할 우려도 있다. 그러나, 이 경우에는 약간 낮게 설정된 후단측의 레벨(TL)로 레이저광이 반복 조사되기 때문에, 다결정으로 회복 가능하다. 또, 본 실시형태에서는, 조사영역 선단에서의 강도(RL)가 피크(P)의 강도레벨(PL)과 비교하여 30% 이내의 범위로 낮아지도록 레이저광을 정형하고 있다. 이에 따라, 선단에서 돌발적인 에너지의 상방 변동이 있어도, 애블레이션을 방지할 수 있다. 그리고, 선단의 강도레벨(RL)을 피크레벨(PL)보다 30%를 초과하는 범위로 낮게 하면, 레이저광 강도가 너무 약해, 결정화에 있어서 무효로 된다. 또한, 조사영역 후단에서의 강도(TL)와 비교하여 5%를 초과하는 범위로 낮아지도록 레이저광을 정형하고 있다. 따라서, 임계강도레벨(CL)과 비교하면 후단에서의 강도레벨(TL)은 15% 정도 낮아진다. 돌발적인 상방 변동이 발생해도 15%를 초과하지는 않으므로, 후단측의 레벨(TL)은 임계강도(CL)를 초과하지 않는다. 따라서, 후단측에서 미결정화가 발생할 우려는 없다. 그리고, 피크레벨(PL)과 비교하여 후단측의 강도레벨(TL)을 약간 낮게 설정함으로써 별도의 효과가 얻어진다. 일반적으로, 레이저 어닐에서는, 결정화 전의 반도체박막의 막두께에 의해 최적의 에너지밀도가 상이하다. 보통은 막두께의 불균일의 최대에 맞추어 에너지밀도를 결정한다. 이와 같이 하면, 얇은 막의 부분은 에너지가 너무 강해, 임계강도를 초과하여 미결정화되기 쉽다. 이 점, (B)에 나타낸 프로파일을 사용하면, 피크(P) 후의 약간 약하게 설정된 에너지에 의해, 막두께가 얇은 부분의 결정상태가 갖추어진다. 즉, 막두께가 얇은 부분에 대하여 프로파일의 후단측의 레벨(TL)이 최적화되어 있다. 한편, 프로파일의 피크레벨(PL)은 막두께가 두꺼운 부분에 대하여 최적화되어 있다. 이에 따라, 전체로서 막두께의 불균일에 의존하지 않고 균일된 결정립이 얻어진다. 그리고, (B)에 나타낸 프로파일은 일예이며, 일반적으로는 피크가 선단측으로 시프트된 볼록형의 프로파일이면 된다. 예를 들면, 3각형의 프로파일이라도 되며, 또는 포물형의 프로파일이라도 된다. 3각형 프로파일의 경우, 정점이 중앙으로부터 선단측에 위치하여, 정점으로부터 선단측으로 향하는 경사가 급하며, 정점으로부터 후단측으로 향하는 경사가 비교적 완만한 형상으로 된다.
도 2는 반도체박막의 막두께와, 레이저광의 에너지밀도(강도)와의 관계를 나타낸 그래프이다. 그래프로부터 명백한 바와 같이, 막두께가 50nm를 초과하면, 레이저 어닐에 의해 양호한 결정상태를 얻기 어렵다. 막두께 50nm의 반도체박막에 주목하면, 에너지밀도가 150mJ/㎠ 이하에서는, 레이저광 강도가 너무 약해 도대체 반도체박막이 용융되지 않는다. 즉, 에너지밀도 150mJ/㎠ 이하는 비(非)멜트영역이다. 에너지밀도가 200mJ/㎠ 이하에서는 부분적으로만 결정화되어, 레이저광 강도는 역시 약하다. 에너지밀도가 200mJ/㎠ 내지 300mJ/㎠의 범위는 평탄결정화 영역으로, 양호한 다결정이 얻어진다. 막두께가 50nm를 초과하면, 이 에너지밀도의 범위라도 요철(凹凸)결정화 영역으로 되어, 반도체박막의 표면에 요철이 나타나 버린다. 에너지밀도가 300mJ/㎠를 초과하면 거꾸로 레이저광 강도가 너무 높아 미결정화가 발생하여 어몰퍼스화 영역(amorphization region)으로 된다. 즉, 에너지밀도 300mJ/㎠가 임계강도이다. 단, 이 에너지밀도의 값은 예시이며, 실제로는 레이저광의 펄스폭 등에 의해 크게 변동된다. 도 2의 예는 레이저광의 펄스폭이 20ns의 경우이다.
도 3은 에너지밀도와 결정입경과의 관계를 나타낸 그래프이다. 횡축에 상대값으로 에너지밀도를 취하고, 종축에 상대값으로 결정입경을 취하고 있다. 그리고, 반복조사회수를 파라미터로 취하고 있으며, 여기에서 1회 조사와 5회 조사와 10회 조사의 경우를 예로 취해 그래프화하고 있다. 도시하는 바와 같이, 조사회수가 늘어날수록 결정입경은 커지고 있어, 양호한 결정상태가 얻어진다. 즉 반복조사방식은 양호한 결정상태를 얻기 위해 유효하다. 단, 10회 조사의 그래프에 주목하면 명백한 바와 같이, 에너지밀도가 너무 높으면, 거꾸로 얻어진 결정입경은 작아지고 있다. 이 결과로부터 레이저광의 에너지밀도를 최적화할 필요가 있는 것을 알 수 있다.
도 4는 조사회수와 결정입경과의 관계를 나타낸 그래프이다. 이 그래프는 미결정상태에 있는 반도체박막에 레이저광의 조사를 반복함으로써, 결정상태가 회복되는 것을 나타내고 있다. 예를 들면, 초기의 미결정상태에서는 결정입경은 50nm 이하이다. 이에 대하여, 1회 조사하면 결정입경은 150nm 정도까지 회복된다. 또한, 5회 조사를 반복하면, 결정입경은 350nm까지 회복된다. 이와 같이, 임계강도를 초과하는 에너지밀도의 레이저광의 조사로 일단 미결정상태로 되어도, 그 후 임계강도 이하의 레이저광을 반복 조사함으로써, 결정상태를 회복 가능하다.
도 5는 임계강도를 초과하는 레이저광의 조사에 의해, 미결정화된 실리콘 반도체박막의 표면을 나타내는 현미경 사진이다. 도 6은 도 5에 나타낸 미결정화 상태의 반도체박막에 레이저광을 1회 조사하여 재결정화한 상태를 나타내는 현미경 사진이다. 또한, 도 7은 5회 레이저광 조사를 반복해서 재결정화한 상태를 나타낸 현미경 사진이다. 도 5 내지 도 7을 비교하면 명백한 바와 같이, 미결정화된 반도체박막은 반복 조사에 의해 다결정상태로 복귀할 수 있다.
도 8은 본 발명에 관한 박막트랜지스터의 제조방법의 일예를 나타낸 공정도이다. 이는 바닥게이트 구조의 박막트랜지스터의 제조방법을 나타낸다. 먼저 (A)에 나타낸 바와 같이, 유리 등으로 이루어지는 절연기판(1)의 위에 Al, Ta, Mo, W, Cr, Cu 또는 이들의 합금을 100 내지 200nm의 두께로 형성하고, 패터닝하여 게이트전극(5)으로 가공한다.
이어서, (B)에 나타낸 바와 같이, 게이트전극(5)의 위에 게이트절연막을 형성한다. 본 예에서는, 게이트절연막은 게이트질화막(3)(SiNx)/게이트산화막(4)(SiO2)의 2층 구조를 사용했다. 게이트질화막(3)은 SiH4가스와 NH3가스의 혼합물을 원료기체로서 사용하여, 플라스마CVD법(PCVD법)으로 성막했다. 그리고, 플라스마CVD에 대신하여 상압CVD, 감압CVD를 사용해도 된다. 본 실시예에서는, 게이트질화막(3)을 50nm의 두께로 퇴적했다. 게이트질화막(3)의 성막에 연속하여 게이트산화막(4)을 약 200nm의 두께로 성막한다. 또한, 게이트산화막(4)의 위에 연속적으로 비정질 실리콘으로 이루어지는 반도체박막(2)을 약 40nm의 두께로 성막했다. 2층 구조의 게이트절연막과 비정질 반도체박막(2)은 성막챔버의 진공계를 깨뜨리지 않고 연속 성막했다. 이상의 성막에서 플라스마CVD법을 사용한 경우에는, 400 내지 450℃의 온도로 질소분위기 중 1시간 정도 가열처리를 행하여, 비정질 반도체박막(2)에 함유되어 있던 수소를 방출한다. 이른바 탈(脫)수소 어닐을 행한다. 이어서, 레이저광(50)을 조사하여, 비정질 반도체박막(2)을 결정화한다. 레이저광(50)으로서는 엑시머 레이저빔을 사용할 수 있다. 이른바, 레이저 어닐은 600℃ 이하의 프로세스 온도로 반도체박막을 결정화하기 위한 유력한 수단이다. 본 실시예에서는, 펄스형으로 여기된 레이저광(50)을 비정질 반도체박막(2)에 조사하여 결정화를 행한다. 구체적으로는, 레이저광원으로부터 발한 레이저광(50)을 정형하여 소정의 조사영역에서 소정의 강도분포를 가지는 레이저광을 형성하는 정형공정과, 미리 기판(1)에 성막된 반도체박막(2)에 대하여 조사영역이 부분적으로 겹치도록 주사하면서 레이저광(50)을 반복 조사하는 조사공정을 행한다. 여기에서, 정형공정은 조사영역의 주사방향에 따른 레이저광(50)의 단면강도 분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 레이저광(50)을 정형한다. 물론, 레이저광의 조사영역 자체는 이른바 선형(線形)(장(長)R형)이라도, 면형(面形)이라도 상관없다.
(C)에 나타낸 바와 같이, 전(前)공정에서 결정화된 다결정 반도체박막(2)의 위에, 예를 들면 플라스마CVD법으로 SiO2를 약 100nm 내지 300nm의 두께로 형성한다. 이 SiO2를 소정의 형상으로 패터닝하여 스토퍼막(16)으로 가공한다. 이 경우, 이면(裏面)노광기술을 사용하여 게이트전극(5)과 정합(整合)하도록 스토퍼막(16)을 패터닝하고 있다. 스토퍼막(16)의 바로 아래에 위치하는 다결정 반도체박막(2)의 부분은 채널영역(Ch)으로서 보호된다. 계속해서, 스토퍼막(16)을 마스크로서 이온 도핑에 의해 불순물(예를 들면, P+이온)을 반도체박막(2)에 주입하여 LDD영역을 형성한다. 이 때의 도즈량은, 예를 들면 6 ×1012내지 5 ×1013/㎠이다. 또한 스토퍼막(16) 및 그 양측의 LDD영역을 피복하도록 포토레지스트를 패터닝 형성한 후, 이를 마스크로서 불순물(예를 들면, P+이온)을 고농도로 주입하여, 소스영역(S) 및 드레인영역(D)을 형성한다. 불순물 주입에는, 예를 들면 이온 도핑을 사용할 수 있다. 이는 질량 분리를 걸지 않고 전계 가속으로 불순물을 주입하는 것이며, 본 실시예에서는 1 ×1015/㎠ 정도의 도즈량으로 불순물을 주입하여 소스영역(S) 및 드레인영역(D)을 형성했다. 그리고, 도시하지 않지만, P채널의 박막트랜지스터를 형성하는 경우에는, N채널형 박막트랜지스터의 영역을 포토레지스트로 피복한 후, 불순물을 P+이온으로부터 B+이온으로 전환하여 도스량 1 ×1015/㎠ 정도로 이온 도핑하면 된다.
이후, 다결정 반도체박막(2)에 주입된 불순물을 활성화한다. 예를 들면, 엑시머 레이저광원을 사용한 레이저 활성화 어닐이 행해진다. 즉, 엑시머 레이저의 펄스를 주사하면서 유리기판(1)에 조사하여, 다결정 반도체박막(2)에 주입되어 있던 불순물을 활성화한다.
최후로, (D)에 나타낸 바와 같이 SiO2를 약 200nm의 두께로 성막하여, 층간절연막(6)으로 한다. 층간절연막(6)의 형성 후, SiNx를 플라스마CVD법으로 약 200 내지 400nm 성막하여, 패시베이션(passivation)막(캡막)(8)으로 한다. 이 단계에서 질소가스 또는 포밍(foaming)가스 중 또는 진공중 분위기 하에서 350℃ 정도의 가열처리를 1시간 행하여, 층간절연막(6)에 함유되는 수소원자를 반도체박막(2) 중에 확산시킨다. 그 후, 콘택트 홀을 개구하여, Mo, Al 등을 200 내지 400nm의 두께로 스퍼터한 후, 소정의 형상으로 패터닝하여 배선전극(7)으로 가공한다. 또한, 아크릴수지 등으로 이루어지는 평탄화층(10)을 1㎛ 정도의 두께로 도포한 후, 콘택트 홀을 개구한다. 평탄화층(10) 상에 ITO나 IXO 등으로 이루어지는 투명도전막을 스퍼터한 후, 소정의 형상으로 패터닝하여 화소전극(11)으로 가공한다.
도 9를 참조하여, 본 발명에 관한 박막트랜지스터의 다른 예를 설명한다. 먼저, (A)에 나타낸 바와 같이, 절연기판(1)의 위에 버퍼층으로 되는 2층의 바탕막(16a, 16b)을 플라스마CVD법에 의해 연속 성막한다. 1층째의 바탕막(16a)은 SiNx로 이루어지고, 그 막두께는 100 내지 200nm이다. 또, 2층째의 바탕막(16b)은 SiO2로 이루어지고, 그 막두께는 마찬가지로 100 내지 200nm이다. 이 SiO2로 이루어지는 바탕막(16b)의 위에 감압화학기상성장법(LP-CVD법)으로 다결정 실리콘으로 이루어지는 반도체박막(2)을, 예를 들면 40nm의 두께로 성막한다. 계속해서, Si+이온을 이온 임플랜테이션장치 등으로 전계 가속하여 반도체박막(2)에 주입하여, 다결정 실리콘을 비정질화시킨다. 그리고, 일단 다결정 실리콘을 성막하고, 이를 비정질화하는 방법에 대신하여, 처음부터 절연기판(1) 상에 감압화학기상성장법(LP-CVD법) 또는 플라스마CVD법 또는 스퍼터법 등에 의해, 비정질 실리콘으로 이루어지는 반도체박막(2)을 퇴적시켜도 된다.
그 후, 도 1에 나타낸 레이저 조사장치를 사용하여, 반도체박막(2)에 레이저광(50)을 조사하여 결정화를 행한다. 구체적으로는, 레이저광원으로부터 발한 레이저광(50)을 정형하여 소정의 조사영역에서 소정의 강도분포를 가지는 레이저광을 형성하는 정형공정과, 미리 기판(1)에 성막된 반도체박막(2)에 대하여 조사영역이 부분적으로 겹치도록 주사하면서 레이저광(50)을 반복 조사하는 조사공정을 행한다. 여기에서, 정형공정은 조사영역의 주사방향에 따른 레이저광(50)의 단면강도 분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 레이저광(50)을 정형한다.
계속해서, (B)에 나타낸 바와 같이, 결정립이 대입경화된 다결정 실리콘으로 이루어지는 반도체박막(2)을 아일랜드형으로 패터닝한다. 이 위에, 플라스마CVD법, 상압CVD법, 감압CVD법, ECR-CVD법, 스퍼터법 등으로 SiO2를 50 내지 400nm 성장시켜, 게이트절연막(4)으로 한다. 여기에서 필요하면, Vth 이온 임플랜테이션을 행하여, B+이온을 예를 들면 도즈량 0.5 ×1012내지 4 ×1012/㎠ 정도로 반도체박막(2)에 주입한다. 이 경우의 가속전압은 80KeV 정도이다. 그리고, Vth 이온 임플랜테이션은 게이트절연막(4)의 성막 전에 행하여도 된다. 이어서, 게이트절연막(4)의 위에 Al, Ti, Mo, W, Ta, 도프트 다결정 실리콘 등, 또는 이들의 합금을 200 내지 800nm의 두께로 성막하고, 소정의 형상으로 패터닝하여 게이트전극(5)으로 가공한다. 이어서, P+이온을 질량 분리를 사용한 이온주입법으로 반도체박막(2)에 주입하여 LDD영역을 형성한다. 이 이온주입은 게이트전극(5)을 마스크로서 절연기판(1)의 전면에 대하여 행한다. 도즈량은 6 ×1012/㎠ 내지 5 ×1013/㎠ 이다. 그리고, 게이트전극(5)의 바로 아래에 위치하는 채널영역(Ch)은 보호되고 있으며, Vth 이온 임플랜테이션으로 미리 주입된 B+이온이 그대로 유지되고 있다. LDD영역에 대한 이온 주입 후, 게이트전극(5)과 그 주위를 피복하도록 레지스트 패턴을 형성하고, P+이온을 질량 비분리형의 이온 샤워 도핑법으로 고농도로 주입하여, 소스영역(S) 및 드레인영역(D)을 형성한다. 이 경우의 도즈량은, 예를 들면 1 ×1015/㎠ 정도이다. 그리고, 소스영역(S) 및 드레인영역(D)의 형성은 질량 분리형의 이온주입장치를 사용해도 된다. 이후, 반도체박막(2)에 주입된 도펀트(dopant)의 활성화 처리를 행한다. 이 활성화 처리는 레이저 어닐로 행할 수 있다.
최후로, (C)에 나타낸 바와 같이, 게이트전극(5)을 피복하도록 PSG 등으로 이루어지는 층간절연막(6)을 성막한다. 이 층간절연막(6)에 콘택트 홀을 개구한 후, Al-Si 등을 스퍼터링으로 성막하고, 소정의 형상으로 패터닝하여 배선전극(7)으로 가공한다. 이 배선전극(7)을 피복하도록, SiNx를 플라스마CVD법으로 약 200 내지 400nm 퇴적하여, 패시베이션막(캡막)(8)으로 한다. 이 단계에서 질소가스 중 350℃의 온도 하에 1시간 정도 어닐하여, 층간절연막(6)에 함유된 수소를 반도체박막(2)으로 확산시킨다. 이른바, 수소화 처리를 행하여, 박막트랜지스터의 특성을 개선한다. 패시베이션막(8)의 위에 아크릴수지 등으로 이루어지는 평탄화층(10)을 약 1㎛의 두께로 도공(塗工) 후, 이것에 콘택트 홀을 개구한다. 평탄화층(10)의 위에 ITO나 IXO 등으로 이루어지는 투명도전막을 스퍼터링하고, 소정의 형상으로 패터닝하여 화소전극(11)으로 가공한다.
최후로, 도 10을 참조하여, 본 발명에 따라 제조한 박막트랜지스터를 사용한 액티브 매트릭스형 표시장치의 일예를 설명한다. 도시한 바와 같이, 본 표시장치는 한 쌍의 절연기판(101, 102)과 양자의 사이에 유지된 전기광학물질(103)을 구비한 패널 구조를 가진다. 전기광학물질(103)로서는, 예를 들면 액정재료를 사용한다. 하측의 절연기판(101)에는 화소어레이부(104)와 구동회로부가 집적(集積) 형성되어 있다. 구동회로부는 수직 스캐너(105)와 수평 스캐너(106)로 나뉘어져 있다. 또, 절연기판(101)의 주변부 상단에는 외부 접속용의 단자부(107)가 형성되어 있다. 단자부(107)는 배선(108)을 통해 수직 스캐너(105) 및 수평 스캐너(106)에 접속되어 있다. 화소어레이부(104)에는 행형(行形)의 게이트배선(109)과 열형(列形)의 신호배선(110)이 형성되어 있다. 양 배선의 교차부에는 화소전극(111)과 이를 구동하는 박막트랜지스터(112)가 형성되어 있다. 박막트랜지스터(112)의 게이트전극은 대응하는 게이트배선(109)에 접속되고, 드레인영역은 대응하는 화소전극(111)에 접속되고, 소스영역은 대응하는 신호배선(110)에 접속되어 있다. 게이트배선(109)은 수직 스캐너(105)에 접속되는 한편, 신호배선(110)은 수평 스캐너(106)에 접속되어 있다. 화소전극(111)을 스위칭 구동하는 박막트랜지스터(112) 및 수직 스캐너(105)와 수평 스캐너(106)에 포함되는 박막트랜지스터는 본 발명에 따라 제작된 것이다. 물론, 전기광학물질로서 유기EL재를 채용하면, 유기EL 표시장치에도 본 발명은 적용 가능하다.
이상 설명한 바와 같이, 본 발명에 의하면, 조사영역의 주사방향에 따른 레이저광의 단면강도 분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 레이저광을 조정한 후, 반도체박막의 결정화를 행하고 있다. 이와 같이, 레이저광 강도분포를 최적화함으로써, 균일한 결정립을 갖는 대면적의 다결정 반도체박막을 안정되게 얻을 수 있다. 또, 레이저광 강도분포의 불균일이 큰 레이저광원이라도 반도체박막 결정화 방법에 사용 가능하다. 또한, 반도체박막에 막두께의 불균일이 있어도 균일한 결정상태를 얻을 수 있다.

Claims (35)

  1. 레이저광원으로부터 발한 레이저광을 정형(整形)하여 소정의 조사(照射)영역에서 소정의 강도분포를 가지는 레이저광을 형성하는 정형공정과,
    미리 기판에 성막된 반도체박막에 대하여 조사영역이 부분적으로 겹치도록 주사하면서 레이저광을 반복 조사하는 조사공정으로 이루어지는 반도체박막의 결정화 방법에 있어서,
    상기 정형공정은 조사영역의 주사방향에 따른 레이저광의 단면(斷面)강도 분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 레이저광을 정형하는 것을 특징으로 하는 반도체박막의 결정화 방법.
  2. 제1항에 있어서,
    상기 정형공정은 조사영역 선단에서의 강도가 피크의 강도와 비교하여 30% 이내의 범위로 낮아지도록 레이저광을 정형하는 반도체박막의 결정화 방법.
  3. 제1항에 있어서,
    상기 정형공정은 조사영역 후단에서의 강도가 피크의 강도와 비교하여 5%를 초과하는 범위로 낮아지도록 레이저광을 정형하는 반도체박막의 결정화 방법.
  4. 제1항에 있어서,
    상기 정형공정은 피크의 강도가 결정화 불능으로 되는 임계강도와 비교하여 10%를 초과하는 범위로 낮아지도록 레이저광을 정형하는 반도체박막의 결정화 방법.
  5. 제1항에 있어서,
    상기 정형공정은 단면강도 분포가 3각형으로 되도록 레이저광을 정형하는 반도체박막의 결정화 방법.
  6. 제1항에 있어서,
    상기 정형공정은 단면강도 분포가 포물형으로 되도록 레이저광을 정형하는 반도체박막의 결정화 방법.
  7. 제1항에 있어서,
    상기 정형공정은 조사영역이 장척(長尺) 형상으로 되도록 레이저광을 정형하고,
    상기 조사공정은 장척 형상의 장변부(長邊部)가 부분적으로 겹치도록 장변과 직교하는 방향으로 조사영역을 기판에 대하여 상대적으로 주사하는 반도체박막의 결정화 방법.
  8. 기판에 반도체박막을 성막하는 성막공정과,
    레이저광원으로부터 발한 레이저광을 정형하여 소정의 조사영역에서 소정의 강도분포를 가지는 레이저광을 형성하는 정형공정과,
    기판에 성막된 반도체박막에 대하여 조사영역이 부분적으로 겹치도록 주사하면서 레이저광을 반복 조사하여 반도체박막을 결정화하는 조사공정과,
    결정화된 반도체박막을 소자영역으로 하여 박막트랜지스터를 형성하는 가공공정으로 이루어지는 박막 반도체장치의 제조방법에 있어서,
    상기 정형공정은 조사영역의 주사방향에 따른 레이저광의 단면강도 분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 레이저광을 정형하는 것을 특징으로 하는 박막 반도체장치의 제조방법.
  9. 제8항에 있어서,
    상기 정형공정은 조사영역 선단에서의 강도가 피크의 강도와 비교하여 30% 이내의 범위로 낮아지도록 레이저광을 정형하는 박막 반도체장치의 제조방법.
  10. 제8항에 있어서,
    상기 정형공정은 조사영역 후단에서의 강도가 피크의 강도와 비교하여 5%를 초과하는 범위로 낮아지도록 레이저광을 정형하는 박막 반도체장치의 제조방법.
  11. 제8항에 있어서,
    상기 정형공정은 피크의 강도가 결정화 불능으로 되는 임계강도와 비교하여 10%를 초과하는 범위로 낮아지도록 레이저광을 정형하는 박막 반도체장치의 제조방법.
  12. 제8항에 있어서,
    상기 정형공정은 단면강도 분포가 3각형으로 되도록 레이저광을 정형하는 박막 반도체장치의 제조방법.
  13. 제8항에 있어서,
    상기 정형공정은 단면강도 분포가 포물형으로 되도록 레이저광을 정형하는 박막 반도체장치의 제조방법.
  14. 제8항에 있어서,
    상기 정형공정은 조사영역이 장척 형상으로 되도록 레이저광을 정형하고,
    상기 조사공정은 장척 형상의 장변부가 부분적으로 겹치도록 장변과 직교하는 방향으로 조사영역을 기판에 대하여 상대적으로 주사하는 박막 반도체장치의 제조방법.
  15. 미리 기판에 성막된 반도체박막에 레이저광을 조사하여 반도체박막의 결정화를 행하기 위해, 레이저광을 발하는 레이저광원과, 이 레이저광을 정형하여 소정의 조사영역에서 소정의 강도분포를 가지는 레이저광을 형성하는 정형수단과, 미리 기판에 성막된 반도체박막에 대하여 조사영역이 부분적으로 겹치도록 주사하면서 레이저광을 반복 조사하는 조사수단을 구비한 레이저 조사장치에 있어서,
    상기 정형수단은 조사영역의 주사방향에 따른 레이저광의 단면강도 분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 레이저광을 정형하는 것을 특징으로 하는 레이저 조사장치.
  16. 제15항에 있어서,
    상기 정형수단은 조사영역 선단에서의 강도가 피크의 강도와 비교하여 30% 이내의 범위로 낮아지도록 레이저광을 정형하는 레이저 조사장치.
  17. 제15항에 있어서,
    상기 정형수단은 조사영역 후단에서의 강도가 피크의 강도와 비교하여 5%를 초과하는 범위로 낮아지도록 레이저광을 정형하는 레이저 조사장치.
  18. 제15항에 있어서,
    상기 정형수단은 피크의 강도가 결정화 불능으로 되는 임계강도와 비교하여 10%를 초과하는 범위로 낮아지도록 레이저광을 정형하는 레이저 조사장치.
  19. 제15항에 있어서,
    상기 정형수단은 단면강도 분포가 3각형으로 되도록 레이저광을 정형하는 레이저 조사장치.
  20. 제15항에 있어서,
    상기 정형수단은 단면강도 분포가 포물형으로 되도록 레이저광을 정형하는 레이저 조사장치.
  21. 제15항에 있어서,
    상기 정형수단은 조사영역이 장척 형상으로 되도록 레이저광을 정형하고,
    상기 조사수단은 장척 형상의 장변부가 부분적으로 겹치도록 장변과 직교하는 방향으로 조사영역을 기판에 대하여 상대적으로 주사하는 레이저 조사장치.
  22. 반도체박막과, 그 일면에 겹쳐진 게이트절연막과, 게이트절연막을 통해 반도체박막에 겹쳐진 게이트전극을 포함하는 적층 구성을 가지는 박막트랜지스터에 있어서,
    상기 반도체박막은 레이저광원으로부터 발한 레이저광을 정형하여 소정의 조사영역에서 소정의 강도분포를 가지는 레이저광을 형성하고, 조사영역이 부분적으로 겹치도록 주사하면서 상기 정형된 레이저광을 반복 조사하여 결정화되는 것이며,
    특히, 조사영역의 주사방향에 따른 레이저광의 단면강도 분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 하는 박막트랜지스터.
  23. 제22항에 있어서,
    상기 반도체박막은 조사영역 선단에서의 강도가 피크의 강도와 비교하여 30% 이내의 범위로 낮아지도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 하는 박막트랜지스터.
  24. 제22항에 있어서,
    상기 반도체박막은 조사영역 후단에서의 강도가 피크의 강도와 비교하여 5%를 초과하는 범위로 낮아지도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 하는 박막트랜지스터.
  25. 제22항에 있어서,
    상기 반도체박막은 피크의 강도가 결정화 불능으로 되는 임계강도와 비교하여 10%를 초과하는 범위로 낮아지도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 하는 박막트랜지스터.
  26. 제22항에 있어서,
    상기 반도체박막은 단면강도 분포가 3각형으로 되도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 하는 박막트랜지스터.
  27. 제22항에 있어서,
    상기 반도체박막은 단면강도 분포가 포물형으로 되도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 하는 박막트랜지스터.
  28. 제22항에 있어서,
    상기 반도체박막은 조사영역이 장척 형상으로 되도록 레이저광을 정형하고, 장척 형상의 장변부가 부분적으로 겹치도록 장변과 직교하는 방향으로 조사영역을 기판에 대하여 상대적으로 주사하여 결정화되는 것을 특징으로 하는 박막트랜지스터.
  29. 소정의 간극을 통해 서로 접합한 한 쌍의 기판과, 상기 간극에 유지된 전기광학물질을 가지고, 한쪽의 기판에는 대향전극을 형성하고, 다른 쪽의 기판에는 화소전극 및 이를 구동하는 박막트랜지스터를 형성하고, 상기 박막트랜지스터를 반도체박막과 그 일면에 게이트절연막을 통해 겹쳐진 게이트전극으로 형성한 표시장치로서,
    상기 반도체박막은 레이저광원으로부터 발한 레이저광을 정형하여 소정의 조사영역에서 소정의 강도분포를 가지는 레이저광을 형성하고, 조사영역이 부분적으로 겹치도록 주사하면서 상기 정형된 레이저광을 반복 조사하여 결정화되는 것이며,
    특히, 조사영역의 주사방향에 따른 레이저광의 단면강도 분포가 볼록형이며, 그 피크가 주사방향에 관해 조사영역의 선단과 후단 사이에서 중앙으로부터 선단측에 위치하도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 하는 표시장치.
  30. 제29항에 있어서,
    상기 반도체박막은 조사영역 선단에서의 강도가 피크의 강도와 비교하여 30% 이내의 범위로 낮아지도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 하는 표시장치.
  31. 제29항에 있어서,
    상기 반도체박막은 조사영역 후단에서의 강도가 피크의 강도와 비교하여 5%를 초과하는 범위로 낮아지도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 하는 표시장치.
  32. 제29항에 있어서,
    상기 반도체박막은 피크의 강도가 결정화 불능으로 되는 임계강도와 비교하여 10%를 초과하는 범위로 낮아지도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 하는 표시장치.
  33. 제29항에 있어서,
    상기 반도체박막은 단면강도 분포가 3각형으로 되도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 하는 표시장치.
  34. 제29항에 있어서,
    상기 반도체박막은 단면강도 분포가 포물형으로 되도록 정형된 레이저광의 조사에 의해 결정화되어 있는 것을 특징으로 하는 표시장치.
  35. 제29항에 있어서,
    상기 반도체박막은 조사영역이 장척 형상으로 되도록 레이저광을 정형하고, 장척 형상의 장변부가 부분적으로 겹치도록 장변과 직교하는 방향으로 조사영역을 기판에 대하여 상대적으로 주사하여 결정화되는 것을 특징으로 하는 표시장치.
KR1020000045215A 1999-08-06 2000-08-04 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법 KR100700681B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-224520 1999-08-06
JP11224520A JP2001053020A (ja) 1999-08-06 1999-08-06 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20010039788A true KR20010039788A (ko) 2001-05-15
KR100700681B1 KR100700681B1 (ko) 2007-03-27

Family

ID=16815096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000045215A KR100700681B1 (ko) 1999-08-06 2000-08-04 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US6440824B1 (ko)
EP (1) EP1074642A3 (ko)
JP (1) JP2001053020A (ko)
KR (1) KR100700681B1 (ko)
TW (1) TW451279B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763682B1 (ko) * 2005-12-28 2007-10-04 동부일렉트로닉스 주식회사 실리콘 웨이퍼상의 씨. 오. 피 제거 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3301054B2 (ja) * 1996-02-13 2002-07-15 株式会社半導体エネルギー研究所 レーザー照射装置及びレーザー照射方法
DE19935046C2 (de) * 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
JP4620450B2 (ja) * 2002-04-23 2011-01-26 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法、並びに位相シフトマスク
JP2004119919A (ja) * 2002-09-30 2004-04-15 Hitachi Ltd 半導体薄膜および半導体薄膜の製造方法
JP2005032847A (ja) * 2003-07-09 2005-02-03 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法およびデバイス
US7611577B2 (en) * 2004-03-31 2009-11-03 Nec Corporation Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor
US20080030877A1 (en) 2006-08-07 2008-02-07 Tcz Gmbh Systems and methods for optimizing the crystallization of amorphous silicon
TWI479660B (zh) * 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置
US7932139B2 (en) * 2007-05-02 2011-04-26 Texas Instruments Incorporated Methodology of improving the manufacturability of laser anneal
US20090046757A1 (en) * 2007-08-16 2009-02-19 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device
JP5438986B2 (ja) 2008-02-19 2014-03-12 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP4947667B2 (ja) * 2009-11-20 2012-06-06 株式会社日本製鋼所 結晶半導体膜の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973492B2 (ja) 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5365875A (en) 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
US6270492B1 (en) * 1994-09-09 2001-08-07 Cardiofocus, Inc. Phototherapeutic apparatus with diffusive tip assembly
JP3883592B2 (ja) 1995-08-07 2007-02-21 株式会社半導体エネルギー研究所 レーザ照射方法および半導体作製方法および半導体装置の作製方法および液晶電気光学装置の作製方法
JP3301054B2 (ja) 1996-02-13 2002-07-15 株式会社半導体エネルギー研究所 レーザー照射装置及びレーザー照射方法
JP3349355B2 (ja) * 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法
JP4112655B2 (ja) * 1997-09-25 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 多結晶薄膜の製造方法
FR2780736B1 (fr) 1998-07-03 2000-09-29 Thomson Csf Procede de cristallisation d'un materiau semiconducteur et systeme de cristallisation
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763682B1 (ko) * 2005-12-28 2007-10-04 동부일렉트로닉스 주식회사 실리콘 웨이퍼상의 씨. 오. 피 제거 방법

Also Published As

Publication number Publication date
JP2001053020A (ja) 2001-02-23
KR100700681B1 (ko) 2007-03-27
EP1074642A3 (en) 2001-10-17
EP1074642A2 (en) 2001-02-07
TW451279B (en) 2001-08-21
US6440824B1 (en) 2002-08-27

Similar Documents

Publication Publication Date Title
US6020224A (en) Method for making thin film transistor
KR100302378B1 (ko) 반도체장치 및 액정 표시장치
US5498904A (en) Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
US6924213B2 (en) Semiconductor device and process for fabricating the same
US5851860A (en) Semiconductor device and method for producing the same
KR100700681B1 (ko) 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법
KR100627181B1 (ko) 박막 반도체 장치의 제조 방법, 표시 장치의 제조 방법,박막 트랜지스터의 제조 방법 및 반도체 박막의 형성 방법
KR20070094527A (ko) 결정화방법, 박막트랜지스터의 제조방법, 박막 트랜지스터,표시장치, 반도체장치
US6569720B2 (en) Method for fabricating thin-film transistor
JPH0794757A (ja) 半導体装置の作製方法
JPH1140499A (ja) 半導体装置及びその作製方法
EP0459836B1 (en) Method for fabricating thin-film transistors
JP3411408B2 (ja) 半導体装置の作製方法
JP2003158137A (ja) 薄膜半導体装置及びその製造方法
JP2535610B2 (ja) 薄膜トランジスタの作製方法
JP3949639B2 (ja) 半導体装置の作製方法
EP1509948B1 (en) Manufacture of active matrix display devices
JP2852855B2 (ja) 半導体装置の作製方法
KR0170467B1 (ko) 비단결정 반도체 장치 및 그 제조 방법
JPH0982639A (ja) 半導体装置およびその製造方法
JP3408242B2 (ja) 半導体装置の作製方法
JP2841205B2 (ja) 薄膜トランジスタの作製方法
JP2893453B2 (ja) 薄膜トランジスタの作製方法
JPH1117190A (ja) 薄膜トランジスタの製造方法
JP2001102589A (ja) 薄膜トランジスタ及びその製造方法と表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee