KR100763682B1 - 실리콘 웨이퍼상의 씨. 오. 피 제거 방법 - Google Patents

실리콘 웨이퍼상의 씨. 오. 피 제거 방법 Download PDF

Info

Publication number
KR100763682B1
KR100763682B1 KR1020050131237A KR20050131237A KR100763682B1 KR 100763682 B1 KR100763682 B1 KR 100763682B1 KR 1020050131237 A KR1020050131237 A KR 1020050131237A KR 20050131237 A KR20050131237 A KR 20050131237A KR 100763682 B1 KR100763682 B1 KR 100763682B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
wafer
cop
laser
oxide film
Prior art date
Application number
KR1020050131237A
Other languages
English (en)
Other versions
KR20070069292A (ko
Inventor
박지환
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050131237A priority Critical patent/KR100763682B1/ko
Publication of KR20070069292A publication Critical patent/KR20070069292A/ko
Application granted granted Critical
Publication of KR100763682B1 publication Critical patent/KR100763682B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명에 따른 실리콘 웨이퍼상의 씨. 오. 피 제거 방법은, 실리콘 웨이퍼 상의 자연 산화막을 제거하는 단계와, 자연 산화막이 제거된 실리콘 웨이퍼를 N2 분위기에서 건조시키는 단계와, N2 분위기에서 건조된 실리콘 웨이퍼를 N2 분위기 하에서 실리콘 웨이퍼 표면 영역에 멜트-리그로운이 일어날 수 있도록 레이저로 어닐시키는 단계를 포함한다.
이와 같이, 본 발명은 선처리 실리콘 웨이퍼를 레이저 어닐 공정을 통해 표면의 수십 ㎛의 깊이까지 녹였다가 재성장(멜트-리그로운)시킴으로서, 실리콘 웨이퍼 상의 결함 부위를 효과적으로 제거할 수 있다.
웨이퍼, COP, 어닐

Description

실리콘 웨이퍼상의 씨. 오. 피 제거 방법{METHOD FOR REMOVING A COP ON A SILICON WAFER}
도 1은 일반적인 종래의 웨이퍼 상에 COP 결함 부위가 형성된 상태를 도시한 도면이며,
도 2a 내지 도 2c는 본 발명에 따른 실리콘 웨이퍼 제조 과정에서 씨. 오. 피를 제거하는 방법을 설명하기 위한 도면이다.
본 발명은 실리콘 웨이퍼 제조 방법에 관한 것으로, 특히 실리콘 웨이퍼 상의 씨. 오. 피 결함 부위를 제거하는 방법에 관한 것이다.
일반적으로, 반도체 소자를 제조하기 위하여서는 실리콘으로 제조된 웨이퍼를 여러 가지 식각 공정과 적층 공정을 거치면서 절연층과 금속 배선층 등을 형성하여 신호를 저장할 수 있는 미세한 칩인 다이를 제조하게 된다.
상기 웨이퍼는 순수한 실리콘으로 제조되고, 원형으로 형성된 판체 형상으로서, 표면에 결함이 존재하지 않도록 정밀한 가공을 거쳐서 제조되어진다.
한편, 웨이퍼를 제조하다 보면, 실리콘을 성장시키는 과정에서 이물질이 함 유되어서 동시에 성장함으로 발생되는 글루인 결함(Grow-In Defect)인 COP(Critical Originated Particle)가 발생되어 소자의 수율을 저하시키는 요인으로 작용한다.
상기 실리콘 웨이퍼의 COP를 조절하는 방법이 여러 가지 있지만, 대부분 실리콘 웨이퍼의 잉곳(ingot)에서 성장시켜 어느 위치에서 슬라이싱(slicing)하는냐에 따라서 COP의 분포 차이가 발생하게 된다.
한편, 웨이퍼를 제조하다가 보면, 내부에 공극(Vacancy)이 존재하게 되는데, 이 공극의 농도는 온도에 비례하는 온도함수로 나타나게 된다.
그러므로, 공극 농도를 낮추기 위하여 온도를 낮추어야 하나, 이는 웨이퍼 제조 생산량에 영향을 미치게 된다. 그래서, 현실적으로는 온도를 낮추어서 제조하지 않고 일정한 공극을 가진 웨이퍼를 생산하게 되므로 공극이 약간씩 웨이퍼 내부에 존재하고 있다.
한편, 도 1은 일반적인 종래의 웨이퍼 상에 COP 결함 부위가 형성된 상태를 도시한 도면으로서, 웨이퍼 상에 함몰 부위 혹은 돌출 부위와 같은 결함 부위가 형성된 상태를 보이고 있다.
이러한 COP와 같은 결정 결함에 영향이 없는 웨이퍼를 제조하기 위한 방법으로는 H2 분위기에서 웨이퍼를 어닐시키는 H2 어닐 방법과 에피택셜 레이어를 웨이퍼 상에 성장시키는 Epi 레이어 형성 방법 등이 이용되고 있다.
그런데, 보통 COP가 없는 웨이퍼는 베이컨시 리치(Vacancy rich)와 인터스티 셜 리치(Interstital Rich) 지역 사이를 슬라이싱하여 얻게되는데, 이 구간은 별로 넓지 않은 부분이므로 COP가 없는 웨이퍼를 다량으로 얻기에 어려움이 있다.
또한, 보통의 베어 웨이퍼(Bare Wafer)를 사용하여 반도체 소자를 제조하는 공정을 진행하다 보면, 후속 공정에서 여러 번에 걸쳐서 고온으로 진행되는 고온 공정이 존재함으로 이 고온 공정에서 웨이퍼에 미세하게 함유된 산소가스가 웨이퍼의 표면으로 확산되어 미세한 COP가 확대되어져서 게이트 잔류물질이 잔존하면서 소자의 전기적인 특성을 저하시키는 문제점이 있다.
이런 이유로 COP를 제거하는 방법이 많이 개발되었으며, 그 대표적인 예로서 H2 어닐 방법과 Epi 레이어 형성 방법이 있다.
그러나, H2 어닐 방법은 COP의 크기를 적은 크기로 줄일 뿐 완전히 제거하지 못하는 단점이 있고, Epi 레이어 형성 방법은 비용이나 시간이 많이 걸릴 뿐 아니라 그 자체로 공정 결함이 생길 수 있는 문제점이 있다.
특히, 반도체 소자의 고집적화가 진행될수록 미세한 COP 조차도 반도체 소자의 전기적 특성에 상당한 영향을 미치게 된다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 선처리 실리콘 웨이퍼를 레이저 어닐 공정을 통해 표면의 수십 ㎛의 깊이까지 녹였다가 재성장(멜트-리그로운)시킴으로서, 실리콘 웨이퍼 상의 결함 부위를 효과적으로 제거할 수 있는 실리콘 웨이퍼상의 씨. 오. 피 제거 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 실리콘 단결정에 기 설정된 공정을 실시하여 형성된 실리콘 웨이퍼 상의 씨.오.피 결함 제거 방법으로서, 상기 실리콘 웨이퍼 상의 자연 산화막을 제거하는 단계와, 상기 자연 산화막이 제거된 실리콘 웨이퍼를 N2 분위기에서 건조시키는 단계와, 상기 건조된 실리콘 웨이퍼를 N2 분위기 하에서 상기 실리콘 웨이퍼 표면 영역에 멜트-리그로운이 일어날 수 있도록 레이저로 어닐시키는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 실리콘 웨이퍼 제조 과정에서 씨. 오. 피를 제거하는 방법을 설명하기 위한 도면이다.
먼저, 도 2a에 도시된 바와 같이, 선처리된 실리콘 웨이퍼(200)를 제공한다. 선처리된 실리콘 웨이퍼(200)를 가공하는 과정에 대해서 설명하면, 먼저 실리콘 단결정 잉곳(ingot)을 성장시킨 후 실리콘 단결정인 곳을 슬라이싱(slicing) 공정과 에칭(etching) 공정, 폴리싱(polishing) 공정을 통해 선처리된 실리콘 웨이퍼(200) 형태로 만든다. 이러한 선처리된 실리콘 웨이퍼(200)의 표면에는 자연 산화막(202)이 존재하고, 결함부위(210)인 COP가 존재한다.
그런 다음, 도 2b에 도시된 바와 같이, 상기 결과물 상에 화합물을 이용한 에칭 공정을 실시하여 자연 산화막(202)을 제거하는데, 이때 화합물로는 HF를 사용한다. 다시 말해서, HF를 이용한 식각 공정을 실시하여 선처리된 실리콘 웨이퍼 (200) 상의 자연 산화막(202)을 제거한다.
그리고 나서, 도 2c에 도시된 바와 같이, 자연 산화막(202)이 제거된 선처리된 실리콘 웨이퍼(200)를 N2 분위기에서 건조시킴으로서, 선처리된 실리콘 웨이퍼(200) 상에 존재하는 화합물인 HF를 제거시킨다. 이때 도 2c에 도시된 것과 같이 선처리된 실리콘 웨이퍼(200)의 상부 표면 부위에는 미세한 결함 부위(210), 즉 COP가 존재한다.
이후, 도 2d에 도시된 바와 같이, N2 분위기에서 선처리된 실리콘 웨이퍼(200)에 레이저 어닐 공정을 실시함으로서, 선처리된 실리콘 웨이퍼(200) 상의 결함 부위(210), 즉 COP를 제거한다.
COP를 제거하는 과정에 대해 설명하면, 먼저 선처리된 실리콘 웨이퍼(200)의 표면 수십 ㎛의 깊이까지 열처리하여 녹였다가 재성장을 시켜, 즉 멜트-리그로운(melt-regrown)시켜 결함 부위(210, COP)를 제거한다. 여기서, 멜트-리그로운시키는 부분은 선처리된 실리콘 웨이퍼(200)의 활성 영역(A)이며, 레이저 어닐 공정은 50mJ/cm2∼1000mJ/ cm2의 에너지로 레이저를 활성 영역(A)에 조사하여 선처리된 실리콘 웨이퍼(200)를 어닐시킨 표면의 수십㎛까지 녹였다가 다시 재성장시킨다.
이러한 레이저 어닐 공정은 선처리된 실리콘 웨이퍼(200)의 표면이 어닐 공정에 의해 녹는 순간 외부의 오염으로부터 보호하기 위해 SiO2로 이루어진 석영 챔버(Quartz chamber)에서 이루어진다.
본 발명에 따르면, 선처리 실리콘 웨이퍼(200)를 레이저 어닐 공정을 통해 표면의 수십 ㎛의 깊이까지 녹였다가 재성장(멜트-리그로운)시킴으로서, 실리콘 웨이퍼(200) 상의 결함 부위(210)를 효과적으로 제거할 수 있다.
본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
이상 설명한 바와 같이, 본 발명은 선처리 실리콘 웨이퍼를 레이저 어닐 공정을 통해 표면의 수십 ㎛의 깊이까지 녹였다가 재성장(멜트-리그로운)시킴으로서, 실리콘 웨이퍼 상의 결함 부위를 효과적으로 제거할 수 있다.

Claims (4)

  1. 실리콘 단결정에 기 설정된 공정을 실시하여 형성된 실리콘 웨이퍼 상의 씨.오.피 결함 제거 방법으로서,
    상기 실리콘 웨이퍼 상의 자연 산화막을 제거하는 단계와,
    상기 자연 산화막이 제거된 실리콘 웨이퍼를 N2 분위기에서 건조시키는 단계와,
    상기 건조된 실리콘 웨이퍼를 N2 분위기 하에서 상기 실리콘 웨이퍼 표면 영역에 멜트-리그로운이 일어날 수 있도록 레이저로 어닐시키는 단계
    를 포함하는 실리콘 웨이퍼상의 씨. 오. 피 제거 방법.
  2. 제 1 항에 있어서,
    상기 자연 산화막은, HF에 의한 케미컬 식각에 의해 제거되는 것을 특징으로 하는 실리콘 웨이퍼상의 씨. 오. 피 제거 방법.
  3. 제 1 항에 있어서,
    상기 실리콘 웨이퍼를 레이저로 어닐시키는 단계는, 250mJ/cm2∼1000mJ/ cm2의 에너지로 레이저를 발생시켜 상기 실리콘 웨이퍼를 어닐시키는 것을 특징으로 하는 실리콘 웨이퍼상의 씨. 오. 피 제거 방법.
  4. 제 3 항에 있어서,
    상기 실리콘 웨이퍼를 레이저로 어닐시키는 단계는, 석영 챔버에서 실시되는 것을 특징으로 하는 실리콘 웨이퍼상의 씨. 오. 피 제거 방법.
KR1020050131237A 2005-12-28 2005-12-28 실리콘 웨이퍼상의 씨. 오. 피 제거 방법 KR100763682B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131237A KR100763682B1 (ko) 2005-12-28 2005-12-28 실리콘 웨이퍼상의 씨. 오. 피 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131237A KR100763682B1 (ko) 2005-12-28 2005-12-28 실리콘 웨이퍼상의 씨. 오. 피 제거 방법

Publications (2)

Publication Number Publication Date
KR20070069292A KR20070069292A (ko) 2007-07-03
KR100763682B1 true KR100763682B1 (ko) 2007-10-04

Family

ID=38504929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131237A KR100763682B1 (ko) 2005-12-28 2005-12-28 실리콘 웨이퍼상의 씨. 오. 피 제거 방법

Country Status (1)

Country Link
KR (1) KR100763682B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039788A (ko) * 1999-08-06 2001-05-15 이데이 노부유끼 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039788A (ko) * 1999-08-06 2001-05-15 이데이 노부유끼 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법

Also Published As

Publication number Publication date
KR20070069292A (ko) 2007-07-03

Similar Documents

Publication Publication Date Title
KR101871534B1 (ko) Soi 구조체의 디바이스 층 내의 금속의 양을 감소시키기 위한 방법과 그 방법에 의해 제조된 soi 구조체
US20080044669A1 (en) Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method
KR100423752B1 (ko) 실리콘 반도체 웨이퍼 및 그 제조 방법
CN105190835B (zh) 混合基板的制造方法和混合基板
KR100965510B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
KR100718265B1 (ko) 반도체 장치의 제조 방법
KR100763682B1 (ko) 실리콘 웨이퍼상의 씨. 오. 피 제거 방법
KR102485734B1 (ko) 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법
US7084459B2 (en) SOI substrate
CN111279461B (zh) 由单晶硅组成的半导体晶片
US5679476A (en) Epitaxial wafer and method of fabricating thereof
US20120299156A1 (en) Wafer processing method
KR20030030634A (ko) 웨이퍼 표면 결함 분석 방법
JP6236198B2 (ja) 単結晶シリコンウェハ
JPH05152304A (ja) 半導体基板の製造方法
KR100712057B1 (ko) 실리콘 단결정층의 제조 방법 및 실리콘 단결정층
KR20090059251A (ko) 고저항 실리콘 웨이퍼 제조 방법
JPS59119842A (ja) 半導体装置の製造方法
KR100708942B1 (ko) 반도체 웨이퍼 및 그 제조방법
KR20030043387A (ko) 단결정 실리콘 웨이퍼 제조 방법
JP2005286282A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
KR100370124B1 (ko) 웨이퍼의 제조 방법
KR100744805B1 (ko) 반도체 웨이퍼 및 그 제조방법
JPH04224199A (ja) シリコン単結晶の製造方法
KR20070022285A (ko) Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는ｓｉｍｏｘ 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee