KR20010023809A - 투명밀봉제를 사용하는 집적회로 패키지 및 그의 제조방법 - Google Patents

투명밀봉제를 사용하는 집적회로 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR20010023809A
KR20010023809A KR1020007002483A KR20007002483A KR20010023809A KR 20010023809 A KR20010023809 A KR 20010023809A KR 1020007002483 A KR1020007002483 A KR 1020007002483A KR 20007002483 A KR20007002483 A KR 20007002483A KR 20010023809 A KR20010023809 A KR 20010023809A
Authority
KR
South Korea
Prior art keywords
die
integrated circuit
substrate
adhesive material
beads
Prior art date
Application number
KR1020007002483A
Other languages
English (en)
Inventor
글렌토마스피.
Original Assignee
암코르 테크놀로지 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 암코르 테크놀로지 인코퍼레이티드 filed Critical 암코르 테크놀로지 인코퍼레이티드
Publication of KR20010023809A publication Critical patent/KR20010023809A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 투명밀봉제를 사용하는 집적회로 패키지 및 그의 제조방법에 관한 것으로서, EPROM, CCD 및 다른 광학 집적회로장치의 집적회로 패키지는 기판을 통해 연장되는 금속화된 비아를 갖는 기판 베이스를 갖고, 집적회로 다이가 기판의 제 1 표면에 부착되고, 금속화된 비아에 전기적으로 연결되고, 점착성 비드가 다이 주위의 상단 제 1 표면 및 본드 와이어에 가해지고, 이 비드와 다이의 상단 제 1 표면은 다이 위에 공동을 형성하고, 투명 밀봉재료의 층이 비드에 의해 형성된 공동내의 다이위에 적층되고, 밀봉재료는 경화된 후에, 패키지의 외표면을 형성하며, 투명밀봉재료는 선택된 주파수의 빛이 다이의 광감지회로를 조사하도록 허용하는 것을 특징으로 한다.

Description

투명밀봉제를 사용하는 집적회로 패키지 및 그의 제조방법{INTEGRATED CIRCUIT PACKAGE EMPLOYING A TRANSPARENT ENCAPSULANT AND A METHOD OF MAKING THE PACKAGE}
집적회로장치는 통상 패키지에 수용된다. 통상 패키지는 플라스틱, 세라믹 또는 금속으로 구성된다. 이 패키지는 패키지의 집적회로장치를 회로 기판과 같은 외부 회로에 전기적으로 연결하는 금속화된 비아(via), 금속 트레이스(trace), 본드 와이어 및 땜납 상호접속 볼 또는 무선 칩 캐리어("LCC") 패드와 같은 내부 및 외부 도전성 구조체를 포함한다.
소거가능 프로그램가능 판독전용 메모리장치("EPROM"), 전하결합소자("CCD") 또는 서류 스캐너에 사용되는 것과 같은 광학감지장치, 지문인식장치 또는 다른 소비제품과 같은 특정 형태의 집적회로장치는 패키지내의 집적회로 다이의 표면상으로 패키지의 상면을 통해 선택된 주파수의 빛을 선택적 또는 연속적으로 전송할 필요가 있다. 통상, 이러한 집적회로장치의 패키지는 패키지의 불투명한 상부 표면에 유리 또는 수정 창을 갖는다. 이 투명 창은 다이 위에 배치되고, 선택된 주파수의 빛은 이 창을 통과하여 다이의 상부 표면에 부딪힌다. 불행하게도, 이러한 유리 또는 수정 삽입물을 갖는 패키지는 비교적 제조 비용이 많이 들고, 이는 이 집적회로장치가 사용되는 제품의 비용을 증가시킨다. 비용이 덜 소요되는 대안이라면 넓게 응용될 것이다.
발명의 요약
패키지의 일부분을 통해 빛을 선택적 또는 연속적으로 투과시키는 기능을 갖는 EPROM과 CCD 또는 다른 광학장치와 같은 집적회로장치용의 개선된 패키지에 대한 실시예가 기술되어 있다. 이러한 패키지를 구성하는 예시적인 방법이 또한 기술되어 있다.
이 패키지는 에폭시 적층판 또는 세라믹으로 형성되는 플레이너 절연기판 베이스를 갖는다. 이 기판은 제 1 표면과 이에 대향하는 제 2 표면을 갖는다. 금속화된 비아는 기판을 통해 연장된다. CCD 장치용의 다이와 같은 광감지회로를 갖는 집적회로 다이는 기판의 제 1 표면에 부착된다. 금속 트레이스 및 접촉 패드와 같은 기판의 제 1 표면상의 도전성 구조체에 다이상의 도전성 본딩 패드를 전기적으로 연결하는 본드 와이어가 설치된다. 이 도전성 구조체는 다시 기판을 통해 금속화된 비아에 전기적으로 연결된다. 패키지를 외부 회로에 연결하는 땜납 상호접속 볼 또는 LCC 패드와 같은 기판의 제 2 표면상의 도전성 구조체는 금속화된 비아 및 다이에 전기적으로 연결된다.
본드 와이어가 설치된 후, 에폭시 플라스틱과 같은 접착제로 이루어진 비드가 다이 주위의 기판의 제 1 표면위에 적층된다. 이 비드는 다이의 본딩 패드를 포함하는 다이의 상부 제 1 표면의 주변과 다이의 주변 측면을 덮는다. 이 비드는 또한 기판의 제 1 표면상의 도전성 구조체와 본드 와이어를 덮는다. 다이 주위의 비드의 높이는 기판 위쪽으로의 다이의 높이와 정상적으로 구부려진 본드 와이어의 높이를 초과하며, 따라서 다이의 상부 제 1 표면과 함께 그 위에 중앙 공동을 형성한다.
비드 재료를 경화하는 단계 이후에, 투명 TEFLON폴리머계 수지와 같은 투명밀봉제의 층이 다이의 상부 제 1 표면과 비드에 의해 형성된 중앙 공동내의 다이 위에 적층된다. 이후에 투명밀봉제의 층은 경화되어, 다이의 광학감지회로위에 단단하고 투명한 외부 패키지 표면을 형성한다.
패키지를 형성하는 다른 방법은 개별적인 집적회로패키지의 어레이의 형성을 위해 채택되는 복수의 사이트(site)를 갖는 비교적 큰 기판을 이용한다. 각각의 사이트는 제 1 및 제 2 표면상에 하나 이상의 도전성 구조체를 갖고, 기판을 통해 연장되는 하나 이상의 금속화된 비아를 갖는다. 집적회로 다이는 어레이의 각 사이트에 부착되고, 기판을 통해 금속화된 비아에 전기적으로 연결된다. 접착제로 이루어진 비드는 비드가 어레이의 각 다이를 둘러싸도록 기판의 제 1 표면위에 적층된다. 비드는 다이의 측면, 다이의 상부 제 1 표면의 주변 및 본드 와이어를 덮는다. 또한, 다이의 상부 제 1 표면과 비드는 각 다이 위에 공동을 한정하고, 이를 통해 밀봉제의 층이 적층된다.
비드 재료를 적용하는 한 가지 방법은 어레이내 다이의 모든 측면과 인접하는 기판상에 접착제로 이루어진 교차 수직 비드를 적층하는 것이다. 비드 재료의 행 및 열은 서로 혼합되어, 어레이의 각 다이 주위에 연속하는 비드를 형성한다. 비드 재료가 경화된 후, 투명밀봉제의 층이 다이의 제 1 표면과 비드에 의해 형성된 공동내의 다이 위에 배치된다. 이후에 밀봉제가 경화되고, 어레이의 각각의 패키지는 분리된다.
다른 이점 중에서, 본 명세서에 기술된 패키지와 방법은 EPROM, CCD 및 다른 광학소자에 대한 신뢰할 만한 패키지를 설계하는데 있어서의 문제점에 대한 저가의 해결책을 제공한다.
본 발명은 집적회로 패키지, 특히 패키지를 통해 빛을 투과시키는 기능을 하는 회로를 갖는 집적회로장치용 패키지에 관한 것이다.
도 1 은 집적회로 패키지의 측단면도,
도 2는 밀봉 전의 집적회로 패키지의 평면도,
도 3은 집적회로 패키지를 조립하는 방법의 흐름도 및
도 4는 비드 재료가 어레이에 적용되기 전의 미완성된 집적회로 패키지의 어레이에 대한 평면도이다.
도 1은 본 발명에 따른 예시적인 집적회로 패키지(10)의 측단면도이다. 기판(11)은 패키지(10)의 절연 베이스를 형성한다. 기판(11)은 상부 제 1 표면(12)과 하부 제 2 표면(13)을 갖는다. 기판(11)은 예를 들어 종래의 에폭시 적층판 또는 세라믹으로 형성될 수 있다. 적당한 기판의 예로는 Mitsubishi BT, Arlon 45N 및 Nelco BT 적층 기판을 들 수 있다.
제 1 표면(12)과 제 2 표면(13) 사이의 기판(11)의 예시적인 두께는 0.36㎜와 0.56㎜ 범위이지만, 기판(11)의 두께는 응용에 따라 변화할 수 있다. 기판(11)의 주변은 또한 패키지 응용에 따라 다양한 형태를 가질 수 있다. 예를 들어 기판(11)의 주변은 정사각형 또는 직사각형일 수 있다.
집적회로 다이(14)는 기판(11)의 제 1 표면(12)위에 배치되어 부착된다. 다이(14)는 주변 본딩 패드(19), 주변 측면(22) 및 제 1 표면에 대향하는 하부 제 2 표면(23)을 포함하는 상부 제 2 표면을 갖는다. 미국 캘리포니아주 샌디에고에 위한 QMI사로부터 상용가능한 QMI 696과 같은 종래의 에폭시 다이가 기판(11)의 제 1 표면(12)에 다이(14)의 하부 제 2 표면을 부착하는데 사용될 수 있다.
통상, EPROM, CCD 또는 다른 광학집적회로 다이는 상부 표면에 비전 셀(vision cell) 또는 다른 광학감지회로를 갖고, 이것은 완성된 장치의 몇가지 기능을 위해 선택된 주파수의 빛에 선택적 또는 연속적으로 노출되어야 한다. 도 1에서, 이런 회로는 다이(14)의 상부 제 1 표면(21)의 중앙 부분에 위치한 폴리이미드 비전 셀(24)로 예시되어 있다. 도 1에는 도시되어 있는 않은 다른 비광학회로가 또한 응용에 따라 다이(14)의 제 1 표면(21)상에 노출될 수 있다.
도전성 금속화된 비아(15)는 제 1 표면(12)과 제 2 표면(13) 사이에서 기판(11)을 통해 연장된다. 비아(15)는 예를 들어 종래의 방법을 사용하여 기판(11)을 관통하는 구멍을 뚫고, 이 구멍을 구리와 같은 금속으로 씌움으로써 형성될 수 있다. 비아(15)는 기판(11)의 제 1 표면(12)과 제 2 표면(13)상에 도전성 구조체를 전기적으로 연결하기 위한 도전경로를 제공한다.
도 1에서, 기판(11)의 제 1 표면위 또는 제 1 표면에 인접한 도전성 구조체는 다이(14)를 금속화된 비아(15)에 전기적으로 연결한다. 예를 들어, 비아(15)와 기판(11)의 제 1 표면(12)의 교점에서, 금속 트레이스(16)의 제 1 단은 비아(15)에 전기적으로 연결된다. 금속 트레이스(16)는 비아(15)로부터 가로방향으로 연장되고, 그의 제 2 단은 기판(11)의 제 1 표면(12)상의 금속 접촉부(17)에 전기적으로 연결된다. 용어 "전기적으로 연결된다"는 "전기적으로 연결된" 구조체 사이에 도전 경로가 존재한다는 것을 나타내기 위해 본 명세서에서 넓은 의미로 사용되고 있으며, 이것은 직접 또는 간접적인 물리적인 연결에 의한 것일 수도 있다.
접촉부(17)는 금속 본드 와이어(18)의 제 1 단에 전기적으로 연결된다. 본드 와이어(18)의 반대측 제 2 단은 다이(14)의 상부 제 1 표면(21)의 주변부에서 도전성 본딩 패드(19)에 전기적으로 연결된다.
금속 트레이스(16)와 금속 접촉부(17)는 예를 들어 종래의 전기 도금 방법을 사용하여 기판(11)의 제 1 표면(12)에 도금되는 구리로 형성될 수 있다. 본드 와이어(18)는 금 또는 알루미늄으로 형성될 수 있다.
도 1과 같은 통상의 패키지는 복수의 금속화된 비아(15), 금속 트레이스(16), 접촉부(17), 본드 와이어(18) 및 본딩 패드(19)를 가지며, 그 수는 응용에 따라 다르다. 간결함을 위해, 도 1에는 이들 구조체가 각각 2개씩만 도시되어 있다.
금속화된 비아(15)는 또한 기판(11)의 하부 제 2 표면을 교차한다. 제 2 표면(13)에서, 금속 트레이스(31)의 제 1 단은 금속화된 비아(15)에 전기적으로 연결된다. 금속 트레이스(31)는 비아(15)로부터 멀리 하부 제 2 표면(12)상에서 가로방향으로 연장된다. 금속 트레이스(31)의 제 2 단은 플레이너 금속 상호접속 볼 랜드(도시하지 않음)에 전기적으로 연결되고, 이것은 또한 기판(11)의 하부 제 2 표면(13)에 형성된다. 금속 땜납 상호접속 볼(33)은 랜드에 결합된다. 상호접속 볼(33)은 패키지(10) 및 다이(14)를 회로 기판과 같은 외부 회로에 전기적으로 연결하는데 사용된다. 대안적인 실시예에서, 비아로부터의 가로 길이와는 대조적으로, 상호접속 볼 랜드는 금속화된 비아 주위의 기판의 하부 제 2 표면상에 형성될 수 있고, 그 결과 상호접속 볼은 비아의 바로 아래에 배치될 수 있다.
도 1과 같은 통상의 패키지는 기판(11)의 하부 제 2 표면(13)상에 다수의 금속 트레이스(31), 금속 랜드 및 상호접속 볼(33)을 갖고, 그 수는 응용에 따라 다르다. 간결함을 위해 도 1에는 이런 구조체가 각각 2개씩만 도시되어 있다.
도 1의 상호접속 볼(33)은 볼 그리드 어레이("BGA") 패키지의 특성을 나타낸다. 이 상호접속 볼은 일반적으로 기판(11)의 제 2 표면(13)상에 볼의 X 및 Y 축 행과 같은 어레이 패턴으로 배치된다. 선택된 특정 패턴은 예를 들어 패키지(10)가 결국 전기적으로 연결되는 외부 회로에 의존한다.
금속화된 비아(15), 금속 트레이스(16, 31), 접촉부(17), 본드 와이어(18), 금속 랜드 및 상호접속 볼(33)을 포함하는 상기한 여러 가지 도전성 구조체의 상호접속은 다이(14)의 본딩 패드(19)와 상호접속 볼(33) 사이에 전기적 도전경로를 제공한다. 금속화된 비아(15)는 기판(11)을 통해 연장되는 도전경로의 일부를 제공한다.
물론, 패키지의 집적회로 다이(또는 다이들)를 패키지 외부의 도전성 구조체에 전기적으로 연결하거나 패키지 자체를 외부 회로에 연결하는 다른 방법도 당업자에게 알려져 있다. 일례로, 땜납 상호접속 볼(33)을 사용하는 대신에, 플레이너 금속 접촉부의 패턴화된 어레이가 종래의 무선 칩 캐리어("LCC")에서와 같이 기판(11)의 하부 제 2 표면(13)에 형성될 수 있다. 다른 대안으로서, 본드 와이어를 사용하는 대신에, 테이프 자동 본딩이 사용될 수 있다.
도 1로 돌아가서, 비드(20)는 기판(11)의 제 1 표면(12)에 다이(14)의 주변 에지에 인접하여 그 에지를 덮는다. 비드(20)는 상단 제 1 부분(25), 반대측 하단 제 2 부분(26), 외부 제 3 부분(27) 및 다이(14)에 인접하는 내부 제 4 부분(28)을 갖는다. 비드(20)의 상단 제 1 부분(25)은 패키지(10)의 상단 표면의 주변 부분을 형성한다. 비드(20)의 하단 제 2 부분(26)은 기판(11)의 제 1 표면(12)위에 배치되어 고정된다. 비드(20)의 외부 제 3 부분(27)은 패키지(10)의 주변 측벽을 형성한다. 비드(20)의 내부 제 4 부분(28)은 다이(14)의 측면 뿐만 아니라, 다이(14)의 본드 와이어(18)와 본딩 패드(19) 사이의 상호접속을 포함하는 다이(14)의 상부 제 1 표면(21)의 외부 둘레를 덮는다.
도 1에 도시된 바와 같이, 비드(20)는 기판(11)의 제 1 표면(12)위에 배치되거나 인접하는 각각의 금속 트레이스(16), 접촉부(17), 본드 와이어(18) 및 본딩 패드(19)를 보호를 목적으로 덮는다. 비드(20)는 또한 다이(14)의 측면과, 본딩 패드(19)를 포함하는 다이(14)의 상단 제 1 표면(21)의 둘레를 덮는다. 그러나, 비드(20)는 비전 셀(24)의 광감지 기능과의 간섭을 피하기 위해 폴리이미드 비전 셀(24)이 위치되는 다이(14)의 상단 제 1 표면(21)의 중앙 부분은 덮지 않는다. 기판(11)의 제 1 표면(12) 위쪽으로 비드(20)의 높이는 다이(14) 및 제 1 표면(12)위의 본드 와이어(18)의 높이를 초과한다. 따라서, 비드(20)와 다이(14)의 상단 제 1 표면(21)은 함께 다이(14) 위로 공동을 형성하고 한정하며, 이 안에 투명밀봉제(29)의 얇은 층이 적층된다.
도 2는 투명밀봉제가 다이(14)위에 배치되기 전의 미완성된 패키지(10)의 평면도이다. 도 2에서, 비드(20)는 다이(14)를 에워싸고, 다이(14) 둘레를 따라 다이(14)의 측면(22)과 접촉한다. 비드(20)가 또한 다이(14)의 상단 제 1 표면(21)의 주변을 덮는다는 것을 나타내기 위해, 다이(14)의 제 1 표면(21)의 주변은 점선으로 도시되어 있다. 다이(14)와 비드(20)가 도 2에서 정사각형 주변을 갖는 것으로 도시되어 있지만, 다이(14)와 비드(20)의 주변은 응용에 따라 변화할 수 있다. 예를 들어 다이(14)와 비드(20)는 직사각형 주변을 가질 수 있다.
비드(20)는 점착성이 있는 재료로 형성될 수 있다. 비드(20)의 재료는 또한 기판(11)의 제 1 표면(12)상에 처음 가해질 때 다소 점성 및 유동성을 가져야 하지만, 비드(20)가 단단하고 보호적인 패키지(10) 측면 및 상면을 형성하도록 공기 건조 또는 가열 등에 의해 용이하게 경화되어야 한다.
비드(20)에 사용하는 재료의 예로는 일본의 Ciba Nagase사의 Ciba Nagase 9006 에폭시와 같은 에폭시를 들 수 있다. 이 에폭시의 경화는 150℃에서 약 60분 동안 가열하여 달성될 수 있다. 비드(20)로 사용 가능한 다른 적합한 에폭시 재료는 미국 캘리포니아 인터스트리시의 Hysol Corporation의 Hysol 4451을 들 수 있다. 대안적으로 에폭시 재료 대신에, 비드(20)는 Dow Corning사의 실리콘 고무 No. 3140과 같은 실리콘 고무로 형성될 수 있다.
도 1에서, 투명밀봉제(29)의 플레이너층은 폴리이미드 비전 셀(24)이 배치되는 다이(14)의 제 1 표면(21)의 중앙 부분을 포함하는 다이(14)의 제 1 표면(21)을 덮는다. 밀봉제(29)는 경화될 때, 패키지(10)의 상단 외부 표면을 형성한다.
밀봉제(29)는 기판(11)의 제 1 표면(12) 위로의 높이가 기판(11)의 제 1 표면(12)위의 다이(14)의 높이보다 큰 비드(20)의 내부 제 4 부분(28)의 일부와, 다이(14)의 제 1 표면(21)에 의해 형성되는 다이(14)위에 정방형 측면을 갖는 공동내에 수용된다.
도 1에서, 밀봉제(29)의 예시적인 플레이너 상단 제 1 표면(30)은 비드(20)의 상부 제 1 부분(25)보다 예를 들어 5㎜ 정도 더 낮고, 이것은 제 1 표면(30)까지의 연마로부터 보호를 제공한다.
밀봉제층(29)의 적당한 두께는 예를 들어 패키징 응용과 밀봉제(29)로 선택된 재료에 의존한다. 통상 밀봉제(29)에 적합한 재료는 두께의 함수인 광투과값을 갖는다.
밀봉제(29)는 점착성을 갖는 재료로 형성된다. 밀봉제(29)의 재료는 다이(14)의 제 1 표면(21)에 처음 가해질 때는 다소 점성 및 유동성을 가져야 하지만, 밀봉제(29)의 층이 다이(14)에 인접한 단단하고 보호적인 패키지(10) 상면을 형성하도록 경화되어야 한다.
상기한 바와 같이, 도 1과 같은 패키지에 적합한 EPROM, CCD 및 다른 광학감지장치 응용은 패키지된 다이의 표면이 선택적 또는 연속적으로 선택된 주파수의 광에 노출되는 것을 필요로 한다. 이런 응용에서, 밀봉제(29)로 선택된 재료는 응용에 요구된 특정 주파수의 빛을 투과시켜야 한다.
도 1의 예에서, 다이(14)는 다이(14)의 제 1 표면(21)의 중앙 부분에 배치된 폴리이미드 비전 셀(24)을 갖는다. 통상의 CCD 또는 다른 광학감지 응용에서와 같이, 상기 비전 셀은 가시광에 대한 노출을 필요로 한다. 도 1에 도시된 바와 같이, 이런 응용에서, 밀봉제(29)는 E. I.. Dupont Chemical Company의 투명 TEFLON합성 폴리머계 수지(폴리테트라플루오로에틸렌)와 같은 투명 재료 또는 동등한 투명 보호용 재료로 형성된다. 약 0.20㎜의 두께를 갖는 TEFLON수지의 층은 약 60분 동안 약 150℃의 온도로 가열함으로써 경화될 수 있다. 대안적으로, 밀봉제(29)로서 수용성 백색 투명 에폭시가 사용될 수 있다.
도 1과 같은 패키지의 치수는 특정한 패키징 응용에 따라 변화할 수 있다. 일례로, 패키지(10)의 구성요소의 크기는 대략 10㎜ x 10㎜ 장방형 기판(11), 대략 8㎜ x 8㎜ 장방형 다이(14), 대략 9㎜ x 9㎜ 장방형 주변을 갖는 비드(20), 대략 0.60㎜ 내지 0.80㎜의 범위를 갖는 상단 제 1 부분(25)과 기판(11)의 제 1 표면(12) 사이의 비드(20) 높이, 대략 0.60㎜ 내지 0.80㎜의 범위를 갖는 외부 제 3 부분(27)과 다이(14)의 측면(22) 사이의 비드(20) 폭 및 0.10㎜ 내지 0.30㎜ 범위의 두께, 즉 다이(14)의 상부 제 1 표면과 밀봉제(29)의 상부 제 1 표면 사이의 높이를 갖는 투명밀봉제(29)의 비교적 얇은 층을 포함한다. 일례로, 밀봉제(29)의 두께는 0.20㎜일 수 있다. 또, 이와 같은 크기는 패키징 응용에 따라 변화할 수 있다. 예를 들어, 보다 큰 다이는 통상 보다 큰 패키지를 필요로 한다.
도 3은 본 발명에 따른 패키지를 형성하는 예시적인 방법에 대한 흐름도를 나타낸다. 도 3에 도시된 공정에서 제 1 단계(A)로서, 제 1 및 표면 및 제 2 표면위 및 그 사이에 도전성 구조체를 갖는 절연기판 베이스가 제공된다. 일례로, 도 1의 기판이 제공된다. 도 1에서, 기판(11)은 금속 트레이스(16, 31), 금속화된 비아(15), 접촉부(17), 금속 랜드 및 상호접속 볼(33)을 갖고, 이들 모두는 전기적으로 연결되어 있다.
제 2 단계(B)로서, 기판의 제 1 표면위에 집적회로 다이가 제공되어 배치된다. 기판에 다이를 부착하기 위해 종래의 에폭시 다이 부착 재료가 사용될 수 있다.
제 3 단계(C)로서, 집적회로 다이는 기판위에서 및 기판을 통해 도전성 구조체에 전기적으로 연결된다. 도 1의 예를 사용하여, 다이(15)가 금속화된 비아(15) 및 상호접속 볼(33)에 전기적으로 연결될 수 있도록 본드 와이어(18)는 다이(14)의 주변의 본딩 패드(19)와 기판(11)상의 접촉부(17) 사이에 연결된다. 종래의 본드 와이어 부착 기계가 이 단계를 수행하기 위해 사용될 수 있다.
제 4 단계(D)는 집적회로 다이 주위의 기판의 제 1 표면상에 점성, 경화성 및 점착성을 갖는 재료로 이루어진 비드를 적용하는 것이다. 이 비드는 기판의 상단 제 1 표면에 대한 그것의 높이가 기판위의 다이의 높이를 초과하도록 가해져야 한다. 이와 같은 방식으로, 투명밀봉재료가 적층될 수 있는 공동이 다이의 상단 제 1 표면위에 형성된다. 도 1 및 도 2는 예시적인 비드(20)를 나타낸다. 이들 도면에서, 비드는 다이의 측면과 다이의 상단 제 1 표면의 주변 뿐만 아니라 기판의 제 1 표면상의 본드 와이어 및 다른 도전성 구조체를 덮도록 기판에 가해진다. 비드 재료는 다이의 광학회로를 덮지 않는다.
예시적인 비드 재료는 Ciba Nagase 9006과 같은 에폭시이다. 이런 에폭시 비드는 주입기를 사용하여 가해진다. 대안적으로, Camelot Company의 model 5000 또는 Asymtek Company의 Millennium Model과 같은 종래의 자동투입 기기가 사용될 수 있다.
제 5 단계(E)는 비드 재료를 경화하는 것이다. 경화된 비드 재료는 단단하고 보호적인 패키지의 측면 및 상면을 형성한다. 도 1은 단단한 비드(20)의 예를 나타낸다. 비드용으로 에폭시 재료가 사용되는 경우에, 비드 재료를 경화하는 단계는 약 60분 동안 대략 150℃의 온도로 가열함으로써 실행될 수 있다.
경화 단계 후, 제 6 단계(F)는 점성, 경화성, 점착성을 갖고, 선택적으로 투과시키는 밀봉 재료를 다이의 상단 제 1 표면과, 다이를 둘러싸는 경화된 비드 재료에 의해 형성된 3차원 공동내의 다이의 노출된 상단 제 1 표면위에 적용하는 것이다. 도 1은 투명밀봉제(29)의 층이 다이(14)의 상단 제 1 표면(21)에 적층된 후 패키지의 실시예가 어떻게 보이는지를 나타낸다.
예를 들어, 패키지가 CCD 응용 또는 다른 광학 응용을 위한 경우에, 밀봉 재료는 가시광을 투과시키도록 투명해야 한다. 예시적인 재료는 투명 TEFLON수지이다.
선택적으로 투과시키는 밀봉 재료의 층을 다이위에 적용하는 단계는 예를 들어 주입기 또는 종래의 자동투입 기기에 의해 실행될 수 있다. 사용되는 밀봉 재료의 양은 층의 두께에 영향을 미친다.
제 7 단계(G)는 다이에 가해진 밀봉재료의 층을 경화하는 것이다. 이 경화 단계는 밀봉재료가 패키지의 단단하고 보호적인 상부 외표면을 형성하도록 실행된다. 이 경화 단계는 예를 들어 밀봉재료가 가해진 후에 패키지를 가열함으로써 실행될 수 있다.
패키지 구성에 따라, 부가적인 제 8 단계(H)로서, 땜납 상호접속 볼과 같은 도전성 구조체가 종래의 방법에 의해 패키지 기판의 이면에 제공된 금속 에 배치된다. 예를 들어, 도 1은 기판(11)의 제 2 표면(13)에 땜납 상호접속 볼을 갖는 패키지(10)를 나타낸다. 대안적으로, 이런 도전성 구조체는 초기에 기판에 제공될 수 있다.
대안적인 방법에서, 각각의 패키지를 개별적으로 구성하는 대신에, 도 1 및 도 2의 것과 유사한 패키지 어레이가 비교적 큰 단일 기판에 형성되고, 이후에 어레이는 각각의 패키지를 서로 분리하기 위해 개별적으로 절단된다.
도 4는 비드 재료를 가하는 단계가 실행되기 전에 4개의 미완성된 패키지(10)의 어레이(40)에 대한 평면도이다. 어레이(40)는 다만 4개의 미완성된 패키지를 보여주고 있지만, 어레이의 패키지의 수는 예를 들어 기판과 다이의 크기에 따라 변화할 수 있다.
이 대안적인 방법에서, 집적회로 다이의 배치를 위한 4개의 사이트를 갖는 보다 큰 기판(41)이 제공되는 것을 제외하고, 도 3의 처음 3개의 단계(A-C), 즉 도전성 구조체를 갖는 절연기판이 제공되고, 기판에 집적회로 다이를 제공하여 부착하며, 기판의 도전성 구조체에 다이를 전기적으로 연결하는 단계가 실행되고, 다른 단계들은 기판(41)에 부착되는 4개의 집적회로 다이를 각각 수용하도록 반복된다.
제 4 단계는 도 1 및 도 2에서의 비드(20)와 같이 도 4의 어레이(40)의 각 다이의 주위에 정방형 비드를 적용하는 것이다. 대안적인 실시예에서, 접착재료로 이루어진 비드를 가하는 단계는 집적회로 다이에 인접하는 접착재료로 이루어진 제 1 세트의 평행 비드를 가하고, 제 1 세트의 평행 비드를 수직으로 가로질러 접착재료로 이루어진 제 2 세트의 평행 비드를 가함으로써 실행되고, 그 결과 비드 재료의 행과 열의 교차 패턴이 각 다이의 측면 주변의 기판에 적층된다. 교차 비드는 어레이의 각 다이 주위에 연속하는 비드를 형성하기 위해 병합된다. 상기한 바와 같이, 비드와 다이의 상단 제 1 표면은 함께 다이위에 공동을 한정하고, 이 안에 밀봉재료의 층이 적층된다.
도 4를 참조하면, 기판(41)에 비드 재료를 가하는 단계가 실행된 후, 도 3의 제 5 내지 제 8 단계(E-H), 즉 비드를 경화하는 단계, 비드에 의해 형성된 공동내에 밀봉제의 층을 가하는 단계, 밀봉제의 층을 경화하는 단계 및 어레이의 각 사이트에 대한 기판의 제 2 표면상에 상호접속 볼과 같은 도전성 구조체를 배치하는 단계가 어레이의 각각의 패키지에 대하여 실행된다.
연속하여, 패키지 어레이의 개별적인 패키지를 서로 분리하는 단계가 실행된다. 이 단계는 예를 들어 종래의 웨이퍼 톱을 사용하여 기판과 비드 재료를 절단함으로써 실행된다.
상기한 패키지 및 조립 방법에 대한 실시예는 단지 본 발명의 예일 뿐이다. 당업자라면 아래 제출된 청구범위의 범위내에서 변형이 가능하다는 것을 알 수 있을 것이다.

Claims (19)

  1. 제 1 표면과, 이에 대향하고, 그 위에 제 1 도전성 구조체를 갖는 제 2 표면을 갖는 기판,
    제 1 표면과, 이에 대향하고, 상기 기판의 상기 제 1 표면에 접하는 제 2 표면을 갖는 집적회로 다이,
    상기 집적회로 다이를 상기 제 1 도전성 구조체에 연결하는, 상기 기판의 제 1 표면과 상기 기판의 제 2 표면 사이의 전기적 상호접속,
    집적회로 다이를 둘러싸고, 상기 다이의 상기 제 1 표면과 그 위에 공동을 형성하는, 상기 기판의 상기 제 1 표면상의 접착재료로 이루어진 비드 및
    상기 공동내의 상기 다이의 상기 제 1 표면상의 점착성 투명재료층을 포함하는 것을 특징으로 하는 집적회로 패키지.
  2. 제 1 항에 있어서,
    상기 집적회로 다이는 주변과 이 주변에서의 둘레 측면을 갖고,
    상기 비드는 상기 측면 및 상기 다이의 상기 제 1 표면의 둘레부와 접촉하는 것을 특징으로 하는 집적회로 패키지.
  3. 제 2 항에 있어서,
    상기 집적회로 다이에 전기적으로 연결된 복수의 본드 와이어를 포함하고, 상기 비드는 상기 본드 와이어를 덮는 것을 특징으로 하는 집적회로 패키지.
  4. 제 3 항에 있어서,
    상기 비드는 에폭시 재료로 형성되는 것을 특징으로 하는 집적회로 패키지.
  5. 제 4 항에 있어서,
    상기 투명 접착재료는 폴리테트라플루오로에틸렌 수지인 것을 특징으로 하는 집적회로 패키지.
  6. 제 1 항에 있어서,
    상기 공동에 광감지 셀을 포함하고, 투명 접착재료의 상기 층은 약 0.1㎜ 내지 약 0.30㎜의 두께를 갖고, 상기 셀로 빛을 통과시키는 것을 특징으로 하는 집적회로 패키지.
  7. 제 1 항에 있어서,
    상기 전기적 상호접속은 상기 기판의 제 1 및 제 2 표면 사이에서 상기 기판을 통해 연장되는 금속화된 비아를 포함하는 것을 특징으로 하는 집적회로 패키지.
  8. 제 7 항에 있어서,
    상기 집적회로 다이는 주변과 이 주변에서의 둘레 측면을 갖고,
    상기 비드는 상기 측면 및 상기 다이의 상기 제 1 표면의 둘레부아 접촉하는 것을 특징으로 하는 집적회로 패키지.
  9. 제 8 항에 있어서,
    상기 집적회로 다이에 전기적으로 연결된 복수의 본드 와이어를 포함하고, 상기 비드는 상기 본드 와이어를 덮는 것을 특징으로 하는 집적회로 패키지.
  10. 제 1 표면, 이에 대향하는 제 2 표면, 상기 제 1 표면과 상기 제 2 표면 사이의 전기적 상호접속 및 상기 제 2 표면상의 제 1 도전성 구조체를 갖는 기판을 제공하는 단계,
    제 1 표면 및 이에 대향하는 제 2 표면을 갖는 집적회로 다이를 제공하는 단계,
    상기 다이의 상기 제 2 표면을 상기 기판의 상기 제 1 표면상에 배치하는 단계,
    상기 집적회로 다이를 상기 기판의 제 2 표면상의 상기 제 1 도전성 구조체와 전기적으로 연결하는 단계,
    접착재료로 이루어진 비드를 상기 다이 주위의 상기 기판의 상기 제 1 표면상에 적용하여, 상기 비드와 상기 다이의 제 1 표면으로 공동을 형성하는 단계,
    상기 점착성의 비드를 경화하는 단계,
    상기 공동내의 상기 다이의 상기 제 1 표면상에 투명 접착재료의 층을 적용하는 단계 및
    투명 접착재료의 상기 층을 경화하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  11. 제 10 항에 있어서,
    상기 집적회로 다이는 주변과 이 주변에서의 측면을 갖고,
    접착재료로 이루어진 비드를 상기 기판의 상기 제 1 표면에 적용하는 단계는 접착재료로 이루어진 상기 비드로 상기 측면과 상기 다이의 상기 제 1 표면의 둘레부를 덮는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  12. 제 11 항에 있어서,
    본드 와이어를 상기 집적회로 다이에 전기적으로 연결하는 단계를 또한 포함하고,
    상기 집적회로 다이를 상기 제 1 도전성 구조체에 전기적으로 연결하는 단계는 기판을 통과하는 금속화된 비아를 통한 전기적 접속을 포함하고,
    접착재료로 이루어진 비드를 상기 다이 주위의 기판의 상기 제 1 표면에 적용하는 단계는 상기 비드로 상기 본드 와이어를 덮는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  13. 제 12 항에 있어서,
    상기 접착재료는 에폭시 재료인 것을 특징으로 하는 집적회로 패키지의 제조방법.
  14. 제 13 항에 있어서,
    상기 투명 접착재료는 폴리테트라플루오로에틸렌 수지인 것을 특징으로 하는 집적회로 패키지의 제조방법.
  15. 제 1 표면, 이에 대향하는 제 2 표면 및 상기 제 1 표면과 상기 제 2 표면 사이에서 상기 기판을 통해 연장되는 금속화된 비아와 상기 제 2 표면상의 제 1 도전성 구조체를 갖고, 그 위에 개별적인 집적회로의 어레이를 형성하기 위해 채택된 복수의 사이트를 갖는 기판을 제공하는 단계,
    어레이의 각 사이트에 대하여, 상단 제 1 표면과, 이에 대향하는 제 2 표면을 갖는 집적회로 다이를 제공하는 단계,
    각 사이트에 대하여, 기판의 제 1 표면상에 집적회로 다이의 제 2 표면을 배치하는 단계,
    각 사이트상에 배치된 집적회로 다이를 사이트의 금속화된 비아를 통해 사이트의 제 1 도전성 구조체에 전기적으로 연결하는 단계,
    접착재료로 이루어진 비드가 각 다이의 주위에 형성되고, 상기 비드와 상기 다이의 상단 제 1 표면이 각 다이위에 공동을 형성하도록 상기 기판의 제 1 표면상에 접착재료를 적용하는 단계,
    각 다이를 둘러싸는 비드를 경화하는 단계,
    각 다이위의 공동내 각 다이의 제 1 표면상에 투명 접착재료의 층을 적용하는 단계,
    상기 투명 접착재료를 경화하는 단계 및
    상기 어레이를 개별적인 패키지로 분리하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  16. 제 15 항에 있어서,
    각각의 집적회로 다이는 주변과 이 주변에서의 측면을 갖고,
    접착재료를 적용하는 단계는 상기 비드로 상기 측면 및 각 다이의 상기 제 1 표면의 둘레부를 덮는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  17. 제 16 항에 있어서,
    각 사이트에 배치된 집적회로 다이를 사이트의 제 1 도전성 구조체에 전기적으로 연결하는 단계는 본드 와이어를 다이에 전기적으로 연결하는 단계를 포함하고,
    접착재료를 상기 기판의 제 1 표면상에 적용하는 단계는 각각의 본드 와이어를 상기 비드로 덮는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  18. 제 17 항에 있어서,
    접착재료를 기판의 제 1 표면상에 적용하는 단계는 각 다이에 접하는 접착재료로 이루어진 제 1 평행 비드를 적용하는 단계 및 상기 제 1 평행 비드와 교차하는 패턴으로 각 다이에 접하는 접착재료로 이루어진 제 2 평행 비드를 적용하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  19. 제 18 항에 있어서,
    상기 접착재료는 에폭시 재료인 것을 특징으로 하는 집적회로 패키지의 제조방법.
KR1020007002483A 1997-09-09 1998-09-04 투명밀봉제를 사용하는 집적회로 패키지 및 그의 제조방법 KR20010023809A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/926,507 US5962810A (en) 1997-09-09 1997-09-09 Integrated circuit package employing a transparent encapsulant
US08/926,507 1997-09-09
PCT/US1998/017999 WO1999013515A1 (en) 1997-09-09 1998-09-04 Integrated circuit package employing a transparent encapsulant and a method of making the package

Publications (1)

Publication Number Publication Date
KR20010023809A true KR20010023809A (ko) 2001-03-26

Family

ID=25453307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007002483A KR20010023809A (ko) 1997-09-09 1998-09-04 투명밀봉제를 사용하는 집적회로 패키지 및 그의 제조방법

Country Status (6)

Country Link
US (2) US5962810A (ko)
EP (1) EP1018165A1 (ko)
JP (1) JP2001516956A (ko)
KR (1) KR20010023809A (ko)
CA (1) CA2301615A1 (ko)
WO (1) WO1999013515A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741633B2 (en) 2015-06-02 2017-08-22 Samsung Electronics Co., Ltd. Semiconductor package including barrier members and method of manufacturing the same

Families Citing this family (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962829B2 (en) 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
JPH1197656A (ja) * 1997-09-22 1999-04-09 Fuji Electric Co Ltd 半導体光センサデバイス
US6092281A (en) 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
US6301401B1 (en) * 1999-04-02 2001-10-09 Convergence Technologies, Ltd. Electro-optical package for reducing parasitic effects
US6274927B1 (en) 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6232551B1 (en) * 1999-08-18 2001-05-15 Subtron Technology Co., Ltd. Substrate board for semiconductor package
WO2001015237A1 (en) * 1999-08-20 2001-03-01 Amkor Technology, Inc. Chip-sized optical sensor package
US6448635B1 (en) 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
FR2800909B1 (fr) * 1999-11-04 2003-08-22 St Microelectronics Sa Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
FR2800911B1 (fr) * 1999-11-04 2003-08-22 St Microelectronics Sa Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
US6841412B1 (en) * 1999-11-05 2005-01-11 Texas Instruments Incorporated Encapsulation for particle entrapment
US6627864B1 (en) 1999-11-22 2003-09-30 Amkor Technology, Inc. Thin image sensor package
US6396043B1 (en) 1999-11-22 2002-05-28 Amkor Technology, Inc. Thin image sensor package fabrication method
JP2001208509A (ja) * 2000-01-24 2001-08-03 Sony Corp 表面形状認識用半導体装置およびその製造方法
DE10006738C2 (de) * 2000-02-15 2002-01-17 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauelement mit verbesserter Lichtauskopplung und Verfahren zu seiner Herstellung
EP1256135A1 (de) * 2000-02-15 2002-11-13 Osram Opto Semiconductors GmbH Strahlungsemittierendes halbleiterbauelement und verfahren zu dessen herstellung
JP3651577B2 (ja) 2000-02-23 2005-05-25 三菱電機株式会社 撮像装置
US6571466B1 (en) 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
US6531333B2 (en) 2000-04-05 2003-03-11 Hong-Ming Lin Chip photoelectric sensor assembly and method for making same
US6424031B1 (en) 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
DE20111659U1 (de) * 2000-05-23 2001-12-13 Osram Opto Semiconductors Gmbh Bauelement für die Optoelektronik
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US7049166B2 (en) * 2000-08-17 2006-05-23 Authentec, Inc. Methods and apparatus for making integrated circuit package including opening exposing portion of the IC
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6509560B1 (en) * 2000-11-13 2003-01-21 Amkor Technology, Inc. Chip size image sensor in wirebond package with step-up ring for electrical contact
US6620646B1 (en) 2000-11-13 2003-09-16 Amkor Technology, Inc. Chip size image sensor wirebond package fabrication method
US6629633B1 (en) 2000-11-13 2003-10-07 Amkor Technology, Inc. Chip size image sensor bumped package fabrication method
US6528857B1 (en) 2000-11-13 2003-03-04 Amkor Technology, Inc. Chip size image sensor bumped package
US6849916B1 (en) 2000-11-15 2005-02-01 Amkor Technology, Inc. Flip chip on glass sensor package
US6342406B1 (en) 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
US6564454B1 (en) 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
US6541837B2 (en) * 2001-02-09 2003-04-01 International Business Machines Corporation Charge-coupled device wafer cover plate with compact interconnect wiring
DE10118231A1 (de) * 2001-04-11 2002-10-17 Heidenhain Gmbh Dr Johannes Optoelektronische Baulelmentanordnung und Verfahren zur Herstellun einer oploelektronischen Bauelementanordnung
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US6861720B1 (en) 2001-08-29 2005-03-01 Amkor Technology, Inc. Placement template and method for placing optical dies
JP4000507B2 (ja) 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
US20050051859A1 (en) * 2001-10-25 2005-03-10 Amkor Technology, Inc. Look down image sensor package
JP2003198897A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 光モジュール、回路基板及び電子機器
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6987034B1 (en) 2002-01-09 2006-01-17 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes singulating and trimming a lead
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
US7238550B2 (en) * 2002-02-26 2007-07-03 Tandon Group Ltd. Methods and apparatus for fabricating Chip-on-Board modules
US6745462B2 (en) 2002-03-07 2004-06-08 Kulicke & Soffa Industries, Inc. Method and apparatus for reducing deformation of encapsulant in semiconductor device encapsulation by stencil printing
EP1357605A1 (en) * 2002-04-22 2003-10-29 Scientek Corporation Image sensor semiconductor package with castellation
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US20040038442A1 (en) * 2002-08-26 2004-02-26 Kinsman Larry D. Optically interactive device packages and methods of assembly
JP4126389B2 (ja) 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
US7038288B2 (en) * 2002-09-25 2006-05-02 Microsemi Corporation Front side illuminated photodiode with backside bump
US6900531B2 (en) * 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device
US6696738B1 (en) * 2002-11-12 2004-02-24 Kingpak Technology Inc. Miniaturized image sensor
TWI311353B (en) * 2003-04-18 2009-06-21 Advanced Semiconductor Eng Stacked chip package structure
US6809261B1 (en) * 2003-06-23 2004-10-26 Agilent Technologies, Inc. Physically compact device package
US20050009239A1 (en) * 2003-07-07 2005-01-13 Wolff Larry Lee Optoelectronic packaging with embedded window
US7268368B1 (en) 2003-08-29 2007-09-11 Standard Microsystems Corporation Semiconductor package having optical receptacles and light transmissive/opaque portions and method of making same
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US6977431B1 (en) 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
IL159032A0 (en) * 2003-11-24 2004-05-12 Safety Quick Light Ltd Swivellable electric socket-plug combination
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
EP1692693A1 (en) * 2003-11-28 2006-08-23 THOMSON Licensing Method of producing a photoelectric transducer and optical pick up
US6905910B1 (en) * 2004-01-06 2005-06-14 Freescale Semiconductor, Inc. Method of packaging an optical sensor
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US8092734B2 (en) 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7148715B2 (en) * 2004-06-02 2006-12-12 Micron Technology, Inc. Systems and methods for testing microelectronic imagers and microfeature devices
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7498647B2 (en) 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
EP1619726A1 (fr) * 2004-07-22 2006-01-25 St Microelectronics S.A. Boîtier optique pour capteur semiconducteur
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7364934B2 (en) 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7429494B2 (en) 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7205532B2 (en) * 2004-08-24 2007-04-17 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Integrated ball grid array optical mouse sensor packaging
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US20070148807A1 (en) * 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100577430B1 (ko) 2004-09-03 2006-05-08 삼성전자주식회사 디스플레이 장치
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7303931B2 (en) * 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
WO2006088270A1 (en) * 2005-02-15 2006-08-24 Unisemicon Co., Ltd. Stacked package and method of fabricating the same
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7147447B1 (en) * 2005-07-27 2006-12-12 Texas Instruments Incorporated Plastic semiconductor package having improved control of dimensions
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US20070057169A1 (en) * 2005-09-14 2007-03-15 Chung-Chi Hsiao Package structure for an optical sensor
US7723146B2 (en) * 2006-01-04 2010-05-25 Stats Chippac Ltd. Integrated circuit package system with image sensor system
US7456088B2 (en) * 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
TWI290763B (en) * 2006-01-18 2007-12-01 Siliconware Precision Industries Co Ltd Semiconductor devices and fabrication method thereof
US7521728B2 (en) * 2006-01-20 2009-04-21 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed reflectors and methods of forming the same
CN100454505C (zh) * 2006-01-25 2009-01-21 矽品精密工业股份有限公司 半导体装置及其制法
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
JP3940423B1 (ja) * 2006-03-02 2007-07-04 ソニーケミカル＆インフォメーションデバイス株式会社 機能素子実装モジュール及びその製造方法
CN100461437C (zh) * 2006-03-07 2009-02-11 崴强科技股份有限公司 可调节感测元件镜头偏差的方法及其封装结构
US20070251719A1 (en) * 2006-04-27 2007-11-01 Rick Sturdivant Selective, hermetically sealed microwave package apparatus and methods
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
TW200822315A (en) * 2006-11-03 2008-05-16 Siliconware Precision Industries Co Ltd Sensor type semiconductor package and fabrication method thereof
US20090032972A1 (en) * 2007-03-30 2009-02-05 Kabushiki Kaisha Toshiba Semiconductor device
US7675131B2 (en) * 2007-04-05 2010-03-09 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabricating the same
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
WO2009039550A1 (en) * 2007-09-25 2009-04-02 Silverbrook Research Pty Ltd Method of wire bond encapsulation profiling
US20090079097A1 (en) * 2007-09-25 2009-03-26 Silverbrook Research Pty Ltd Electronic component with wire bonds in low modulus fill encapsulant
US7741720B2 (en) 2007-09-25 2010-06-22 Silverbrook Research Pty Ltd Electronic device with wire bonds adhered between integrated circuits dies and printed circuit boards
US8025204B2 (en) 2007-09-25 2011-09-27 Silverbrook Research Pty Ltd Method of wire bond encapsulation profiling
US7669751B2 (en) * 2007-09-25 2010-03-02 Silverbrook Research Pty Ltd Method of forming low profile wire bonds between integrated circuits dies and printed circuit boards
US7875504B2 (en) * 2007-09-25 2011-01-25 Silverbrook Research Pty Ltd Method of adhering wire bond loops to reduce loop height
US7988033B2 (en) * 2007-09-25 2011-08-02 Silverbrook Research Pty Ltd Method of reducing wire bond profile height in integrated circuits mounted to circuit boards
US7659141B2 (en) 2007-09-25 2010-02-09 Silverbrook Research Pty Ltd Wire bond encapsulant application control
US8063318B2 (en) * 2007-09-25 2011-11-22 Silverbrook Research Pty Ltd Electronic component with wire bonds in low modulus fill encapsulant
US7618842B2 (en) 2007-09-25 2009-11-17 Silverbrook Research Pty Ltd Method of applying encapsulant to wire bonds
US7824013B2 (en) * 2007-09-25 2010-11-02 Silverbrook Research Pty Ltd Integrated circuit support for low profile wire bond
SG152086A1 (en) * 2007-10-23 2009-05-29 Micron Technology Inc Packaged semiconductor assemblies and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20090166831A1 (en) * 2007-12-28 2009-07-02 Siliconware Precision Industries Co., Ltd. Sensor semiconductor package and method for fabricating the same
US8049237B2 (en) * 2007-12-28 2011-11-01 Nichia Corporation Light emitting device
US8274125B2 (en) * 2008-03-11 2012-09-25 Panasonic Corporation Semiconductor device and semiconductor device manufacturing method
WO2009121675A1 (de) * 2008-04-03 2009-10-08 Dr. Johannes Heidenhain Gmbh Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
US20090309238A1 (en) * 2008-06-13 2009-12-17 Mun Leong Loke Molded flip chip package with enhanced mold-die adhesion
US8247827B2 (en) * 2008-09-30 2012-08-21 Bridgelux, Inc. LED phosphor deposition
JP5058957B2 (ja) * 2008-12-11 2012-10-24 シャープ株式会社 太陽電池モジュールの製造方法
US7936033B2 (en) * 2008-12-29 2011-05-03 Texas Instruments Incorporated Micro-optical device packaging system
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor
JP5417888B2 (ja) * 2009-02-24 2014-02-19 豊田合成株式会社 発光装置の製造方法
US8071893B2 (en) 2009-03-04 2011-12-06 Apple Inc. Methods and apparatus for shielding circuitry from interference
US8124953B2 (en) * 2009-03-12 2012-02-28 Infineon Technologies Ag Sensor device having a porous structure element
DE102009042479A1 (de) * 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
JP2013118206A (ja) * 2010-03-25 2013-06-13 Panasonic Corp 半導体装置及びその製造方法
GB2489100A (en) 2011-03-16 2012-09-19 Validity Sensors Inc Wafer-level packaging for a fingerprint sensor
JP2012199833A (ja) * 2011-03-22 2012-10-18 Taiyo Yuden Co Ltd 電子部品、電子デバイス、及び電子部品の製造方法
US20130200503A1 (en) * 2012-02-08 2013-08-08 Carsem (M) Sdn, Bhd. Protective layers in semiconductor packaging
MX2017004137A (es) 2014-09-30 2018-01-26 Safety Quick Lighting & Fans Corp Combinacion de un ventilador de techo y un calentador con efectos luminosos.
US10453825B2 (en) * 2014-11-11 2019-10-22 Cree, Inc. Light emitting diode (LED) components and methods
US10326247B2 (en) 2015-05-12 2019-06-18 Ran Roland Kohen Smart quick connect device for electrical fixtures
DE102016219116A1 (de) * 2016-09-30 2018-04-05 Robert Bosch Gmbh Verfahren zum Herstellen einer elektronischen Baugruppe und elektronische Baugruppe, insbesondere für ein Getriebesteuermodul
US9722098B1 (en) 2016-10-18 2017-08-01 Ase Electronics (M) Sdn Bhd Semiconductor device package and method of manufacturing the same
CN110741514B (zh) 2017-03-05 2021-09-03 拉恩·罗兰·科恩 用于电气装置的模块化智能快速连接设备
CN110603690B (zh) 2017-03-10 2021-07-16 兰·罗兰·科恩 用于嵌入式电气设施的快速连接设备
CA3060544A1 (en) 2017-04-17 2018-10-25 Ran Roland Kohen Disconnecting and supporting quick release electrical fixtures
CN110754021A (zh) 2017-05-01 2020-02-04 兰·罗兰·科恩 在不需要工具的情况下将照明设备连接到杆
DE102018130510A1 (de) * 2018-11-30 2020-06-04 Vishay Semiconductor Gmbh Strahlungssensor und Herstellungsverfahren hierfür
KR20220002870A (ko) 2019-02-20 2022-01-07 랜 롤랜드 코헨 횡단 릴리스 부착 신속 접속 장치
US11276806B2 (en) * 2020-01-03 2022-03-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
FR2524707B1 (fr) * 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
DE3235650A1 (de) * 1982-09-27 1984-03-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Informationskarte und verfahren zu ihrer herstellung
JPS6150353A (ja) * 1984-08-20 1986-03-12 Oki Electric Ind Co Ltd Ｅｐｒｏｍ装置
JPS629639A (ja) * 1985-07-05 1987-01-17 Nec Yamagata Ltd 半導体装置の製造方法
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
DE3817600C2 (de) * 1987-05-26 1994-06-23 Matsushita Electric Works Ltd Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
US4843036A (en) * 1987-06-29 1989-06-27 Eastman Kodak Company Method for encapsulating electronic devices
US4890383A (en) * 1988-01-15 1990-01-02 Simens Corporate Research & Support, Inc. Method for producing displays and modular components
EP0355522B1 (en) * 1988-08-18 1993-12-15 Seiko Epson Corporation Solid state image pickup device
US5250470A (en) * 1989-12-22 1993-10-05 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device with corrosion resistant leads
US5043004A (en) * 1990-08-29 1991-08-27 Kyocera America, Inc. Method for making a ceramic lid for hermetic sealing of an EPROM circuit
US5192681A (en) * 1990-08-31 1993-03-09 Texas Instruments Incorporated Low cost erasable programmable read only memory package
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
JPH05218230A (ja) * 1992-01-30 1993-08-27 Nec Corp 半導体装置
US5428188A (en) * 1992-10-09 1995-06-27 U.S. Terminals, Inc. Low-cost package for electronic components
US5336931A (en) * 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
JPH07111254A (ja) * 1993-10-12 1995-04-25 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
EP0683517B1 (en) * 1994-05-09 2002-07-24 Nec Corporation Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
JP3417079B2 (ja) * 1994-08-31 2003-06-16 ソニー株式会社 半導体装置の製造方法
JPH08274219A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp 半導体装置及びその製造方法
US5530278A (en) * 1995-04-24 1996-06-25 Xerox Corporation Semiconductor chip having a dam to prevent contamination of photosensitive structures thereon
US5612513A (en) * 1995-09-19 1997-03-18 Micron Communications, Inc. Article and method of manufacturing an enclosed electrical circuit using an encapsulant
JP3393247B2 (ja) * 1995-09-29 2003-04-07 ソニー株式会社 光学装置およびその製造方法
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741633B2 (en) 2015-06-02 2017-08-22 Samsung Electronics Co., Ltd. Semiconductor package including barrier members and method of manufacturing the same

Also Published As

Publication number Publication date
WO1999013515A1 (en) 1999-03-18
US5962810A (en) 1999-10-05
EP1018165A1 (en) 2000-07-12
JP2001516956A (ja) 2001-10-02
CA2301615A1 (en) 1999-03-18
US6143588A (en) 2000-11-07

Similar Documents

Publication Publication Date Title
KR20010023809A (ko) 투명밀봉제를 사용하는 집적회로 패키지 및 그의 제조방법
JP3507251B2 (ja) 光センサｉｃパッケージおよびその組立方法
US8097895B2 (en) Electronic device package with an optical device
JP3859318B2 (ja) 電子回路のパッケージ方法
KR960003768B1 (ko) 스택된 칩 어셈블리 및 그 제조방법
US7763963B2 (en) Stacked package semiconductor module having packages stacked in a cavity in the module substrate
KR100319495B1 (ko) 반도체 장치
US5808873A (en) Electronic component assembly having an encapsulation material and method of forming the same
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
KR20020021597A (ko) 반도체 장치 및 그 제조 방법
JP3900613B2 (ja) 表面実装型チップ部品及びその製造方法
CN107527928B (zh) 光学组件封装结构
US6774500B1 (en) Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR100221562B1 (ko) 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100546285B1 (ko) 칩 스케일 패키지 및 그 제조방법
KR100542664B1 (ko) 반도체패키지 및 그 제조 방법
KR100411808B1 (ko) 반도체패키지 및 그 제조방법
KR100365054B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR20020015216A (ko) 보드 레벨 반도체 장치 및 그 제조 방법
KR19990080621A (ko) 열가소성 접착제를 이용한 마이크로 비지에이 패키지 및 그제조방법
KR20000027523A (ko) 마이크로 볼 그리드 어레이 패키지
KR19990052410A (ko) 엘 오 씨(loc) 구조의 볼 그리드 어레이 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application