JP3417079B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3417079B2
JP3417079B2 JP23211194A JP23211194A JP3417079B2 JP 3417079 B2 JP3417079 B2 JP 3417079B2 JP 23211194 A JP23211194 A JP 23211194A JP 23211194 A JP23211194 A JP 23211194A JP 3417079 B2 JP3417079 B2 JP 3417079B2
Authority
JP
Japan
Prior art keywords
resin
base
recess
frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23211194A
Other languages
English (en)
Other versions
JPH0878561A (ja
Inventor
英雄 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23211194A priority Critical patent/JP3417079B2/ja
Priority to US08/519,353 priority patent/US5893723A/en
Priority to KR1019950027605A priority patent/KR960009134A/ko
Publication of JPH0878561A publication Critical patent/JPH0878561A/ja
Application granted granted Critical
Publication of JP3417079B2 publication Critical patent/JP3417079B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子を実装する
パッケージを樹脂によって構成する半導体装置の製造方
法に関する。
【０００２】
【従来の技術】主としてＣＣＤリニアセンサーやＣＣＤ
エリアセンサー、発光素子、ＥＰＲＯＭなど光学的な特
性を必要とする半導体装置においては、透光性を備えた
パッケージにて半導体素子を収納し外乱からの保護を行
っている。中空セラミックスパッケージでは、セラミッ
クスから成る基台の略中央に凹部の中空部分を設けてお
き、先ずその中へ半導体素子を実装してボンディングワ
イヤーによる配線を行う。次いで、この状態でＢステー
ジシーラーまたはＡステージシーラーを介して基台の上
面にシールガラスを接着し、半導体素子およびボンディ
ングワイヤーの封止を行う。
【０００３】また、図４（ａ）の断面図に示すように、
コストダウンの観点から基台５としてエポキシ樹脂を用
いた中空パッケージから成る半導体装置１０’も考えら
れている。この中空パッケージによる半導体装置１０’
を製造するには、先ず、リードフレーム３を金型の上金
型と下金型との間に挟持した状態でトランスファーモー
ルド法を用いて金型のキャビティ内にエポキシ樹脂を移
送充填し、略中央に凹部５１を備えた基台５を成形す
る。次いで、ビーズブラスト等によるばり取りを行った
後、露出しているインナーリード部およびアウターリー
ド部に電気めっきでニッケル−金などの膜を形成する。
次に、この凹部５１内へ半導体素子７を実装して半導体
素子７とリードフレーム３とをボンディングワイヤー８
にて配線した後、ＢステージシーラーまたはＡステージ
シーラーを介して基台５上のフレーム部６上面にシール
ガラス９２を接着する。
【０００４】エポキシ樹脂にて中空パッケージの基台５
を構成する場合には、エポキシ樹脂の吸湿性を低減させ
るための添加剤を混合して基台５を成形したり、図４
（ｂ）の断面図に示すように、ディプレス加工を施した
リードフレーム３のパッド部３３を基台５内部に埋め込
む構造として凹部５１内部への水分混入を防ぐような半
導体装置１０’’を製造している。
【０００５】
【発明が解決しようとする課題】ところが、中空セラミ
ックスパッケージから成る半導体装置では、セラミック
スによる基台の製造工程が煩雑であり製造時間の短縮化
が難しく、コストダウンを図ることが非常に困難とな
る。また、トランスファーモールド法によってエポキシ
樹脂の基台を構成する半導体装置の製造方法では中空セ
ラミックスパッケージに比べて製造時間の短縮化を図る
ことはできるものの、基台成形後（エポキシ樹脂硬化
後）の反りの影響が大きく、半導体素子を正確な位置に
実装したりシールガラスの接着による気密封止が困難と
なる。また、ばり取り作業が必要であり、さらにモール
ド金型のクリーニング作業が煩雑となるため生産性低下
をもたらし、コストダウン推進のネックの一つとなる。
【０００６】特に、ＣＣＤリニアセンサーなど細長い半
導体素子を基台に実装する必要がある場合には、基台の
反りによって正確な位置への実装が困難となり光学的な
特性に悪影響を及ぼすことになる。しかも、エポキシ樹
脂の基台から成る中空パッケージでは基台内の不純物か
ら照射される放射線によって半導体素子が誤動作を起こ
す恐れがあり、これを防止するため基台材料の精製コス
トが増加してコストダウン推進のネックの一つとなる。
よって、本発明は基台の反りを低減できしかも動作信頼
性の高い半導体装置の製造方法を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明は、上記の目的を
達成するために成された半導体装置の製造方法である。
すなわち、本発明は、先ず上金型と下金型との間でリー
ドフレームのアウターリード部分を挟持し、上金型と下
金型との間に設けられるキャビティ内に溶融した熱可塑
性樹脂を射出注入して硬化させ、略中央部に凹部を備え
た基台および該凹部の開口部分より外側を囲み基台との
間でリードフレームのインナーリード部分を挟持する状
態となるフレーム部を形成する。次に、基台の凹部内に
半導体素子を実装し、半導体素子とリードフレームのイ
ンナーリード部分とを電気的および機械的に接続した
後、少なくとも基台の凹部内に透光性の樹脂を埋め込み
前記半導体素子を封止する。その後、凹部内に埋め込ん
だ透光性の樹脂の表面に、少なくとも透光性の樹脂より
も硬度が高く、かつ導電性または光学的無反射性または
光学的赤外線遮断性を有する被膜を形成する半導体装置
の製造方法である。
【０００８】また、上金型と下金型との間でリードフレ
ームのアウターリード部を挟持した状態でキャビティ内
に液状またはペースト状シリコーン樹脂を射出注入し、
これを硬化させ基台とフレーム部とを形成する。次い
で、基台の凹部内に半導体素子を実装し、半導体素子と
リードフレームのインナーリード部分とを電気的および
機械的に接続する。次いで、少なくとも基台の凹部内に
透光性の樹脂を埋め込み半導体素子を封止した後、凹部
内に埋め込んだ透光性の樹脂の表面に、少なくとも透光
性の樹脂よりも硬度が高く、かつ導電性または光学的無
反射性または光学的赤外線遮断性を有する被膜を形成す
る半導体装置の製造方法でもある。しかも、液状または
ペースト状シリコーン樹脂をキャビティ内に注入するに
あたり、液状またはペースト状シリコーン樹脂へシラン
カップリング剤を添加し、液状またはペースト状シリコ
ーン樹脂が接する金型内面にフッ素系樹脂の被膜を形成
したり、また、基台とフレーム部とで挟持されるインナ
ーリード部分の表面にシランカップリング剤を塗布した
りする半導体装置の製造方法でもある。
【０００９】
【作用】本発明では、上金型と下金型との間にリードフ
レームを挟持した状態でキャビティ内へ熱可塑性樹脂を
射出注入して基台およびフレーム部を成形しているた
め、エポキシ樹脂を用いる場合と比べて基台およびフレ
ーム部の成形後（樹脂硬化後）の反りを少なくすること
ができる。また、キャビティ内へ液状またはペースト状
シリコーン樹脂を射出注入して基台およびフレーム部を
成形した場合においても、上記と同様エポキシ樹脂を用
いる場合と比べて基台およびフレーム部の成形後の反り
を少なくすることができる。
【００１０】また、液状またはペースト状シリコーン樹
脂を用いる場合においては、液状またはペースト状シリ
コーン樹脂にシランカップリング剤を添加しかつ液状ま
たはペースト状シリコーン樹脂が接する金型内面にフッ
素系樹脂の被膜を形成しておいたり、または基台とフレ
ーム部とで挟持されるインナーリード部分の表面にシラ
ンカップリング剤を塗布しておくことによって、成形後
の基台およびフレーム部とリードフレームとの密着性を
確保しつつ上金型、下金型との離型性を向上ささせるこ
とができるようになる。また、凹部内に埋め込んだ透光
性の樹脂の表面に形成した被膜または透光性の樹脂上に
形成したガラス板または透光性プラスチック板によっ
て、ごみの付着や光学的なフィルタ効果、傷付き防止効
果を得ることができるようになる。
【００１１】
【実施例】以下に、本発明の半導体装置の製造方法にお
ける実施例を図に基づいて説明する。図１は本発明の半
導体装置の製造方法を工程順に説明する断面図（その
１）、図２は本発明の半導体装置の製造方法を工程順に
説明する断面図（その２）である。
【００１２】先ず、図１（ａ）に示す型締めとして、上
金型１と下金型２との間にリードフレーム３のアウター
リード部分３１を挟持する状態で型締めを行う。なお、
ここで使用する上金型１と下金型２とは射出成形機用の
金型である。また、本実施例における半導体装置の製造
方法で使用するリードフレーム３は、上金型１と下金型
２との間で構成されるキャビティ４内に射出注入する樹
脂の線膨張率とほぼ等しい金属材料を用いるのが望まし
い。
【００１３】例えば、キャビティ４内に射出注入する樹
脂としてポリフェニレンサルファイド（以下、単にＰＰ
Ｓと言う。）から成る熱可塑性樹脂を用いる場合には、
これと線膨張率の近い銅または銅合金から成るリードフ
レーム３を使用し、また、液晶ポリマーから成る熱可塑
性樹脂を用いる場合には、４２アロイ（鉄−ニッケル４
２％合金）から成るリードフレーム３を使用するのが良
い。
【００１４】このようなリードフレーム３を上金型１と
下金型２との間で挟持し型締めした状態で、キャビティ
４内に樹脂を射出注入する。射出注入する樹脂として
は、例えばＰＰＳ、ＰＣＴ（ポリシクロキシレンテレフ
タレート）、ＰＢＴ（ポリブチレンテレフタレート）、
ナイロン（合成線状ポリアミド）や液晶ポリマーから成
る結晶性熱可塑性樹脂、液状またはペースト状シリコー
ン樹脂（以下、単に液状シリコーン樹脂と言う。）から
成る熱硬化型樹脂、ノルボルネン系樹脂、ポリオレフィ
ン系樹脂、環状飽和炭素系樹脂から成る非結晶性熱可塑
性樹脂、結晶性熱可塑性樹脂と非結晶性熱可塑性樹脂と
を混合したもの（以下、単に混合樹脂と言う。）などを
用いる。
【００１５】ＰＰＳ、ＰＢＴ、ＰＣＴ、ナイロンには必
要に応じてガラス繊維や無機フィラーが添加され、また
液晶ポリマーには必要に応じてガラス繊維やカーボン繊
維等が添加されている。また、非結晶性熱可塑性樹脂に
は必要に応じてガラス繊維や無機フィラーが添加され
る。これによって機械的特性および耐熱性の優れた注入
樹脂を構成する。一例としては、線膨張率１．０×１０
-5／℃程度、２６０℃のはんだ浴に１０秒浸漬しても耐
えられるようなものである。さらには、吸水率が低くイ
オン性不純物の少ないものを使用するのが望ましい。
【００１６】液状シリコーン樹脂としては、主剤と硬化
剤とから成る２液性のものを使用し、機械的特性、耐熱
性に優れたものを構成する。また、主剤と硬化剤とを射
出成形機に供給する際の圧力を正確に制御したり、金型
を工夫すること等により成形後のばりを無くすことがで
きる。
【００１７】また、混合樹脂としては、例えば、結晶性
熱可塑性樹脂であるＰＰＳと非結晶性熱可塑性樹脂であ
るノルボルネン系樹脂との混合や、ＰＰＳと非結晶性熱
可塑性樹脂である環状飽和炭素水素系樹脂またはポリオ
レフィン系樹脂との混合がある。これによって、ＰＰＳ
の融点を越えた時点での過剰流動を抑制できるとともに
ＰＰＳの融点以下での流動性低下を緩和することができ
るようになる。つまり、射出成形機によるシリンダー温
度制御等が容易となり、ＰＰＳなどの結晶性熱可塑性樹
脂を単独で使用する場合よりも成形性、生産性等を向上
させることができる。なお、混合樹脂にも必要に応じて
ガラス繊維や無機フィラーを添加して機械的特性および
耐熱性の優れた注入樹脂を構成してもよい。
【００１８】これらの樹脂をキャビティ４内に射出注入
し、硬化させることによって、図１（ｂ）に示すような
基台５およびフレーム部６を成形する。すなわち、略中
央に凹部５１が設けられた基台５と、凹部５１の開口部
より外側を囲む状態で基台５との間でリードフレーム３
を挟持するフレーム部６とが成形される。このような樹
脂を用いることで、エポキシ樹脂を用いた場合と比べは
るかに反りの少ない基台５およびフレーム部６を成形す
ることができるようになる。
【００１９】また、ＰＰＳや液晶ポリマー、混合樹脂は
エポキシ樹脂と比べて上金型１と下金型２（図１（ａ）
参照）との離型性が良く、成形後の基台５およびフレー
ム部６をキャビティ４（図１（ａ）参照）から取り出し
た後にキャビティ４内にダストが残留しない。このた
め、上金型１と下金型２とのメインテナンスが非常に容
易となる。
【００２０】なお、液状シリコーン樹脂を使用する場合
には、他の樹脂と比べてリードフレーム３との密着性が
低下するため、キャビティ４（図１（ａ）参照）内への
射出注入にあたり、液状シリコーン樹脂へシランカップ
リング剤を添加しておき、さらにキャビティ４やランナ
ー部（図示せず）等の液状シリコーン樹脂が接する金型
内面にフッ素系樹脂の皮膜を形成しておく。または、基
台５とフレーム部６との間で挟持されるインナーリード
部分３２の表面に予めシランカップリング剤を塗布して
おくようにする。
【００２１】液状シリコーン樹脂へシランカップリング
剤を添加した場合には、リードフレーム３と基台５およ
びフレーム部６との密着性を向上できるものの、上金型
１と下金型２（図１（ａ）参照）との密着性も向上して
しまう。そこで、キャビティ４（図１（ａ）参照）やラ
ンナー部（図示せず）等の液状シリコーン樹脂が接する
金型内面にフッ素系樹脂の皮膜を形成しておくことで離
型性を向上させることが可能となる。
【００２２】また、液状シリコーン樹脂へシランカップ
リング剤を添加しない場合には、基台５とフレーム部６
との間で挟持されるインナーリード部分３２の表面に予
めシランカップリング剤を塗布しておくことにより、液
状シリコーン樹脂の離型性を損なうことなくリードフレ
ーム３と基台５およびフレーム部６との密着性を向上さ
せることができる。
【００２３】なお、インナーリード部分３２の表面にシ
ランカップリング剤を塗布する場合には、予めリードフ
レーム３の表面全体に塗布しておき、後の工程（例え
ば、基台５成形後のばり取り工程）で不要な部分のシラ
ンカップリング剤をブラスト処理等で除去するようにし
て、露出しているリードフレーム３のインナーリード部
分３２およびアウターリード部分３１にめっき処理をす
る。めっき処理としては、ニッケル膜厚５〜１０μｍの
上に金膜厚０．５〜０．６μｍの電気めっきが望まし
い。また、リードフレーム３の全体に予めめっき処理を
施しておき、基台５とフレーム部６との間で挟持される
インナーリード部３２の表面に予めシランカップリング
剤を塗布しておいてもよい。
【００２４】次に、図１（ｃ）に示すトリム・フォーム
として、リードフレーム３のアウターリード部分３１を
所定の長さに切断するとともにタイバーカットおよびレ
ジンカットを行い、基台５から延出するアウターリード
部分３１を所定の形状に折り曲げる処理を行う。
【００２５】アウターリード部分３１のトリム・フォー
ムを行った後は、図２（ａ）に示すような実装を行う。
すなわち、成形された基台５の凹部５１内に半導体素子
７を絶縁性ペースト剤７１を介して実装する。半導体素
子７を実装する場合には、例えば１５０℃で１時間程度
のキュアを行い絶縁性ペースト剤７１等を硬化させる。
実装の際、基台５における反りが非常に少ないため半導
体素子７を正確な位置にしかも確実に実装することがで
きるようになる。これは、特にＣＣＤリニアセンサーな
ど長尺状の半導体素子７を実装する場合にメリットが大
きい。
【００２６】次いで、半導体素子７とリードフレーム３
のインナーリード部分３２とをボンディングワイヤー８
にて配線する。例えば、ボンディングワイヤー８として
は２３〜２５μｍ径のものを使用し、１５０℃の加熱に
よって配線を行う。半導体素子７の実装やボンディング
ワイヤー８の配線ではいずれも１５０℃程度を加熱を行
っているが、先に説明したＰＰＳや液晶ポリマー、液状
シリコーン樹脂、混合樹脂では耐熱性が高くなってお
り、この程度の温度で基台５が変形することはない。
【００２７】次に、図２（ｂ）に示すポッティングとし
て、少なくとも基台５の凹部５１内へ透光性樹脂９を埋
め込む処理を行う。透光性樹脂９としては、例えば熱硬
化型のシリコーン樹脂、アクリル系樹脂、エポキシ系樹
脂や紫外線照射硬化型または紫外線照射と加熱との両方
による硬化型のシリコーン樹脂、エポキシ系樹脂、アク
リル系樹脂を用いる。熱硬化型のシリコーン樹脂では１
５０℃で３〜４時間、アクリル系樹脂では１００℃で２
〜３時間、エポキシ系樹脂では１２０℃で３〜４時間の
加熱硬化を行う。また紫外線照射硬化型のシリコーン樹
脂、アクリル系樹脂、エポキシ系樹脂では２０００〜４
０００ｍＪ／ｃｍ2 の紫外線を照射して硬化を行う。な
お、紫外線照射と加熱との両方による硬化型のシリコー
ン樹脂、アクリル系樹脂、エポキシ系樹脂では、２００
０〜４０００ｍＪ／ｃｍ2 の紫外線照射に、シリコーン
樹脂では１５０℃で１時間、アクリル系樹脂では１００
℃で１時間、エポキシ系樹脂では１２０℃で１時間の加
熱をして十分に硬化させる。
【００２８】これによって、半導体素子７およびボンデ
ィングワイヤー８が透光性樹脂９にて封止されることに
なる。すなわち、光学的な特性を損なうことなくしかも
外乱から半導体素子７等を保護できる半導体装置１０が
完成する。例えば、樹脂製の基台５およびフレーム部６
内に含まれる不純物から放射線が発生してもこの透光性
樹脂９にて遮断することができ、半導体素子７の誤動作
を防止できるようになる。
【００２９】このようにして製造される半導体装置１０
では、基台５およびフレーム部６の反りが少ないため半
導体素子７が正確な位置に実装されることになる。特
に、ＣＣＤリニアセンサーやＣＣＤエリアセンサーの場
合には光軸を正確に合わせることができるようになる。
また、半導体素子７のクラックや割れを防止でき、品質
の向上に寄与することになる。また、基台５およびフレ
ーム部６の耐熱性が高いため、マザーボード（図示せ
ず）等にはんだ付けする場合（例えば、はんだ浴へ浸漬
する場合）であっても変形が発生しないことになる。
【００３０】また、図３は表面コーティングの例を示す
断面図である。すなわち、この半導体装置１０は凹部５
１内にポッティングした透光性樹脂９の露出面に少なく
とも透光性樹脂９より硬度の高い薄膜９１をコーティン
グしたものである。薄膜９１は、透光性の導電性コー
ト、ＡＲコート、ＩＲコートなどから成り、ＩＴＯ、Ｓ
ｎＯ2 （Ｓｂ）、酸化シリコンや酸化チタンをスパッタ
リング等で被着して形成される。
【００３１】透光性で導電性を有する薄膜９１の場合に
は静電気によるごみの付着を防止したり、ＡＲコートで
は光の反射による干渉を防止したり、ＩＲコートの場合
には光学的な赤外線フィルタとしての役割を果たす。し
かも、いずれの薄膜９１も透光性樹脂９の硬度より高い
ものを使用するため、露出面の傷付きを防止できるよう
になる。
【００３２】また、図には示さないが、薄膜９１を透光
性樹脂９へ直接形成する代わりに、これらのコーティン
グ処理を施したガラス板または透光性プラスチック板を
透光性樹脂９上へ接着するようにしても同様である。
【００３３】なお、本実施例においてはリードフレーム
３（図１参照）として銅または銅合金や４２アロイを用
いる場合を例として説明したが、本発明はこれに限定さ
れない。すなわち、熱可塑性樹脂や液状シリコーン樹
脂、混合樹脂を用いることで基台５の成形後のばりの発
生が低減し、ばり取り処理を簡略化できることになる。
このため、予めニッケル−金、ニッケル−パラジウム等
のメッキ処理を施したリードフレームを使用してもその
めっきが剥がれる恐れがなくなる。つまり、このような
リードフレームを使用することで製造コストの低減を図
ることができる。
【００３４】また、本実施例では主としてＣＣＤリニア
センサーを例として説明したが、本発明はこれに限定さ
れず、ＣＣＤエリアセンサーやＬＥＤ、レーザダイオー
ド、ＥＰＲＯＭ等の光学的な特性を必要とする半導体装
置であれば同様である。さらに、実施例で示した樹脂の
線膨張率や耐熱温度、処理条件等は一例でありこれに限
定されるものではない。
【００３５】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば次のような効果がある。すなわ
ち、熱可塑性樹脂や液状シリコーン樹脂、混合樹脂など
機械的特性、耐熱性の高いものを用いて射出成形により
基台およびフレーム部を成形するため、成形後の反りを
大幅に低減でき、正確に半導体素子を実装できるように
なる。また、材料費の低減や製造工程の簡素化、製造時
間の短縮化を図ることができ半導体装置の製造において
大幅なコストダウンが可能となる。また、基台の凹部内
に実装した半導体素子を透光性樹脂にて封止すること
で、気密性を確保できるとともに基台やフレーム部から
の放射線照射による半導体素子の誤動作を防止でき信頼
性の高い半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明を工程順に説明する断面図（その１）
で、（ａ）は型締め、（ｂ）は基台成形、（ｃ）はトリ
ム・フォームの各工程を示している。
【図２】本発明を工程順に説明する断面図（その２）
で、（ａ）は実装、（ｂ）はポッティングの各工程を示
している。
【図３】表面コーティングの例を示す断面図である。
【図４】従来例を説明する断面図で、（ａ）はその１、
（ｂ）はその２である。
【符号の説明】
１ 上金型 ２ 下金型 ３ リードフレーム ４ キャビティ ５ 基台 ６ フレーム部 ７ 半導体素子 ８ ボンディングワイヤー ９ 透光性樹脂 １０ 半導体装置 ３１ アウターリード部分 ３２ インナーリード部分 ５１ 凹部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/00 - 23/12 H01L 23/28 - 23/30 H01L 21/56 H01L 23/50 H01L 27/14

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 上金型と下金型との間でリードフレーム
    のアウターリード部を挟持し、該上金型と下金型との間
    に設けられるキャビティ内に溶融した熱可塑性樹脂を射
    出注入して硬化させ、略中央部に凹部を備えた基台およ
    び該凹部の開口部分より外側を囲み該基台との間でリー
    ドフレームのインナーリード部分を挟持する状態となる
    フレーム部を形成する工程と、 前記基台の凹部内に半導体素子を実装し、該半導体素子
    と前記リードフレームのインナーリード部分とを電気的
    および機械的に接続する工程と、 少なくとも前記基台の凹部内に透光性の樹脂を埋め込み
    前記半導体素子を封止する工程と、前記凹部内に埋め込んだ透光性の樹脂の表面に、少なく
    とも該透光性の樹脂よりも硬度が高く、かつ導電性また
    は光学的無反射性または光学的赤外線遮断性を有する被
    膜を形成する工程と から成ることを特徴とする半導体装
    置の製造方法。
  2. 【請求項２】 前記熱可塑性樹脂は、結晶性熱可塑性樹
    脂または非結晶性熱可塑性樹脂から成ることを特徴とす
    る請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記熱可塑性樹脂は、結晶性熱可塑性樹
    脂と非結晶性熱可塑性樹脂とを混合したものから成るこ
    とを特徴とする請求項１記載の半導体装置の製造方法。
  4. 【請求項４】 上金型と下金型との間でリードフレーム
    のアウターリード部を挟持し、該上金型と下金型との間
    に設けられるキャビティ内に液状またはペースト状シリ
    コーン樹脂を射出注入して硬化させ、略中央部に凹部を
    備えた基台および該凹部の開口部分より外側を囲み該基
    台との間でリードフレームのインナーリード部分を挟持
    する状態となるフレーム部を形成する工程と、 前記基台の凹部内に半導体素子を実装し、該半導体素子
    と前記リードフレームのインナーリード部分とを電気的
    および機械的に接続する工程と、 少なくとも前記基台の凹部内に透光性の樹脂を埋め込み
    前記半導体素子を封止する工程と、前記凹部内に埋め込んだ透光性の樹脂の表面に、少なく
    とも該透光性の樹脂よりも硬度が高く、かつ導電性また
    は光学的無反射性または光学的赤外線遮断性を有する被
    膜を形成する工程と から成ることを特徴とする半導体装
    置の製造方法。
  5. 【請求項５】 前記液状またはペースト状シリコーン樹
    脂を前記キャビティ内に射出注入するにあたり、該液状
    またはペースト状シリコーン樹脂へシランカップリング
    剤を添加しておくとともに、前記液状またはペースト状
    シリコーン樹脂が接する金型内面にフッ素系樹脂の皮膜
    を形成しておくことを特徴とする請求項４記載の半導体
    装置の製造方法。
  6. 【請求項６】 前記液状またはペースト状シリコーン樹
    脂を前記キャビティ内に射出注入するにあたり、前記基
    台と前記フレーム部とで挟持される前記インナーリード
    部分の表面にシランカップリング剤を塗布しておくこと
    を特徴とする請求項４記載の半導体装置の製造方法。
  7. 【請求項７】 上金型と下金型との間でリードフレーム
    のアウターリード部を挟持し、該上金型と下金型との間
    に設けられるキャビティ内に溶融した熱可塑性樹脂を射
    出注入して硬化させ、略中央部に凹部を備えた基台およ
    び該凹部の開口部分より外側を囲み該基台との間でリー
    ドフレームのインナーリード部分を挟持する状態となる
    フレーム部を形成する工程と、 前記基台の凹部内に半導体素子を実装し、該半導体素子
    と前記リードフレームのインナーリード部分とを電気的
    および機械的に接続する工程と、 少なくとも前記基台の凹部内に透光性の樹脂を埋め込み
    前記半導体素子を封止する工程と、 前記凹部内に埋め込んだ透光性の樹脂上に、導電性また
    は光学的無反射性または光学的赤外線遮断性を有するコ
    ーティング処理を施したガラス板または透光性プラスチ
    ック板を形成する工程と から成ることを特徴とする半導
    体装置の製造方法。
JP23211194A 1994-08-31 1994-08-31 半導体装置の製造方法 Expired - Fee Related JP3417079B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP23211194A JP3417079B2 (ja) 1994-08-31 1994-08-31 半導体装置の製造方法
US08/519,353 US5893723A (en) 1994-08-31 1995-08-25 Manufacturing method for semiconductor unit
KR1019950027605A KR960009134A (ko) 1994-08-31 1995-08-30 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23211194A JP3417079B2 (ja) 1994-08-31 1994-08-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0878561A JPH0878561A (ja) 1996-03-22
JP3417079B2 true JP3417079B2 (ja) 2003-06-16

Family

ID=16934184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23211194A Expired - Fee Related JP3417079B2 (ja) 1994-08-31 1994-08-31 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5893723A (ja)
JP (1) JP3417079B2 (ja)
KR (1) KR960009134A (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0961271A (ja) * 1995-08-29 1997-03-07 Mitsubishi Electric Corp 半導体式センサ及びその製造方法
JP2933036B2 (ja) * 1996-11-29 1999-08-09 日本電気株式会社 中空パッケージ
US5962810A (en) * 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
TW360935B (en) * 1997-11-14 1999-06-11 Amic Technology Inc Variable package structure and process for producing the same
US6092281A (en) 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
JP2000228467A (ja) 1998-12-02 2000-08-15 Toshiba Corp 半導体封止用樹脂組成物及び半導体装置とその製造方法
US6274927B1 (en) 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6448635B1 (en) 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
US6435946B1 (en) * 2000-07-07 2002-08-20 Agere Systems Guardian Corp. Technique for reducing slivers on optical components resulting from friction processes
SG112799A1 (en) 2000-10-09 2005-07-28 St Assembly Test Services Ltd Leaded semiconductor packages and method of trimming and singulating such packages
US6686258B2 (en) 2000-11-02 2004-02-03 St Assembly Test Services Ltd. Method of trimming and singulating leaded semiconductor packages
JP2003007946A (ja) * 2001-06-27 2003-01-10 Enomoto Co Ltd 表面実装型ｌｅｄ用リードフレーム及びその製造方法
US6861720B1 (en) 2001-08-29 2005-03-01 Amkor Technology, Inc. Placement template and method for placing optical dies
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US6891276B1 (en) * 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6989295B1 (en) 2002-01-09 2006-01-24 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
KR100833942B1 (ko) * 2002-07-11 2008-05-30 삼성테크윈 주식회사 리이드 프레임과 그것을 구비한 반도체 팩키지 및, 리이드프레임 제조 방법
KR20040033193A (ko) * 2002-10-11 2004-04-21 (주)그래픽테크노재팬 이미지 센서용 반도체 칩 패키지 및 제조 방법
JP2004146530A (ja) * 2002-10-23 2004-05-20 Mitsui Chemicals Inc 樹脂製中空パッケージ
CA2507051C (en) * 2002-11-27 2015-04-07 Dmi Biosciences, Inc. Treatment of diseases and conditions mediated by increased phosphorylation
US20050009239A1 (en) * 2003-07-07 2005-01-13 Wolff Larry Lee Optoelectronic packaging with embedded window
JP2005093463A (ja) * 2003-09-12 2005-04-07 Sanyo Electric Co Ltd ニオブ固体電解コンデンサ
JP2006119983A (ja) * 2004-10-22 2006-05-11 Renesas Technology Corp Ｉｃカードおよびその製造方法
JP4604716B2 (ja) * 2004-12-28 2011-01-05 住友化学株式会社 固体撮像素子収納ケース用組成物、固体撮像素子収納ケースおよび固体撮像装置
JP4698234B2 (ja) * 2005-01-21 2011-06-08 スタンレー電気株式会社 表面実装型半導体素子
JP4746342B2 (ja) * 2005-04-15 2011-08-10 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US8044412B2 (en) 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
US7449369B2 (en) * 2006-01-23 2008-11-11 Stats Chippac Ltd. Integrated circuit package system with multiple molding
US8629537B2 (en) * 2006-01-23 2014-01-14 Stats Chippac Ltd. Padless die support integrated circuit package system
JP2009111150A (ja) * 2007-10-30 2009-05-21 Mitsubishi Electric Corp モールド形避雷器およびその製造方法
DE102008001038B4 (de) * 2008-04-08 2016-08-11 Robert Bosch Gmbh Mikromechanisches Bauelement mit Schrägstruktur und entsprechendes Herstellungsverfahren
DE102008025491A1 (de) * 2008-05-28 2009-12-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Leiterplatte
US20100289055A1 (en) * 2009-05-14 2010-11-18 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Silicone leaded chip carrier
JP2013131595A (ja) * 2011-12-21 2013-07-04 Hitachi Ltd 金属部材と樹脂の接合方法およびその接合体
CN105684142B (zh) 2014-09-29 2018-05-08 新电元工业株式会社 半导体封装件的制造方法以及半导体封装件
CN106783636A (zh) * 2016-12-10 2017-05-31 无锡中微高科电子有限公司 集成电路塑料封装的制备方法
CN114678298B (zh) * 2022-03-14 2022-09-09 珠海市众知科技有限公司 一种集成电路块引脚封装装置
CN115472539A (zh) * 2022-09-07 2022-12-13 苏州东昊塑胶五金有限公司 一种托盘结构及托盘结构的包胶工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622419A (en) * 1969-10-08 1971-11-23 Motorola Inc Method of packaging an optoelectrical device
US4318939A (en) * 1980-08-21 1982-03-09 Western Electric Co., Incorporated Stabilized catalyzed organopolysiloxanes
US4675767A (en) * 1983-12-12 1987-06-23 Canon Kabushiki Kaisha Opto-magnetic recording medium
JPH0791446B2 (ja) * 1987-03-31 1995-10-04 株式会社東芝 樹脂封止半導体装置
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
JPH0229308A (ja) * 1988-07-19 1990-01-31 Nippon Zeon Co Ltd 反応射出成形方法
US5070041A (en) * 1988-08-12 1991-12-03 Mitsui Petrochemical Industries, Ltd. Method of removing flash from a semiconductor leadframe using coated leadframe and solvent
JPH02229858A (ja) * 1988-11-12 1990-09-12 Kureha Chem Ind Co Ltd 電子部品封止用樹脂組成物および封止電子部品
FR2670199B1 (fr) * 1990-12-06 1993-01-29 Saint Gobain Vitrage Int Procede de formation d'une couche a base d'oxyde d'aluminium sur du verre, produit obtenu et son utilisation dans des vitrages a couche conductrice.
US5179284A (en) * 1991-08-21 1993-01-12 General Electric Company Solid state radiation imager having a reflective and protective coating
JP2580913B2 (ja) * 1991-10-23 1997-02-12 信越化学工業株式会社 熱可塑性樹脂−シリコーンゴム成型体及びその製造方法
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal

Also Published As

Publication number Publication date
JPH0878561A (ja) 1996-03-22
US5893723A (en) 1999-04-13
KR960009134A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
JP3417079B2 (ja) 半導体装置の製造方法
US5650915A (en) Thermally enhanced molded cavity package having a parallel lid
US6483652B2 (en) Method for producing solid-state imaging device
US5614131A (en) Method of making an optoelectronic device
US8153460B2 (en) Surface mount optoelectronic component with lens having protruding structure
JPH0997888A (ja) 光学装置およびその製造方法
JP3173586B2 (ja) 全モールド型固体撮像装置およびその製造方法
WO1998045741A1 (en) Optical module, method for manufacturing optical module, and optical transmission device
JPH0927643A (ja) 受光／発光素子
JPH09153646A (ja) 光半導体装置およびその製造方法
JPH07283441A (ja) 光半導体装置及びその製造方法
JPH07297324A (ja) 半導体装置およびその製造方法
KR940001333A (ko) 수지봉합형 고체촬상소자 패키지 및 그 제조방법
US5851449A (en) Method for manufacturing a surface-mounted type optical semiconductor device
JPH09107054A (ja) 半導体装置
JP3216314B2 (ja) 半導体装置およびその製造方法、並びに半導体装置の製造装置
JPH04329680A (ja) 発光装置
JP2017027991A (ja) 樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体、樹脂付きリードフレーム用金型
JP3183715B2 (ja) 樹脂封止型光学素子
JPH1168254A (ja) 光モジュール及び光モジュールの製造方法
JP2586296B2 (ja) 固体撮像装置およびその製造方法
JPH06232458A (ja) 発光ダイオードの製造方法
JPH0312467B2 (ja)
JPS61189656A (ja) 樹脂封止型半導体装置
CN115692335A (zh) 芯片封装结构及其制作方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees