JPH07297324A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07297324A JPH07297324A JP6110566A JP11056694A JPH07297324A JP H07297324 A JPH07297324 A JP H07297324A JP 6110566 A JP6110566 A JP 6110566A JP 11056694 A JP11056694 A JP 11056694A JP H07297324 A JPH07297324 A JP H07297324A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- light
- substrate
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Abstract
(57)【要約】
【目的】 良好な光学的特性を有しかつ生産性の良い半
導体装置およびその製造方法を提供すること。 【構成】 基板１とその基板１上に搭載された半導体素
子３とそれら基板１と半導体素子３とを一体に封止する
封止部４とからなる半導体装置において、上記封止部４
を、チクソ性樹脂からなりかつ半導体素子３を囲む状態
で所定の高さに形成された樹脂ダム８と、その樹脂ダム
８内で半導体素子３を覆う状態に充填された光透過性樹
脂９からなるようにする。
導体装置およびその製造方法を提供すること。 【構成】 基板１とその基板１上に搭載された半導体素
子３とそれら基板１と半導体素子３とを一体に封止する
封止部４とからなる半導体装置において、上記封止部４
を、チクソ性樹脂からなりかつ半導体素子３を囲む状態
で所定の高さに形成された樹脂ダム８と、その樹脂ダム
８内で半導体素子３を覆う状態に充填された光透過性樹
脂９からなるようにする。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＣＣＤエリアセ
ンサやＣＣＤリニアセンサなどの光学用の半導体装置お
よびその製造方法に関するものである。
ンサやＣＣＤリニアセンサなどの光学用の半導体装置お
よびその製造方法に関するものである。
【０００２】
【従来の技術】従来、例えばＣＣＤエリアセンサやＣＣ
Ｄリニアセンサなどの光学用の半導体装置は、セラミッ
クやモールド樹脂の中空パッケージに半導体素子を搭載
し、ワイヤーボンディングした後にシールガラスで気密
封止することによって製造される。ところがこの方法で
は、良好な光学的特性を得るうえで必要条件である表面
の平坦性の点で優れている一方、気密性や封止時の雰囲
気ガスによる中空内部汚染などの問題がある。このた
め、近年ではＣＯＢ（Chip On Board)による光学用の半
導体装置の製造が盛んとなってきている。
Ｄリニアセンサなどの光学用の半導体装置は、セラミッ
クやモールド樹脂の中空パッケージに半導体素子を搭載
し、ワイヤーボンディングした後にシールガラスで気密
封止することによって製造される。ところがこの方法で
は、良好な光学的特性を得るうえで必要条件である表面
の平坦性の点で優れている一方、気密性や封止時の雰囲
気ガスによる中空内部汚染などの問題がある。このた
め、近年ではＣＯＢ（Chip On Board)による光学用の半
導体装置の製造が盛んとなってきている。
【０００３】ＣＯＢにより半導体装置を製造する場合に
は、基板としてザグリ基板や枠付き基板、枠なし基板な
どが用いられる。ザグリ基板は、基板の一面側に凹部が
形成されたものであり、その凹部に半導体素子を搭載し
ワイヤボンディングする。また枠付き基板は、予め基板
上に封止エリアの輪郭に合わせて枠が設けられたもので
あり、その枠内の基板上に半導体素子を搭載しワイヤボ
ンディングする。
は、基板としてザグリ基板や枠付き基板、枠なし基板な
どが用いられる。ザグリ基板は、基板の一面側に凹部が
形成されたものであり、その凹部に半導体素子を搭載し
ワイヤボンディングする。また枠付き基板は、予め基板
上に封止エリアの輪郭に合わせて枠が設けられたもので
あり、その枠内の基板上に半導体素子を搭載しワイヤボ
ンディングする。
【０００４】そしてザグリ基板の凹部内または枠付き基
板の枠内に光透過性樹脂を充填して、ポッティング封止
することによって上記半導体装置が製造される。さらに
枠なし基板では、基板上に半導体素子を搭載してワイヤ
ボンディングし、光透過性樹脂をポッティング封止する
ことによって半導体装置が製造される。
板の枠内に光透過性樹脂を充填して、ポッティング封止
することによって上記半導体装置が製造される。さらに
枠なし基板では、基板上に半導体素子を搭載してワイヤ
ボンディングし、光透過性樹脂をポッティング封止する
ことによって半導体装置が製造される。
【０００５】
【発明が解決しようとする課題】しかしながら上記した
ザグリ基板や枠付き基板は、枠なし基板に比べて基板の
加工工程が別途必要であり、加工費が高く生産性が悪い
という問題があった。また枠なし基板を使用する場合に
は、光透過性樹脂として封止エリアを制御できる形状保
持性の良好な材料、つまりチクソ性を有する流動性の低
いものを用いる必要があった。
ザグリ基板や枠付き基板は、枠なし基板に比べて基板の
加工工程が別途必要であり、加工費が高く生産性が悪い
という問題があった。また枠なし基板を使用する場合に
は、光透過性樹脂として封止エリアを制御できる形状保
持性の良好な材料、つまりチクソ性を有する流動性の低
いものを用いる必要があった。
【０００６】しかし流動性が低すぎる（高チクソ性）光
透過性樹脂を用いた場合には、表面が平坦に形成されず
に凹凸やうねりが生じ易く、良好な光学的特性が得られ
ないという問題が生じていた。反対に、流動性が高い光
透過性樹脂を用いた場合には、形状保持性が悪くポッテ
ィング封止ができないという問題があった。本発明は上
記課題に鑑みてなされたものであり、良好な光学的特性
を有しかつ生産性の良い半導体装置およびその製造方法
を提供することを目的としている。
透過性樹脂を用いた場合には、表面が平坦に形成されず
に凹凸やうねりが生じ易く、良好な光学的特性が得られ
ないという問題が生じていた。反対に、流動性が高い光
透過性樹脂を用いた場合には、形状保持性が悪くポッテ
ィング封止ができないという問題があった。本発明は上
記課題に鑑みてなされたものであり、良好な光学的特性
を有しかつ生産性の良い半導体装置およびその製造方法
を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に請求項１記載の発明は、基板とその基板上に搭載され
た半導体素子とそれら基板と半導体素子とを一体に封止
する封止部とからなる半導体装置において、上記封止部
を、チクソ性樹脂からなりかつ上記半導体素子を囲む状
態で所定の高さに形成された樹脂ダムと、その樹脂ダム
内で半導体素子を覆う状態に充填された光透過性樹脂と
からなるようにしたものである。
に請求項１記載の発明は、基板とその基板上に搭載され
た半導体素子とそれら基板と半導体素子とを一体に封止
する封止部とからなる半導体装置において、上記封止部
を、チクソ性樹脂からなりかつ上記半導体素子を囲む状
態で所定の高さに形成された樹脂ダムと、その樹脂ダム
内で半導体素子を覆う状態に充填された光透過性樹脂と
からなるようにしたものである。
【０００８】また請求項２記載の発明は、請求項１記載
の発明における封止部の表面の少なくとも上記光透過性
樹脂に対応する箇所に、光低反射膜または所定の波長の
光を遮断する光遮断膜を形成するようにしたものであ
る。また請求項３記載の発明は、まず半導体素子が搭載
された基板上に、チクソ性樹脂を上記半導体素子を囲む
状態で所定の高さに塗布し、その塗布形状を保持した樹
脂ダムを形成する。続いてその塗布形状を保持した樹脂
ダム内に、光透過性樹脂を状記半導体素子を覆う状態に
充填する。そしてチクソ性樹脂と光透過性樹脂とを一括
して硬化させて、基板と半導体素子とを一体に封止する
ことによって半導体装置を製造するようにしたものであ
る。
の発明における封止部の表面の少なくとも上記光透過性
樹脂に対応する箇所に、光低反射膜または所定の波長の
光を遮断する光遮断膜を形成するようにしたものであ
る。また請求項３記載の発明は、まず半導体素子が搭載
された基板上に、チクソ性樹脂を上記半導体素子を囲む
状態で所定の高さに塗布し、その塗布形状を保持した樹
脂ダムを形成する。続いてその塗布形状を保持した樹脂
ダム内に、光透過性樹脂を状記半導体素子を覆う状態に
充填する。そしてチクソ性樹脂と光透過性樹脂とを一括
して硬化させて、基板と半導体素子とを一体に封止する
ことによって半導体装置を製造するようにしたものであ
る。
【０００９】さらに請求項４記載の発明は、請求項３記
載の発明におけるチクソ性樹脂と光透過性樹脂をそれぞ
れ、熱硬化性を有するもので構成し、それらチクソ性樹
脂と光透過性樹脂との一括硬化を加熱によって行うよう
にしたものである。また請求項５記載の発明は、請求項
３記載の発明におけるチクソ性樹脂と光透過性樹脂をそ
れぞれ、光照射によって硬化する光硬化性を有するもの
で構成し、それらチクソ性樹脂と光透過性樹脂との一括
硬化を光照射によって行うようにしたものである。
載の発明におけるチクソ性樹脂と光透過性樹脂をそれぞ
れ、熱硬化性を有するもので構成し、それらチクソ性樹
脂と光透過性樹脂との一括硬化を加熱によって行うよう
にしたものである。また請求項５記載の発明は、請求項
３記載の発明におけるチクソ性樹脂と光透過性樹脂をそ
れぞれ、光照射によって硬化する光硬化性を有するもの
で構成し、それらチクソ性樹脂と光透過性樹脂との一括
硬化を光照射によって行うようにしたものである。
【００１０】また請求項６記載の発明は、請求項４記載
の発明においてチクソ性樹脂と光透過性樹脂とを加熱に
よって一括して硬化させるに先立ち、そのチクソ性樹脂
と光透過性樹脂との表面に熱線を照射して、その表面を
仮硬化させるようにしたものである。
の発明においてチクソ性樹脂と光透過性樹脂とを加熱に
よって一括して硬化させるに先立ち、そのチクソ性樹脂
と光透過性樹脂との表面に熱線を照射して、その表面を
仮硬化させるようにしたものである。
【００１１】
【作用】本発明の半導体装置においては、内部に光透過
性樹脂が充填される樹脂ダムが塗布後の形状保持性の良
いチクソ性樹脂によって、半導体素子を囲む状態で所定
の高さに形成されていることから、所定のエリアが確実
に封止されたものとなる。また前記光透過性樹脂が持つ
流動性によって、封止部の表面の前記光透過性樹脂に対
応する箇所は平坦になる。しかも同様の理由から、前記
封止部における気泡の発生が押さえられ、気泡による光
学的画像歪みや乱反射によるフレアなどの画質および品
質の低下が生じない。
性樹脂が充填される樹脂ダムが塗布後の形状保持性の良
いチクソ性樹脂によって、半導体素子を囲む状態で所定
の高さに形成されていることから、所定のエリアが確実
に封止されたものとなる。また前記光透過性樹脂が持つ
流動性によって、封止部の表面の前記光透過性樹脂に対
応する箇所は平坦になる。しかも同様の理由から、前記
封止部における気泡の発生が押さえられ、気泡による光
学的画像歪みや乱反射によるフレアなどの画質および品
質の低下が生じない。
【００１２】また本発明の半導体装置の製造方法におい
ては、チクソ性樹脂の塗布による樹脂ダムの形成に続い
てその塗布形状を保持した樹脂ダム内に光透過性樹脂を
充填することから、連続して前記チクソ性樹脂の樹脂ダ
ムの形成と前記光透過性樹脂の充填処理が行われること
になり、工程数が少なくて済む。また、前記チクソ性樹
脂と前記光透過性樹脂は熱硬化性または光硬化性を有
し、該チクソ性樹脂と該光透過性樹脂を加熱工程または
光照射工程で一括して硬化させることから、硬化処理時
間が短縮される。さらに前記樹脂ダムは塗布形状を保持
していることから、その塗布に続いて前記樹脂ダム内に
流動性のある光硬化性樹脂を充填しても、外部に漏れる
ことがない。
ては、チクソ性樹脂の塗布による樹脂ダムの形成に続い
てその塗布形状を保持した樹脂ダム内に光透過性樹脂を
充填することから、連続して前記チクソ性樹脂の樹脂ダ
ムの形成と前記光透過性樹脂の充填処理が行われること
になり、工程数が少なくて済む。また、前記チクソ性樹
脂と前記光透過性樹脂は熱硬化性または光硬化性を有
し、該チクソ性樹脂と該光透過性樹脂を加熱工程または
光照射工程で一括して硬化させることから、硬化処理時
間が短縮される。さらに前記樹脂ダムは塗布形状を保持
していることから、その塗布に続いて前記樹脂ダム内に
流動性のある光硬化性樹脂を充填しても、外部に漏れる
ことがない。
【００１３】
【実施例】以下、本発明に係る半導体装置およびその製
造方法の実施例を図面に基づいて説明する。図１は本発
明の半導体装置の第１の例を示した断面図であり、ＤＩ
Ｐ（Dual Inline Package)タイプを示したものである。
図示したように半導体装置は主に、基板１と、基板１上
にダイボンディング剤２を介して搭載されたリニアセン
サチップやエリアセンサチップなどの光学用の半導体素
子３と、基板１と半導体素子３とを一体に封止する封止
部４とによって構成される。
造方法の実施例を図面に基づいて説明する。図１は本発
明の半導体装置の第１の例を示した断面図であり、ＤＩ
Ｐ（Dual Inline Package)タイプを示したものである。
図示したように半導体装置は主に、基板１と、基板１上
にダイボンディング剤２を介して搭載されたリニアセン
サチップやエリアセンサチップなどの光学用の半導体素
子３と、基板１と半導体素子３とを一体に封止する封止
部４とによって構成される。
【００１４】基板１は、例えばセラミック、ビスマレイ
ド・トリアジンレジン（以下、ＢＴレジンと記す）、ガ
ラスエポキシ樹脂などからなり、その上面には例えば半
導体素子３の搭載箇所を囲む状態でインナーリード５が
形成されている。このインナーリード５は例えば表面が
Ｎｉ−Ａｕメッキされた銅の薄膜からなり、インナーリ
ード５には、基板１を貫通するピン状のアウターリード
６の一端がはんだ付けされて接続されている。
ド・トリアジンレジン（以下、ＢＴレジンと記す）、ガ
ラスエポキシ樹脂などからなり、その上面には例えば半
導体素子３の搭載箇所を囲む状態でインナーリード５が
形成されている。このインナーリード５は例えば表面が
Ｎｉ−Ａｕメッキされた銅の薄膜からなり、インナーリ
ード５には、基板１を貫通するピン状のアウターリード
６の一端がはんだ付けされて接続されている。
【００１５】なお、ＤＩＰタイプの場合、アウターリー
ド６は半導体素子３の搭載箇所を挟んで対向して設けら
れており、例えば表面がＮｉ−Ａｕメッキされた銅材な
どで形成されている。そして、半導体素子３の図示しな
い表面電極と上記インナリード５とがＡｕ線などのワイ
ヤー７によりワイヤ−ボンディングされている。
ド６は半導体素子３の搭載箇所を挟んで対向して設けら
れており、例えば表面がＮｉ−Ａｕメッキされた銅材な
どで形成されている。そして、半導体素子３の図示しな
い表面電極と上記インナリード５とがＡｕ線などのワイ
ヤー７によりワイヤ−ボンディングされている。
【００１６】ところで、本発明においてその特徴とする
ところは封止部４が、樹脂ダム８と樹脂ダム８内で充填
された光透過性樹脂９とからなる点である。すなわち樹
脂ダム８は、塗布後の形状保持性の良い高チクソ性樹脂
により、基板１上に搭載された半導体素子３を囲む状態
で設けられている。また、樹脂ダム８は所定の高さ、例
えばワイヤー７のループ高さより高くなるように形成さ
れている。さらにこの実施例においては、樹脂ダム８は
インナーリード５とアウターリード６との接続部分１０
を覆う状態で基板１上に形成されている。
ところは封止部４が、樹脂ダム８と樹脂ダム８内で充填
された光透過性樹脂９とからなる点である。すなわち樹
脂ダム８は、塗布後の形状保持性の良い高チクソ性樹脂
により、基板１上に搭載された半導体素子３を囲む状態
で設けられている。また、樹脂ダム８は所定の高さ、例
えばワイヤー７のループ高さより高くなるように形成さ
れている。さらにこの実施例においては、樹脂ダム８は
インナーリード５とアウターリード６との接続部分１０
を覆う状態で基板１上に形成されている。
【００１７】高チクソ性樹脂としては、光透過性を有し
かつ熱硬化性または光照射によって硬化する光硬化性を
有する樹脂、例えばシリコーン樹脂、エポキシ樹脂、ア
クリル樹脂などにチクソトロピー性を付与するフィラー
と硬化剤などが添加された二液性のものが用いられる。
または光透過性を有しない樹脂に上記フィラーと硬化剤
などが添加された一液性のものも用いることができる。
いずれにおいても、硬化速度が早いもしくは低温で硬化
するタイプが好ましい。
かつ熱硬化性または光照射によって硬化する光硬化性を
有する樹脂、例えばシリコーン樹脂、エポキシ樹脂、ア
クリル樹脂などにチクソトロピー性を付与するフィラー
と硬化剤などが添加された二液性のものが用いられる。
または光透過性を有しない樹脂に上記フィラーと硬化剤
などが添加された一液性のものも用いることができる。
いずれにおいても、硬化速度が早いもしくは低温で硬化
するタイプが好ましい。
【００１８】一方、光透過性樹脂９は高流動性を有して
おり、樹脂ダム８内で半導体素子３を覆う状態に充填さ
れている。この実施例では、光透過性樹脂９は樹脂ダム
８の頂部位置まで充填されており、したがって半導体素
子３およびワイヤー７は光透過性樹脂９によって完全に
覆われた状態となっている。光透過性樹脂９としては、
光透過性を有しかつ熱硬化性または光硬化性を有する樹
脂、例えばシリコーン樹脂、エポキシ樹脂、アクリル樹
脂などに硬化剤などが添加された高流動性のものが用い
られる。この光透過性樹脂９は、樹脂ダム８を形成する
高チクソ性樹脂と同じ系統の樹脂同士であると良いが、
異なる系統の樹脂を組み合わせても良い。
おり、樹脂ダム８内で半導体素子３を覆う状態に充填さ
れている。この実施例では、光透過性樹脂９は樹脂ダム
８の頂部位置まで充填されており、したがって半導体素
子３およびワイヤー７は光透過性樹脂９によって完全に
覆われた状態となっている。光透過性樹脂９としては、
光透過性を有しかつ熱硬化性または光硬化性を有する樹
脂、例えばシリコーン樹脂、エポキシ樹脂、アクリル樹
脂などに硬化剤などが添加された高流動性のものが用い
られる。この光透過性樹脂９は、樹脂ダム８を形成する
高チクソ性樹脂と同じ系統の樹脂同士であると良いが、
異なる系統の樹脂を組み合わせても良い。
【００１９】上記のごとく構成された光学用の半導体装
置においては、樹脂ダム８が高チクソ性樹脂によって基
板１を囲む状態で所定の高さに形成されているため、所
定のエリアが光透過性樹脂９によって確実に封止された
ものとなる。また樹脂ダム８は、インナーリード５とア
ウターリード６との接続部分１０を覆う状態で基板１上
に形成されているので、接続部分１０が機械的外力を受
けたり、水分吸着によって腐食することなどが防止され
る。
置においては、樹脂ダム８が高チクソ性樹脂によって基
板１を囲む状態で所定の高さに形成されているため、所
定のエリアが光透過性樹脂９によって確実に封止された
ものとなる。また樹脂ダム８は、インナーリード５とア
ウターリード６との接続部分１０を覆う状態で基板１上
に形成されているので、接続部分１０が機械的外力を受
けたり、水分吸着によって腐食することなどが防止され
る。
【００２０】さらに光透過性樹脂９として高流動性を有
するものが使用されるので、封止部４の表面の熱硬化性
樹脂９に対応する箇所が極めて平坦に形成されている。
その結果、光学的特性が良好となっている。塗布すると
きや硬化するときに気泡の発生を抑えるので、気泡によ
る光学的画像歪みや乱反射によるフレアなどの画質およ
び品質の低下を防止することができる。したがって、こ
の実施例によれば光学的特性が良好でかつ信頼性の高い
半導体装置が得られることになる。
するものが使用されるので、封止部４の表面の熱硬化性
樹脂９に対応する箇所が極めて平坦に形成されている。
その結果、光学的特性が良好となっている。塗布すると
きや硬化するときに気泡の発生を抑えるので、気泡によ
る光学的画像歪みや乱反射によるフレアなどの画質およ
び品質の低下を防止することができる。したがって、こ
の実施例によれば光学的特性が良好でかつ信頼性の高い
半導体装置が得られることになる。
【００２１】図２は本発明の半導体装置の他の例を示し
た断面図であり、ＳＭＤ（SurfaceMount Device) タイ
プを示したものである。ＳＭＤタイプの半導体装置で
は、上記実施例と同様にして上面に半導体素子３とイン
ナーリード５とが設けられた基板１に、スルーホール部
１１が形成されている。そして、スルーホール部１１の
内面にＮｉ−Ａｕめっきされた銅などの導電材料を介し
て、インナーリード５と基板１の下面に設けられた例え
ばボールグリッドアレイ１２との導通が図られている。
た断面図であり、ＳＭＤ（SurfaceMount Device) タイ
プを示したものである。ＳＭＤタイプの半導体装置で
は、上記実施例と同様にして上面に半導体素子３とイン
ナーリード５とが設けられた基板１に、スルーホール部
１１が形成されている。そして、スルーホール部１１の
内面にＮｉ−Ａｕめっきされた銅などの導電材料を介し
て、インナーリード５と基板１の下面に設けられた例え
ばボールグリッドアレイ１２との導通が図られている。
【００２２】この実施例においては、樹脂ダム８はスル
ーホール部１１を覆う状態で基板１上に設けられてい
る。また、スルーホール部１１内にも樹脂ダム８を形成
している高チクソ性樹脂が充填されている。さらに上記
と同様に樹脂ダム８内に半導体素子３を覆う状態で光透
過性樹脂９が充填されており、樹脂ダム８と光透過性樹
脂９とによって封止部４が構成されている。
ーホール部１１を覆う状態で基板１上に設けられてい
る。また、スルーホール部１１内にも樹脂ダム８を形成
している高チクソ性樹脂が充填されている。さらに上記
と同様に樹脂ダム８内に半導体素子３を覆う状態で光透
過性樹脂９が充填されており、樹脂ダム８と光透過性樹
脂９とによって封止部４が構成されている。
【００２３】したがって第２の例の光学用の半導体装置
も、封止部４の表面の光透過性樹脂９に対応する箇所が
極めて平坦に形成されて光学的特性が良好であると共
に、基板１と半導体素子３とが確実に一体封止され、し
かもスルーホール部１１などが水分吸着によって腐食す
ることなどがない信頼性の高いものとなる。なお、上記
実施例ではスルーホール部１１内に高チクソ性樹脂が充
填されているとしたが、充填しない状態とすることも可
能である。
も、封止部４の表面の光透過性樹脂９に対応する箇所が
極めて平坦に形成されて光学的特性が良好であると共
に、基板１と半導体素子３とが確実に一体封止され、し
かもスルーホール部１１などが水分吸着によって腐食す
ることなどがない信頼性の高いものとなる。なお、上記
実施例ではスルーホール部１１内に高チクソ性樹脂が充
填されているとしたが、充填しない状態とすることも可
能である。
【００２４】図３と図４はそれぞれ、本発明の半導体装
置の第３の例、第４の例を示した断面図であり、第１の
例、第２の例で示した半導体装置の表面に光低反射膜、
または赤外線などの所定の波長の光を遮断する光遮断膜
を成膜した場合を示したものである。上記したように第
１の例、第２の例の半導体装置では、封止部４の表面の
光透過性樹脂９に対応する箇所が極めて平坦に形成され
ており、インナーリード５とアウターリード６との接続
部分１０やスルーホール部１１が樹脂ダム８によって覆
われている。
置の第３の例、第４の例を示した断面図であり、第１の
例、第２の例で示した半導体装置の表面に光低反射膜、
または赤外線などの所定の波長の光を遮断する光遮断膜
を成膜した場合を示したものである。上記したように第
１の例、第２の例の半導体装置では、封止部４の表面の
光透過性樹脂９に対応する箇所が極めて平坦に形成され
ており、インナーリード５とアウターリード６との接続
部分１０やスルーホール部１１が樹脂ダム８によって覆
われている。
【００２５】そのため封止部４の表面の光透過性樹脂９
に対応する箇所には、光低反射膜１３または光遮断膜成
膜を均一な膜厚に形成することができ、かつ封止部９の
表面に直接形成することができる。封止部４の表面に光
低反射膜１３または光遮断膜成膜が成膜された半導体装
置においては、より光透過率が向上し、光学的特性が一
層良好なものとすることができる。
に対応する箇所には、光低反射膜１３または光遮断膜成
膜を均一な膜厚に形成することができ、かつ封止部９の
表面に直接形成することができる。封止部４の表面に光
低反射膜１３または光遮断膜成膜が成膜された半導体装
置においては、より光透過率が向上し、光学的特性が一
層良好なものとすることができる。
【００２６】なお、光低反射膜１３または光遮断膜は、
封止部４の表面の少なくとも光透過性樹脂９に対応する
箇所に真空蒸着などによって形成され、例えば図示した
ように接続部分１０やスルーホール部１１が樹脂ダム８
によって覆われている場合は、封止部４の表面全体に形
成することもできる。この場合には、真空蒸着時のマス
キングが不要となるので、マスキングによるゴミの発生
を防止できると共に作業性が向上する。その結果、マス
ク治具が不要で設備投資が軽減されると共に、真空蒸着
機のメンテナンスが容易となり、かつ歩留りが向上しコ
ストダウンが可能になる。
封止部４の表面の少なくとも光透過性樹脂９に対応する
箇所に真空蒸着などによって形成され、例えば図示した
ように接続部分１０やスルーホール部１１が樹脂ダム８
によって覆われている場合は、封止部４の表面全体に形
成することもできる。この場合には、真空蒸着時のマス
キングが不要となるので、マスキングによるゴミの発生
を防止できると共に作業性が向上する。その結果、マス
ク治具が不要で設備投資が軽減されると共に、真空蒸着
機のメンテナンスが容易となり、かつ歩留りが向上しコ
ストダウンが可能になる。
【００２７】また光低反射膜１３または光遮断膜は、一
般に知られている材料、例えば光低反射膜１３ではＭｇ
Ｆ2 などの単層膜や、ＳｉＯ2 ／ＳｉＯ、ＺｒＯ2 、Ｔ
ａ2Ｏ5 ／Ａｌ2 Ｏ3 などの多層膜で構成することがで
きる。
般に知られている材料、例えば光低反射膜１３ではＭｇ
Ｆ2 などの単層膜や、ＳｉＯ2 ／ＳｉＯ、ＺｒＯ2 、Ｔ
ａ2Ｏ5 ／Ａｌ2 Ｏ3 などの多層膜で構成することがで
きる。
【００２８】次に本発明の半導体装置の製造方法を、上
記実施例の半導体装置を製造する場合を例にとって説明
する。図５は本発明の半導体装置の製造方法の一工程例
を示した説明図であり、例えば第１の例の半導体装置を
製造する場合を示している。
記実施例の半導体装置を製造する場合を例にとって説明
する。図５は本発明の半導体装置の製造方法の一工程例
を示した説明図であり、例えば第１の例の半導体装置を
製造する場合を示している。
【００２９】すなわちＤＩＰタイプの光学用の半導体装
置を製造する場合は、厚み１．０ｍｍ程度のＢＴレジン
やガラスエポキシ樹脂などの基板１上に、例えば表面が
Ｎｉ−Ａｕメッキされた厚み３５〜７５μｍ程度の銅の
薄膜によって、半導体素子３の搭載箇所を囲む状態でイ
ンナーリード５を形成する。また、表面がＮｉ−Ａｕメ
ッキされた直径が０．３〜０．５ｍｍ程度のピン状のア
ウターリード６を、基板１を貫通する状態で半導体素子
３の搭載箇所を挟んで対向して設ける。そして、インナ
ーリード５とアウターリード６の一端とをはんだ付け
し、接続部分１０を形成する（図５（ａ））。
置を製造する場合は、厚み１．０ｍｍ程度のＢＴレジン
やガラスエポキシ樹脂などの基板１上に、例えば表面が
Ｎｉ−Ａｕメッキされた厚み３５〜７５μｍ程度の銅の
薄膜によって、半導体素子３の搭載箇所を囲む状態でイ
ンナーリード５を形成する。また、表面がＮｉ−Ａｕメ
ッキされた直径が０．３〜０．５ｍｍ程度のピン状のア
ウターリード６を、基板１を貫通する状態で半導体素子
３の搭載箇所を挟んで対向して設ける。そして、インナ
ーリード５とアウターリード６の一端とをはんだ付け
し、接続部分１０を形成する（図５（ａ））。
【００３０】次いで、基板１上にリニアセンサチップま
たはエリアセンサチップなどの半導体素子３をダイボン
ディング剤２を介して搭載する（図５（ｂ））。ダイボ
ンディング剤２としては例えばエポキシ系絶縁性ペース
トが用いられ、常温で基板１と半導体素子３とを接着し
た後、１５０℃程度で約１時間加熱硬化させることを行
う。次に、半導体素子３の図示しない表面電極とインナ
ーリード５とを例えば直径が約２３〜２５μｍのＡｕか
らなるワイヤー７によって、１５０℃程度の温度でワイ
ヤ−ボンディングする（図５（ｃ））。
たはエリアセンサチップなどの半導体素子３をダイボン
ディング剤２を介して搭載する（図５（ｂ））。ダイボ
ンディング剤２としては例えばエポキシ系絶縁性ペース
トが用いられ、常温で基板１と半導体素子３とを接着し
た後、１５０℃程度で約１時間加熱硬化させることを行
う。次に、半導体素子３の図示しない表面電極とインナ
ーリード５とを例えば直径が約２３〜２５μｍのＡｕか
らなるワイヤー７によって、１５０℃程度の温度でワイ
ヤ−ボンディングする（図５（ｃ））。
【００３１】この後、図５（ｄ）に示したように熱硬化
性の高チクソ性樹脂で、半導体素子３を囲む状態で所定
の高さとなるように基板１上にディスペンス塗布する。
またこの実施例では、インナーリード５とアウターリー
ド６との接続部分１０を覆う状態で高チクソ性樹脂を基
板１上に塗布し、塗布形状を保持した樹脂ダム８を形成
する。なおここでは、熱硬化性の高チクソ性樹脂とし
て、硬化速度が速いまたは低温で硬化するシリコーン系
またはエポキシ系樹脂を用いた。
性の高チクソ性樹脂で、半導体素子３を囲む状態で所定
の高さとなるように基板１上にディスペンス塗布する。
またこの実施例では、インナーリード５とアウターリー
ド６との接続部分１０を覆う状態で高チクソ性樹脂を基
板１上に塗布し、塗布形状を保持した樹脂ダム８を形成
する。なおここでは、熱硬化性の高チクソ性樹脂とし
て、硬化速度が速いまたは低温で硬化するシリコーン系
またはエポキシ系樹脂を用いた。
【００３２】樹脂ダム８を形成する熱硬化性の高チクソ
性樹脂は、そのチクソトロピー性によって塗布後の形状
保持性が良い。そのため上記したごとく、樹脂ダム８は
塗布後も半導体素子３を囲みかつ接続部分１０を覆う状
態で、しかも所定の高さに形成された状態となってい
る。したがって、樹脂ダム８を塗布することによって封
止エリアが規定される。
性樹脂は、そのチクソトロピー性によって塗布後の形状
保持性が良い。そのため上記したごとく、樹脂ダム８は
塗布後も半導体素子３を囲みかつ接続部分１０を覆う状
態で、しかも所定の高さに形成された状態となってい
る。したがって、樹脂ダム８を塗布することによって封
止エリアが規定される。
【００３３】次いで、このような塗布形状を保持した樹
脂ダム８内に、熱硬化性でかつ高流動性の光透過性樹脂
９を半導体素子３を覆う状態に充填する（図５
（ｅ））。樹脂ダム８は硬化状態とはなっていないが塗
布形状を保持しているので、樹脂ダム８内に高流動性の
光透過性樹脂９を充填しても外部に漏れることはない。
ここでは、熱硬化性でかつ高流動性の光透過性樹脂９と
して、シリコーン系またはエポキシ系樹脂を用いた。樹
脂ダム８内に充填された光透過性樹脂９は高流動性のた
め、樹脂ダム８内に充填することでその表面は極めて平
坦となる。
脂ダム８内に、熱硬化性でかつ高流動性の光透過性樹脂
９を半導体素子３を覆う状態に充填する（図５
（ｅ））。樹脂ダム８は硬化状態とはなっていないが塗
布形状を保持しているので、樹脂ダム８内に高流動性の
光透過性樹脂９を充填しても外部に漏れることはない。
ここでは、熱硬化性でかつ高流動性の光透過性樹脂９と
して、シリコーン系またはエポキシ系樹脂を用いた。樹
脂ダム８内に充填された光透過性樹脂９は高流動性のた
め、樹脂ダム８内に充填することでその表面は極めて平
坦となる。
【００３４】最後に、図５（ｆ）に示したように、樹脂
ダム８を形成する高チクソ性樹脂と光透過性樹脂９と
を、加熱炉などによって例えば同じ条件で一括して加熱
硬化させる。例えば樹脂ダム８の高チクソ性樹脂、およ
び光透過性樹脂９としてシリコン系樹脂またはエポキシ
系樹脂を用いた場合は、例えば１５０℃程度で１〜２時
間程度加熱硬化させる。
ダム８を形成する高チクソ性樹脂と光透過性樹脂９と
を、加熱炉などによって例えば同じ条件で一括して加熱
硬化させる。例えば樹脂ダム８の高チクソ性樹脂、およ
び光透過性樹脂９としてシリコン系樹脂またはエポキシ
系樹脂を用いた場合は、例えば１５０℃程度で１〜２時
間程度加熱硬化させる。
【００３５】上記したようにこの実施例では高チクソ性
樹脂として、硬化速度が速いまたは低温で硬化するもの
を用いているので、高チクソ性樹脂の樹脂ダム８が光透
過性樹脂９より先に硬化する。そのため、加熱によって
光透過性樹脂９が樹脂ダム８より外に漏れることはな
い。上記加熱硬化によって、基板１と半導体素子３とを
一体に封止する封止部４が形成され、第１の例に示した
半導体装置が得られる。
樹脂として、硬化速度が速いまたは低温で硬化するもの
を用いているので、高チクソ性樹脂の樹脂ダム８が光透
過性樹脂９より先に硬化する。そのため、加熱によって
光透過性樹脂９が樹脂ダム８より外に漏れることはな
い。上記加熱硬化によって、基板１と半導体素子３とを
一体に封止する封止部４が形成され、第１の例に示した
半導体装置が得られる。
【００３６】以上のようにこの半導体装置の製造方法で
は、樹脂ダム８の塗布に続いてその塗布形状を保持した
樹脂ダム８内に高流動性の光透過性樹脂９を充填するの
で、連続して樹脂ダム８の形成と光透過性樹脂９の充填
処理が行われることになる。したがって、従来のザグリ
基板や枠付き基板を用いた場合に比べて工程数が少なく
て済む。また、高チクソ性樹脂と光透過性樹脂９はいず
れも熱硬化性のものであるので、同じ加熱工程で一括し
て硬化させることができ、硬化処理時間が短くて済む。
は、樹脂ダム８の塗布に続いてその塗布形状を保持した
樹脂ダム８内に高流動性の光透過性樹脂９を充填するの
で、連続して樹脂ダム８の形成と光透過性樹脂９の充填
処理が行われることになる。したがって、従来のザグリ
基板や枠付き基板を用いた場合に比べて工程数が少なく
て済む。また、高チクソ性樹脂と光透過性樹脂９はいず
れも熱硬化性のものであるので、同じ加熱工程で一括し
て硬化させることができ、硬化処理時間が短くて済む。
【００３７】さらに樹脂ダム８は塗布形状を保持し、そ
の段階ですでに封止エリアが規定されるので、樹脂ダム
８内に充填する光透過性樹脂９として高流動性のものを
用いることができる。その結果、封止部４の表面の光透
過性樹脂９に対応する箇所を平坦に形成することができ
る。したがって上記実施例によれば、良好な光学的特性
を有する半導体装置を製造することができ、かつ生産性
を向上させることができる。
の段階ですでに封止エリアが規定されるので、樹脂ダム
８内に充填する光透過性樹脂９として高流動性のものを
用いることができる。その結果、封止部４の表面の光透
過性樹脂９に対応する箇所を平坦に形成することができ
る。したがって上記実施例によれば、良好な光学的特性
を有する半導体装置を製造することができ、かつ生産性
を向上させることができる。
【００３８】ところで、それぞれ熱硬化性を有している
高チクソ性樹脂と光透過性樹脂９とを用いる場合には、
図５（ｆ）に示した一括して行う加熱硬化の工程に先立
ち、樹脂ダム８内に充填された光透過性樹脂９の表面に
赤外線などの熱線を照射する工程を行うことができる。
高チクソ性樹脂と光透過性樹脂９とを用いる場合には、
図５（ｆ）に示した一括して行う加熱硬化の工程に先立
ち、樹脂ダム８内に充填された光透過性樹脂９の表面に
赤外線などの熱線を照射する工程を行うことができる。
【００３９】その場合には、樹脂ダム８および光透過性
樹脂９の表面が仮硬化するので、加熱炉に搬送する際な
どに樹脂ダム８から光透過性樹脂９が溢れ出ることが防
止される。このため、樹脂ダム８内に所要量の光透過性
樹脂９を充填することができるので、基板１と半導体素
子３とが確実に一体封止された半導体装置を得ることが
可能となる。なお、封止部４の表面の少なくとも光透過
性樹脂９に対応する箇所に光低反射膜１３または光遮断
膜が成膜された半導体装置を製造する場合は、図５
（ｆ）に示した加熱硬化の工程の後、電子ビームガンを
用いた真空蒸着などによって成膜工程を行う。
樹脂９の表面が仮硬化するので、加熱炉に搬送する際な
どに樹脂ダム８から光透過性樹脂９が溢れ出ることが防
止される。このため、樹脂ダム８内に所要量の光透過性
樹脂９を充填することができるので、基板１と半導体素
子３とが確実に一体封止された半導体装置を得ることが
可能となる。なお、封止部４の表面の少なくとも光透過
性樹脂９に対応する箇所に光低反射膜１３または光遮断
膜が成膜された半導体装置を製造する場合は、図５
（ｆ）に示した加熱硬化の工程の後、電子ビームガンを
用いた真空蒸着などによって成膜工程を行う。
【００４０】その際、前述したように例えば第３の例の
半導体装置のように封止部４の表面全体に形成する場合
には、真空蒸着時のマスキングが不要であるので、マス
キングによるゴミの発生がなくしかも作業性良く行うこ
とができる。
半導体装置のように封止部４の表面全体に形成する場合
には、真空蒸着時のマスキングが不要であるので、マス
キングによるゴミの発生がなくしかも作業性良く行うこ
とができる。
【００４１】図６は本発明の半導体装置の製造方法の他
の工程例を示した説明図であり、例えば第１の例の半導
体装置を製造する場合を示している。この実施例におい
て上記実施例と相異するのは、樹脂ダム８を形成する高
チクソ性樹脂と光透過性樹脂９とがそれぞれ、光硬化性
を有しており、光照射によって一括して硬化処理を行う
点である。
の工程例を示した説明図であり、例えば第１の例の半導
体装置を製造する場合を示している。この実施例におい
て上記実施例と相異するのは、樹脂ダム８を形成する高
チクソ性樹脂と光透過性樹脂９とがそれぞれ、光硬化性
を有しており、光照射によって一括して硬化処理を行う
点である。
【００４２】すなわち、まず図６（ａ）に示したよう
に、図５（ａ）、（ｂ）、（ｃ）と同様の工程で基板１
上に半導体素子３を搭載し、半導体素子３の表面電極と
インナーリード５とをワイヤボンディングする。次い
で、光硬化性として例えば紫外線照射によって硬化する
紫外線硬化性を有する高チクソ性樹脂を用いて、上記実
施例と同様に基板１上に樹脂ダム８を形成する（図６
（ｂ））。
に、図５（ａ）、（ｂ）、（ｃ）と同様の工程で基板１
上に半導体素子３を搭載し、半導体素子３の表面電極と
インナーリード５とをワイヤボンディングする。次い
で、光硬化性として例えば紫外線照射によって硬化する
紫外線硬化性を有する高チクソ性樹脂を用いて、上記実
施例と同様に基板１上に樹脂ダム８を形成する（図６
（ｂ））。
【００４３】続いて、樹脂ダム８内に、紫外線硬化性を
有しかつ高流動性の光透過性樹脂９を上記実施例と同様
にして半導体素子３を覆う状態に充填する。（図６
（ｃ））。最後に、図６（ｄ）に示したように例えば３
０００〜４０００ｍＪ／ｃｍ2 の紫外線（ＵＶ）を照射
する。この一度の紫外線の照射によって、樹脂ダム８を
形成する高チクソ性樹脂と光透過性樹脂９とが一括して
硬化されて、基板１と半導体素子３とを一体に封止する
封止部４が形成される。なお、紫外線照射による硬化後
に、必要に応じて例えば１２０〜１５０℃程度で１〜２
時間程度の加熱硬化を追加して行っても良い。
有しかつ高流動性の光透過性樹脂９を上記実施例と同様
にして半導体素子３を覆う状態に充填する。（図６
（ｃ））。最後に、図６（ｄ）に示したように例えば３
０００〜４０００ｍＪ／ｃｍ2 の紫外線（ＵＶ）を照射
する。この一度の紫外線の照射によって、樹脂ダム８を
形成する高チクソ性樹脂と光透過性樹脂９とが一括して
硬化されて、基板１と半導体素子３とを一体に封止する
封止部４が形成される。なお、紫外線照射による硬化後
に、必要に応じて例えば１２０〜１５０℃程度で１〜２
時間程度の加熱硬化を追加して行っても良い。
【００４４】この半導体装置の製造方法では、高チクソ
性樹脂と光透過性樹脂９とがいずれも光硬化性を有して
おり、加熱硬化に比べて硬化処理が簡単となる。しかも
加熱硬化と同様に、一度の光照射で一括して硬化させる
ことができる。したがって上記実施例によれば、良好な
光学的特性を有する半導体装置を製造することができる
と共に、生産性の一層の向上を図ることが可能となる。
性樹脂と光透過性樹脂９とがいずれも光硬化性を有して
おり、加熱硬化に比べて硬化処理が簡単となる。しかも
加熱硬化と同様に、一度の光照射で一括して硬化させる
ことができる。したがって上記実施例によれば、良好な
光学的特性を有する半導体装置を製造することができる
と共に、生産性の一層の向上を図ることが可能となる。
【００４５】また、この実施例でも図６（ｄ）に示した
加熱硬化の工程の後、真空蒸着などによって、封止部４
の表面の少なくとも光硬化性樹脂９に対応する箇所に光
低反射膜１３または光遮断膜を成膜することで、図３に
示したような光学的特性のより良好な半導体装置を製造
することができる。
加熱硬化の工程の後、真空蒸着などによって、封止部４
の表面の少なくとも光硬化性樹脂９に対応する箇所に光
低反射膜１３または光遮断膜を成膜することで、図３に
示したような光学的特性のより良好な半導体装置を製造
することができる。
【００４６】なお、本実施例の半導体装置の製造方法を
用いれば、複数の半導体装置を一括して製造することも
可能である。つまり、多数個取りプロセスを容易に実施
することができる。その場合には、上記実施例と同様に
して同一基板１上に複数形成された封止部４を、ダイシ
ングやルーターなどで一つ一つに分割して半導体装置を
得るが、各半導体素子３はすでに封止された状態にある
ので分割時のダストや切削水などの悪影響はない。
用いれば、複数の半導体装置を一括して製造することも
可能である。つまり、多数個取りプロセスを容易に実施
することができる。その場合には、上記実施例と同様に
して同一基板１上に複数形成された封止部４を、ダイシ
ングやルーターなどで一つ一つに分割して半導体装置を
得るが、各半導体素子３はすでに封止された状態にある
ので分割時のダストや切削水などの悪影響はない。
【００４７】また本実施例では、半導体素子３が搭載さ
れた基板１上に樹脂ダム８を形成する場合について説明
したが、予め基板１上に樹脂ダム８を形成した後、その
樹脂ダム８内の基板１上に半導体素子３を搭載すること
も可能である。この場合には、予め基板１上に複数の樹
脂ダム８を一括して形成することができる。よって、本
発明は多数個取りプロセスにも非常に有効であり、それ
を実施した場合にはより一層の生産性の向上を図ること
が可能になる。
れた基板１上に樹脂ダム８を形成する場合について説明
したが、予め基板１上に樹脂ダム８を形成した後、その
樹脂ダム８内の基板１上に半導体素子３を搭載すること
も可能である。この場合には、予め基板１上に複数の樹
脂ダム８を一括して形成することができる。よって、本
発明は多数個取りプロセスにも非常に有効であり、それ
を実施した場合にはより一層の生産性の向上を図ること
が可能になる。
【００４８】さらに本実施例では、基板１上にダイボン
ディング剤２を介してリニアセンサチップやエリアセン
サチップなどの半導体素子３を搭載した半導体装置およ
びその製造方法について説明したがこれに限定されるも
のではなく、本発明は種々の光学用の半導体装置および
その製造方法として適用することができる。
ディング剤２を介してリニアセンサチップやエリアセン
サチップなどの半導体素子３を搭載した半導体装置およ
びその製造方法について説明したがこれに限定されるも
のではなく、本発明は種々の光学用の半導体装置および
その製造方法として適用することができる。
【００４９】例えば図７に示した変形例のように、シリ
コンチップ３ａおよびＬＯＰ（Laser Diode on Photo D
iode) チップなどの発光素子３ｂからなる半導体素子３
とプリズム１４とが基板１上に搭載されて、これらが樹
脂ダム８と光透過性樹脂９とからなる封止部４によって
封止され、さらに封止部４の表面全体に光低反射膜１３
が成膜された光学特性の良好なレーザーカップラーを構
成することもできる。
コンチップ３ａおよびＬＯＰ（Laser Diode on Photo D
iode) チップなどの発光素子３ｂからなる半導体素子３
とプリズム１４とが基板１上に搭載されて、これらが樹
脂ダム８と光透過性樹脂９とからなる封止部４によって
封止され、さらに封止部４の表面全体に光低反射膜１３
が成膜された光学特性の良好なレーザーカップラーを構
成することもできる。
【００５０】
【発明の効果】以上説明したように本発明の半導体装置
においては、樹脂ダムは塗布後の形状保持性の良いチク
ソ性樹脂によって、半導体素子を囲む状態で所定の高さ
に形成されているので、基板と前記半導体素子とが確実
に封止されたものとなる。また前記樹脂ダム内には光透
過性樹脂が充填されることから、その光透過性樹脂の持
つ流動性によって封止部の表面の前記光透過性樹脂に対
応する箇所が極めて平坦になり、光学的特性が良好なも
のとなる。したがって本発明の半導体装置は、光学的特
性が良好でかつ信頼性の高いものとなる。
においては、樹脂ダムは塗布後の形状保持性の良いチク
ソ性樹脂によって、半導体素子を囲む状態で所定の高さ
に形成されているので、基板と前記半導体素子とが確実
に封止されたものとなる。また前記樹脂ダム内には光透
過性樹脂が充填されることから、その光透過性樹脂の持
つ流動性によって封止部の表面の前記光透過性樹脂に対
応する箇所が極めて平坦になり、光学的特性が良好なも
のとなる。したがって本発明の半導体装置は、光学的特
性が良好でかつ信頼性の高いものとなる。
【００５１】また本発明の半導体装置の製造方法におい
ては、チクソ性樹脂の塗布による樹脂ダムの形成に続い
てその塗布形状を保持した樹脂ダム内に光透過性樹脂を
充填するので、従来のザグリ基板や枠付き基板を用いた
場合に比べて工程数が少なくて済む。また、枠なし基板
を使用することができるのでコストダウンが図れる。
ては、チクソ性樹脂の塗布による樹脂ダムの形成に続い
てその塗布形状を保持した樹脂ダム内に光透過性樹脂を
充填するので、従来のザグリ基板や枠付き基板を用いた
場合に比べて工程数が少なくて済む。また、枠なし基板
を使用することができるのでコストダウンが図れる。
【００５２】さらに、前記樹脂ダムのチクソ性樹脂およ
び前記光透過性樹脂が熱硬化性または光硬化性を有して
いることから、該チクソ性樹脂および該光透過性樹脂を
同じ加熱工程または光照射工程で一括して硬化させるの
で、硬化処理時間が短くて済む。また前記樹脂ダムのチ
クソ性樹脂は塗布後も塗布形状を保持しているので、前
記光透過性樹脂として高流動性のものを用いることがで
き、封止部の表面の前記光透過性樹脂に対応する箇所平
坦に形成することができる。したがって本発明の半導体
装置の製造方法によれば、良好な光学的特性を有するも
のを製造することができ、かつ生産性を向上させること
ができる。
び前記光透過性樹脂が熱硬化性または光硬化性を有して
いることから、該チクソ性樹脂および該光透過性樹脂を
同じ加熱工程または光照射工程で一括して硬化させるの
で、硬化処理時間が短くて済む。また前記樹脂ダムのチ
クソ性樹脂は塗布後も塗布形状を保持しているので、前
記光透過性樹脂として高流動性のものを用いることがで
き、封止部の表面の前記光透過性樹脂に対応する箇所平
坦に形成することができる。したがって本発明の半導体
装置の製造方法によれば、良好な光学的特性を有するも
のを製造することができ、かつ生産性を向上させること
ができる。
【図１】本発明装置の第１の例を示した断面図である。
【図２】本発明装置の第２の例を示した断面図である。
【図３】本発明装置の第３の例を示した断面図である。
【図４】本発明装置の第４の例を示した断面図である。
【図５】本発明方法の一工程例を示した説明図である。
【図６】本発明方法の他の工程例を示した説明図であ
る。
る。
【図７】本発明装置の変形例を示した断面図である。
１ 基板 ３ 半導体素子 ４ 封止部 ８ 樹脂ダム ９ 光透過性樹脂 １３ 光低反射膜（光遮断
膜）
膜）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/29 23/31
Claims (6)
- 【請求項１】 基板と、その基板上に搭載された半導体
素子と、前記基板と前記半導体素子とを一体に封止する
封止部とからなる半導体装置において、 前記封止部は、チクソ性樹脂からなりかつ前記半導体素
子を囲む状態で所定の高さに形成された樹脂ダムと、 該樹脂ダム内で前記半導体素子を覆う状態に充填された
光透過性樹脂とからなることを特徴とする半導体装置。 - 【請求項２】 前記封止部の表面の少なくとも前記光透
過性樹脂に対応する箇所には、光低反射膜または所定の
波長の光を遮断する光遮断膜が成膜されていることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 基板上に半導体素子を搭載し、該基板と
該半導体素子とを一体に封止してなる半導体装置の製造
方法において、 前記半導体素子が搭載された基板上に、チクソ性樹脂を
前記半導体素子を囲む状態で所定の高さに塗布し、その
塗布形状を保持した樹脂ダムを形成する工程と、 該工程に続いて前記塗布形状を保持した樹脂ダム内に、
光透過性樹脂を前記半導体素子を覆う状態に充填する工
程と、 該工程の後、前記チクソ性樹脂と前記光透過性樹脂とを
一括して硬化させて、前記基板と前記半導体素子とを一
体に封止する工程とからなることを特徴とする半導体装
置の製造方法。 - 【請求項４】 請求項３記載の半導体装置の製造方法に
おいて、 前記チクソ性樹脂と前記光透過性樹脂はそれぞれ、熱硬
化性を有するものであって、 前記チクソ性樹脂と前記光透過性樹脂との一括硬化を加
熱によって行うことを特徴とする半導体装置の製造方
法。 - 【請求項５】 請求項３記載の半導体装置の製造方法に
おいて、 前記チクソ性樹脂と前記光透過性樹脂はそれぞれ、光照
射によって硬化する光硬化性を有するものであって、 前記チクソ性樹脂と前記光透過性樹脂との一括硬化を光
照射によって行うことを特徴とする半導体装置の製造方
法。 - 【請求項６】 請求項４記載の半導体装置の製造方法に
おいて、 前記チクソ性樹脂と前記光透過性樹脂とを加熱によって
一括して硬化させるに先立ち、そのチクソ性樹脂と光透
過性樹脂との表面に熱線を照射して、該表面を仮硬化さ
せることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6110566A JPH07297324A (ja) | 1994-04-25 | 1994-04-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6110566A JPH07297324A (ja) | 1994-04-25 | 1994-04-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297324A true JPH07297324A (ja) | 1995-11-10 |
Family
ID=14539085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6110566A Pending JPH07297324A (ja) | 1994-04-25 | 1994-04-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297324A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11168154A (ja) * | 1997-08-25 | 1999-06-22 | Motorola Inc | 半導体素子および製造方法 |
| KR20040033193A (ko) * | 2002-10-11 | 2004-04-21 | (주)그래픽테크노재팬 | 이미지 센서용 반도체 칩 패키지 및 제조 방법 |
| JP2004179495A (ja) * | 2002-11-28 | 2004-06-24 | Oki Electric Ind Co Ltd | 半導体装置 |
| EP1619726A1 (fr) * | 2004-07-22 | 2006-01-25 | St Microelectronics S.A. | Boîtier optique pour capteur semiconducteur |
| JP2010199229A (ja) * | 2009-02-24 | 2010-09-09 | Toyoda Gosei Co Ltd | 発光装置 |
| EP2573829B1 (en) | 2006-10-20 | 2020-04-22 | Tridonic Jennersdorf GmbH | Light emitting diode module |
| KR20210019904A (ko) * | 2019-08-13 | 2021-02-23 | 주식회사 크리셈 | Ic 패키지 몰드 및 그 제조 방법 |
| WO2022020257A1 (en) * | 2020-07-20 | 2022-01-27 | Apple Inc. | Photonic integrated circuits with controlled collapse chip connections |
| US11500154B1 (en) | 2019-10-18 | 2022-11-15 | Apple Inc. | Asymmetric optical power splitting system and method |
| CN115373175A (zh) * | 2021-05-20 | 2022-11-22 | 华为技术有限公司 | 背光模组及其制造方法、显示装置和电子设备 |
| US11525967B1 (en) | 2018-09-28 | 2022-12-13 | Apple Inc. | Photonics integrated circuit architecture |
| US11881678B1 (en) | 2019-09-09 | 2024-01-23 | Apple Inc. | Photonics assembly with a photonics die stack |
| US11914201B2 (en) | 2021-09-23 | 2024-02-27 | Apple Inc. | Mechanisms that transfer light between layers of multi-chip photonic assemblies |
-
1994
- 1994-04-25 JP JP6110566A patent/JPH07297324A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11168154A (ja) * | 1997-08-25 | 1999-06-22 | Motorola Inc | 半導体素子および製造方法 |
| KR20040033193A (ko) * | 2002-10-11 | 2004-04-21 | (주)그래픽테크노재팬 | 이미지 센서용 반도체 칩 패키지 및 제조 방법 |
| WO2004034472A1 (en) * | 2002-10-11 | 2004-04-22 | Graphic Techno Japan Co., Ltd. | Semiconductor chip package for image sensor and method of making the same |
| JP2004179495A (ja) * | 2002-11-28 | 2004-06-24 | Oki Electric Ind Co Ltd | 半導体装置 |
| US7009295B2 (en) | 2002-11-28 | 2006-03-07 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| EP1619726A1 (fr) * | 2004-07-22 | 2006-01-25 | St Microelectronics S.A. | Boîtier optique pour capteur semiconducteur |
| EP2573829B1 (en) | 2006-10-20 | 2020-04-22 | Tridonic Jennersdorf GmbH | Light emitting diode module |
| JP2010199229A (ja) * | 2009-02-24 | 2010-09-09 | Toyoda Gosei Co Ltd | 発光装置 |
| US11525967B1 (en) | 2018-09-28 | 2022-12-13 | Apple Inc. | Photonics integrated circuit architecture |
| KR20210019904A (ko) * | 2019-08-13 | 2021-02-23 | 주식회사 크리셈 | Ic 패키지 몰드 및 그 제조 방법 |
| US11881678B1 (en) | 2019-09-09 | 2024-01-23 | Apple Inc. | Photonics assembly with a photonics die stack |
| US11500154B1 (en) | 2019-10-18 | 2022-11-15 | Apple Inc. | Asymmetric optical power splitting system and method |
| WO2022020257A1 (en) * | 2020-07-20 | 2022-01-27 | Apple Inc. | Photonic integrated circuits with controlled collapse chip connections |
| CN115373175A (zh) * | 2021-05-20 | 2022-11-22 | 华为技术有限公司 | 背光模组及其制造方法、显示装置和电子设备 |
| US11914201B2 (en) | 2021-09-23 | 2024-02-27 | Apple Inc. | Mechanisms that transfer light between layers of multi-chip photonic assemblies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10068938B2 (en) | Solid image-pickup device with flexible circuit substrate | |
| US7547955B2 (en) | Semiconductor imaging device and method for manufacturing the same | |
| KR100288385B1 (ko) | 반도체장치 및 그의 제조방법 | |
| KR100604190B1 (ko) | 고체촬상장치, 반도체 웨이퍼, 광학장치용 모듈,고체촬상장치의 제조방법, 및 광학장치용 모듈의 제조방법 | |
| JP3393247B2 (ja) | 光学装置およびその製造方法 | |
| JP3291278B2 (ja) | 光電子部品の製造方法 | |
| JPH0878561A (ja) | 半導体装置の製造方法 | |
| JPH10227953A (ja) | ゲル状樹脂を用いた光結合系及び実装構造 | |
| JPH07297324A (ja) | 半導体装置およびその製造方法 | |
| JP3173586B2 (ja) | 全モールド型固体撮像装置およびその製造方法 | |
| KR20060063649A (ko) | 감광성 경화수지의 도포방법 및 접착방법 | |
| US8003426B2 (en) | Method for manufacturing package structure of optical device | |
| JP2007311416A (ja) | 固体撮像装置 | |
| KR101283217B1 (ko) | 고체 촬상 장치, 그 제조 방법 및 카메라 모듈 | |
| JP2001345391A (ja) | 電子部品及びその製造方法 | |
| JP2007317719A (ja) | 撮像装置及びその製造方法 | |
| JP2007035779A (ja) | リードレス中空パッケージ及びその製造方法 | |
| JP2005191660A (ja) | 光学モジュール | |
| JP2014154629A (ja) | 半導体デバイスの製造方法および半導体デバイス | |
| JP2008226895A (ja) | 光半導体装置およびその製造方法 | |
| JP2005217322A (ja) | 固体撮像装置用半導体素子とそれを用いた固体撮像装置 | |
| US20240072084A1 (en) | Image sensor package and method of fabricating the same | |
| KR102081612B1 (ko) | 반도체 패키지 및 이것의 제조 방법 | |
| JPH1168254A (ja) | 光モジュール及び光モジュールの製造方法 | |
| JP2005303213A (ja) | 固体撮像装置 |