KR20010020404A - 적어도 하나의 준 자율 테스트 장비를 포함하는 집적 회로 테스터 - Google Patents

적어도 하나의 준 자율 테스트 장비를 포함하는 집적 회로 테스터 Download PDF

Info

Publication number
KR20010020404A
KR20010020404A KR1019997010026A KR19997010026A KR20010020404A KR 20010020404 A KR20010020404 A KR 20010020404A KR 1019997010026 A KR1019997010026 A KR 1019997010026A KR 19997010026 A KR19997010026 A KR 19997010026A KR 20010020404 A KR20010020404 A KR 20010020404A
Authority
KR
South Korea
Prior art keywords
command
acquisition
dut
integrated circuit
test equipment
Prior art date
Application number
KR1019997010026A
Other languages
English (en)
Inventor
펀헨리와이.
Original Assignee
오쿠모토 리차드
크레던스 시스템스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오쿠모토 리차드, 크레던스 시스템스 코포레이션 filed Critical 오쿠모토 리차드
Publication of KR20010020404A publication Critical patent/KR20010020404A/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919Storing and outputting test patterns
    • G01R31/31921Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935Storing data, e.g. failure memory

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명에 의한 집적 회로 테스터는 획득 태스크를 수행하는 준 자동 테스트 장비를 포함한다. 테스트 장비는 상태 머신(54), 획득 태스크의 매개변수를 지정하기 위한 커맨드를 저장하는 커맨드 스택(78), DUT의 핀과 연결되는 적어도 하나의 단자를 가지며 획득 태스크의 정의된 매개변수에 따라 DUT로부터 변수값을 획득하는 획득 장치, 및 테스트 후에 획득된 값을 임시로 저장하고 획득된 값을 사용가능하게 하는 획득 메모리(76)를 포함한다. 상태 머신(54)은 외부적으로 공급된 트리거에 응답하여, 커맨드 스택(78)으로부터 커맨드를 판독함으로써 클록 신호의 제어 하에서 획득 태스크의 성능을 초기화하고 커맨드 내에서 지정된 매개변수에 따라 획득 태스크를 수행한다.

Description

적어도 하나의 준 자율 테스트 장비를 포함하는 집적 회로 테스터 {INTEGRATED CIRCUIT TESTER INCLUDING AT LEAST ONE QUASI-AUTONOMOUS TEST INSTRUMENT}
집적 회로 테스터는 집적 회로 소자가 동작하는 방법을 예상하기 위해 사용된다. 일반적으로 집적 회로 테스터는 다수의 테스터 모듈을 가지는 테스터 헤드를 포함하며, 각 테스터 모듈은 신호 단자(signal terminal)를 가진다. 각 테스터 모듈은 모듈을 일반적으로 하이 구동(drive high), 로우 구동(drive low), 하이 비교(compare high) 및 로우 비교(compare low)와 같은 다수의 동작 모드 중에서 하나의 모드로 선택적으로 동작시키는 핀 전자 회로를 포함한다. 예를 들어 하이 구동 모드에서는 회로가 신호 단자에 논리 하이 신호(logic high signal)를 인가하며, 로우 비교 모드에서는 회로가 신호 단자에서의 전압을 낮은 임계값과 비교한다. 테스트를 실행하기 위해, 테스트 헤드는 로드 보드(load board)의 각각의 패드와 접촉하는 테스터 모듈의 신호 단자에 위치한다. 로드 보드는 테스터 모듈의 신호 단자와 테스트 중인 소자(DUT; device under test)의 신호 핀 사이에 병렬 전기 인터페이스를 제공한다. 로드 보드는 다수의 소자를 동시에 테스트하도록 다수의 소자에 대한 연결을 지원할 수 있다.
테스터는 로드 보드를 통해 DUT의 각각의 전원 공급 핀에 연결되어 DUT에 동작 전류를 공급하는 FORCE 단자 및 RETURN 단자를 가지는 DPS(device power supply)를 포함한다. 테스트가 연속적인 사이클로 수행되며, 각 테스터 모듈은 각 사이클의 테스트가 수행되는 동안 소정의 동작 모드 중에서 선택된 하나의 모드에 위치한다. 이러한 방법으로, DUT의 테스트는 내부 상태의 시퀀스(a sequence of internal states)를 통해 수행되며, 각 상태에서의 DUT 출력의 특성이 관찰된다. 복잡한 DUT의 경우에는 수천의 테스트 사이클이 존재할 수 있으며, 따라서 테스트 시간이 길어진다.
집적 회로 소자의 테스트에는 기능성 테스트(functional testing)와 영 입력 전류 테스트(quiescent current testing)와 같은 두 가지 테스트가 있다. 기능성 테스트의 목적은 각 상태에서 DUT가 예상 출력을 제공하는지의 여부를 결정하는 것이다. 영 입력 전류 테스트의 목적은 상태 변화가 일어나지 않는 경우에 정상 상태에서 DUT에 의해 유도된 전류를 측정함으로써 예외(anomalies) 소비 전류를 검출하는 것이다.
도 4는 집적 회로 소자(14)를 테스트하기 위한 종래의 집적 회로 테스터(10)의 모양(topology)을 개략적으로 예시하는 블록도이다. 테스터는 서버(16)의 제어 하에서 동작하며, DUT(14)의 전원 공급 핀에 연결된 FORCE 단자 및 RETURN 단자를 가지는 다수의 전류 측정용 DPS(18)를 포함한다. 각 DPS는 디지털-아날로그 변환기(DAC; digital-to-analog converter) 변환기에 의해 제공된 아날로그 제어 신호에 따라 달라지는 전압의 DC 전력을 제공하는 전원 공급 증폭기(power supply amplifier; 22)를 포함한다. 증폭기의 출력(22)은 전류 감지 저항(26)을 통해 DPS의 FORCE 단자와 연결되며, 차동 증폭기(28)는 감지 저항(26)을 통해 흐르는 전류에 따라 달라지는 출력 신호를 제공한다. 차동 증폭기(28)의 아날로그 출력 신호는 표본화 제어장치(32)의 제어 하에서 동작하는 아날로그-디지털 변환기(ADC; analog-to digital converter)에 의해 디지털 형태로 변환된다. ADC의 디지털 출력 신호는 버스(34)를 통해 서버(server)로 공급된다.
테스터는 다수의 테스터 모듈(40)을 가지는데, 이들 각각의 테스터 모듈은 DUT(14)의 신호 핀(42)과 연결된 핀 전자 회로(pin electronics circuitry; 46)를 포함한다. 핀 전자 회로는 선택적으로 다수의 동작 모드 중에서 하나의 모드로 동작할 수 있다. 또한 각 테스터 모듈(40)은 연속적인 커맨드(command)를 저장하는 로컬 벡터 메모리(44)를 포함하는데, 여기서 각각의 커맨드는 핀 전자 회로(46)의 동작 모두 중 하나의 모드를 지정할 수 있다.
또한 테스터는 테스터와 연관된 인스트럭션 벡터 메모리(50)를 가지는 시퀀서(sequencer; 48)를 포함한다. 기능 테스트 시에, 서버는 일련의 테스트 사이클을 통과하는 동안 시퀀서를 증가시키고, 시퀀서는 각 사이클에서 인스트럭션 벡터 메모리로부터 인스트럭션을 판독하고, 버스(34) 상에 커맨드를 위치시킨다. 테스터 모듈은 버스로부터 커맨드를 판독하고 이러한 커맨드를 사용하여 로컬 벡터 메모리를 액세스한다. 벡터 메모리로부터 판독된 데이터는 테스트 사이클 동안 테스터 모듈을 적당한 동작 모드, 예를 들어 로우 구동 모드 또는 하이 비교 모드에 위치시키는데 사용된다.
영 입력 전류를 테스트하는 경우, 벡터 메모리(50)에 로드된 인스트럭션은 하나 이상의 DPS에 의해 소자의 하나 이상의 목표 상태에서 공급된 전류를 측정하기 위한 인스트럭션을 포함한다. 영 입력 전류 측정을 위해, 시퀀서(48)는 목표 상태에 도달하기 위해 필요한 상태 시퀀스(a sequence of state)를 점차적으로 통과하여 DUT를 원하는 목표 상태로 증감(增感)시킨다. DUT의 상태가 목표 상태인 경우, 시퀀서는 서버(16)에 트리거를 발행하고, 서버는 전류 측정을 초기화한다. 서버는 예를 들어 측정될 전류 범위 및 전류를 측정하는데 사용될 표본의 수와 연관된 커맨드를 공급함으로써 DPS를 프로그래밍한다. 차동 증폭기(28) 및 ADC(30)는 감지 저항(26) 양단의 전압을 측정하고, ADC는 디지털 데이터 값을 버스(34) 상에 싣는다. 서버는 데이터 값을 판독하고, 충분한 데이터 값이 판독되면 전류 측정 테스트가 완료되었음을 신호하는 준비 신호(ready signal)를 시퀀서에 제공한다. 그후 시퀀서는 동작을 재개한다.
다수의 DPS가 존재하는 경우, 서버는 다수의 DPS를 순차적으로 프로그래밍한다. 서버가 다중태스크 컴퓨터(multitasking computer)이기 때문에, DPS의 프로그래밍이 종료되면 서버의 다른 동작이 우선권(priority)을 가질 수 있는데, 그 결과 특정 DPS가 다른 DPS와 관련하여 전류를 측정하는 경우 DPS의 프로그래밍은 반복되지 않으며 하나의 테스트로부터 다른 테스트를 예상할 수 없다.
본 발명은 적어도 하나의 준 자율 테스트 장비를 포함하는 집적 회로 테스터에 관한 것이다.
도 1은 본 발명에 따른 집적 회로 테스터의 블록도.
도 2는 도 1에 예시된 테스터에서 사용되는 전류 측정용 DPS의 보다 상세한 블록도.
도 3은 도 2에 예시된 DPS의 수정된 형태를 예시하는 유사한 도면.
도 4는 종래 기술에 따른 집적 회로 테스터의 블록도.
본 발명의 제1 태양에 따라, 복수의 신호 핀을 가지는 집적 회로 소자(DUT)를 테스트하기 위한 집적 회로 테스터가 제공된다. 본 집적 회로 테스터는 DUT의 신호 핀과 연결되는 신호 단자를 각각 가지는 복수의 테스트 모듈; 클록 신호를 제공하는 수단; 획득 태스크를 수행하는 준 자동 테스트 장비(quasi-autonomous test instruments)―여기서 준 자동 테스트 장비는 상태 머신, 획득 태스크의 매개변수를 지정하기 위한 커맨드를 저장하는 커맨드 스택, DUT의 핀과 연결되는 적어도 하나의 단자를 가지며 획득 태스크의 지정된 매개변수에 따라 DUT로부터 변수값을 획득하는 획득 장치, 및 테스트 후에 획득된 값을 임시로 저장하고 획득된 값을 사용가능하게 하는 획득 메모리를 포함함―; 및 테스터 모듈과 동작가능하게 결합되어 모듈이 테스트를 실행하도록 하고, 준 자동 테스트 장비와 동작가능하게 결합되어 트리거를 테스트 장비에 공급하는 시퀀서 수단을 포함하며, 여기서 상태 머신은 트리거에 응답하여 커맨드 스택으로부터 커맨드를 판독하고 클록 신호의 제어 하에서 커맨드 내에서 지정된 매개변수에 따라 획득 태스크를 수행함으로써 획득 태스크의 성능을 초기화한다.
본 발명의 제2 태양에 따라, 복수의 신호 핀을 가지는 집적 회로 소자(DUT)를 테스트하기 위한 집적 회로 테스터가 제공된다. 상기 집적 회로 테스터는 DUT의 신호 핀과 연결되는 신호 단자를 각각 가지는 복수의 테스터 모듈; 클록 신호를 제공하는 수단; 제1 및 제2 획득 태스크를 각각 수행하는 제1 및 제2 준 자동 테스트 장비(quasi-autonomous test instruments)―여기서 제1 및 제2 준 자동 테스트 장비는 상태 머신, 획득 태스크의 매개변수를 지정하기 위한 커맨드를 저장하는 커맨드 스택, DUT의 핀과 연결되는 적어도 하나의 단자를 가지며 획득 태스크의 정의된 매개변수에 따라 DUT로부터 변수값을 획득하는 획득 장치, 및 테스트 후에 획득된 값을 임시로 저장하고 획득된 값을 사용가능하게 하는 획득 메모리를 포함함―; 및 테스터 모듈과 동작가능하게 결합되어 모듈이 테스트를 실행하도록 하고, 제1 및 제2 준 자동 테스트 장비와 동작가능하게 결합되어 제1 및 제2 트리거를 제1 및 제2 테스트 장비에 공급하는 시퀀서 수단을 포함하며, 여기서 제1 테스트 장비의 상태 머신은 제1 트리거에 응답하여 커맨드 스택으로부터 커맨드를 판독하고 클록 신호의 제어 하에서 커맨드 내에서 지정된 매개변수에 따라 획득 태스크를 수행함으로써 제1 획득 태스크의 성능을 초기화하며, 제2 테스트 장비의 상태 머신은 제2 트리거에 응답하여 커맨드 스택으로부터 커맨드를 판독하고 클록 신호의 제어 하에서 커맨드 내에서 지정된 매개변수에 따라 획득 태스크를 수행함으로써 제2 획득 태스크의 성능을 초기화한다.
본 발명의 제3 태양에 따라, 복수의 신호 핀을 가지는 집적 회로 소자(DUT)를 테스트하기 위한 방법이 제공된다. 본 집적 회로 소자의 테스트 방법은 DUT가 상태 시퀀스를 점차적으로 통과하도록 하기 위해 상기 신호 핀 중에서 적어도 하나의 핀을 통해 DUT와 상호작용하는 단계; 소정의 상태에 도달하는 즉시, 트리거를 발행하는 단계; 트리거에 응답하여, 커맨드 스택으로부터 획득 태스크의 매개변수를 지정하는 커맨드를 판독함으로써 클록 신호의 제어 하에서 획득 태스크의 성능을 초기화하는 단계; 클록 신호의 제어 하에서 커맨드 내에서 지정된 매개변수에 따라 상기 획득 태스크를 수행하여, DUT와 연관된 변수값을 측정하는 단계; 상기 값을 로컬 메모리 내에 임시로 저장하는 단계; 계속하여 상태 시퀀스를 점차 통과하는 단계; 및 상기 시퀀스가 종료된 후에, 로컬 메모리의 내용을 판독하는 단계를 포함한다.
본 발명을 보다 잘 이해하기 위해, 그리고 본 발명이 수행되는 방법을 잘 나타내기 위해 예시를 목적으로 하는 도면을 참조하여 본 발명에 대하여 설명한다. 이들 도면에서 동일한 참조 번호는 동일한 요소를 지칭한다.
도 1 및 도 2에 예시된 테스터는 다수의 전류 측정용 DPS(52)―여기서 각 전류 측정용 DPS은 준 자동 테스트 장비를 구성함―을 포함하며, 각 DPS에 공급된 마스터 클록 신호 CLK에 응답하여 장비의 동작을 제어하는 상태 머신(state machine; 54)을 포함한다. 각 DPS(52)는 전류 측정 장치(58)를 통해 DPS의 FORCE 단자와 연결된 출력 단자를 가지는 전원 공급 증폭기(56)를 포함한다. 전력 공급 증폭기는 서버(16)에 의해 DAC(60)에 공급된 디지털 신호에 따라 달라지는 전압을 공급하고 고전류 모드 또는 저전류 모드로 선택적으로 동작할 수 있다. DUT의 기능성 테스트 시에는 고전류 모드를 사용할 수 있으며, 영 입력 전류 측정 시에는 저전류 모드를 사용할 수 있는데, 이는 저전류 모드에서는 작은 전류 노이즈가 발생되기 때문이다.
DUT에 의해 유도된 전류를 표시하는 출력 신호를 제공하는 전류 측정 장치(58)는 전류 감지 저항(62) 및 차동 증폭기(64)를 포함한다.
증폭기(64)의 아날로그 출력 신호는 표본화 제어장치(68)에 의해 제공된 표본화 펄스에 응답하여 아날로그 신호를 표본화하고 이러한 표본을 양자화(quantize)하는 ADC(66)에 의해 디지털화된다. ADC(66)의 디지털 출력 신호는 획득 메모리(acquisition memory; 76)에 로드된다.
또한 각 DPS(52)는 테스트 장비의 동작과 연관된 여러 가지 매개변수에 대한 커맨드 값을 각 어드레스에 저장하는 커맨드 스택(command stack; 78)을 포함한다. 이들 매개변수는 예를 들어 개시 지연(start delay) 및 표본의 수를 포함한다. 또한 매개변수는 전류 레벨 및 필터 시정수(filter time constant)를 포함한다.
시퀀서(48)와 연관된 벡터 메모리(80)는 버스(34)를 통해 테스터 모듈(40)로 공급되는 인스트럭션뿐만 아니라 트리거 버스(82)를 통해 DPS로 공급될 수 있는 트리거를 저장하여 영 입력 전류 측정 동작을 시작한다. 각 트리거는 최대 8개의 트리거 커맨드 중에서 하나를 식별할 수 있는 3비트 워드로 구성된다. 각 상태 머신은 트리거 커맨드의 임의의 조합에 응답하도록 프로그래밍될 수 있다. 각 DPS의 상태 머신(54)은 트리거 버스를 계속적으로 판독하고, 상태 머신이 자신이 응답하는 트리거 커맨드를 검출하는 경우 마스터 클록 CLK의 제어 하에서 동작 시퀀스를 초기화한다.
자신이 응답하는 트리거 커맨드를 검출하는 즉시, 상태 머신(54)은 어드레스 레지스터(84)로부터의 어드레스를 판독하고, 이러한 어드레스를 사용하여 커맨드 스택(78) 내의 메모리 위치 내의 내용을 판독한다. 메모리 위치 내의 내용은 원하는 영 입력 전류 측정을 수행하는데 필요한 모든 매개변수를 정의한다. 상태 머신은 표본화 제어 장치(68)에 표본 수를 공급한다. 상태 머신은 영 입력 전류 측정 시에 증폭기(56)를 저전류 모드로 자동적으로 스위칭할 수 있다. 그렇지 않으면, 커맨드 스택으로부터 판독된 커맨드는 저전류 모드로 지정되어, 증폭기(56)로 공급될 수 있다. 개시 지연은 상태 머신(52)으로 공급되어, 트리거를 수신한 후 표본화가 시작되는 시간을 제어한다. 이러한 방법으로 DPS는 전류 측정을 수행하도록 설정된다.
개시 지연은 영 입력 전류를 안정화하고 DPS를 영 입력 전류 측정을 실행하도록 설정하기 위한 시간을 제공하기에 충분하다. 따라서 지정된 개시 지연이 종료되면, DPS는 전류 측정을 수행할 준비가 되며, 상태 머신(54)은 표본화 제어장치(68)에 개시 신호를 제공한다. 표본화 제어장치는 차동 증폭기의 아날로그 출력 신호를 표본화하기 위한 표본화 펄스를 ADC(66)에 공급한다. 표본은 양자화되며, 그 결과로 발생되는 디지털 값은 획득 메모리(76)에 로드된다.
지정된 표본 수가 공급되면, 상태 머신은 준비 신호를 시퀀서(48)에 공급하고, 시퀀서는 벡터 메모리의 트래버스(traverse)를 재개한다. 또한 상태 머신이 레지스터(84)에 저장된 어드레스를 증가시키기 때문에, 상태 머신은 다음 트리거를 수신하는 즉시, 커맨드 스택으로부터 다음 커맨드 세트를 판독한다.
테스트가 종료되면, 호스트 컴퓨터는 획득 메모리(78)로부터 모든 데이터를 판독하고, 데이터를 처리하여 테스트 보고서를 제공한다.
전술한 바와 같이, 전류 측정 장치(58)는 서버에 의해 수행될 동작을 비교적 우선순위(relative priority)에 관계없이 측정하도록 설정되므로, 설정에 소요되는 시간이 반복된다. 전류 측정 장치가 마스터 클록의 제어 하에서 동작하며 서버 자원의 사용가능성(availability of resources of the server)에 종속적이지 않기 때문에, 모든 전류 측정이 반복적으로 수행된다. 트리거가 DPS 그룹을 형성하는 경우, 그룹 내의 서로 다른 DPS가 동기식으로 설정되어, 동기식으로 그리고 반복적으로 동작한다.
영 입력 전류를 측정하는 것 이외에도, 상태 시퀀스를 통해 실행 중일 때 동적 전류, 즉 DUT에 의해 유도된 전류를 측정하는데 유용하다. 동적 전류는 일반적으로 영 입력 전류보다 실질적으로 크며, 영 입력 전류보다 실질적으로 높은 주파수에서 변한다. 도 3에 예시된 전류 측정용 DPS를 사용하여 영 입력 전류 및 동적 전류 모두를 측정할 수 있다.
도 3에 예시된 DPS에서, 전류 측정 장치(58)의 감도는 조정가능하다. 이는 작은 전류를 아주 정확하게 측정할 수 있도록 하며, 정확도는 낮지만 높은 전류를 측정할 수 있도록 한다. 일반적으로 영 입력 전류 측정 시에는 감도 설정을 높게 하며, 동적 전류 측정 시에는 감도 설정을 낮게 한다. 다수의 감지 저항을 제공함으로써 감도를 조정할 수 있으며, 차동 증폭기(64)의 이득을 조정함으로써 레지스터를 선택하기 위한 스위치를 효율적으로 할 수 있다.
또한 동적 전류가 고 주파수에서 변할 수 있기 때문에, 표본화 펄스 발생기에 의한 표본화 펄스 발행 속도는 가변적이다. 특정 동적 전류 측정용으로 선택되는 표본화 속도는 증폭기(64)의 출력 신호의 예상 주파수에 따라 달라진다. 니이키스트 한계(Nyquist limit) 이하의 속도로 표본화되는 것에 기인하는 에일리어싱(aliasing)을 방지하기 위해, 증폭기(64)의 출력 신호는 조정가능한 차단 주파수(cut-off frequency) fc를 가지는 프로그래머블 저역 필터(programmable low-pass filter; 74)를 통해 ADC로 공급된다. 차단 주파수는 표본화 속도의 절반보다 다소 낮다. 변환된 디지털 표본은 노이즈를 감소시키고 측정 정확도를 증가시키도록 평균화(average)된다.
도 3에 예시된 DPS에서, 커맨드 스택의 각 위치에 저장된 커맨드 값은 개시 지연 및 표본 수뿐만 아니라 감도, 표본화 속도, 차단 주파수, 및 전류 레벨을 포함한다. 상태 머신은 커맨드 스택 내의 메모리 위치의 내용을 판독하는 경우, 감도를 지정된 값으로 조정함으로써 응답하는 전류 측정 장치(58)에 감도값을 공급하고, 차단 주파수를 필터(74)에 공급하고, 표본화 속도를 표본화 펄스 발생기에 제공하고, 전류 레벨을 전원 공급 증폭기에 공급한다.
동적 전류를 측정하는 경우, 시퀀서가 루프 패턴으로 DUT를 구동하고, 루프 내에서 또는 루프가 시작되기 전에 트리거가 발행한다. 루프에 대한 DUT의 상태가 원하는 상태인 경우, 즉 루프 내이거나 또는 가능하다면 루프가 시작되기 직전인 경우, 전류 측정 장치가 측정을 수행할 준비상태가 되도록 개시 지연이 선택된다.
DUT가 패턴 시퀀스를 통과하여 실행되면, 전술한 바와 같이 DUT에 의해 유도된 전류는 일반적으로 영 입력 전류보다 훨씬 높다. 필요한 고전류를 공급하기 위해, 전원 공급 증폭기는 고전류 모드로 스위칭된다. 전류가 높기 때문에, 전류 측정 장치의 감도는 일반적으로 영 입력 전류 측정 시에 사용되는 값보다 낮은 값으로 설정된다. 또한 동적 전류의 주파수가 높기 때문에, 일반적으로 동적 전류 측정 시의 필터 차단 주파수(filter cut-off frequency)는 영 입력 전류 측정 시의 주파수에 비해 훨씬 낮다. 표본화 속도는 필터(74)의 차단 주파수에 기초하여 선택된다.
영 입력 전류 측정은 기본적으로 도 2를 참조하여 설명한 것과 동일한 방법으로 도 3에 예시된 DPS를 사용하여 수행될 수 있다. 전류 레벨은 낮은 레벨로 설정되며, 감도는 높게 설정되며, 표본화 속도 및 차단 주파수는 낮게 설정된다.
다른 준 자동 테스트 장비를 사용하여 다른 테스트를 수행할 수 있다. 예를 들어, 커맨드 스택 내에 저장된 매개변수가 표본화 속도, 양자화 범위, 표본 수 및 필터 차단 주파수를 포함하는 경우, DUT의 신호 핀과 연결되며 DUT의 핀에 존재하는 신호를 디지털화하고 저장하는 디지털 파형 기록 장치를 준 자동 테스트 장비로 구성할 수 있다. 각각의 경우에, 테스트 장비는 커맨드 스택으로부터의 커맨드를 판독하고, 테스트를 수행할 커맨드에 기초하여 장비를 설정하고, 테스트 결과를 로컬 획득 메모리 내에 임시로 저장하고, 테스트가 완료되면 준비 신호를 시퀀서에 제공함으로써 트리거에 응답하는 상태 머신을 포함한다. 모든 테스트 장비가 동일한 마스터 클록 신호를 수신하기 때문에, 이들 장비 모두는 동기식으로 동작한다. 또한 테스터 모듈은 동일한 마스터 클록 신호를 수신하고 동기식으로 동작한다.
본 발명이 본 명세서에 기술된 특정 실시예로 제한되지 않으며, 첨부된 청구항 및 등가물에 정의된 본 발명의 범위를 벗어나지 않고 본 발명에 대하여 변경을 실시할 수 있다는 것을 이해해야 한다.
본 발명에 의한 전류 측정 장치는 영 입력 전류 측정 시 서버에 의해 수행될 동작을 비교적 우선순위에 관계없이 측정하므로 설정 시간이 반복된다. 또한 전류 측정 장치가 마스터 클록의 제어 하에서 동작하며 서버 자원의 사용가능성에 종속적이지 않기 때문에, 모든 전류 측정은 반복적으로 수행된다. 트리거가 DPS 그룹을 형성하는 경우, 그룹 내의 서로 다른 DPS가 동기식으로 설정되므로, DPS는 동기식, 반복적으로 동작한다.
영 입력 전류를 측정하는 것 이외에도, 동적 전류, 즉 DUT에 의해 유도된 전류를 측정하는 경우에도 유용하다. 본 발명에 의한 전류 측정용 DPS를 사용하여 영 입력 전류 및 동적 전류 모두를 측정할 수 있다.

Claims (15)

  1. 복수의 신호 핀을 가지는 집적 회로 소자(DUT)를 테스트하는 집적 회로 테스터에 있어서,
    a) 상기 DUT의 신호 핀과 연결되는 신호 단자를 각각 가지는 복수의 테스트 모듈;
    b) 클록 신호를 제공하는 수단;
    c) 획득 태스크(acquisition task)를 수행하는 준 자동 테스트 장비(quasi-autonomous test instruments)―여기서 준 자동 테스트 장비는 상태 머신, 획득 태스크의 매개변수를 지정하기 위한 커맨드를 저장하는 커맨드 스택, DUT의 핀과 연결되는 적어도 하나의 단자를 가지며 획득 태스크의 정의된 매개변수에 따라 DUT로부터 변수값을 획득하는 획득 장치, 및 테스트 후에 획득된 값을 임시로 저장하고 획득된 값을 사용가능하게 하는 획득 메모리(acquisition memory)를 포함함―; 및
    d) 테스터 모듈과 동작가능하게 결합되어 모듈이 테스트를 실행하도록 하고, 준 자동 테스트 장비와 동작가능하게 결합되어 테스트 장비에 트리거를 공급하는 시퀀서 수단
    을 포함하며,
    상기 상태 머신은 획득 트리거에 응답하여 커맨드 스택으로부터 커맨드를 판독하고 클록 신호의 제어 하에서 커맨드 내에서 지정된 매개변수에 따라 획득 태스크를 수행함으로써 획득 태스크의 성능을 초기화하는
    집적 회로 테스터.
  2. 제1항에 있어서,
    상기 준 자동 테스트 장비가 전력 공급 증폭기, 및 상기 전원 공급 증폭기에 의해 DUT의 전원 공급 핀에 공급된 전류를 측정하는 전류 측정 장치를 포함하는 전류 측정용 DPS(device power supply)인 집적 회로 테스터.
  3. 제2항에 있어서,
    상기 획득 장치가 전류 감지 저항 수단, 및 상기 전류 감지 저항 수단 양단의 전압을 감지하고 디지털화하는 디지털화 수단을 포함하는 집적 회로 테스터.
  4. 제3항에 있어서,
    상기 디지털화 수단이 차동 증폭기 및 아날로그-디지털 변환기를 포함하는 집적 회로 테스터.
  5. 제4항에 있어서,
    상기 커맨드 스택에 의해 저장된 커맨드가 디지털화 장치의 표본화 속도(sampling rate)를 지정하는 집적 회로 테스터.
  6. 제4항에 있어서,
    상기 차동 증폭기와 상기 아날로그-디지털 변환기 사이에 연결된 저역 필터를 추가로 포함하며,
    상기 커맨드 스택에 의해 저장된 커맨드가 저역 필터의 차단 주파수를 지정하는
    집적 회로 테스터.
  7. 제2항에 있어서,
    상기 커맨드 스택에 의해 저장된 커맨드가 전류 측정 장치의 감도(sensitivity)를 지정하는 집적 회로 테스터.
  8. 제1항에 있어서,
    상기 커맨드 스택에 의해 저장된 커맨드는 개시 지연을 지정하고,
    상기 상태 머신은 개시 지연에 응답하여, 개시 지연이 종료될 때까지 획득 값을 지연하는
    집적 회로 테스터.
  9. 제1항에 있어서,
    제2 획득 태스크를 수행하는 제2 준 자동 테스트 장비―여기서 제2 준 자동 테스트 장비는 상태 머신, 제2 획득 태스크의 매개변수를 지정하기 위한 커맨드를 저장하는 커맨드 스택, DUT의 제2 핀과 연결되는 적어도 하나의 단자를 가지며 제2 획득 태스크의 정의된 매개변수에 따라 DUT로부터 변수값을 획득하는 획득 장치, 및 테스트 후에 획득된 값을 임시로 저장하고 획득된 값을 사용가능하게 하는 획득 메모리를 포함함―를 포함하며,
    상기 시퀀서 수단은 제2 테스트 장비와 동작가능하게 결합되어 제2 테스트 장비에 트리거를 제공하고,
    제2 테스트 장비의 상태 머신은 제2 테스트 장비에 의해 수신된 트리거에 응답하여, 제2 테스트 장비의 커맨드 스택으로부터 커맨드를 판독하고 클록 신호 제어 하에서 커맨드 내에 지정된 매개변수에 따라 제2 획득 태스크를 수행함으로써 제2 획득 태스크의 성능을 초기화하는
    집적 회로 테스터.
  10. 제1항에 있어서,
    각각의 획득 태스크를 수행하고, 상태 머신, 커맨드 스택, 획득 장치 및 획득 메모리를 각각 포함하는 복수의 준 자동 테스트 장비―여기서 복수의 준 자동 테스트 장비는 각각 공통 마스터 클록에 응답하여 동기식으로 동작함―를 포함하는 집적 회로 테스터.
  11. 복수의 신호 핀을 가지는 집적 회로 소자(DUT)를 테스트하는 집적 회로 테스터에 있어서,
    a) 상기 DUT의 신호 핀과 연결되는 신호 단자를 각각 가지는 복수의 테스터 모듈;
    b) 클록 신호를 제공하는 수단;
    c) 제1 및 제2 획득 태스크를 각각 수행하는 제1 및 제2 준 자동 테스트 장비(quasi-autonomous test instruments)―여기서 제1 및 제2 준 자동 테스트 장비는 상태 머신, 획득 태스크의 매개변수를 지정하기 위한 커맨드를 저장하는 커맨드 스택, DUT의 핀과 연결되는 적어도 하나의 단자를 가지며 획득 태스크의 정의된 매개변수에 따라 DUT로부터 변수값을 획득하는 획득 장치, 및 테스트 후에 획득된 값을 임시로 저장하고 획득된 값을 사용가능하게 하는 획득 메모리를 포함함―; 및
    d) 테스터 모듈과 동작가능하게 결합되어 모듈이 테스트를 실행하도록 하고, 제1 및 제2 준 자동 테스트 장비와 동작가능하게 결합되어 제1 및 제2 트리거를 제1 및 제2 테스트 장비에 공급하는 시퀀서 수단
    을 포함하며,
    상기 제1 테스트 장비의 상태 머신은 제1 트리거에 응답하여, 커맨드 스택으로부터 커맨드를 판독하고 클록 신호의 제어 하에서 커맨드 내에서 지정된 매개변수에 따라 획득 태스크를 수행함으로써 제1 획득 태스크의 성능을 초기화하고,
    상기 제2 테스트 장비의 상태 머신은 제2 트리거에 응답하여, 커맨드 스택으로부터 커맨드를 판독하고 클록 신호의 제어 하에서 커맨드 내에서 지정된 매개변수에 따라 획득 태스크를 수행함으로써 제2 획득 태스크의 성능을 초기화하는
    집적 회로 테스터.
  12. 제11항에 있어서,
    상기 제1 및 제2 테스트 장비가 상기 제1 및 제2 트리거 각각에 개별적으로 응답하며,
    상기 제1 및 제2 테스트 장비 모두가 제3 트리거에 응답하는
    집적 회로 테스터.
  13. 복수의 신호 핀을 가지는 집적 회로 소자(DUT)를 테스트하는 방법에 있어서,
    a) 상기 DUT가 상태 시퀀스를 점차적으로 통과하도록 하기 위해 상기 신호 핀 중에서 적어도 하나의 핀을 통해 DUT와 상호작용하는 단계;
    b) 소정의 상태에 도달하는 즉시, 트리거를 발행하는 단계;
    c) 상기 트리거에 응답하여, 커맨드 스택으로부터 획득 태스크의 매개변수를 지정하는 커맨드를 판독함으로써 클록 신호의 제어 하에서 획득 태스크의 성능을 초기화하는 단계;
    d) 클록 신호의 제어 하에서 커맨드 내에서 지정된 매개변수에 따라 상기 획득 태스크를 수행하여, DUT와 연관된 변수값을 측정하는 단계;
    e) 상기 변수값을 로컬 메모리 내에 임시로 저장하는 단계;
    f) 계속하여 상태 시퀀스를 점차 통과하는 단계; 및
    g) 상기 시퀀스가 종료된 후에, 로컬 메모리의 내용을 판독하는 단계
    를 포함하는 집적 회로 소자의 테스트 방법.
  14. 제13항에 있어서,
    상기 획득 태스크가 DUT의 영 입력 전류(quiescent current)를 측정하는 집적 회로 소자의 테스트 방법.
  15. 제13항에 있어서,
    상기 획득 태스크가 DUT의 동적 전류(dynamic current)를 측정하는 집적 회로 소자의 테스트 방법.
KR1019997010026A 1997-04-30 1998-04-29 적어도 하나의 준 자율 테스트 장비를 포함하는 집적 회로 테스터 KR20010020404A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/850,750 US5930735A (en) 1997-04-30 1997-04-30 Integrated circuit tester including at least one quasi-autonomous test instrument
US8/850,750 1997-04-30

Publications (1)

Publication Number Publication Date
KR20010020404A true KR20010020404A (ko) 2001-03-15

Family

ID=25309010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997010026A KR20010020404A (ko) 1997-04-30 1998-04-29 적어도 하나의 준 자율 테스트 장비를 포함하는 집적 회로 테스터

Country Status (6)

Country Link
US (1) US5930735A (ko)
EP (1) EP0990166B1 (ko)
JP (1) JP2002513474A (ko)
KR (1) KR20010020404A (ko)
DE (1) DE69828877T2 (ko)
WO (1) WO1998049575A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920277B1 (ko) * 2001-04-25 2009-10-08 베리지 (싱가포르) 피티이. 엘티디. 파라미터 값 및 에러 표시 보존 방법과, 알고리즘 제어변수 복원 방법과, 에러 표시에서의 분기 방법
KR20160108245A (ko) * 2015-03-06 2016-09-19 스타칩 실리콘 웨이퍼 상의 집적 회로용 테스터 및 집적 회로

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064948A (en) * 1998-03-02 2000-05-16 Tanisys Technology, Inc. Tester systems
US6031479A (en) * 1998-04-24 2000-02-29 Credence Systems Corproation Programmable digitizer with adjustable sampling rate and triggering modes
US6445208B1 (en) * 2000-04-06 2002-09-03 Advantest Corp. Power source current measurement unit for semiconductor test system
US7185247B2 (en) * 2003-06-26 2007-02-27 Intel Corporation Pseudo bus agent to support functional testing
US7908531B2 (en) * 2006-09-29 2011-03-15 Teradyne, Inc. Networked test system
KR20090022603A (ko) * 2007-08-31 2009-03-04 삼성전자주식회사 디바이스 파워 서플라이 확장 회로, 이를 포함하는 테스트시스템 및 반도체 장치의 테스트 방법
US20120206150A1 (en) * 2009-08-27 2012-08-16 Kyle David Holzer Adjustable gain amplifier, automated test equipment and method for adjusting a gain of an amplifier
JPWO2012014876A1 (ja) * 2010-07-27 2013-09-12 日本電気株式会社 信号検出装置、その制御方法、プログラム及び無線通信装置
US10306169B2 (en) * 2015-02-06 2019-05-28 Rambus Inc. Image sensor with oversampled column output
CN113486077B (zh) * 2021-06-11 2023-08-22 北京空间飞行器总体设计部 使用实时数据库处理航天器电源系统测试数据的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816750A (en) * 1987-01-16 1989-03-28 Teradyne, Inc. Automatic circuit tester control system
US5059889A (en) * 1990-03-08 1991-10-22 Texas Instruments Incorporated Parametric measurement unit/device power supply for semiconductor test system
JP2944256B2 (ja) * 1991-06-10 1999-08-30 三菱電機株式会社 デバッグ用プログラム作成方法
US5731700A (en) * 1994-03-14 1998-03-24 Lsi Logic Corporation Quiescent power supply current test method and apparatus for integrated circuits
US5528136A (en) * 1994-10-06 1996-06-18 Teradyne, Inc. VLSI component tester with average current measuring capability
US5748642A (en) * 1995-09-25 1998-05-05 Credence Systems Corporation Parallel processing integrated circuit tester

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920277B1 (ko) * 2001-04-25 2009-10-08 베리지 (싱가포르) 피티이. 엘티디. 파라미터 값 및 에러 표시 보존 방법과, 알고리즘 제어변수 복원 방법과, 에러 표시에서의 분기 방법
KR20160108245A (ko) * 2015-03-06 2016-09-19 스타칩 실리콘 웨이퍼 상의 집적 회로용 테스터 및 집적 회로

Also Published As

Publication number Publication date
EP0990166B1 (en) 2005-02-02
EP0990166A1 (en) 2000-04-05
DE69828877T2 (de) 2005-06-30
EP0990166A4 (en) 2000-10-18
WO1998049575A1 (en) 1998-11-05
JP2002513474A (ja) 2002-05-08
US5930735A (en) 1999-07-27
DE69828877D1 (de) 2005-03-10

Similar Documents

Publication Publication Date Title
US6195772B1 (en) Electronic circuit testing methods and apparatus
US4651088A (en) Device for testing semiconductor devices
US6445208B1 (en) Power source current measurement unit for semiconductor test system
US5930735A (en) Integrated circuit tester including at least one quasi-autonomous test instrument
US6202186B1 (en) Integrated circuit tester having pattern generator controlled data bus
JP2002535624A (ja) リアルタイムで分岐処理をする集積回路テスタ
JPS60100065A (ja) 電子回路の自動化テスト中にプログラムしたテスト信号を印加すると共にモニタする方法及び装置
JP2001311765A (ja) 半導体テストシステム
JP2002517762A (ja) アモルファス論理を有する集積回路テスタ
US5066909A (en) Apparatus for testing an electronic circuit having an arbitrary output waveform
JPH065261B2 (ja) 電子デバイス又は回路テスト方法及び装置
JP2539897B2 (ja) 漏れ電流試験装置
US5528136A (en) VLSI component tester with average current measuring capability
JP3960858B2 (ja) アナログ/ディジタル信号変換方法
US20010005143A1 (en) Configuration for measurement of internal voltages in an integrated semiconductor apparatus
US6697753B2 (en) Methods and apparatus for testing electronic devices
KR100438464B1 (ko) 반도체 집적 회로 및 패드셀의 기능 테스트를 위한 방법
EP1070260A1 (en) An arrangement for transient-current testing of a digital electronic cmos circuit
JPH0766031B2 (ja) 検査装置
JPH0580093A (ja) 電子回路のインピーダンス検査装置
KR200141489Y1 (ko) 전자부품의 핀 접촉검사장치
Whetsel An IEEE 1149.1 based voltmeter/oscilloscope in a chip
JPS6126630B2 (ko)
JPS58129274A (ja) Lsiの試験方式
WO2001038888A1 (fr) Appareil et procede de mesure d'instabilite et appareil de controle pour circuit integre a semi-conducteur equipe de l'appareil de mesure d'instabilite

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application