KR20010003681A - 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의 반도체 메모리장치 제조방법 - Google Patents

선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의 반도체 메모리장치 제조방법 Download PDF

Info

Publication number
KR20010003681A
KR20010003681A KR1019990024057A KR19990024057A KR20010003681A KR 20010003681 A KR20010003681 A KR 20010003681A KR 1019990024057 A KR1019990024057 A KR 1019990024057A KR 19990024057 A KR19990024057 A KR 19990024057A KR 20010003681 A KR20010003681 A KR 20010003681A
Authority
KR
South Korea
Prior art keywords
plug
forming
epitaxial growth
selective epitaxial
silicon
Prior art date
Application number
KR1019990024057A
Other languages
English (en)
Other versions
KR100326248B1 (ko
Inventor
홍희일
한대희
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990024057A priority Critical patent/KR100326248B1/ko
Publication of KR20010003681A publication Critical patent/KR20010003681A/ko
Application granted granted Critical
Publication of KR100326248B1 publication Critical patent/KR100326248B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

사선형 활성영역 및 이를 둘러싸고 있는 소자분리영역을 포함하는 반도체기판의 상기 활성영역상에 워드라인을 형성하는 단계와, 상기 워드라인 측벽에 절연막 스페이서를 형성하는 단계, 및 상기 워드라인 측벽 스페이서들 사이에 노출되는 상기 활성영역의 기판 표면에 선택적 에피택셜 성장 방법으로 실리콘을 성장시켜 플러그를 형성하는 단계를 포함하여 구성되는 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의 반도체 메모리장치 제조방법을 제공한다. SEG를 통해 플러그 공정을 행할 경우, 기존의 방식과 비교해 볼때 플러그용 마스크공정과 SAC식각을 하지 않으므로 오정렬이 없고, 콘택 영역의 축소가 발생하지 않으며, 플러그 물질로 증착된 폴리실리콘을 각 독립된 플러그로 절연하기 위한 CMP공정의 난제도 해결할 수 있는등 기술적인 문제들을 해결할 수 있다. 또한, 마스킹 공정, 식각, 폴리실리콘 증착, CMP등 플러그 형성과 관련된 일련의 공정을 SEG공정 한가지로 줄임으로써 제조 비용 절감에 큰 효과가 있다.

Description

선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의 반도체 메모리장치 제조방법{Method of fabricating slash type semiconductor memory device including plugs formed by selective epitaxial growth}
본 발명은 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의 반도체 메모리장치 제조방법에 관한 것으로, 특히 비트라인과 비트라인콘택을 직접 연결할 수 있는 사선형 셀구조를 이용하여 기존의 식각에 의한 플러깅 공정이 아닌 활성영역에 SEG방법으로 실리콘을 성장시켜 플러깅하는 반도체 메모리장치의 제조방법에 관한 것이다.
DRAM 반도체소자가 미세화됨에 따라 발생하는 공정상의 많은 문제 가운데 가장 큰 난제는 활성영역과 비트라인, 활성영역과 커패시터를 전기적으로 연결시키는 것이다. 즉, 비트라인 콘택, 스토리지노드 콘택을 사진식각공정으로 형성해야 하는데 현재는 주로 SAC(self aligned contact) 식각등의 방법을 이용하여 플러그라는 중간 연결 패드를 만들어 공정을 행하고 있다. 상기 SAC 식각을 이용한 플러깅 공정을 도 1a 내지 도 1e에 나타내었다.
도 1a는 반도체기판상에 워드라인(1) 형성후, 워드라인을 실리콘 질화막등의 절연막으로 감싸는 스페이서(2) 형성공정까지를 나타낸 것이고, 도 1b는 실리콘 산화막이 주로 사용되는 1차 층간절연막(3)을 기판 전면에 증착하고 이를 CMP공정으로 평탄화한 후, 원하는 콘택 크기보다 큰 영역에 대해 리소그래피 공정으로 포토레지스트(4)를 패터닝하여 창을 열어놓은 상태를 나타내고 있다. 이때 콘택 크기보다 큰 영역에 대해 창을 열어놓는 것은 마스크공정의 어려움인 미세 패터닝의 부담을 줄임과 동시에 마스크작업시 필연적으로 발생하는 오정렬(mis-alignment)을 보상하기 위한 것이다. 이러한 리소그래피 공정이 가능한 것은 1차 층간절연막(3)을 식각할때 식각선택비를 이용해 워드라인을 감싸고 있는 절연물의 식각은 상대적으로 적게 하여 워드라인이 드러나지 않고 활성영역까지 1차 층간절연막을 식각할 수 있는 SAC식각이라고 하는 공정 덕분이다. 그러나 0.13??m 이하의 극미세 선폭인 경우, SAC 식각이 갖는 가장 큰 문제는 리소그래피 공정시 오정렬, 활성영역 대비 식각 깊이, 식각 경사도등의 원인으로 완벽한 콘택 영역을 확보하지 못하고 도 1c에 나타낸 것과 같은 식각 프로파일을 갖는다는 점이다.
도 1d는 도 1c의 식각프로파일을 따라 폴리실리콘(5)을 채우고 폴리실리콘(5)과 1차 층간절연막(3)을 동시에 CMP하여 폴리실리콘 플러그를 형성하는 공정을 나타낸 것이다. 이렇게 비트라인 콘택, 스토리지노드 콘택을 직접 활성영역에 형성하지 않고 미리 워드라인선상까지 전기적 연결을 위한 영역을 확보하는 것을 플러깅 공정이라고 한다. 도 1d의 경우, 식각 프로파일의 문제로 왼쪽 플러그 영역의 콘택영역이 충분히 확보되지 않고 있으며, 만약 접촉 저항의 문제가 없다고 하더라도 콘택영역의 축소로 스토리지노드 콘택시 리소그래피 오정렬에 의해 전기적 연결이 되지 않을 가능성도 있다. 또한 모두 연결된 폴리실리콘은 CMP를 통하여 각각의 독립된 플러그들로 반드시 절연시켜야 하는데 SAC 식각시 발생하는 단차 때문에 100% 절연을 보장하기 어렵다. 도 1e는 플러그 형성후, 비트라인 콘택, 비트라인(7) 형성공정까지를 보여주고 있다. 참조부호 6은 재증착된 층간절연막을 나타낸다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 사선형 셀구조를 이용하여 활성영역에 SEG방법으로 실리콘을 성장시켜 플러그를 형성하는 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의 반도체 메모리장치 제조방법은 경사진 모양의 사선형 활성영역 및 이를 둘러싸고 있는 소자분리영역을 포함하는 반도체기판의 상기 활성영역상에 워드라인을 형성하는 단계와, 상기 워드라인 측벽에 절연막 스페이서를 형성하는 단계, 및 상기 워드라인 측벽 스페이서들 사이에 노출되는 상기 활성영역의 기판 표면에 선택적 에피택셜 성장 방법으로 실리콘을 성장시켜 플러그를 형성하는 단계를 포함한다.
도 1a 내지 도 1e는 종래의 SAC 식각공정에 의한 반도체 메모리장치의 플러그 형성방법을 도시한 공정순서도,
도 2a 및 도 2b는 직사각형 메모리셀 및 사선형 메모리셀에 대한 개략도,
도 3a 및 도 3b는 사선형 메모리셀의 단위 레이아웃 개략도,
도 4a 내지 도 4d는 본 발명의 일실시예에 의한 SEG플러그 형성방법을 도시한 공정순서도,
도 5a 내지 도 5d는 본 발명의 다른 실시예에 의한 SEG플러그 형성방법을 도시한 공정순서도.
*도면의 주요부분에 대한 부호의 설명*
1.활성영역 2,11.워드라인
3.비트라인 콘택 4.비트라인
5.스토리지노드 콘택 12.워드라인 측벽 스페이서
13.SEG방식에 의해 성장된 실리콘 플러그
14.1차 층간절연막 15.비트라인
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
SEG(selective epitaxial growth)라고 하는 것은 단결정 실리콘기판을 시드층(seed layer)으로 하여 그위에 실리콘을 동일한 결정방향으로 하여 성장시키는 기술이다. 따라서 이 방법을 사용할 경우, 실리콘이 표면에 드러나 있는 영역에만 선택적으로 실리콘을 성장시킬 수 있다. 이 SEG방법을 플러그 형성에 적용하면 활성영역 형성, 워드라인 형성후 드러나는 실리콘 기판 영역이 모두 비트라인 콘택과 스토리지노드 콘택을 위한 공간이므로 이 실리콘이 드러난 영역을 시드층으로 하여 실리콘을 성장시키면 기존의 SAC 식각을 하지 않고 플러그를 만들 수 있으며, SAC 식각 플러깅 공정시 발생하는 문제점을 해결할 수 있다.
그러나 이 SEG 공정의 많은 장점에도 불구하고 그 적용에 있어서 가장 큰 문제점은 기존의 셀 설계 구조상 SEG 플러그 형성이 불가능하다는 것이다. 그 이유는 기존의 폴디드 비트라인형 직사각형(bar type) 셀의 경우, 활성영역이 비트라인과 평행하게 위치하여 SEG방법으로 플러그를 만든다고 하더라도 비트라인 콘택을 형성하여 비트라인을 연결하고 나면 스토리지노드 콘택을 연결하기 위한 공간 확보가 불가능하기 때문이다. 기존의 SAC 식각방법의 플러그를 형성할 경우는 도 2a에 나타낸 바와 같이 SAC 마스크공정시 비트라인 콘택(3)에 해당하는 영역을 활성영역(1) 이외의 영역까지 확장하여 패터닝한 후, 비트라인과 활성영역을 어긋나게 배치하여 제작한다. 도 2a에서 참조부호 2는 워드라인, 4는 비트라인, 5는 스토리지노드 콘택을 각각 나타낸다.
본 발명은 기존의 설계구조상 불가능했던 SEG 플러그 공정을 사선형 메모리셀의 설계구조로 변경함으로써 가능하게 하였다. 사선형 메모리셀의 경우(도 2b 참조) 폴디드(folded) 비트라인 구조를 유지하면서도 활성영역을 사선형으로 기울여 비트라인 콘택과 커패시터 콘택을 모두 활성영역상에 형성할 수 있으므로 SEG 플러그가 가능하다.
도 2b를 참조하여 본 발명에 의한 사선형 메모리셀 구조를 살펴 보면, 1개의 사선형 활성영역(1)위에 워드라인(2)이 2개 지나가고 있어 활성영역을 3등분하고 있으며, 좌우 양쪽은 소오스 영역으로 커패시터와 연결하기 위한 스토리지노드 콘택(5)이 위치한다. 중앙부분은 공통 드레인영역으로 비트라인과 연결하기 위한 비트라인 콘택(3)이 위치한다. 활성영역(1), 워드라인(2), 비트라인(4)등의 콘택 형태를 보면 동일선상에서 워드라인, 비트라인이 모두 2개씩 번갈아가며 활성영역과 교차, 미교차를 반복함을 알 수 있다. 상기 사선형 메모리셀구조에 있어서, 활성영역의 각도는 상기 워드라인과 비트라인의 간격을 변경함으로써 변화시킬 수 있는데, 그 각도는 약 20°- 30°경사지게 하는 것이 바람직하다.
상기와 같은 사선형 셀을 이용하면 SEG방법을 사용한 플러그 공정이 가능해진다. 도 3a 및 3b는 사선형 메모리셀의 활성영역(1)과 워드라인(2)의 배치구조와, 비트라인콘택(3)과 비트라인(4)의 배치구조를 각각 나타낸 것으로, A-B단면에 따른 공정순서도를 도 4a 내지 4d에 나타내었다. 도 4a 내지 4d를 참조하여 본 발명에 의한 SEG 플러그 제조방법을 설명하면 다음과 같다.
먼저, 도 4a를 참조하면, 반도체기판상에 워드라인(11)을 형성한 후, 실리콘 산화막 또는 실리콘 질화막 또는 실리콘 질화산화막 또는 상기 재료들을 다층으로 쌓아 워드라인 스페이서(12)를 형성한다. 이어서 도 4b에 나타낸 바와 같이 SEG방법으로 노출된 기판 표면에 실리콘을 성장시켜 플러그(13)를 형성한다. 상기 실리콘 플러그 형성시 불순물을 인시튜(in-situ)로 또는 이온주입, 확산의 후속공정을 통해 첨가한다.
상기와 같이 SEG 방법으로 성장시킨 플러깅 방법과 SAC 식각 플러깅 공정을 비교해 보면 도 1에서 보이는 것과 같이 마스크공정과 SAC 식각을 하지 않으므로 오정렬이 없고, 콘택영역의 축소가 발생하지 않으므로 SAC식각 플러깅시 발생하는 주된 문제들을 해결할 수 있다. 또한 증착된 폴리실리콘을 각 독립된 플러그로 절연하기 위한 CMP 공정도 생략할 수 있다.
다음에 도 4c를 참조하면, 기판 전면에 1차 층간절연막(14)을 형성한 후, 소정의 플러그(13)를 노출시키는 비트라인 콘택을 형성한다. 이 경우, 상부에 성장한 실리콘이 측면 방향으로도 성장하여 비트라인 콘택시 정렬 허용도(alignment tolerance)가 크게 증가된다. 이어서 도 4d에 나타낸 바와 같이 비트라인 콘택을 통해 플러그와 연결되는 비트라인(15)을 형성한다.
도 5a 내지 5d는 SEG를 이용한 플러그 형성시 워드라인 높이까지 실리콘을 성장시키지 않고 워드라인 중간 높이까지만 성장시켜 플러깅하는 경우를 나타낸 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
사선형 메모리셀의 경우, 기존의 셀 구조와 비교하여 동일한 셀 크기와 폴디드 비트라인 형식을 만족하므로 집적도나 신뢰도의 측면에서 성능 저하는 없으며 사선형 활성영역을 가지고 있으므로 기존의 설계 구조에서 불가능했던 SEG를 통한 플러그를 형성할 수 있다.
SEG를 통해 플러그 공정을 행할 경우, 기존의 방식과 비교해 볼때 플러그용 마스크공정과 SAC식각을 하지 않으므로 오정렬이 없고, 콘택 영역의 축소가 발생하지 않으며, 플러그 물질로 증착된 폴리실리콘을 각 독립된 플러그로 절연하기 위한 CMP공정의 난제도 해결할 수 있는등 기술적인 문제들을 해결할 수 있다. 또한, 마스킹 공정, 식각, 폴리실리콘 증착, CMP등 플러그 형성과 관련된 일련의 공정을 SEG공정 한가지로 줄임으로써 제조 비용 절감에 큰 효과가 있다.

Claims (6)

  1. 경사진 모양의 사선형 활성영역 및 이를 둘러싸고 있는 소자분리영역을 포함하는 반도체기판의 상기 활성영역상에 워드라인을 형성하는 단계와,
    상기 워드라인 측벽에 절연막 스페이서를 형성하는 단계, 및
    상기 워드라인 측벽 스페이서들 사이에 노출되는 상기 활성영역의 기판 표면에 선택적 에피택셜 성장 방법으로 실리콘을 성장시켜 플러그를 형성하는 단계를 포함하는 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의 반도체 메모리장치 제조방법.
  2. 제1항에 있어서,
    상기 워드라인 측벽 스페이서를 실리콘 산화막 또는 실리콘 질화막 또는 실리콘 질화산화막 또는 상기 재료들을 다층으로 쌓아 형성하는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의 반도체 메모리장치 제조방법.
  3. 제1항에 있어서,
    상기 선택적 에피택셜 성장에 의한 실리콘 플러그 형성시 실리콘을 상기 워드라인위까지 성장시키거나 워드라인 중간까지 성장시키는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의 반도체 메모리장치 제조방법.
  4. 제1항에 있어서,
    상기 실리콘 플러그 형성시 불순물을 인시튜(in-situ)로 또는 이온주입, 확산의 후속공정을 통해 첨가하는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의 반도체 메모리장치 제조방법.
  5. 제1항에 있어서,
    상기 실리콘 플러그를 형성하는 단계후에 반도체기판 전면에 1차 층간절연막을 형성하는 단계와, 상기 1차 층간절연막을 선택적으로 식각하여 소정의 플러그와 연결되는 비트라인 콘택을 형성하는 단계, 상기 비트라인 콘택을 통하여 상기 플러그에 전기적으로 연결되는 비트라인을 형성하는 단계, 상기 비트라인을 포함한 반도체기판 전면에 2차 층간절연막을 형성하는 단계, 상기 2차 층간절연막을 선택적으로 식각하여 소정의 플러그와 연결되는 스토리지노드 콘택을 형성하는 단계, 및 상기 스토리지노드 콘택을 통해 상기 플러그와 전기적으로 연결되는 커패시터를 형성하는 단계가 더 포함되는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의 반도체 메모리장치 제조방법.
  6. 제1항에 있어서,
    상기 사선형 셀구조가 1개의 비트라인상에서 보았을때 2개의 워드라인이 쌍으로 활성영역과 교차, 미교차를 반복하고, 1개의 워드라인상에서 보았을때 2개의 비트라인이 쌍으로 활성영역과 교차, 미교차를 반복하도록 워드라인 및 비트라인이 배치되는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의 반도체 메모리장치 제조방법.
KR1019990024057A 1999-06-24 1999-06-24 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의반도체 메모리장치 제조방법 KR100326248B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024057A KR100326248B1 (ko) 1999-06-24 1999-06-24 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의반도체 메모리장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024057A KR100326248B1 (ko) 1999-06-24 1999-06-24 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의반도체 메모리장치 제조방법

Publications (2)

Publication Number Publication Date
KR20010003681A true KR20010003681A (ko) 2001-01-15
KR100326248B1 KR100326248B1 (ko) 2002-03-08

Family

ID=19595066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024057A KR100326248B1 (ko) 1999-06-24 1999-06-24 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의반도체 메모리장치 제조방법

Country Status (1)

Country Link
KR (1) KR100326248B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100405936B1 (ko) * 2001-12-28 2003-11-14 주식회사 하이닉스반도체 선택적 에피택셜 성장을 이용한 반도체 장치의 랜딩플러그 제조방법
KR100442783B1 (ko) * 2001-12-26 2004-08-04 동부전자 주식회사 캐패시터 형성방법
KR20170083340A (ko) * 2016-01-08 2017-07-18 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065811A (ja) * 1992-06-19 1994-01-14 Sharp Corp 半導体装置
JP3180485B2 (ja) * 1992-12-26 2001-06-25 株式会社デンソー 半導体装置および半導体装置の製造方法
JPH0786586A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 半導体装置及びその製造方法
JP2904253B2 (ja) * 1994-03-18 1999-06-14 日本電気株式会社 半導体装置の製造方法
KR0135695B1 (ko) * 1994-07-18 1998-04-22 김주용 반도체소자
JPH1070253A (ja) * 1996-06-19 1998-03-10 Fujitsu Ltd Ｄｒａｍ半導体装置とその製造方法
JP3604254B2 (ja) * 1997-03-25 2004-12-22 株式会社東芝 半導体記憶装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442783B1 (ko) * 2001-12-26 2004-08-04 동부전자 주식회사 캐패시터 형성방법
KR100405936B1 (ko) * 2001-12-28 2003-11-14 주식회사 하이닉스반도체 선택적 에피택셜 성장을 이용한 반도체 장치의 랜딩플러그 제조방법
KR20170083340A (ko) * 2016-01-08 2017-07-18 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
KR100326248B1 (ko) 2002-03-08

Similar Documents

Publication Publication Date Title
KR100555564B1 (ko) 스퀘어형 스토리지 전극을 채용하는 반도체 소자 및 그제조 방법
KR100308622B1 (ko) 디램 셀 캐패시터 및 제조 방법
US8865547B2 (en) Methods of fabricating a semiconductor device including fine patterns
US7414279B2 (en) Semiconductor device with improved overlay margin and method of manufacturing the same
JPH05198772A (ja) トレンチ記憶キャパシタ上に積層したアクセス・トランジスタを有する折返しビット線超高集積度ダイナミック・ランダム・アクセス・メモリおよびその製造方法
US7250335B2 (en) Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin
JPH0821689B2 (ja) 半導体記憶装置およびその製造方法
US20150035025A1 (en) Semiconductor integrated circuit devices including gates having connection lines thereon
JP2007329501A (ja) 半導体装置の自己整列コンタクト形成方法
KR20040008619A (ko) 반도체소자 제조방법
US6349052B1 (en) DRAM cell arrangement and method for fabricating it
KR100327123B1 (ko) 디램셀캐패시터의제조방법
KR20040065816A (ko) 스토리지 전극과 접촉하기 위해 비트 라인 방향으로확장된 콘택체를 포함하는 반도체 소자 제조 방법
KR100709568B1 (ko) 지그재그 배열의 스토리지노드를 구비한 반도체소자의 제조방법
US7205241B2 (en) Method for manufacturing semiconductor device with contact body extended in direction of bit line
US6242332B1 (en) Method for forming self-aligned contact
KR100486273B1 (ko) 스토리지 전극을 포함하는 반도체 소자 및 그 제조 방법
JP3238066B2 (ja) 半導体記憶装置およびその製造方法
JP2002299472A (ja) 半導体素子の製造方法
KR100326248B1 (ko) 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의반도체 메모리장치 제조방법
KR100214524B1 (ko) 반도체 메모리 소자의 제조방법
JP3355511B2 (ja) 半導体装置の製造方法
US6350650B1 (en) Method for fabricating a semiconductor memory device
KR100714268B1 (ko) 반도체 소자 제조방법
KR100486231B1 (ko) 반도체장치의실린더형하부전극구조를가지는커패시터형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee