KR20000068932A - 불신뢰도 검출장치 및 이 불신뢰도 검출장치를 구비한 재생장치 - Google Patents

불신뢰도 검출장치 및 이 불신뢰도 검출장치를 구비한 재생장치 Download PDF

Info

Publication number
KR20000068932A
KR20000068932A KR1019997004097A KR19997004097A KR20000068932A KR 20000068932 A KR20000068932 A KR 20000068932A KR 1019997004097 A KR1019997004097 A KR 1019997004097A KR 19997004097 A KR19997004097 A KR 19997004097A KR 20000068932 A KR20000068932 A KR 20000068932A
Authority
KR
South Korea
Prior art keywords
signal
value
input
comparator
comparator output
Prior art date
Application number
KR1019997004097A
Other languages
English (en)
Other versions
KR100596043B1 (ko
Inventor
보오르만요하네스오토
베르그만스요하네스빌헬무스마리아
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20000068932A publication Critical patent/KR20000068932A/ko
Application granted granted Critical
Publication of KR100596043B1 publication Critical patent/KR100596043B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명은, 입력신호에 응답하여 신뢰할 수 없는 판정 신호를 발생하는 불신뢰도 검출장치에 관한 것이다. 이 장치는, 상기 입력신호를 수신하는 입력 단자(1)와, 입력신호를 양의 극성을 갖는 제 1 임계값(+Vd)과 비교하고 이것에 응답하여 제 1 비교기 출력신호를 공급하되, 상기 제 1 비교기 출력신호는 입력신호가 제 1 임계값을 초과할 때 제 1 신호값(-1)으로부터 제 2 신호값(+1)을 향해 변화하고, 이에 대한 역도 성립하는 제 1 비교기부(2)와, 입력신호를 음의 극성을 갖는 제 2 임계값(-Vd)과 비교하고 이것에 응답하여 제 2 비교기 출력신호를 공급하되, 상기 제 2 비교기 출력신호는 입력신호가 제 2 임계값을 초과할 때 제 3 신호값(-1)으로부터 제 4 신호값(+1)을 향해 변화하고, 이에 대한 역도 성립하는 제 2 비교부(4)를 구비한다. 더구나, 본 발명은, 기록매체로부터 정보를 판독하는 장치에 관한 것으로, 상기 장치에는 상기한 불신뢰도 검출장치가 설치된다.

Description

불신뢰도 검출장치 및 이 불신뢰도 검출장치를 구비한 재생장치{UNRELIABILITY DETECTOR APPARATUS AND REPRODUCTION APPARATUS PROVIDED WITH THE UNRELIABILITY DETECTOR APPARATUS}
본 발명은, 불신뢰도(unreliability) 검출장치와 이 불신뢰도 검출장치를 구비한 재생장치에 관한 것이다. 불신뢰도 검출장치에는, 일반적으로, 각각 양의 최대 신호 레벨과 제로 신호 레벨 사이 및 음의 최대 신호 레벨과 제로 신호 레벨 사이에 놓인 양 및 음의 임계 레벨과 입력신호를 각각 비교하는 2개의 비교기가 설치된다.
비트 검출기 내부에서는, 일반적으로 신호가 양인지 또는 음인지 여부가 판정된다. 양의 신호는 +1에 대응한다고 칭하며 음의 신호는 -1에 대응한다고 칭해진다. 이상적으로, 판정 순간의 신호값은 +100% 또는 -100%로서, 즉 노이즈와 다른 교란이 존재하지 않는다. +100% 또는 -100% 값 근처에 있는 신호로부터 얻은 판정값은 거의 확실하게 정확하다. 제로 레벨 부근에 있는 신호로부터 얻어진 판정값을 불확실하다. +Vd및 -Vd와 동일한 2개의 임계 레벨을 사용할 때, 판정값 〉 +Vd는 +1에 대응한다고 칭해지며, 판정값 〈 -Vd는 -1에 대응한다고 칭해진다.
-Vd와 +Vd사이에 있는 판정값은 덜 확실하다. 이것들은 이레이저(erasure)로 불린다. 이레이저의 수는 판정 임계값의 레벨에 강하게 의존한다. 임계값을 증가시키기 위해서, 이레이저 율(erasure rate)이 매우 강하게 증가한다.
이레이저를 불확실한 비트 판정으로 생각하면, 이들 불확실한 판정을 더욱 확실하게 하도록 시도할 수 있다. 이러한 과정은 이중 판정 피드백 등화기(dual decision feedback equalizer: DDFE)에서 수행되는 것에 해당한다. DDFE는 당업계에 널리 공지되어 있다. 이에 대해서는, 본 출원인의 국제특허출원 제 IB97/00792호(PHN 15.894)를 참조하기 바란다.
결국, 본 발명의 목적은, 이레이저를 검출하기 위한 불신뢰도 검출장치를 제공함에 있다. 이와 같은 이레이저는 입력신호로부터 얻어진 신뢰할 수 없는 샘플로서 발생하며, 이러한 샘플로부터 보통 복수의 비트가 검출된다.
본 발명에 따른 불신뢰도 장치는, 입력신호에 응답하여 신뢰할 수 없는 판정신호를 발생하는 불신뢰도 검출장치를 구비하는데, 상기 장치는,
- 상기 입력신호를 수신하는 입력수단과,
- 입력신호를 양의 극성을 갖는 제 1 임계값(+Vd)과 비교하고 이것에 응답하여 제 1 비교기 출력신호를 공급하는 과정과 동등한 기능을 수행하되, 상기 제 1 비교기 출력신호는 입력신호가 제 1 임계값을 초과할 때 제 1 신호값(-1)으로부터 제 2 신호값(+1)을 향해 변화하고, 이에 대한 역도 성립하는 제 1 비교기 수단과,
- 입력신호를 음의 극성을 갖는 제 2 임계값(-Vd)과 비교하고 이것에 응답하여 제 2 비교기 출력신호를 공급하는 과정과 동등한 기능을 수행하되, 상기 제 2 비교기 출력신호는 입력신호가 제 2 임계값을 초과할 때 제 3 신호값(-1)으로부터 제 4 신호값(+1)을 향해 변화하고, 이에 대한 역도 성립하는 제 2 비교기 수단과,
- 상기 제 1 및 제 2 비교기 출력신호로부터 거리값을 연산하는 과정과 동등한 기능을 수행하되, 상기 거리값이 X-Y 평면에 있는 고정점과 곡선 사이의 이 평면 내에서의 거리와 관계를 갖고, 상기 평면에 있는 상기 곡선은 상기 X-Y 평면의 Y- 및 X-축을 따라 상기 제 1 및 제 2 비교기 출력신호의 시간에 상응한 신호값을 각각 도시하고 상기 곡선을 형성하는 상기 X-Y 평면에 있는 복수의 점을 형성하여 얻어지며, 상기 X-Y 평면에 있는 상기 고정점(P3)은 상기 Y-축을 따라 상기 제 1 신호값을 도시하고 상기 X-축을 따라 상기 제 4 신호값을 도시하여 얻어지는 거리값 연산수단과,
- 상기 거리값을 거리 임계값과 비교하고, 상기 거리값이 상기 거리 임계값을 초과하지 않을 때 신뢰할 수 없는 판정 신호를 발생하는 과정과 동등한 기능을 수행하는 제 3 비교기 수단을 구비한다.
또 다른 실시예에 있어서, 본 발명에 따른 장치는, 입력신호에 응답하여 신뢰할 수 없는 판정 신호를 발생하는 불신뢰도 검출장치를 구비하며, 상기 장치는,
- 상기 입력신호를 수신하는 입력수단과,
- 입력신호를 양의 극성을 갖는 제 1 임계값(+Vd)과 비교하고 이것에 응답하여 제 1 비교기 출력신호를 공급하는 과정과 동등한 기능을 수행하되, 상기 제 1 비교기 출력신호는 입력신호가 제 1 임계값을 초과할 때 제 1 신호값(-1)으로부터 제 2 신호값(+1)을 향해 변화하고, 이에 대한 역도 성립하는 제 1 비교기 수단과,
- 입력신호를 음의 극성을 갖는 제 2 임계값(-Vd)과 비교하고 이것에 응답하여 제 2 비교기 출력신호를 공급하는 과정과 동등한 기능을 수행하되, 상기 제 2 비교기 출력신호는 입력신호가 제 2 임계값을 초과할 때 제 3 신호값(-1)으로부터 제 4 신호값(+1)을 향해 변화하고, 이에 대한 역도 성립하는 제 2 비교기 수단과,
- X-Y 평면의 Y- 및 X-축을 따라 제 1 및 제 2 비교기 출력신호의 시간에 상응한 신호값을 각각 도시하여 얻어진, 상기 X-Y 평면에 있는 곡선이 상기 X-Y 평면에 있는 소정의 라인과 공통된 적어도 한 개의 점을 갖고 있는지 여부를 판정하는 과정과 동등한 기능을 수행하는 신호처리수단을 구비하고, 상기 소정의 라인은 제 1 고정점과 제 2 고정점을 상호접속하는 제 1 라인에 의해 형성된 상기 X-Y 평면에 있는 반 평면에 놓이고, 상기 반 평면 내부에는 제 3 고정점이 위치하며, 상기 제 1 고정점(P1)은 상기 Y-축을 따라 상기 제 1 신호값을 도시하고 상기 X-축을 따라 상기 제 3 신호값을 도시하여 얻어지고, 상기 제 2 고정점(P2)은 상기 Y-축을 따라 상기 제 2 신호값을 도시하고 상기 X-축을 따라 상기 제 4 신호값을 도시하여 얻어지며, 상기 X-Y 평면에 있는 상기 제 3 고정점(P3)은 상기 Y-축을 따라 상기 제 1 신호값을 도시하고 상기 X-축을 따라 상기 제 4 신호값을 도시하여 얻어지고, 상기 소정의 라인은 상기 제 1 라인과 상기 제 3 점 사이의 상기 반 평면 내부에 놓이며, 상기 신호처리수단은 상기 곡선이 상기 소정의 라인과 공통된 적어도 한 개의 점을 갖는 것을 검출하였을 때 신뢰할 수 없는 판정 신호를 발생하도록 더 구성된다.
본 발명은 다음과 같은 착상에 근거를 두고 있다. 래치의 형태를 가질 수 있는 제 1 및 제 2 비교기 수단의 이상적인 거동을 가정하면, 2개의 비교기 수단은 동일한 판정에 도달하게 된다. 즉, 비트 주파수 주기에 비해 비교기 수단의 빠른 응답시간을 가정하면, 판정값은 위에서 정의한 X-Y 평면에 있는 제 1 및 제 2 점 사이에서 앞뒤로 이동한다.
그러나, 비교기 수단의 응답시간이 비트 주기와 동일한 차수를 갖는 상태에서는, 판정 곡선이 X-Y 평면에 있는 위에서 정의한 제 1 및 제 2 점 사이에 있는 직선으로부터 벗어난다. 이때, 위에서 정의한 제 3 점 P3는 이레이저에 해당한다. 일반적으로, 입력신호의 각각의 극성 전이 동안에 형성된 판정 곡선은, 제 1 및 제 2 점을 통과하여, 제 1 점, 제 2 점 및 제 3 점에 의해 형성된 삼각형 내부에 놓인다. 곡선으로부터 점 P3까지의 거리가 작을수록, 이레이저의 발생 기회가 커진다.
본 발명에 따르면, 입력신호의 각 극성 전이 동안, 점 P3로부터 판정 곡선까지의 거리가 결정되며 상기 거리가 거리 임계값과 비교된다. 샘플이 상기 거리가 상기 거리 임계값보다 작은 것으로 결정된 순간에 입력신호로부터 얻어지면, 입력신호로부터 얻어진 샘플은 한 개의 비트의 검출을 위해 신뢰할 수 없는 것으로 생각된다. 제 2 실시예에 있어서는, 판정 곡선이 상기 X-Y 평면에 있는 소정의 라인과 공통된 적어도 한 개의 점을 갖고 있는지 여부가 결정된다. 샘플이 상기 커브가 상기 소정의 라인과 공통된 적어도 한 개의 점을 갖는 순산에 입력신호로부터 얻어지면, 입력신호로부터 얻어진 샘플은 한 개의 비트의 검출을 위해 신뢰할 수 없는 것으로 생각된다.
본 발명의 이러한 발명내용과 또 다른 발명내용은 다음의 첨부도면을 참조하여 이하에 주어지는 실시예로부터 명백해질 것이며 명확해질 것이다:
도 1a는 불신뢰도 검출장치의 제 1 실시예를 나타낸 것이고, 도 1b는 불신뢰도 검출장치의 제 2 실시예를 나타낸 것이며,
도 2a는 시간의 함수로서 검출장치의 입력신호의 일례를 나타낸 것이고, 도 2b는 이 입력신호에 응답한 검출장치의 제 2 비교부의 출력신호를 나타낸 것이며, 도 2c는 이 입력신호에 응답한 제 1 비교부의 출력신호를 나타낸 것이고,
도 3은 도 2b 및 도 2c에 도시된 것과 같은 비교부의 출력신호를 X-Y 평면에 있는 X축 및 Y축을 따라 도시한 가상적인 X-Y 평면을 나타낸 것이며,
도 4a는 시간의 함수로서 검출장치의 입력신호의 또 다른 예를 나타낸 것이고, 도 4b는 이 또 다른 입력신호에 응답한 검출장치의 제 2 비교부의 출력신호를 나타낸 것이며, 도 4c는 이 또 다른 입력신호에 응답한 제 1 비교부의 출력신호를 나타낸 것이고,
도 5는 도 4b 및 도 4c에 도시된 것과 같은 비교부의 출력신호를 X-Y 평면에 있는 X축 및 Y축을 따라 도시한 가상적인 X-Y 평면을 나타낸 것이며,
도 6은 도 1b의 장치 내부의 신호처리부의 바람직한 실시예를 나타낸 것이고,
도 7은 기록매체로부터 정보신호를 판독하는 장치 내부에 도 1에 도시된 검출장치를 통합한 장치를 나타낸 것이며,
도 8은 입력신호 내부의 2개의 극성 전이를 특정하는 2개의 곡선을 갖는 X-Y 평면을 나타낸 것이다.
도 1a는 불신뢰도 검출장치의 일 실시예를 나타낸 것이다. 상기 장치는 입력신호를 수신하는 입력 단자(1)를 구비하며, 이 입력 단자는 제 1 비교부(1) 및 제 2 비교부(4)의 제 1 입력에 접속된다. 제 1 비교부(2)의 제 2 입력은 단자(6)에 접속되는데, 이 단자에서 제 1 임계값 +Vd가 사용가능하다. 제 2 비교부(4)의 제 2 입력은 단자(8)에 접속되는데, 이 단자에서 제 2 임계값 -Vd가 사용가능하다. 제 1 및 제 2 비교부(2, 4)의 출력은 거리 연산부(10)의 해당하는 입력에 각각 접속되며, 이 거리 연산부는 비교부(12)의 제 1 입력에 접속된 출력을 갖는다. 비교부(12)의 제 2 입력은 단자(14)에 접속되는데, 이 단자에서 임계값 T가 사용가능하다. 상기한 비교부(14)의 출력은 출력 단자(16)에 접속되며, 이 단자 상에서 신뢰할 수 없는 판정 신호를 얻을 수 있다.
도 1b는 도 1a에 도시된 장치에 매우 유사한 장치의 또 다른 실시예를 나타낸 것이다. 거리 연산부(10)와 비교부(12) 대신에, 신뢰할 수 없는 판정 신호를 출력하기 위해 출력 단자(16)에 접속된 출력을 갖는다는 점에서, 도 1b에 도시된 장치는 도 1a에 도시된 장치에 차이점을 갖는다.
이하, 양자의 실시예의 작용에 대해 더욱 상세히 설명한다.
제 1 비교부(2)는 입력신호를 제 1 임계값 +Vd와 비교하고, 그것에 응답하여 제 1 비교기 출력을 그것의 출력에 공급한다. 제 2 비교부(4)는 입력신호를 제 1 임계값 -Vd와 비교하고, 그것에 응답하여 제 2 비교기 출력을 그것의 출력에 공급한다. 이러한 제 1 및 제 2 비교기(2, 4)의 동작을 도 2 및 도 3과 도 4 및 도 5를 참조하여 더욱 상세히 설명한다.
도 2a는 입력신호의 극성 반전 동안, 시간의 함수로서 입력신호 부분을 나타낸 것이다. 도 2a는 제 1 및 제 2 임계값 +Vd및 -Vd각각을 더 나타내었다. 도 2b는 시간의 함수로서 비교부(4)의 출력신호를 개략적으로 나타낸 것이고, 도 2c는 시간의 함수로서 비교부(2)의 출력신호를 개략적으로 나타낸 것이다. 시간 t0에서 -Vd레벨을 교차하면, 비교부(4)의 출력신호는 레벨 -1과 같은 음의 레벨(청구범위의 제 3 신호 레벨)로부터 +1과 같은 양의 레벨(청구범위의 제 4 신호 레벨)로 변화한다. 시간 t1에서 +Vd레벨을 교차하면, 비교부(2)의 출력신호는 레벨 -1과 같은 음의 레벨(청구범위의 제 1 신호 레벨)로부터 +1과 같은 양의 레벨(청구범위의 제 2 신호 레벨)로 변화한다.
도 3은, 제 1 비교부(2)의 출력신호를 수직 Y-축을 따라 도시하고 제 2 비교부(4)의 출력신호를 수평 X-축을 따라 도시한 가상의 X-Y 평면을 나타낸 것이다. 비교부(2, 4)의 출력신호의 시간에 상응한 신호값은 결합되어, X-Y 평면에 있는 복수의 점을 형성하는데, 상기한 점은 점 P1과 P2사이에 곡선을 생성한다. 점 P1은 시간 t0이전 뿐만 아니라 시간 t0에서의 상태를 특정하는데, 이때 비교부(2, 4)의 양자의 출력신호는 출력값 -1을 갖는다. 점 P2는 시간 t2이후 뿐만 아니라 시간 t2에서의 상태를 특정하는데, 이때 비교부(2, 4)의 양자의 출력신호는 출력값 +1을 갖는다. 점 P1과 점 P2사이의 곡선 상의 다른 점은, 입력신호가 임계값 +Vd를 교차할 때 시간 t1에서의 상태를 특정하는 점 P4(t1)와, 비교부(4)의 출력신호가 레벨 +1에 도달하였을 때의 상태를 특정하는 점 P5(t3)이다. 이에 따라, 전이과정 동안, 곡선은 점 P1으로부터 점 P2를 향하는 방향을 따르게 된다.
음의 극성으로부터 양의 극성으로의 극성 반전을 포함하는 도 2a에 도시된 입력신호 부분이 시간 축 주위에서 거울상인 것으로 가정한다. 이와 같은 거울상은, 양 극성으로부터 음 극성으로의 입력신호의 극성 반전을 일으킨다. 이와 같은 극성 반전은 도 3에 도시된 것과 같이 X-Y 평면에 동일한 곡선을 생성하며, 이에 따라 이 곡선은 점 P2로부터 점 P1으로의 방향으로 통과하게 된다는 것이 명백하다.
도 4a는 마찬가지로 극성 반전 동안 시간의 함수로서의 입력신호 부분을 나타낸 것이다. 도 2a와 비교하면, 도 4a에서의 극성 반전이 더 느리다. 도 4b는 시간의 함수로서의 비교부(4)의 출력신호를 개략적으로 나타낸 것이고, 도 4c는 시간의 함수로서의 비교부(3)의 출력신호를 개략적으로 나타낸 것이다.
도 5는 다시, 제 1 비교부(2)의 출력신호를 수직 Y-축을 따라 도시하고 제 2 비교부(2)의 출력신호를 수평 X-축을 따라 도시한 가상의 X-Y 평면을 나타낸 것이다. 점 P1은 시간 t10이전 뿐만 아니라 시간 t10에서의 상태를 특정하는데, 이때, 비교부(2, 4) 양자의 출력신호는 출력값 -1을 갖는다. 점 P2는 시간 t13이후 뿐만 아니라 시간 t13에서의 상태를 특정하는데, 이때 비교부(2, 4)의 양자의 출력신호는 출력값 +1을 갖는다. 상기한 점 P1과 P2사이에 있는 곡선 상의 다른 점은, 입력신호가 임계값 +Vd를 교차할 때의 시간 t11에서의 상태를 특정하는 점 P4(t11)와, 비교부(4)의 출력신호가 레벨 +1에 도달할 때의 상태를 특정하는 점 P5(t12)이다.
도 3 및 도 5에 도시된 곡선은 점 P3로부터 특정한 거리를 갖는다. 도 3과 도 5를 비교하면, 점 P3로부터 곡선의 거리 D는 도 5에 있어서보다 도 3에 있어서 더 크다는 것을 알 수 있다. 점 P4와 P5사이에 있는 시간 간격 동안 입력신호로부터 샘플을 취할 때, 점 P3로부터 곡선의 거리 D가 작을수록, 샘플의 불신뢰도가 더 커진다.
도 1a 에 도시된 거리 연산부(10)는 상기한 거리값 D를 산출하도록 구성되며, 이 거리값은 비교부(12)의 제 1 입력으로 공급된다. 비교부(12)는, 산출된 거리 D를 임계 거리값 T와 비교한다. 산출된 거리 D가 상기한 임계값 T보다 작을 때, 비교부(12)는 출력 단자(16)에서 신뢰할 수 없는 검출신호를 발생한다.
도 3 및 도 5에 도시된 곡선은 이상적인 곡선에 해당한다. 더욱 실제적인 곡선은 도 8에 도시되어 있다. 도 8에는, 서로 다른 형태의 입력신호 내부의 2가지 극성 전이를 특정하는 점 P1및 P2사이에 있는 2개의 곡선 C1및 C2가 도시되어 있다. 도 1a의 실시예와 관련하여 전술한 방식과 다른 방식으로, 입력신호로부터 얻어진 샘플이 신뢰할 수 없는지 있는지 여부를 검출하기 위해, 도 1b의 실시예가 사용될 수 있다.
이하, 도 1b에 도시된 실시예의 신호처리부(11)의 동작을 설명한다. 신호처리부(11)는, 도면에 도시된 곡선 C1및 C2와 같은 곡선이 상기한 X-Y 평면에 있는 소정의 라인과 공통된 적어도 한 개의 점을 갖고 있는지 여부를 결정하는 과정과 동등한 기능을 수행하도록 구성된다. 이와 같은 라인을 도 8에 라인 l에 의해 제공하였다.
라인 l은 점 P1및 P2를 상호접속하는 라인에 의해 형성된 상기 X-Y 평면에 있는 반 평면 내부에 놓인 것으로 정의되며, 이 반 평면 내부에는 점 P3가 놓이는데, 이와 관련하여 도 8을 참조하기 바란다. 특히, 상기한 라인 l은 점 P1과 P2를 통하는 상기 라인과 상기 점 P3사이에 있는 상기 반 평면 내부에 놓인다. 도 8에 도시된 것과 같이, 곡선 C2는 라인 l과 공통된 적어도 한개의 점을 갖는 것을 알 수 있다. 이에 따라, 상기한 신호처리부(11)는, 곡선 C2가 라인 l과 공통된 적어도 한 개의 점을 갖는 것이 정해지면, 신뢰할 수 없는 판정신호를 발생하도록 구성된다. 이에 따라, 곡선 C2가 점 P3와 P4사이에서 뒤따르게 되는 시간 간격에 대응하는 시간 간격 동안 입력신호로부터 얻어진 샘플은 신뢰할 수 없는 것으로 생각된다.
도 6은 도 1b에 도시된 신호처리부(11)의 바람직한 실시예를 나타낸 것이다. 상기한 신호처리부(11)는, 상호접속된 에미터를 갖는 제 1 트랜지스터 쌍(Tr1, Tr2)과, 마찬가지로 상호접속된 에미터를 갖는 제 2 트랜지스터 쌍(Tr3, Tr4)을 구비한다. 이들 트랜지스터는 NPN 트랜지스터의 형태를 갖는다. 트랜지스터 쌍(Tr1, Tr2)의 베이스는, 신호처리부(11)의 제 1 입력에 해당하는 22로 나타낸 단자에 접속된다. 또한, 트랜지스터 쌍(Tr3, Tr4)의 베이스는, 신호처리부(11)의 제 2 입력에 해당하는 24로 나타낸 단자에 접속된다. 양 트랜지스터 쌍의 상호접속된 에미터는, 각각 해당하는 전류 공급원(I)을 통해 접지와 같은 일정한 전위를 갖는 점에 접속된다.
트랜지스터 Tr1및 Tr4의 컬렉터는 상호접속되며, 임피던스 R을 통해 제 2 정전위 점(+)에 접속된다. 마찬가지로, 트랜지스터 Tr2및 Tr3의 컬렉터는 임피던스 R을 통해 제 2 정전위 점(+)에 접속된다. 더구나, 상호접속된 컬렉터는, 신호처리부(11)의 출력을 형성하는 26으로 나타낸 단자에 접속된다. 더욱이, T로 나타낸 전류 공급원은, 일정한 제 1 정전위 점과 트랜지스터 Tr2및 Tr3의 상호접속된 컬렉터 사이에 접속된다. 상기한 전류 공급원 T는, 도 8에 도시된 것과 같이, 점 P3에 대해 라인 l의 위치를 설정하는 전류로서 식별될 수 있다. 본 실시예에 있어서, 라인 l은 라인 O-P3에 수직하다. 전류 공급원 T의 전류 진폭을 변화시키면, 라인 l이 방향 O-P3로 이동하게 된다.
곡선 C1에 의해 특정된 극성 전이 동안, 출력 단자(26)에서의 신호의 극성은 변화하지 않는다. 이것은, 이러한 전이과정 동안 검출된 비트(들)가 신뢰할 수 있다는 것을 나타낸다. 곡선 C2에 의해 특정된 극성 전이 동안, 곡선 C2는 라인 l과 교차한다. 이것은, 출력 단자(26)에서의 신호의 극성이 변화되도록 한다. 이것은, 이러한 전이과정 동안 입력신호로부터 얻어진 샘플에 응답하여 검출된 비트(들)가 신뢰할 수 없다는 것을 나타내는 것이다.
전술한 불신뢰도 검출장치는, 기록매체로부터 데이터를 판독하는 장치에 사용될 수 있다. 이 장치를 도 7에 나타내었다. 이 판독장치는, 자기 기록매체와 같은 기록매체(32)로부터 신호를 판독하는 판독부(30)를 구비한다. 상기한 판독부(30)는 기록매체(32)로부터 정보를 판독하는 판독 헤드(34)를 구비한다. 이와 같이 얻어진 정보는, 출력(36)을 통해 불신뢰도 검출장치(20)의 입력 단자(1) 뿐만 아니라, 당업계에 널리 알려진 비트 검출부(40)로 공급된다. 불신뢰도 검출장치(20)의 출력 단자(16)는 비트 검출부(40)의 제어신호 입력(42)에 접속된다. 또한, 비트 검출부(40)의 출력(44)은 판독장치의 출력 단자(46)에 접속된다.
상기한 불신뢰도 검출장치(20)의 출력신호는 비트 검출부(40)의 제어신호 입력(42)으로 공급된다. 장치(20)에 의해 공급된 불신뢰도 검출신호에 응답하여, 비트 검출부(40)는, 불신뢰도 검출장치가 어떠한 검출신호도 발생하지 않을 때 변형되지 않은 비트를 발생하거나, 신뢰할 수 없는 판정신호가 발생되는 경우에 비트를 정정하기 위해, 비트에 대해 정정 과정을 수행한다.
비록, 본 발명을 그것의 바람직한 실시예를 참조하여 설명하였지만, 이들 실시예가 본 발명을 제한하는 것이 아니라는 것은 자명하다. 따라서, 청구범위에 기재된 것과 같은 본 발명의 범주를 벗어나지 않으면서, 본 발명이 속한 기술분야의 당업자에게 있어서 다양한 변형이 이루어질 수 있다. 일례로서, 청구범위에는, 제 1 비교기 수단이 입력신호와 양의 극성을 갖는 제 1 임계값을 비교하고 그것에 응답하여 제 1 비교기 출력신호를 공급하는 과정과 동등한 기능을 수행하고, 제 2 비교기 수단이 입력신호와 음의 극성을 갖는 제 2 임계값을 비교하고 그것에 응답하여 제 2 비교기 출력신호를 공급하는 과정과 동등한 기능을 수행하는 것으로 기재되어 있다. 이것에 대한 이유는, 이러한 거동을 실현하는 다양한 방법이 가능하기 때문이다. 이들 중에서 한가지는, 도 1을 참조하여 전술한 방법이다. 그러나, 입력신호에 전압 +Vd를 가산하고 비교부(4) 내부에서 이에 따라 얻어진 신호를 제로 임계값과 비교하는 과정과, 입력신호로부터 전압 +Vd를 감산하고 비교부(2) 내부에서 이에 따라 얻어진 신호를 제로 임계값과 비교하는 과정과 같이, 여타의 방법 또한 가능하다.
더구나, 본 발명은 이러한 모든 신규한 특징부 또는 이들 특징부의 조합을 포괄한다.

Claims (6)

  1. 입력신호에 응답하여 신뢰할 수 없는 판정신호를 발생하는 불신뢰도 검출장치에 있어서,
    - 상기 입력신호를 수신하는 입력수단과,
    - 입력신호를 양의 극성을 갖는 제 1 임계값(+Vd)과 비교하고 이것에 응답하여 제 1 비교기 출력신호를 공급하는 과정과 동등한 기능을 수행하되, 상기 제 1 비교기 출력신호는 입력신호가 제 1 임계값을 초과할 때 제 1 신호값(-1)으로부터 제 2 신호값(+1)을 향해 변화하고, 이에 대한 역도 성립하는 제 1 비교기 수단(2)과,
    - 입력신호를 음의 극성을 갖는 제 2 임계값(-Vd)과 비교하고 이것에 응답하여 제 2 비교기 출력신호를 공급하는 과정과 동등한 기능을 수행하되, 상기 제 2 비교기 출력신호는 입력신호가 제 2 임계값을 초과할 때 제 3 신호값(-1)으로부터 제 4 신호값(+1)을 향해 변화하고, 이에 대한 역도 성립하는 제 2 비교기 수단(4)과,
    - 상기 제 1 및 제 2 비교기 출력신호로부터 거리값을 연산하는 과정과 동등한 기능을 수행하되, 상기 거리값이 X-Y 평면에 있는 고정점과 곡선 사이의 이 평면 내에서의 거리와 관계를 갖고, 상기 평면에 있는 상기 곡선은 상기 X-Y 평면의 Y- 및 X-축을 따라 상기 제 1 및 제 2 비교기 출력신호의 시간에 상응한 신호값을 각각 도시하고 상기 곡선을 형성하는 상기 X-Y 평면에 있는 복수의 점을 형성하여 얻어지며, 상기 X-Y 평면에 있는 상기 고정점(P3)은 상기 Y-축을 따라 상기 제 1 신호값을 도시하고 상기 X-축을 따라 상기 제 4 신호값을 도시하여 얻어지는 거리값 연산수단과,
    - 상기 거리값을 거리 임계값과 비교하고, 상기 거리값이 상기 거리 임계값을 초과하지 않을 때 신뢰할 수 없는 판정 신호를 발생하는 과정과 동등한 기능을 수행하는 제 3 비교기 수단을 구비한 것을 특징으로 하는 불신뢰도 검출장치.
  2. 입력신호에 응답하여 신뢰할 수 없는 판정 신호를 발생하는 불신뢰도 검출장치에 있어서,
    - 상기 입력신호를 수신하는 입력수단과,
    - 입력신호를 양의 극성을 갖는 제 1 임계값(+Vd)과 비교하고 이것에 응답하여 제 1 비교기 출력신호를 공급하는 과정과 동등한 기능을 수행하되, 상기 제 1 비교기 출력신호는 입력신호가 제 1 임계값을 초과할 때 제 1 신호값(-1)으로부터 제 2 신호값(+1)을 향해 변화하고, 이에 대한 역도 성립하는 제 1 비교기 수단(2)과,
    - 입력신호를 음의 극성을 갖는 제 2 임계값(-Vd)과 비교하고 이것에 응답하여 제 2 비교기 출력신호를 공급하는 과정과 동등한 기능을 수행하되, 상기 제 2 비교기 출력신호는 입력신호가 제 2 임계값을 초과할 때 제 3 신호값(-1)으로부터 제 4 신호값(+1)을 향해 변화하고, 이에 대한 역도 성립하는 제 2 비교기 수단(4)과,
    - X-Y 평면의 Y- 및 X-축을 따라 제 1 및 제 2 비교기 출력신호의 시간에 상응한 신호값을 각각 도시하여 얻어진, 상기 X-Y 평면에 있는 곡선이 상기 X-Y 평면에 있는 소정의 라인과 공통된 적어도 한 개의 점을 갖고 있는지 여부를 판정하는 과정과 동등한 기능을 수행하는 신호처리수단을 구비하고, 상기 소정의 라인은 제 1 고정점과 제 2 고정점을 상호접속하는 제 1 라인에 의해 형성된 상기 X-Y 평면에 있는 반 평면에 놓이고, 상기 반 평면 내부에는 제 3 고정점이 위치하며, 상기 제 1 고정점(P1)은 상기 Y-축을 따라 상기 제 1 신호값을 도시하고 상기 X-축을 따라 상기 제 3 신호값을 도시하여 얻어지고, 상기 제 2 고정점(P2)은 상기 Y-축을 따라 상기 제 2 신호값을 도시하고 상기 X-축을 따라 상기 제 4 신호값을 도시하여 얻어지며, 상기 X-Y 평면에 있는 상기 제 3 고정점(P3)은 상기 Y-축을 따라 상기 제 1 신호값을 도시하고 상기 X-축을 따라 상기 제 4 신호값을 도시하여 얻어지고, 상기 소정의 라인은 상기 제 1 라인과 상기 제 3 점 사이의 상기 반 평면 내부에 놓이며, 상기 신호처리수단은 상기 곡선이 상기 소정의 라인과 공통된 적어도 한 개의 점을 갖는 것을 검출하였을 때 신뢰할 수 없는 판정 신호를 발생하도록 더 구성된 것을 특징으로 하는 불신뢰도 검출장치.
  3. 제 2 항에 있어서,
    상기 신호처리수단은,
    - 상기 제 1 비교기 출력신호를 수신하는 제 1 입력 단자 및 상기 제 2 비교기 출력신호를 수신하는 제 2 입력 단자와,
    - 상호접속된 제 1 주 전극과 상기 제 1 입력 단자에 접속된 복수의 제어 전극을 갖는 제 1 트랜지스터 쌍과,
    - 상호접속된 제 1 주 전극과 상기 제 2 입력 단자에 접속된 복수의 제어 전극을 갖는 제 2 트랜지스터 쌍을 구비하고,
    상기 제 1 및 제 2 트랜지스터 쌍 중에서 한 개의 트랜지스터의 제 2 주 전극은 상호접속되며, 상기 제 1 및 제 2 트랜지스터 쌍 중에서 나머지 트랜지스터의 제 2 주 전극은 상호접속된 것을 특징으로 하는 불신뢰도 검출장치.
  4. 입력신호에 응답하여 신뢰할 수 없는 판정 신호를 발생하는 불신뢰도 검출장치에 있어서,
    - 상기 입력신호를 수신하는 입력수단과,
    - 입력신호를 양의 극성을 갖는 제 1 임계값(+Vd)과 비교하고 이것에 응답하여 제 1 비교기 출력신호를 공급하는 과정과 동등한 기능을 수행하되, 상기 제 1 비교기 출력신호는 입력신호가 제 1 임계값을 초과할 때 제 1 신호값(-1)으로부터 제 2 신호값(+1)을 향해 변화하고, 이에 대한 역도 성립하는 제 1 비교기 수단(2)과,
    - 입력신호를 음의 극성을 갖는 제 2 임계값(-Vd)과 비교하고 이것에 응답하여 제 2 비교기 출력신호를 공급하는 과정과 동등한 기능을 수행하되, 상기 제 2 비교기 출력신호는 입력신호가 제 2 임계값을 초과할 때 제 3 신호값(-1)으로부터 제 4 신호값(+1)을 향해 변화하고, 이에 대한 역도 성립하는 제 2 비교기 수단(4)과,
    - (a) 상기 제 1 비교기 출력신호를 수신하는 제 1 입력 단자 및 상기 제 2 비교기 출력신호를 수신하는 제 2 입력 단자와,
    (b) 상호접속된 제 1 주 전극과 상기 제 1 입력 단자에 접속된 복수의 제어 전극을 갖는 제 1 트랜지스터 쌍과,
    (c) 상호접속된 제 1 주 전극과 상기 제 2 입력 단자에 접속된 복수의 제어 전극을 갖되, 상기 제 1 및 제 2 트랜지스터 쌍 중에서 한 개의 트랜지스터의 제 2 주 전극이 상호접속되며, 상기 제 1 및 제 2 트랜지스터 쌍 중에서 나머지 트랜지스터의 제 2 주 전극이 상호접속된 제 2 트랜지스터 쌍과,
    (d) 상기 신뢰할 수 없는 판정 신호를 공급하는 출력을 구비한 신호처리수단을 구비한 것을 특징으로 하는 불신뢰도 검출장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 신호처리수단은, 상기 복수의 상호접속된 제 1 주 전극 주에서 한 개에 접속된 전류 발생기를 더 구비한 것을 특징으로 하는 불신뢰도 검출장치.
  6. 기록매체로부터 데이터를 판독하며,
    - 상기 기록매체로부터 신호를 판독하는 판독수단과,
    - 상기 신호 내부의 복수의 비트를 검출하는 검출수단과,
    - 상기 복수의 비트를 데이터로서 공급하는 출력수단을 구비한 장치에 있어서,
    청구항 1, 2 또는 4에 기재된 불신뢰도 검출장치를 구비한 것을 특징으로 하는 장치.
KR1019997004097A 1997-09-09 1998-08-17 불신뢰도 검출장치 및 이 불신뢰도 검출장치를 구비한 재생장치 KR100596043B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP97202766 1997-09-09
EP97202766.8 1997-09-09
PCT/IB1998/001259 WO1999013621A2 (en) 1997-09-09 1998-08-17 Unreliability detector apparatus and reproduction apparatus provided with the unreliability detector apparatus

Publications (2)

Publication Number Publication Date
KR20000068932A true KR20000068932A (ko) 2000-11-25
KR100596043B1 KR100596043B1 (ko) 2006-07-05

Family

ID=8228718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997004097A KR100596043B1 (ko) 1997-09-09 1998-08-17 불신뢰도 검출장치 및 이 불신뢰도 검출장치를 구비한 재생장치

Country Status (7)

Country Link
US (1) US5974099A (ko)
EP (1) EP0943197B1 (ko)
JP (1) JP4004552B2 (ko)
KR (1) KR100596043B1 (ko)
DE (1) DE69831213T2 (ko)
TW (1) TW406504B (ko)
WO (1) WO1999013621A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307884B1 (en) * 1998-05-29 2001-10-23 Seagate Technology Llc Dual decision feedback equalizer with selective attenuation to improve channel performance
EP1987518A1 (en) * 2006-02-14 2008-11-05 Koninklijke Philips Electronics N.V. Bit detection for optical disc reading
US20150372805A1 (en) * 2014-06-23 2015-12-24 Qualcomm Incorporated Asynchronous pulse modulation for threshold-based signal coding

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630290A (en) * 1983-11-18 1986-12-16 Nec Corporation Squelch signal generator capable of generating a squelch signal with a high reliability
JPS60109953A (ja) * 1983-11-18 1985-06-15 Nec Corp スケルチ信号発生回路
JPS60109952A (ja) * 1983-11-18 1985-06-15 Nec Corp スケルチ信号発生回路
JPS6235727A (ja) * 1985-08-09 1987-02-16 Nec Corp 自己診断機能を有する受信機
GB2243269B (en) * 1990-04-19 1994-04-13 British Broadcasting Corp Decoding binary-coded transmissions
US5463654A (en) * 1992-08-03 1995-10-31 U.S. Philips Corporation Transmission system with increased sampling rate detection
US5440597A (en) * 1993-11-23 1995-08-08 Nokia Mobile Phones Ltd. Double dwell maximum likelihood acquisition system with continuous decision making for CDMA and direct spread spectrum system
JP3183078B2 (ja) * 1994-02-28 2001-07-03 三菱電機株式会社 制御信号生成回路、これを用いた自動利得制御回路、これを用いた受信機及びこれを用いた通信システム
US5465059A (en) * 1994-04-18 1995-11-07 Silicon Systems, Inc. Method and apparatus for timing acquisition of partial response class IV signaling

Also Published As

Publication number Publication date
JP2001519983A (ja) 2001-10-23
DE69831213D1 (de) 2005-09-22
US5974099A (en) 1999-10-26
TW406504B (en) 2000-09-21
KR100596043B1 (ko) 2006-07-05
WO1999013621A3 (en) 1999-06-03
JP4004552B2 (ja) 2007-11-07
WO1999013621A2 (en) 1999-03-18
DE69831213T2 (de) 2006-06-22
EP0943197A2 (en) 1999-09-22
EP0943197B1 (en) 2005-08-17

Similar Documents

Publication Publication Date Title
KR100596043B1 (ko) 불신뢰도 검출장치 및 이 불신뢰도 검출장치를 구비한 재생장치
US6775219B2 (en) Data reproduction control method and apparatus, and optical disk unit
EP0645770A2 (en) Zero level setting circuit for A/D converter in a magnetic disk drive
JP4945786B2 (ja) 磁気情報の読取方法
JPH02166670A (ja) 磁気ディスク装置
KR20000076213A (ko) 피크 검출장치
US4862078A (en) Circuit for detecting defects of a magnetic recording head
KR100229242B1 (ko) 데이터재생장치
US3831193A (en) Bi-directional scanning of a phase encoded magnetic message
JPH05334811A (ja) 再生データ検出方式
JP3756905B2 (ja) 光強度変調装置、これを用いたシステム及び装置と光強度変調方法
US6353914B1 (en) Preamp writer fault detection circuit
JPS62291758A (ja) ドロツプアウト検出回路
KR100285509B1 (ko) 3진신호로부터 2진신호를 발생시키기 위한 회로
JPH07193474A (ja) 波形成形回路
JPH0570965B2 (ko)
KR100291219B1 (ko) 광자기 디스크 드라이버의 트랙계수펄스 형성방법 및 장치
KR100255205B1 (ko) 동일면적당 데이타 기록량을 증가시키기 위한 데이타 기록방법 및 장치
JPH06349013A (ja) 周波数変調信号の２値データ読取り方法
KR950008953Y1 (ko) 디지탈 컴팩트 카세트의 이퀄라이저 오류비트 제거장치
JPS59193617A (ja) デジタル信号受信回路
SU1520586A1 (ru) Устройство дл воспроизведени информации с магнитного носител
JPH0660557A (ja) 磁気カードリーダライタ
JP2004259359A (ja) アンプ自動極性切替え装置
JPH0918301A (ja) 波形整形回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
EXTG Extinguishment