JPS60109953A - スケルチ信号発生回路 - Google Patents

スケルチ信号発生回路

Info

Publication number
JPS60109953A
JPS60109953A JP58217457A JP21745783A JPS60109953A JP S60109953 A JPS60109953 A JP S60109953A JP 58217457 A JP58217457 A JP 58217457A JP 21745783 A JP21745783 A JP 21745783A JP S60109953 A JPS60109953 A JP S60109953A
Authority
JP
Japan
Prior art keywords
signal
circuit
squelch
received
eye pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58217457A
Other languages
English (en)
Other versions
JPH0314260B2 (ja
Inventor
Gozo Kage
鹿毛 豪藏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58217457A priority Critical patent/JPS60109953A/ja
Priority to CA000467997A priority patent/CA1225703A/en
Priority to DE8484113871T priority patent/DE3481257D1/de
Priority to AU35495/84A priority patent/AU566850B2/en
Priority to US06/672,346 priority patent/US4630290A/en
Priority to EP84113871A priority patent/EP0144839B1/en
Publication of JPS60109953A publication Critical patent/JPS60109953A/ja
Publication of JPH0314260B2 publication Critical patent/JPH0314260B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3089Control of digital or coded signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、ディジタル信号を受信する無線受信機におけ
るスケルチ信号発生回路に関する。特に、信号を受信し
ているか否か判断してスケルチ信号を発生する回路に関
するものである。
〔従来技術の説明〕
従来のスケルチ信号発生回路として、一般に受信電界の
レベルを検出する回路、または、受信機検波出力に含ま
れる信号伝送帯域外雑音を検出する回路が用いられてい
る。しかし、いずれも隣接チャネルからの干渉波、また
は、隣接チャネルと次隣接チャネルとの相互変調を検出
して、誤ってスケルチ応答する欠点がある。すなわち、
自局が呼出されていないにもかかわらず、受信機が応答
して雑音を出力する欠点があった。
〔発明の目的〕
本発明は、前記の欠点を解決して、確実に自局の無線チ
ャネルに合った信号の受信のみを検知してスケルチ信号
を発生する回路を提供することを目的とする。
〔発明の特徴〕
本発明は、従来の方法による受信電界レベルまたは雑音
レベルを測定して信号の受@または非受信を検出する第
一の手段に、さらに、受信するディジタル信号のアイパ
ターンが開いているか否か判断する第二の手段を備え、
アイパターンが開いていると判断されるときのみ第一の
手段による信号受信・の検出を認めることを特徴とする
特に、第二の手段として、アイパターンをその識別時点
で設定値を越えるか否か判断する方法を用いるものであ
り、非常に簡単な回路により実現することができる。
すなわち、本発明の第一の特徴は、受信電界レベルまた
は雑音レベルを測定することKより信号を受信したか否
かを検出する検出手段を備えたディジタル信号受信機の
スケルチ信号発生回路において、受信するディジタル信
号のアイパターンの上端のクロスポイントの上側と下端
のクロスポイントの下側とのレベルにそれぞれ対応して
設定された第一および第二の基準値と前記受信するディ
ジタル信号とをそれぞれ前記アイパターン、のクロスし
ているタイミングで比較す′る第一の比較手段と、この
第一の比較手段からの出力信号と前記検出手段からの出
力信号の論理積をとりスケルチ信号を送出する論理積手
段とを備えたことである。
本発明の第二の特徴は、受信電界レベルまたは雑音レベ
ルを測定することにより信号を受信したか否かを検出す
る検出手段を備えたディジタル信号受信機のスケルチ信
号発生回路において、受信するディジタル信号のアイパ
ターンの上端のクロスポイントの上側と下端のクロスポ
イントの下側とのレベルにそれぞれ対応して設定された
第一および第二の基準値と前記受信するディジタル信号
とをそれぞれ前記アイパターンのクロスしているタイミ
ングで比較する第一の比較手段と、この第一の比較手段
からの出力信号により前記第一の基準値を越える頻度お
よび前記第一の基準値を下まわる頻度を測定する測定手
段と、この測定手段により測定した頻度と設定値とを比
較する第二〇比較手段と、この第二の比較手段からの出
力権号と前記受信検出手段からの出力信号の論理積をと
りスケルチ信号を送出する論理積手段とを備えたことで
ある。
〔実施例による説明〕
本発明の実施例について図面を参照して説明す鼠。第1
図は本発明一実施例スケルチ信号発生回路のブロック構
成図である。第1図において、受信機1から出力信号E
が識別回路2とクロック再生回路3とに接続され、クロ
ック再生回路3から再生されたクロックOLKが識別回
路2に接続される。識別回路2から識別された受信デー
タ信号列RDが出力される。また受信機1の出力が検出
回路4に接続される。
ここに本発明の特徴とするところは、一点鎖線で囲むス
ケルチ信号発生部分である。すガわち、受信機1から出
力信号Eが、アイノ(ターン判定回路5内の比較器6の
「+j側大入力比較器7の「−」個入力とにそれぞれ接
続される。比較器6の「−」個入力には基準値vHが接
続され、比較器7の「+」個入力には′基準値vLが接
続される。
比較器6.7の出力は、オアゲート8の入力にそれぞれ
接続され、オアゲート8の出力は、フリップフロップ9
の入力DK後接続れる。また、クロック再生回路3から
クロックOLKがフリップフロップ9のクロック入力O
Kに接続される。フリップフロップ9の出力Qから出力
信号日が低域通過フィルタ10の抵抗11の一方の端子
に接続され、抵抗11の他の端子はコンデンサ12の一
方の端子と比較器13の「−」個入力とに接続され、コ
ンデンサ12の他の端子は接地される。比較器13の「
+」個入力には設定値V。が接続される。検出回路4の
出力信号x4と比較器13の出力信号x5とが、それぞ
れアンドゲート14の入力に接続され、アンドゲート1
4からスケルチ信号SQ、が出力される。スケルチ信号
発生回路は、クロック再生回路3、検出回路4および本
発明のスケルチ信号発生部分より構成される。
このように構成されたスケルチ信号発生回路の動作につ
いて説明する。第2図はその動作波形図である。
第1図および第2図において、受信するディジタル信号
が3値信号の場合について説明する。第1図において、
受信機1の出力信号Eには、自局のチャネルにあってい
る受信に対しては第2−図に示すようなアイパターンが
開く。このアイパターンの上端のクロスポイントの上側
と下端のクロスポイントの下側とのレベルにそれぞれ対
応して基準値vHと基準値vLを設定する。また、この
アイパターンについて、クロック再生回路3により再生
されたクロックOLKを使って識別回路2で識別されて
、受信データ信号列RDとして出力される。
スケルチ信号の発生については以下の方法により実現さ
れる。すなわち、検出回路4は信号の受信または非受信
を検出する回路であり、受信電界のレベルを測定するか
、または、受信機検波出力における雑音を測定する方法
が使われる。例として、出力値14. x4は受信時に
は「1」を出力する。
アイパターン判定回路5は受信する信号のアイパターン
が開いているか否か判断する回路である。
受信機1の出力信号Eの波形が高い基準値vHを越えた
とき、または、低い基準値vLを下まわったときに、そ
れぞれの比較器6または7の出力信号は「1」を出力し
、これをオアゲート8を通して、アイパターンの識別時
点すなわちクロックCLKの立上りに対して抽出する。
この動作を第2図に示す。
第2図において、アイパターンはPl、P2% PSで
クロスしている。受信電界が十分であれば、受信する信
号のアイパターンはそれぞれのクロスポイントで交わる
が、他からの干渉があるとき、または、電界が低いとき
には信号Iの波形社命ずしもこれらの点を通過するとは
限らすVヨより高い所、または、■、より低い所を通る
。この状態をクロックOLKの立上りで抽出することに
より、正常な受信ができているか否か判別することがで
きる。すなわち、抽出した結果フリップフロップ9の出
力信号日は受信機1の出力信号Eが不規則な場合に頻繁
に立上る。
第1図において、この信号日を抵抗11、コンデンサ1
2よりなる低域通過フィルタ10へ通すと、低域通過フ
ィルタ10の出力はデータイに号Eが規則的でアイパタ
ーンが開いていれば「0」であるが、信号Eが不規則に
なるに従って高い電圧を示す。
これを比較器13により判断のための設定値V。と比較
すれば、アイパターンが開いているか否かの判断結果が
比較器13から出力信号x5として得られる。4g号x
4と信号x5とをアンドゲート14へ通すことによって
スケルチ信号SQを得る。スケルチ信号iは「1」のと
き正常に受信していることを意味する。
スケルチ信号−員は、検出回路4による電界レベルまた
は雑音レベルの測定のみでなく、アイノくターン判定回
路5によるアイノくターンが開いているか否かの判断が
含まれているため、自局のチャネルに合っている受信に
ついてのみ検出することができる。自局のチャネルに会
わないときは、検出回路4による応答はあってもアイノ
くターン判定回路5で保護されるため、スケルチ信号型
は非受信状態「0」を出力する。
第1図において、検出回路4として受信電界のレベルを
測定する回路を用いれば、応答時間τ4は10〜30ミ
リ秒程度の時間になるが、データ速度10 xb/s程
度とするとアイパターンが開いているか否かの判断をア
イ;くターン判定回路5で行う場合に、検出回路4の応
答時間τ4と同じ時間内で行うものとすれば100〜3
00ビツトのビット数から判断することになる。アイパ
ターン判定回路5の機能としてはアイパターンが開いて
いるか否かの判断ができれば良いのであるから、例えば
、100ビツト見れば、全くランダム々のか基準値vL
〜基単値vHの範囲にあるかの判断は十分にできる。す
なわち、不発軒において、アイパターン判定回路5を付
加することにより、−スケルチの応答時間が必要以上に
長くなるようなことはない。
前記例は5値信号について説明したが、2値信号または
他の多値信号の場合についても同様に実施することがで
きる。
〔発明の効果〕
以上説明したように、本発明は、アイパターン判定回路
を設け、受信するディジタル信号のアイパターンにより
自局の無線チャンネルに合った信号が受信されているか
否か判断して、電界レベル測定または雑音レベル測定に
よる信号の受信の検出に対して保護すること罠より、隣
接チャネルの干渉等の原因による誤動作が生じない優れ
た効果がある。
【図面の簡単な説明】
第1図は本発明一実施例スケルチ信号発生回路のブロッ
ク構成図。 第2図はその動作波形図。 1・・・受信機、2・・・識別回路、3・・・再生クロ
ック回路、4・・・検出回路、5・・・アイパターン判
定回路、6.7.13・・・比較器、8・・・オアゲー
ト、9・−・フリップフロップ、10・・・低域通過フ
ィルタ、11・・・抵抗、12・・・コンデンサ、−1
4・・・アンドゲート、RD・・・受信データ信号列、
S、に%x4、x5・−信号、両・・・スケルチ信号。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝

Claims (2)

    【特許請求の範囲】
  1. (1) 受信電界レベルまたは雑音レベルを測定するこ
    とにより信号を受信したか否かを検出する検出手段を備
    えたディジタル信号受信機のスケルチ信号発生回路にお
    いて、 受イホするディジタル信号のアイパターンの上端(Dり
    cxy、ポイントの上側と下端のクロスポイントの下側
    と3.のレベルにそれぞれ対応して設定された第一およ
    び第二の基準値と前記受信するディジタル信号とをそれ
    ぞれ前記アイパターンのクロスしているタイミングで比
    較する第一の比較手段と、この第一の比較手段からの出
    力信号と前記検出手段からの出力信号の論理積をとりス
    ケルチ信号を送出する論理積手段と 全備えたことを特徴とするスケルチ信号発生回路。
  2. (2)受信電界レベルまたは雑音レベルを測定すること
    により信号を受信したか否かを検出する検出手段を備え
    たディジタル信号受信機のスケルチ信号発生回路におい
    て、 受信するディジタル信号のアイパターンの上端のクロス
    ポイントの上側と下端のクロスポイントの下側とのレベ
    ルにそれぞれ対応して設定された第一および第二の基準
    値と前記受信するディジタル信号とをそれぞれ前記アイ
    パターンのクロスしているタイミングで比較する第一の
    比較手段と、この第一の比較手段からの出力信号により
    前記第一の基準値を越える頻度および前記第二の基準値
    を下まわる頻度を測定する測定手段と、この測定手段に
    より測定した頻度と設定値とを比較する第二の比較手段
    と、 この第二の比較手段からの出力信号と前記受信検出手段
    からの出力信号の論理積をとりスケルチ信号を送出する
    論理積手段と を備えたことを特徴とするスケルチ信号発生回路。
JP58217457A 1983-11-18 1983-11-18 スケルチ信号発生回路 Granted JPS60109953A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP58217457A JPS60109953A (ja) 1983-11-18 1983-11-18 スケルチ信号発生回路
CA000467997A CA1225703A (en) 1983-11-18 1984-11-16 Squelch signal generator capable of generating a squelch signal with a high reliability
DE8484113871T DE3481257D1 (de) 1983-11-18 1984-11-16 Rauschsperrsignalgenerator zur erzeugung eines rauschsperrsignals hoher zuverlaessigkeit.
AU35495/84A AU566850B2 (en) 1983-11-18 1984-11-16 Squelch circuit
US06/672,346 US4630290A (en) 1983-11-18 1984-11-16 Squelch signal generator capable of generating a squelch signal with a high reliability
EP84113871A EP0144839B1 (en) 1983-11-18 1984-11-16 Squelch signal generator capable of generating a squelch signal with a high reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58217457A JPS60109953A (ja) 1983-11-18 1983-11-18 スケルチ信号発生回路

Publications (2)

Publication Number Publication Date
JPS60109953A true JPS60109953A (ja) 1985-06-15
JPH0314260B2 JPH0314260B2 (ja) 1991-02-26

Family

ID=16704525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58217457A Granted JPS60109953A (ja) 1983-11-18 1983-11-18 スケルチ信号発生回路

Country Status (1)

Country Link
JP (1) JPS60109953A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001519983A (ja) * 1997-09-09 2001-10-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 非信頼性検出装置及び当該非信頼性検出装置を具備する再生装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101659177B1 (ko) * 2014-12-15 2016-09-23 오스템임플란트 주식회사 치과용 두부 정렬장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4966012A (ja) * 1972-09-07 1974-06-26
JPS5084121A (ja) * 1973-11-26 1975-07-07
JPS5185615A (ja) * 1975-01-27 1976-07-27 Tokyo Shibaura Electric Co

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4966012A (ja) * 1972-09-07 1974-06-26
JPS5084121A (ja) * 1973-11-26 1975-07-07
JPS5185615A (ja) * 1975-01-27 1976-07-27 Tokyo Shibaura Electric Co

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001519983A (ja) * 1997-09-09 2001-10-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 非信頼性検出装置及び当該非信頼性検出装置を具備する再生装置

Also Published As

Publication number Publication date
JPH0314260B2 (ja) 1991-02-26

Similar Documents

Publication Publication Date Title
CA1157120A (en) Phase-encoded data signal demodulator
US4562582A (en) Burst signal receiving apparatus
US8179148B2 (en) Information detecting apparatus and method
US20120212290A1 (en) Fsk demodulator
US4748643A (en) Start bit detecting circuit
CA1225703A (en) Squelch signal generator capable of generating a squelch signal with a high reliability
US4291275A (en) Frequency demodulation system
JPS60109953A (ja) スケルチ信号発生回路
US5627828A (en) Method and circuit for detecting data collisions in communication network
US3875333A (en) Method of eliminating errors of discrimination due to intersymbol interference and a device for using the method
CA2088629C (en) Ringing tone signal detecting circuit
US5400361A (en) Signal acquisition detection method
JP4053979B2 (ja) 時間変化するデータレートの認識方法および装置
EP0387839B1 (en) MSK signal detector
CN217034085U (zh) 一种低电压差分信号检测装置
JP2904260B2 (ja) デジタル復調器における受信レベル検出回路
EP0645066A1 (en) Dc tracking circuit for ginomy data slicer
JP3232797B2 (ja) キャリアセンス付き受信回路
JPH0315872B2 (ja)
JPH10200450A (ja) 中継器
JPH0740697B2 (ja) 識別回路
JPH07114414B2 (ja) 受信障害種別識別方法
JP3304153B2 (ja) データ波形整形回路
JPS61193542A (ja) レベル判定回路
JP2003050651A (ja) 信号検知回路