JP4053979B2 - 時間変化するデータレートの認識方法および装置 - Google Patents
時間変化するデータレートの認識方法および装置 Download PDFInfo
- Publication number
- JP4053979B2 JP4053979B2 JP2003516191A JP2003516191A JP4053979B2 JP 4053979 B2 JP4053979 B2 JP 4053979B2 JP 2003516191 A JP2003516191 A JP 2003516191A JP 2003516191 A JP2003516191 A JP 2003516191A JP 4053979 B2 JP4053979 B2 JP 4053979B2
- Authority
- JP
- Japan
- Prior art keywords
- edge
- determined
- edge interval
- signal
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 31
- 238000004891 communication Methods 0.000 claims description 34
- 238000001514 detection method Methods 0.000 claims description 26
- 230000005540 biological transmission Effects 0.000 claims description 19
- 238000012935 Averaging Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 description 9
- 238000003708 edge detection Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003679 aging effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0262—Arrangements for detecting the data rate of an incoming signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、非同期データ伝送システムのデータ信号のデータレートを検出する方法であって、該システムにおいて、特定のノミナルタイムに生成される信号エッジの形でビットが伝送される方法において、以下の方法過程、即ち、
a) 信号エッジの発生時刻を検出する過程と、
b) 前記検出された信号エッジの発生時刻を用いて、エッジ間隔を決定する過程と、が実行される方法に関するものである。
【０００２】
本発明は、さらに、そのような方法を実行するのに適した通信ステーションとデータレート検出手段とに関するものである。
【０００３】
【従来の技術】
非同期データ伝送システムのデータ信号のデータレートを検出するための上述の方法過程を持つ方法を実施するのに適した、そのような通信ステーションとデータレート検出手段とは、本出願人によって市場に出されており、したがって、公知である。公知の非同期データ伝送システムでは、データレートは、データ信号送信機の安定した内部発振器回路によって生成されるから、予想されるデータレートは、通常、分かっている。しかしながら、データ信号送信機が半導体ポリマで形成されている場合には、そのデータ信号送信機には、もはや、安定なデータレートを持つデータ信号出力は存在せず、データレートが時間変化するデータ信号出力しか存在しないので、障害が生じ、公知のルーチンにおいて、最早、上述のルーチン過程を、データレートを検出するために用いることができない。これは、この場合、データ信号送信機の個々の部品が広く半導体ポリマで作られているために、および、それらの部品が顕著な経年効果を示すために、このデータ信号送信機では、発生するデータレートが、10 ％に達する変動を持つことがあり、また、2つの異なるデータ信号送信機のデータレートが、相互に100倍もはずれることがあるからである。
【０００４】
【課題を解決するための手段】
本発明の1つの目的は、当該問題を取り除き、そして、改良された方法、改良された通信ステーション、改良されたデータレート検出手段を完成することである。
【０００５】
本発明による方法で上に定めた目的を達成するために、本発明による観点は、本発明による方法が、以下のような特徴を持つことができるように、設けられている。即ち、
【０００６】
特定のノミナルタイムに生成される信号エッジの形で１ビットが伝送される非同期データ伝送システムのデータ信号のデータレートを検出する方法であって、
ａ） 信号エッジの発生時刻を検出する過程と、
ｂ） 前記検出された信号エッジの発生時刻を用いて、エッジ間隔を決定する過程と、
ｃ） 前記決定されたエッジ間隔をクラス割り当てを用いて平均化することによって平均エッジ間隔を決定する過程と、前記平均エッジ間隔から前記データレートを検出する過程と、
ｄ） 前記決定された平均エッジ間隔と、前記決定された平均エッジ間隔の、前の信号エッジと比較した公差範囲とから、下限発生時刻および上限発生時刻を決定する過程と、
ｅ） 前記下限発生時刻および前記上限発生時刻と比較して、その後の信号エッジの発生をチェックする過程とを実行する方法において、
前記平均エッジ間隔を決定する過程が、最初に決定されたエッジ間隔を、前記最初に決定されたエッジ間隔とミドルクラスの公差範囲とによって形成される限定エリアを有するミドルクラスに割り当て、その後に決定されるエッジ間隔を、前記最初に決定されたエッジ間隔の２倍のエッジ間隔およびロングクラスの公差範囲から形成される限定エリアを有するロングクラスか、または、前記最初に決定されたエッジ間隔の半分のエッジ間隔およびショートクラスの公差範囲から形成される限定エリアを有するショートクラスか、のいずれかに割り当て、その後に決定される順次のエッジ間隔を、それらのクラスのいずれか１つに割り当てる過程を具えることを特徴とする信号のデータレートを決定する方法。
【０００７】
本発明による通信ステーションで上に定めた目的を達成するために、本発明による通信ステーションが、以下のような特徴を持つことができるように、本発明による観点が、設けられている。即ち、
特定のノミナルタイムに生成される信号エッジの形で１ビットが伝送される非同期データ伝送システムのデータ信号のデータレートを検出するためのデータレート検出手段を有する通信ステーションであって、前記データレート検出手段が、
ａ） 信号エッジの発生時刻を検出するための検出手段と、
ｂ） 前記検出された信号エッジの発生時刻を用いてエッジ間隔を決定するための第１の決定手段と、
ｃ） 前記決定されたエッジ間隔を平均化することによって平均エッジ間隔を決定するための第２の決定手段であって、クラス割り当てを用いて前記決定されたエッジ間隔を平均化するとともに、前記平均エッジ間隔からデータレートを検出するように設計された第２の決定手段と、
ｄ） 前記決定された平均エッジ間隔と、前記決定された平均エッジ間隔の、前の信号エッジと比較した公差範囲とから、下限発生時刻および上限発生時刻を決定するための第３の決定手段と、
ｅ） 前記下限発生時刻および前記上限発生時刻と比較して、その後の信号エッジの発生をチェックするためのチェック手段と、
を具える通信ステーションにおいて、
前記第２の決定手段が、最初に決定されたエッジ間隔を前記最初に決定されたエッジ間隔とミドルクラスの公差範囲とから形成される限定エリアを有するミドルクラスに割り当て、その後に決定されるエッジ間隔を、前記最初に決定されたエッジ間隔の 2 倍のエッジ間隔とロングクラスの公差範囲とから形成される限定エリアを有するロングクラス、または、前記最初に決定されたエッジ間隔の半分のエッジ間隔とショートクラスの公差範囲とから形成される限定エリアを有するショートクラスのいずれかに割り当て、その後に決定される順次のエッジ間隔を、それらのクラスのいずれか１つに割り当てるように設計されていることを特徴とする通信ステーション。
【０００８】
本発明によるデータレート検出手段で上に与えた目的を達成するために、本発明によるデータレート検出手段が、以下のような特徴を持つことができるように、本発明による観点が、設けられている。即ち、
特定のノミナルタイムに生成される信号エッジの形で１ビットが伝送される非同期データ伝送システムのデータ信号のデータレートを検出するためのデータレート検出手段であって、
ａ） 信号エッジの発生時刻を検出するための検出手段と、
ｂ） 前記検出された信号エッジの発生時刻を用いてエッジ間隔を決定するための第１の決定手段と、
ｃ） 前記決定されたエッジ間隔を平均化することによって平均エッジ間隔を決定するための第２の決定手段であって、クラス割り当てを用いて前記決定されたエッジ間隔を平均化するとともに、前記平均エッジ間隔からデータレートを検出するように設計された第２の決定手段と、
ｄ） 前記決定された平均エッジ間隔と、前記決定された平均エッジ間隔の、前の信号エッジと比較した公差範囲とから、下限発生時刻および上限発生時刻を決定するための第３の決定手段と、
ｅ） 前記下限発生時刻および前記上限発生時刻と比較して、その後の信号エッジの発生をチェックするためのチェック手段と、
を具えるデータレート検出手段において、
前記第２の決定手段が、最初に決定されたエッジ間隔を前記最初に決定されたエッジ間隔とミドルクラスの公差範囲とから形成される限定エリアを有するミドルクラスに割り当て、その後に決定されるエッジ間隔を、前記最初に決定されたエッジ間隔の 2 倍のエッジ間隔とロングクラスの公差範囲とから形成される限定エリアを有するロングクラス、または、前記最初に決定されたエッジ間隔の半分のエッジ間隔とショートクラスの公差範囲とから形成される限定エリアを有するショートクラスのいずれかに割り当て、その後に決定される順次のエッジ間隔を、それらのクラスのいずれか１つに割り当てるように設計されていることを特徴とするデータレート検出手段。
【０００９】
本発明による観点に、ハードワイヤード論理回路を、また、プログラム可能な回路を単に装備することによって、改良された方法、改良された通信ステーション、改良されたデータレート検出手段が得られる。非常に重要な改良は、本発明による方法によって、従来検出可能であったデータレートの変動をはるかに超えてデータ信号が時間変化するデータレートの検出が可能であるという点である。このことは、特に、相当のデータレートの時間変化がデータ信号に発生するポリマIC技術で作製されたデータ信号送信機からデータ信号が供給されるデータ伝送システムにおいて、時間変動するデータレートにもかかわらず、データレートの完全な検出が、本発明による手段によって常に確保されるから、通信ステーションへの常に完全なデータ通信が保証されるという利点を提供する。
【００１０】
本発明による方法に関して、それは、さらに請求項２または請求項３で請求されている観点が備えられると、特に、利点を有するものとなる。これは、特に簡単な手段で実施できる方法を生み出す。
【００１１】
本発明による方法において、データレートは、プログラム可能な回路への負担を軽減する「オフライン」決定を介して検出できるが、それによっては、直接的なデータレート検出は、全く不可能である。
【００１２】
本発明による方法および通信ステーションおよびデータレート検出手段において、また、請求項４または請求項６または請求項８で請求されている観点が備えられても、特に、利点を有するものとなり、その上、データレートの「オンライン」決定、即ち、リアルタイムでの直接的なデータレート検出が可能であるという利点を有する。
【００１３】
【発明の実施の形態】
本発明の上述の観点およびさらなる観点が、下記の実施例から生じ、また、その実施例を用いて説明される。
【００１４】
本発明は、さらに、図面で示される2つの実施例に関連して記述されるが、本発明は、それらに限定されるものではない。
【００１５】
図1は、通信ステーション1を示している。通信ステーション1は、本実施例の場合、マイクロコンピュータによって形成されるステーション回路2を含む。ステーション回路2は、ハードワイヤード論理回路で形成することもできるということは、明らかである。ステーション回路2は、中央処理ユニット(CPU) 4およびマイクロコンピュータの標準的な動作に必要な他の部品（図示せず）、および、中央処理ユニット(CPU) 4によって制御されるステーションデータ処理手段5を含む。
【００１６】
ステーション回路2は、また、やはり中央処理ユニット(CPU) 4によって制御される、データレート検出の実行のために設けられたデータレート検出手段3も含む。データレート検出手段3は、信号エッジ（本実施例の場合、立下り信号エッジ）を検出し、信号エッジ発生情報SFAを生成するように設計された信号エッジ検出手段6を含む。このような信号エッジ検出手段6は、立上り信号エッジを検出するように設計することもできるということは、明らかである。データレート検出手段3は、また、信号エッジ発生信号SFAからエッジ間隔を決定するように設計されたエッジ間隔決定手段7としても知られる第1の決定手段7も、信号エッジ検出手段6の後に接続して含む。データレート検出手段3は、また、前のエッジ間隔決定手段7によって決定されるエッジ間隔から平均エッジ間隔を決定するように意図された第2の決定手段8も含む。データレート検出手段3は、また、第2の決定手段8の下りに接続された第3の決定手段9、および、第3の決定手段9の下段に接続されたチェック手段10も含む。第3の決定手段9は、以下に、より詳細に説明されるように、決定された平均エッジ間隔と、前の信号エッジと比較しての、決定された平均エッジ間隔の公差範囲とから、発生下限と発生上限とを決定するように設計されている。チェック手段10は、下限発生時刻および上限発生時刻と比較して、その後の信号エッジの発生（チェック手段10に信号エッジ発生信号SFAが供給される）をチェックするように設計されている。
【００１７】
本実施例の場合の通信ステーション1は、非同期データ伝送システムの一部を成しており、少なくとも1つのデータキャリア（図示せず）とコンタクトレス通信を行なうように設計されている。このコンタクトレス通信は、例えば、少なくとも部分的にISO標準14443にしたがって、行なうことができる。この目的のために、通信ステーション1は、また、データ信号を送信／受信するための送信／受信手段11、および、送信／受信手段11に接続された復調手段12も持っている。送信のために必要な手段は、本出願には関係ないので、ここには示されていない。復調手段12を用いて、システム内において特定のノミナルタイムに生成される信号エッジの形でビットが伝送される当該非同期データ伝送システムから得られた復調データ信号が、復調手段12の下段にあって、デジタル信号DSおよび割り込み信号ISを生成するように設計されたアナログ／デジタル変換段13に供給される。データ信号DSは、信号エッジ検出手段6に供給される。割り込み信号ISは、アナログ／デジタル変換段13における各アナログ／デジタル変換の後に形成され、中央処理ユニット(CPU) 4に供給される。
【００１８】
割り込み信号ISを基にして中央処理ユニット(CPU) 4によってアクティブにされた後、データレート検出手段3において実行される手続きが、以下に記述される。図2A〜2Cは、図1による通信ステーション1で行なわれる、"和分および比較(summation and comparison)"ルーチンとして知られるルーチンを、フローチャートにより示している。記述されているルーチンは、反復して連続して行なうことが可能であるということ、また、そのルーチンの間、変数は、次のルーチンにおいても有効性を保つことができる割り当て値を取るということは、一般原則として指摘されるところである。
【００１９】
図2Aから明らかなように、そのルーチンは、ブロック20で開始する。その後、ブロック21において、信号エッジ、即ち、立下り信号エッジの発生時刻が検出され、エッジ間隔Tが、検出された発生時刻を用いて決定される。説明のために、ここで、データ信号Sの信号エッジの発生時刻TA, TB, TC, TD、および、発生時刻TA, TBから得られる1番目のエッジ間隔T1を示し、また、データ信号Sの信号エッジの発生時刻TB, TCから得られる次の2番目のエッジ間隔T2を示している図3を参照する。信号エッジの発生時刻は、本出願に参照文献として取り入れられている欧州特許出願（未公開）：出願番号01890215.5（本出願人の社内参照番号PHAT010045 EP-P）に記載のように検出するのが好ましい。信号エッジの発生時刻を検出するために、当業者には既知であり、したがって、ここには詳細に記述していない他の方法および他の手段も用いることができるということは、明言されるところである。
【００２０】
ブロック21の後、ブロック22において、現在検出されているエッジ間隔が、以前に検出された最大エッジ間隔TMより大きいか否かをチェックする判断質問がなされる。ブロック22における判断質問の結果が否定(NO)であれば、ブロック23でルーチン動作が実行される。
【００２１】
ブロック22における判断質問の結果が肯定(YES)であれば、ブロック24でルーチン動作が実行される。ブロック23において、最大エッジ間隔TMは、式(1)にしたがって、以前のルーチンで決定された最大エッジ間隔TMから計算される。ここで、W1は、第1の重み因子である。
TM = TM - T * W1 (1)
【００２２】
ブロック24において、最大エッジ間隔TMは、式(2)にしたがって、ブロック21で決定されたエッジ間隔Tと第2の重み因子W2とから計算される。
TM = T - T * W2 + TM * W2 (2)
【００２３】
ブロック23の後も、ブロック24の後も、ルーチンは、ブロック25に進む。ブロック25において、現在決定されているエッジ間隔Tが、以前に決定されているエッジ間隔Tに加えられる。ブロック25に続くブロック26において、ブロック25において決定された和が、"和分および比較"ルーチンの前のルーチンにおいて決定されている和よりも小さいか否かがチェックされる。ブロック26における結果が否定(NO)であれば、ルーチンは、ブロック28に進む。ブロック26における結果が肯定(YES)であれば、ルーチンは、ブロック27に進む。
【００２４】
ブロック27において、和最小SMINが、式(3)にしたがって、ブロック25で決定された和Sと、以前に決定されている和最小SMINとから決定される。ここで、W3は、第3の重み因子である。
SMIN = S - S * W3 + SMIN * W3 (3)
【００２５】
ブロック28において、和最小SMINが、式(4)にしたがって、以前の和最小SMINと、第4の重み因子W4とから計算される。
SMIN = SMIN - SMIN * W4 (4)
【００２６】
ブロック27の後も、ブロック28の後も、ルーチンは、どちらにおいても遷移点Bが示されている図2A, 2Bに示されるように、ブロック29に進む。ブロック29において、平均エッジ間隔Tmの計算が、ブロック27または28で決定された和最小SMINと、ブロック23または24で決定された最大エッジ間隔TMの値との平均をとることによって実行される。ブロック29に続くブロック30において、下限発生時刻UAZが、平均エッジ間隔Tmから、平均エッジ間隔の第1の公差範囲TB1を差し引くことによって、また、上限発生時刻OAZが、平均エッジ間隔Tmに、平均エッジ間隔Tmの第2の公差範囲TB2を足し合わせることによって、形成される。ブロック30に続くブロック31において、和最小SMINおよび最大エッジ間隔TMの値が、上限発生時刻OAZと下限発生時刻UAZとの間の範囲にあるか否かがチェックされる。ブロック31における結果が否定(NO)であれば、ルーチンは、遷移点Dを通って、即ち、ブロック21において再スタートする。ブロック31における結果が肯定(YES)であれば、それは、ブロック32に進む。ブロック32において、データレートが、平均エッジ間隔から検出され、そして、非同期データ伝送システムにおいて1ビットを意味している、検出された各信号エッジが、対応するビットに変換される、即ち、特定のノミナルタイムに生成された信号エッジの形でデータ伝送システムによって伝送された各ビットの戻り逆変換が行われる。
【００２７】
ブロック32の後、図2B, 2Cに示す遷移点Cを通過して、ルーチンは、図2Cに示す部分ルーチンとしてブロック33に進む。ブロック33において、ブロック32において得られたビットが、集められ、そして、適用されている通信プロトコルにしたがってチェックされる。ブロック33の後、ブロック34において、現在の信号エッジ発生時刻が、上限発生時刻OAZと下限発生時刻UAZとの間の範囲にあるか否かをチェックするための判断質問が、行われる。ブロック34における判断質問の結果が否定(NO)であれば、ルーチンは、再開始、即ち、この場合、図2Cにも示されている遷移点Dで示すように、ブロック20の後から始まる。ブロック34における判断質問の結果が肯定(YES)であれば、ルーチンは、ブロック35に進む。
【００２８】
ブロック35において、現在の信号エッジが、1ビットに変換され、そして、受け取られたビットが、通信プロトコルにしたがってチェックされる。ブロック35の後のブロック36で実行される判断質問において、そのビットデータの有効性が、チェックされる。ブロック36における判断質問の結果が否定(NO)であれば、ルーチンは、ブロック33に戻る。ブロック34における判断質問の結果が肯定(YES)であれば、照合によって、得られたデータと以前に得られているデータとの比較を行い、相関のチェックを行う判断質問が、ブロック3７においてなされる。ブロック37における結果が否定(NO)であれば、ルーチンは、ブロック33に戻る。ブロック34における結果が肯定(YES)であれば、ルーチンは、得られたビット、および、したがって、得られたデータがステーションデータ処理手段5に渡されるブロック38に進む。ここに記述したルーチンは、ブロック37における判断質問なしに使っても問題ないことは、明言されるところである。
【００２９】
図4は、本発明の第2の実施例による通信ステーションで行なわれる、「クラス割り当て」ルーチンと呼んでもいいルーチンの一部を、フローチャートの形式で示している。
【００３０】
図4から明らかなように、ルーチンは、ブロック39で開始する。その後、ブロック40において、信号エッジ、即ち、立下り信号エッジの発生時刻が検出され、エッジ間隔が、検出された発生時刻を用いて決定される。図2Aに関する記述と類似に、ここでも、再度、説明のために図3を参照する。ここでも、再度、信号エッジの発生時刻の検出が、望むならば、立上り信号エッジで、同様に適性に実行できることは、明言されるところである。ブロック40の後、最初のエッジ間隔の決定が実行された否かをチェックするための判断質問が、ブロック41においてなされる。ブロック41における判断質問の結果が否定(NO)であれば、ルーチンは、再開始、即ち、ブロック40に戻る。ブロック41における判断質問の結果が肯定(YES)であれば、ルーチンは、ブロック42に進む。
【００３１】
ブロック42において、決定されたエッジ間隔が、クラスに分類される。最初に決定されたエッジ間隔は、最初に決定されたエッジ間隔とミドルクラスK2の公差範囲とから形成される限定エリアを持つミドルクラスK2に割り当てられ、それ以降に決定された1つのエッジ間隔が、最初に決定されたエッジ間隔の2倍のエッジ間隔とロングクラスの公差範囲とから形成される限定エリアを持つロングクラスK1か、または、最初に決定されたエッジ間隔の半分のエッジ間隔とショートクラスの公差範囲とから形成される限定エリアを持つショートクラスK3か、のいずれかに割り当てられる。換言すれば、それらのクラスは、最初に決定されたエッジ間隔を用いて設定される。ミドルクラスK2は、常に、最初に決定されたエッジ間隔から形成され、その他の2つのクラス、即ち、ロングクラスK1およびショートクラスK3は、それぞれ、最初に決定されたエッジ間隔の2倍および半分を用いて形成される。本実施例の伝送プロトコルによれば、予期されるように、即ち、間違いなく長エッジ間隔および短エッジ間隔が、発生する。2番目以降に決定されるエッジ間隔を分類するということに関しては、これは、クラスのうちの2つしか「占められ」ないということを意味し、その場合、占められるべき2つのクラスは、クラスの流動対、即ち、常に、ミドルクラスK2ともう1つのクラスを形成しており、そのもう1つのクラスは、最初に決定されたエッジ間隔が長エッジ間隔の場合にはショートクラスK3によって形成され、最初に決定されたエッジ間隔が短エッジ間隔の場合にはロングクラスK1によって形成される。
【００３２】
ブロック42に続いて、ブロック43において、信号エッジが発生しているか否かをチェックするための判断質問がなされる。ブロック43における判断質問の結果が否定(NO)であれば、ルーチンは、ブロック40に戻る、即ち、再開始する。ブロック43における判断質問の結果が肯定(YES)であれば、ルーチンは、ブロック44に進む。
【００３３】
ブロック44において、ミドルクラスに割り当てられた、決定されたエッジ間隔の個数A1が存在するか否か、および、クラスの流動対のうちのもう一方のクラスの方に割り当てられた、決定されたエッジ間隔の個数A2が存在するか否かが、チェックされる。ブロック44における判断質問の結果が肯定(YES)であれば、それは、例えば、4個の決定されたエッジ間隔がミドルクラスに含有され、1個のエッジ間隔がもう一方のクラスに含有されている場合であり、ルーチンは、ブロック46に進む。ブロック44における判断質問の結果が否定(NO)であれば、次のブロック45において、決定されたエッジ間隔が、クラスの流動対に割り当てられなかったクラス、即ち、ロングクラスK1あるいはショートクラスK3のいずれかに割り当てられたか否か、あるいは、それらのクラスのいずれにも割り当てられなかったか否かがチェックされる。ブロック45におけるチェックの結果が肯定(YES)であれば、ルーチンは、ブロック40に戻る、即ち、再開始する。ブロック43におけるチェックの結果が否定(NO)であれば、ルーチンは、ブロック42に戻る。
【００３４】
ブロック46において、データレートが、クラスに割り当てられた、決定されたエッジ間隔から検出され、また、1ビットを意味する検出された各信号エッジが、対応するビットに変換される、即ち、特定のノミナルタイムに生成された信号エッジの形でデータ伝送システムによって伝送された各ビットの戻り逆変換である。図4におけるルーチンは、次いで、ブロック46の後、図4, 2Cに示す遷移点Cを通過して、"和分および比較"ルーチンに関連して既に上述した、図2A, 2B, 2Cによるルーチンの図2Cに示す部分のブロック33に進む。本実施例の場合、図2Cのブロック34の判断質問に対して否定結果(NO)であれば、ルーチンは、再開始、即ち、この場合、図4にも示されている遷移点Dで示すように、ブロック40に戻る。上述の決定されたエッジ間隔のクラス割り当て、即ち、分類を説明するために、図5を参照する。図5は、決定されたエッジ間隔T1, T2, T3, T4, T5, T6, T7によって互いに分離された、時間経過的に連続した信号エッジを持つデータ信号を示している。例えば、T1 = 100 ms, T2 = 104 ms, T3 = 95 ms, T4 = 204 ms, T5 = 98 ms, T6 = 101 ms, T7 = 96 msである。これらの与えられた時間値は、単に例であるに過ぎず、原理的に、任意の技術的に実現可能で実用的な時間値（例えば、ナノ秒から秒および分までの時間値）に置き換えることが可能であるということは、明言されるところである。K1, K2, K3は、上に説明したクラスであり、それらに与えられた数値は、それらのクラスに割り当てられた、決定されたエッジ間隔の個数を表わしており、以下においてクラス値として参照される。最初のエッジ間隔T1は、ミドルクラスK2に割り当てられ、クラスK2のクラス値の0から1への対応する変化によって指示されている。ミドルクラスK2の限定エリアは、最初のエッジ間隔T1と、ミドルクラスK2の公差範囲とを用いて決定され、ミドルクラスK2のいわゆる期待値範囲EW2を与える。ミドルクラスK2の公差範囲が、± 10 %の値を持つと仮定すると、ミドルクラスK2の期待値範囲EW2は、90 msから110 msまで拡がる。ロングクラスK1が、最初のエッジ間隔T1の2倍のエッジ間隔とロングクラスK1の公差範囲とから形成され、ショートクラスK3が、最初のエッジ間隔T1の半分のエッジ間隔とショートクラスK3の公差範囲とから形成され、ロングクラスK1の公差範囲が、± 5 %であり、ショートクラスK3の公差範囲が、± 20 %である場合には、ロングクラスK1の期待値範囲EW1は、190 msから210 msであり、ショートクラスK3の期待値範囲EW3は、40 msから60 msである。次の2番目のエッジ間隔T2は、2番目のエッジ間隔T2の時間値が、ミドルクラスK2の期待値範囲EW2内にあるから、クラスK2に割り当てられる。したがって、クラスK2のクラス値が、2(1)から3(2)に上昇している。続く3番目のエッジ間隔T3、および、T5, T6, T7は、記述したルーチンにしたがってミドルクラスK2に割り当てられている。4番目のエッジ間隔T4は、その時間値の故に、ロングクラスK1に割り当てられ、それに対応して、ロングクラスK1のクラス値が増加している。「クラスルーチン」の精度および信頼性を増加させるために、クラスの公差範囲が、変更できる、即ち、各クラス割り当ての後、例えば、ミドルクラスK2に割り当てられた2つの連続するエッジ間隔の平均から計算するなどの修正を行なうことができることは、明言されるところである。
【図面の簡単な説明】
【図１】本発明の通信ステーションの主要部および第1の実施例によるデータレート検出手段のブロック回路図を示す。
【図２Ａ】本発明による方法を実行する際に図1の通信ステーションで行なわれるルーチンのフローチャートを示す。
【図２Ｂ】本発明による方法を実行する際に図1の通信ステーションで行なわれるルーチンのフローチャートを示す。
【図２Ｃ】本発明による方法を実行する際に図1の通信ステーションで行なわれるルーチンのフローチャートを示す。
【図３】図1の通信ステーションに発生するデータ信号およびそれから得られる時間情報を示す。
【図４】本発明の第2の実施例による通信ステーションで行なわれるルーチンのフローチャートの一部を示す。
【図５】図4の通信ステーションに発生するデータ信号、および、それから得られる時間情報およびクラス割り当てを示す。
【符号の説明】
1 通信ステーション
2 ステーション回路
3 データレート検出手段
4 中央処理ユニット(CPU)
5 ステーションデータ処理手段
6 信号エッジ検出手段
7 エッジ間隔決定手段
10 チェック手段
11 発信／受信手段
12 復調手段
13 アナログ／デジタル変換器
【発明の属する技術分野】
本発明は、非同期データ伝送システムのデータ信号のデータレートを検出する方法であって、該システムにおいて、特定のノミナルタイムに生成される信号エッジの形でビットが伝送される方法において、以下の方法過程、即ち、
a) 信号エッジの発生時刻を検出する過程と、
b) 前記検出された信号エッジの発生時刻を用いて、エッジ間隔を決定する過程と、が実行される方法に関するものである。
【０００２】
本発明は、さらに、そのような方法を実行するのに適した通信ステーションとデータレート検出手段とに関するものである。
【０００３】
【従来の技術】
非同期データ伝送システムのデータ信号のデータレートを検出するための上述の方法過程を持つ方法を実施するのに適した、そのような通信ステーションとデータレート検出手段とは、本出願人によって市場に出されており、したがって、公知である。公知の非同期データ伝送システムでは、データレートは、データ信号送信機の安定した内部発振器回路によって生成されるから、予想されるデータレートは、通常、分かっている。しかしながら、データ信号送信機が半導体ポリマで形成されている場合には、そのデータ信号送信機には、もはや、安定なデータレートを持つデータ信号出力は存在せず、データレートが時間変化するデータ信号出力しか存在しないので、障害が生じ、公知のルーチンにおいて、最早、上述のルーチン過程を、データレートを検出するために用いることができない。これは、この場合、データ信号送信機の個々の部品が広く半導体ポリマで作られているために、および、それらの部品が顕著な経年効果を示すために、このデータ信号送信機では、発生するデータレートが、10 ％に達する変動を持つことがあり、また、2つの異なるデータ信号送信機のデータレートが、相互に100倍もはずれることがあるからである。
【０００４】
【課題を解決するための手段】
本発明の1つの目的は、当該問題を取り除き、そして、改良された方法、改良された通信ステーション、改良されたデータレート検出手段を完成することである。
【０００５】
本発明による方法で上に定めた目的を達成するために、本発明による観点は、本発明による方法が、以下のような特徴を持つことができるように、設けられている。即ち、
【０００６】
特定のノミナルタイムに生成される信号エッジの形で１ビットが伝送される非同期データ伝送システムのデータ信号のデータレートを検出する方法であって、
ａ） 信号エッジの発生時刻を検出する過程と、
ｂ） 前記検出された信号エッジの発生時刻を用いて、エッジ間隔を決定する過程と、
ｃ） 前記決定されたエッジ間隔をクラス割り当てを用いて平均化することによって平均エッジ間隔を決定する過程と、前記平均エッジ間隔から前記データレートを検出する過程と、
ｄ） 前記決定された平均エッジ間隔と、前記決定された平均エッジ間隔の、前の信号エッジと比較した公差範囲とから、下限発生時刻および上限発生時刻を決定する過程と、
ｅ） 前記下限発生時刻および前記上限発生時刻と比較して、その後の信号エッジの発生をチェックする過程とを実行する方法において、
前記平均エッジ間隔を決定する過程が、最初に決定されたエッジ間隔を、前記最初に決定されたエッジ間隔とミドルクラスの公差範囲とによって形成される限定エリアを有するミドルクラスに割り当て、その後に決定されるエッジ間隔を、前記最初に決定されたエッジ間隔の２倍のエッジ間隔およびロングクラスの公差範囲から形成される限定エリアを有するロングクラスか、または、前記最初に決定されたエッジ間隔の半分のエッジ間隔およびショートクラスの公差範囲から形成される限定エリアを有するショートクラスか、のいずれかに割り当て、その後に決定される順次のエッジ間隔を、それらのクラスのいずれか１つに割り当てる過程を具えることを特徴とする信号のデータレートを決定する方法。
【０００７】
本発明による通信ステーションで上に定めた目的を達成するために、本発明による通信ステーションが、以下のような特徴を持つことができるように、本発明による観点が、設けられている。即ち、
特定のノミナルタイムに生成される信号エッジの形で１ビットが伝送される非同期データ伝送システムのデータ信号のデータレートを検出するためのデータレート検出手段を有する通信ステーションであって、前記データレート検出手段が、
ａ） 信号エッジの発生時刻を検出するための検出手段と、
ｂ） 前記検出された信号エッジの発生時刻を用いてエッジ間隔を決定するための第１の決定手段と、
ｃ） 前記決定されたエッジ間隔を平均化することによって平均エッジ間隔を決定するための第２の決定手段であって、クラス割り当てを用いて前記決定されたエッジ間隔を平均化するとともに、前記平均エッジ間隔からデータレートを検出するように設計された第２の決定手段と、
ｄ） 前記決定された平均エッジ間隔と、前記決定された平均エッジ間隔の、前の信号エッジと比較した公差範囲とから、下限発生時刻および上限発生時刻を決定するための第３の決定手段と、
ｅ） 前記下限発生時刻および前記上限発生時刻と比較して、その後の信号エッジの発生をチェックするためのチェック手段と、
を具える通信ステーションにおいて、
前記第２の決定手段が、最初に決定されたエッジ間隔を前記最初に決定されたエッジ間隔とミドルクラスの公差範囲とから形成される限定エリアを有するミドルクラスに割り当て、その後に決定されるエッジ間隔を、前記最初に決定されたエッジ間隔の 2 倍のエッジ間隔とロングクラスの公差範囲とから形成される限定エリアを有するロングクラス、または、前記最初に決定されたエッジ間隔の半分のエッジ間隔とショートクラスの公差範囲とから形成される限定エリアを有するショートクラスのいずれかに割り当て、その後に決定される順次のエッジ間隔を、それらのクラスのいずれか１つに割り当てるように設計されていることを特徴とする通信ステーション。
【０００８】
本発明によるデータレート検出手段で上に与えた目的を達成するために、本発明によるデータレート検出手段が、以下のような特徴を持つことができるように、本発明による観点が、設けられている。即ち、
特定のノミナルタイムに生成される信号エッジの形で１ビットが伝送される非同期データ伝送システムのデータ信号のデータレートを検出するためのデータレート検出手段であって、
ａ） 信号エッジの発生時刻を検出するための検出手段と、
ｂ） 前記検出された信号エッジの発生時刻を用いてエッジ間隔を決定するための第１の決定手段と、
ｃ） 前記決定されたエッジ間隔を平均化することによって平均エッジ間隔を決定するための第２の決定手段であって、クラス割り当てを用いて前記決定されたエッジ間隔を平均化するとともに、前記平均エッジ間隔からデータレートを検出するように設計された第２の決定手段と、
ｄ） 前記決定された平均エッジ間隔と、前記決定された平均エッジ間隔の、前の信号エッジと比較した公差範囲とから、下限発生時刻および上限発生時刻を決定するための第３の決定手段と、
ｅ） 前記下限発生時刻および前記上限発生時刻と比較して、その後の信号エッジの発生をチェックするためのチェック手段と、
を具えるデータレート検出手段において、
前記第２の決定手段が、最初に決定されたエッジ間隔を前記最初に決定されたエッジ間隔とミドルクラスの公差範囲とから形成される限定エリアを有するミドルクラスに割り当て、その後に決定されるエッジ間隔を、前記最初に決定されたエッジ間隔の 2 倍のエッジ間隔とロングクラスの公差範囲とから形成される限定エリアを有するロングクラス、または、前記最初に決定されたエッジ間隔の半分のエッジ間隔とショートクラスの公差範囲とから形成される限定エリアを有するショートクラスのいずれかに割り当て、その後に決定される順次のエッジ間隔を、それらのクラスのいずれか１つに割り当てるように設計されていることを特徴とするデータレート検出手段。
【０００９】
本発明による観点に、ハードワイヤード論理回路を、また、プログラム可能な回路を単に装備することによって、改良された方法、改良された通信ステーション、改良されたデータレート検出手段が得られる。非常に重要な改良は、本発明による方法によって、従来検出可能であったデータレートの変動をはるかに超えてデータ信号が時間変化するデータレートの検出が可能であるという点である。このことは、特に、相当のデータレートの時間変化がデータ信号に発生するポリマIC技術で作製されたデータ信号送信機からデータ信号が供給されるデータ伝送システムにおいて、時間変動するデータレートにもかかわらず、データレートの完全な検出が、本発明による手段によって常に確保されるから、通信ステーションへの常に完全なデータ通信が保証されるという利点を提供する。
【００１０】
本発明による方法に関して、それは、さらに請求項２または請求項３で請求されている観点が備えられると、特に、利点を有するものとなる。これは、特に簡単な手段で実施できる方法を生み出す。
【００１１】
本発明による方法において、データレートは、プログラム可能な回路への負担を軽減する「オフライン」決定を介して検出できるが、それによっては、直接的なデータレート検出は、全く不可能である。
【００１２】
本発明による方法および通信ステーションおよびデータレート検出手段において、また、請求項４または請求項６または請求項８で請求されている観点が備えられても、特に、利点を有するものとなり、その上、データレートの「オンライン」決定、即ち、リアルタイムでの直接的なデータレート検出が可能であるという利点を有する。
【００１３】
【発明の実施の形態】
本発明の上述の観点およびさらなる観点が、下記の実施例から生じ、また、その実施例を用いて説明される。
【００１４】
本発明は、さらに、図面で示される2つの実施例に関連して記述されるが、本発明は、それらに限定されるものではない。
【００１５】
図1は、通信ステーション1を示している。通信ステーション1は、本実施例の場合、マイクロコンピュータによって形成されるステーション回路2を含む。ステーション回路2は、ハードワイヤード論理回路で形成することもできるということは、明らかである。ステーション回路2は、中央処理ユニット(CPU) 4およびマイクロコンピュータの標準的な動作に必要な他の部品（図示せず）、および、中央処理ユニット(CPU) 4によって制御されるステーションデータ処理手段5を含む。
【００１６】
ステーション回路2は、また、やはり中央処理ユニット(CPU) 4によって制御される、データレート検出の実行のために設けられたデータレート検出手段3も含む。データレート検出手段3は、信号エッジ（本実施例の場合、立下り信号エッジ）を検出し、信号エッジ発生情報SFAを生成するように設計された信号エッジ検出手段6を含む。このような信号エッジ検出手段6は、立上り信号エッジを検出するように設計することもできるということは、明らかである。データレート検出手段3は、また、信号エッジ発生信号SFAからエッジ間隔を決定するように設計されたエッジ間隔決定手段7としても知られる第1の決定手段7も、信号エッジ検出手段6の後に接続して含む。データレート検出手段3は、また、前のエッジ間隔決定手段7によって決定されるエッジ間隔から平均エッジ間隔を決定するように意図された第2の決定手段8も含む。データレート検出手段3は、また、第2の決定手段8の下りに接続された第3の決定手段9、および、第3の決定手段9の下段に接続されたチェック手段10も含む。第3の決定手段9は、以下に、より詳細に説明されるように、決定された平均エッジ間隔と、前の信号エッジと比較しての、決定された平均エッジ間隔の公差範囲とから、発生下限と発生上限とを決定するように設計されている。チェック手段10は、下限発生時刻および上限発生時刻と比較して、その後の信号エッジの発生（チェック手段10に信号エッジ発生信号SFAが供給される）をチェックするように設計されている。
【００１７】
本実施例の場合の通信ステーション1は、非同期データ伝送システムの一部を成しており、少なくとも1つのデータキャリア（図示せず）とコンタクトレス通信を行なうように設計されている。このコンタクトレス通信は、例えば、少なくとも部分的にISO標準14443にしたがって、行なうことができる。この目的のために、通信ステーション1は、また、データ信号を送信／受信するための送信／受信手段11、および、送信／受信手段11に接続された復調手段12も持っている。送信のために必要な手段は、本出願には関係ないので、ここには示されていない。復調手段12を用いて、システム内において特定のノミナルタイムに生成される信号エッジの形でビットが伝送される当該非同期データ伝送システムから得られた復調データ信号が、復調手段12の下段にあって、デジタル信号DSおよび割り込み信号ISを生成するように設計されたアナログ／デジタル変換段13に供給される。データ信号DSは、信号エッジ検出手段6に供給される。割り込み信号ISは、アナログ／デジタル変換段13における各アナログ／デジタル変換の後に形成され、中央処理ユニット(CPU) 4に供給される。
【００１８】
割り込み信号ISを基にして中央処理ユニット(CPU) 4によってアクティブにされた後、データレート検出手段3において実行される手続きが、以下に記述される。図2A〜2Cは、図1による通信ステーション1で行なわれる、"和分および比較(summation and comparison)"ルーチンとして知られるルーチンを、フローチャートにより示している。記述されているルーチンは、反復して連続して行なうことが可能であるということ、また、そのルーチンの間、変数は、次のルーチンにおいても有効性を保つことができる割り当て値を取るということは、一般原則として指摘されるところである。
【００１９】
図2Aから明らかなように、そのルーチンは、ブロック20で開始する。その後、ブロック21において、信号エッジ、即ち、立下り信号エッジの発生時刻が検出され、エッジ間隔Tが、検出された発生時刻を用いて決定される。説明のために、ここで、データ信号Sの信号エッジの発生時刻TA, TB, TC, TD、および、発生時刻TA, TBから得られる1番目のエッジ間隔T1を示し、また、データ信号Sの信号エッジの発生時刻TB, TCから得られる次の2番目のエッジ間隔T2を示している図3を参照する。信号エッジの発生時刻は、本出願に参照文献として取り入れられている欧州特許出願（未公開）：出願番号01890215.5（本出願人の社内参照番号PHAT010045 EP-P）に記載のように検出するのが好ましい。信号エッジの発生時刻を検出するために、当業者には既知であり、したがって、ここには詳細に記述していない他の方法および他の手段も用いることができるということは、明言されるところである。
【００２０】
ブロック21の後、ブロック22において、現在検出されているエッジ間隔が、以前に検出された最大エッジ間隔TMより大きいか否かをチェックする判断質問がなされる。ブロック22における判断質問の結果が否定(NO)であれば、ブロック23でルーチン動作が実行される。
【００２１】
ブロック22における判断質問の結果が肯定(YES)であれば、ブロック24でルーチン動作が実行される。ブロック23において、最大エッジ間隔TMは、式(1)にしたがって、以前のルーチンで決定された最大エッジ間隔TMから計算される。ここで、W1は、第1の重み因子である。
TM = TM - T * W1 (1)
【００２２】
ブロック24において、最大エッジ間隔TMは、式(2)にしたがって、ブロック21で決定されたエッジ間隔Tと第2の重み因子W2とから計算される。
TM = T - T * W2 + TM * W2 (2)
【００２３】
ブロック23の後も、ブロック24の後も、ルーチンは、ブロック25に進む。ブロック25において、現在決定されているエッジ間隔Tが、以前に決定されているエッジ間隔Tに加えられる。ブロック25に続くブロック26において、ブロック25において決定された和が、"和分および比較"ルーチンの前のルーチンにおいて決定されている和よりも小さいか否かがチェックされる。ブロック26における結果が否定(NO)であれば、ルーチンは、ブロック28に進む。ブロック26における結果が肯定(YES)であれば、ルーチンは、ブロック27に進む。
【００２４】
ブロック27において、和最小SMINが、式(3)にしたがって、ブロック25で決定された和Sと、以前に決定されている和最小SMINとから決定される。ここで、W3は、第3の重み因子である。
SMIN = S - S * W3 + SMIN * W3 (3)
【００２５】
ブロック28において、和最小SMINが、式(4)にしたがって、以前の和最小SMINと、第4の重み因子W4とから計算される。
SMIN = SMIN - SMIN * W4 (4)
【００２６】
ブロック27の後も、ブロック28の後も、ルーチンは、どちらにおいても遷移点Bが示されている図2A, 2Bに示されるように、ブロック29に進む。ブロック29において、平均エッジ間隔Tmの計算が、ブロック27または28で決定された和最小SMINと、ブロック23または24で決定された最大エッジ間隔TMの値との平均をとることによって実行される。ブロック29に続くブロック30において、下限発生時刻UAZが、平均エッジ間隔Tmから、平均エッジ間隔の第1の公差範囲TB1を差し引くことによって、また、上限発生時刻OAZが、平均エッジ間隔Tmに、平均エッジ間隔Tmの第2の公差範囲TB2を足し合わせることによって、形成される。ブロック30に続くブロック31において、和最小SMINおよび最大エッジ間隔TMの値が、上限発生時刻OAZと下限発生時刻UAZとの間の範囲にあるか否かがチェックされる。ブロック31における結果が否定(NO)であれば、ルーチンは、遷移点Dを通って、即ち、ブロック21において再スタートする。ブロック31における結果が肯定(YES)であれば、それは、ブロック32に進む。ブロック32において、データレートが、平均エッジ間隔から検出され、そして、非同期データ伝送システムにおいて1ビットを意味している、検出された各信号エッジが、対応するビットに変換される、即ち、特定のノミナルタイムに生成された信号エッジの形でデータ伝送システムによって伝送された各ビットの戻り逆変換が行われる。
【００２７】
ブロック32の後、図2B, 2Cに示す遷移点Cを通過して、ルーチンは、図2Cに示す部分ルーチンとしてブロック33に進む。ブロック33において、ブロック32において得られたビットが、集められ、そして、適用されている通信プロトコルにしたがってチェックされる。ブロック33の後、ブロック34において、現在の信号エッジ発生時刻が、上限発生時刻OAZと下限発生時刻UAZとの間の範囲にあるか否かをチェックするための判断質問が、行われる。ブロック34における判断質問の結果が否定(NO)であれば、ルーチンは、再開始、即ち、この場合、図2Cにも示されている遷移点Dで示すように、ブロック20の後から始まる。ブロック34における判断質問の結果が肯定(YES)であれば、ルーチンは、ブロック35に進む。
【００２８】
ブロック35において、現在の信号エッジが、1ビットに変換され、そして、受け取られたビットが、通信プロトコルにしたがってチェックされる。ブロック35の後のブロック36で実行される判断質問において、そのビットデータの有効性が、チェックされる。ブロック36における判断質問の結果が否定(NO)であれば、ルーチンは、ブロック33に戻る。ブロック34における判断質問の結果が肯定(YES)であれば、照合によって、得られたデータと以前に得られているデータとの比較を行い、相関のチェックを行う判断質問が、ブロック3７においてなされる。ブロック37における結果が否定(NO)であれば、ルーチンは、ブロック33に戻る。ブロック34における結果が肯定(YES)であれば、ルーチンは、得られたビット、および、したがって、得られたデータがステーションデータ処理手段5に渡されるブロック38に進む。ここに記述したルーチンは、ブロック37における判断質問なしに使っても問題ないことは、明言されるところである。
【００２９】
図4は、本発明の第2の実施例による通信ステーションで行なわれる、「クラス割り当て」ルーチンと呼んでもいいルーチンの一部を、フローチャートの形式で示している。
【００３０】
図4から明らかなように、ルーチンは、ブロック39で開始する。その後、ブロック40において、信号エッジ、即ち、立下り信号エッジの発生時刻が検出され、エッジ間隔が、検出された発生時刻を用いて決定される。図2Aに関する記述と類似に、ここでも、再度、説明のために図3を参照する。ここでも、再度、信号エッジの発生時刻の検出が、望むならば、立上り信号エッジで、同様に適性に実行できることは、明言されるところである。ブロック40の後、最初のエッジ間隔の決定が実行された否かをチェックするための判断質問が、ブロック41においてなされる。ブロック41における判断質問の結果が否定(NO)であれば、ルーチンは、再開始、即ち、ブロック40に戻る。ブロック41における判断質問の結果が肯定(YES)であれば、ルーチンは、ブロック42に進む。
【００３１】
ブロック42において、決定されたエッジ間隔が、クラスに分類される。最初に決定されたエッジ間隔は、最初に決定されたエッジ間隔とミドルクラスK2の公差範囲とから形成される限定エリアを持つミドルクラスK2に割り当てられ、それ以降に決定された1つのエッジ間隔が、最初に決定されたエッジ間隔の2倍のエッジ間隔とロングクラスの公差範囲とから形成される限定エリアを持つロングクラスK1か、または、最初に決定されたエッジ間隔の半分のエッジ間隔とショートクラスの公差範囲とから形成される限定エリアを持つショートクラスK3か、のいずれかに割り当てられる。換言すれば、それらのクラスは、最初に決定されたエッジ間隔を用いて設定される。ミドルクラスK2は、常に、最初に決定されたエッジ間隔から形成され、その他の2つのクラス、即ち、ロングクラスK1およびショートクラスK3は、それぞれ、最初に決定されたエッジ間隔の2倍および半分を用いて形成される。本実施例の伝送プロトコルによれば、予期されるように、即ち、間違いなく長エッジ間隔および短エッジ間隔が、発生する。2番目以降に決定されるエッジ間隔を分類するということに関しては、これは、クラスのうちの2つしか「占められ」ないということを意味し、その場合、占められるべき2つのクラスは、クラスの流動対、即ち、常に、ミドルクラスK2ともう1つのクラスを形成しており、そのもう1つのクラスは、最初に決定されたエッジ間隔が長エッジ間隔の場合にはショートクラスK3によって形成され、最初に決定されたエッジ間隔が短エッジ間隔の場合にはロングクラスK1によって形成される。
【００３２】
ブロック42に続いて、ブロック43において、信号エッジが発生しているか否かをチェックするための判断質問がなされる。ブロック43における判断質問の結果が否定(NO)であれば、ルーチンは、ブロック40に戻る、即ち、再開始する。ブロック43における判断質問の結果が肯定(YES)であれば、ルーチンは、ブロック44に進む。
【００３３】
ブロック44において、ミドルクラスに割り当てられた、決定されたエッジ間隔の個数A1が存在するか否か、および、クラスの流動対のうちのもう一方のクラスの方に割り当てられた、決定されたエッジ間隔の個数A2が存在するか否かが、チェックされる。ブロック44における判断質問の結果が肯定(YES)であれば、それは、例えば、4個の決定されたエッジ間隔がミドルクラスに含有され、1個のエッジ間隔がもう一方のクラスに含有されている場合であり、ルーチンは、ブロック46に進む。ブロック44における判断質問の結果が否定(NO)であれば、次のブロック45において、決定されたエッジ間隔が、クラスの流動対に割り当てられなかったクラス、即ち、ロングクラスK1あるいはショートクラスK3のいずれかに割り当てられたか否か、あるいは、それらのクラスのいずれにも割り当てられなかったか否かがチェックされる。ブロック45におけるチェックの結果が肯定(YES)であれば、ルーチンは、ブロック40に戻る、即ち、再開始する。ブロック43におけるチェックの結果が否定(NO)であれば、ルーチンは、ブロック42に戻る。
【００３４】
ブロック46において、データレートが、クラスに割り当てられた、決定されたエッジ間隔から検出され、また、1ビットを意味する検出された各信号エッジが、対応するビットに変換される、即ち、特定のノミナルタイムに生成された信号エッジの形でデータ伝送システムによって伝送された各ビットの戻り逆変換である。図4におけるルーチンは、次いで、ブロック46の後、図4, 2Cに示す遷移点Cを通過して、"和分および比較"ルーチンに関連して既に上述した、図2A, 2B, 2Cによるルーチンの図2Cに示す部分のブロック33に進む。本実施例の場合、図2Cのブロック34の判断質問に対して否定結果(NO)であれば、ルーチンは、再開始、即ち、この場合、図4にも示されている遷移点Dで示すように、ブロック40に戻る。上述の決定されたエッジ間隔のクラス割り当て、即ち、分類を説明するために、図5を参照する。図5は、決定されたエッジ間隔T1, T2, T3, T4, T5, T6, T7によって互いに分離された、時間経過的に連続した信号エッジを持つデータ信号を示している。例えば、T1 = 100 ms, T2 = 104 ms, T3 = 95 ms, T4 = 204 ms, T5 = 98 ms, T6 = 101 ms, T7 = 96 msである。これらの与えられた時間値は、単に例であるに過ぎず、原理的に、任意の技術的に実現可能で実用的な時間値（例えば、ナノ秒から秒および分までの時間値）に置き換えることが可能であるということは、明言されるところである。K1, K2, K3は、上に説明したクラスであり、それらに与えられた数値は、それらのクラスに割り当てられた、決定されたエッジ間隔の個数を表わしており、以下においてクラス値として参照される。最初のエッジ間隔T1は、ミドルクラスK2に割り当てられ、クラスK2のクラス値の0から1への対応する変化によって指示されている。ミドルクラスK2の限定エリアは、最初のエッジ間隔T1と、ミドルクラスK2の公差範囲とを用いて決定され、ミドルクラスK2のいわゆる期待値範囲EW2を与える。ミドルクラスK2の公差範囲が、± 10 %の値を持つと仮定すると、ミドルクラスK2の期待値範囲EW2は、90 msから110 msまで拡がる。ロングクラスK1が、最初のエッジ間隔T1の2倍のエッジ間隔とロングクラスK1の公差範囲とから形成され、ショートクラスK3が、最初のエッジ間隔T1の半分のエッジ間隔とショートクラスK3の公差範囲とから形成され、ロングクラスK1の公差範囲が、± 5 %であり、ショートクラスK3の公差範囲が、± 20 %である場合には、ロングクラスK1の期待値範囲EW1は、190 msから210 msであり、ショートクラスK3の期待値範囲EW3は、40 msから60 msである。次の2番目のエッジ間隔T2は、2番目のエッジ間隔T2の時間値が、ミドルクラスK2の期待値範囲EW2内にあるから、クラスK2に割り当てられる。したがって、クラスK2のクラス値が、2(1)から3(2)に上昇している。続く3番目のエッジ間隔T3、および、T5, T6, T7は、記述したルーチンにしたがってミドルクラスK2に割り当てられている。4番目のエッジ間隔T4は、その時間値の故に、ロングクラスK1に割り当てられ、それに対応して、ロングクラスK1のクラス値が増加している。「クラスルーチン」の精度および信頼性を増加させるために、クラスの公差範囲が、変更できる、即ち、各クラス割り当ての後、例えば、ミドルクラスK2に割り当てられた2つの連続するエッジ間隔の平均から計算するなどの修正を行なうことができることは、明言されるところである。
【図面の簡単な説明】
【図１】本発明の通信ステーションの主要部および第1の実施例によるデータレート検出手段のブロック回路図を示す。
【図２Ａ】本発明による方法を実行する際に図1の通信ステーションで行なわれるルーチンのフローチャートを示す。
【図２Ｂ】本発明による方法を実行する際に図1の通信ステーションで行なわれるルーチンのフローチャートを示す。
【図２Ｃ】本発明による方法を実行する際に図1の通信ステーションで行なわれるルーチンのフローチャートを示す。
【図３】図1の通信ステーションに発生するデータ信号およびそれから得られる時間情報を示す。
【図４】本発明の第2の実施例による通信ステーションで行なわれるルーチンのフローチャートの一部を示す。
【図５】図4の通信ステーションに発生するデータ信号、および、それから得られる時間情報およびクラス割り当てを示す。
【符号の説明】
1 通信ステーション
2 ステーション回路
3 データレート検出手段
4 中央処理ユニット(CPU)
5 ステーションデータ処理手段
6 信号エッジ検出手段
7 エッジ間隔決定手段
10 チェック手段
11 発信／受信手段
12 復調手段
13 アナログ／デジタル変換器
Claims (8)
- 特定のノミナルタイムに生成される信号エッジの形で１ビットが伝送される非同期データ伝送システムのデータ信号のデータレートを検出する方法であって、
ａ） 信号エッジの発生時刻を検出する過程と、
ｂ） 前記検出された信号エッジの発生時刻を用いて、エッジ間隔を決定する過程と、
ｃ） 前記決定されたエッジ間隔をクラス割り当てを用いて平均化することによって平均エッジ間隔を決定する過程と、前記平均エッジ間隔から前記データレートを検出する過程と、
ｄ） 前記決定された平均エッジ間隔と、前記決定された平均エッジ間隔の、前の信号エッジと比較した公差範囲とから、下限発生時刻および上限発生時刻を決定する過程と、
ｅ） 前記下限発生時刻および前記上限発生時刻と比較して、その後の信号エッジの発生をチェックする過程とを実行する方法において、
前記平均エッジ間隔を決定する過程が、最初に決定されたエッジ間隔を、前記最初に決定されたエッジ間隔とミドルクラスの公差範囲とによって形成される限定エリアを有するミドルクラスに割り当て、その後に決定されるエッジ間隔を、前記最初に決定されたエッジ間隔の２倍のエッジ間隔およびロングクラスの公差範囲から形成される限定エリアを有するロングクラスか、または、前記最初に決定されたエッジ間隔の半分のエッジ間隔およびショートクラスの公差範囲から形成される限定エリアを有するショートクラスか、のいずれかに割り当て、その後に決定される順次のエッジ間隔を、それらのクラスのいずれか１つに割り当てる過程を具えることを特徴とする信号のデータレートを決定する方法。 - 特定数の決定されたエッジ間隔が前記ミドルクラスにあり、他の特定数の決定されたエッジ間隔が前記ロングクラスにあるときに、前記平均エッジ間隔が、前記ミドルクラス内の前記決定されたエッジ間隔と前記ロングクラス内との前記決定されたエッジ間隔の平均から形成されることを特徴とする請求項１に記載の方法。
- 特定数の決定されたエッジ間隔が前記ショートクラスにあり、他の特定数の決定されたエッジ間隔が前記ミドルクラスにあるときに、前記平均エッジ間隔が、前記ショートクラス内の前記決定されたエッジ間隔と前記ミドルクラス内の前記決定されたエッジ間隔の平均から形成されることを特徴とする請求項１に記載の方法。
- 前記データ信号のアナログ／デジタル変換が、前記信号エッジの発生時刻の検出に先立って実行される方法であって、該アナログ／デジタル変換中に、前記方法の直接実行がトリガされる割り込み信号が生成されることを特徴とする請求項１に記載の方法。
- 特定のノミナルタイムに生成される信号エッジの形で１ビットが伝送される非同期データ伝送システムのデータ信号のデータレートを検出するためのデータレート検出手段を有する通信ステーションであって、前記データレート検出手段が、
ａ） 信号エッジの発生時刻を検出するための検出手段と、
ｂ） 前記検出された信号エッジの発生時刻を用いてエッジ間隔を決定するための第１の決定手段と、
ｃ） 前記決定されたエッジ間隔を平均化することによって平均エッジ間隔を決定するための第２の決定手段であって、クラス割り当てを用いて前記決定されたエッジ間隔を平均化するとともに、前記平均エッジ間隔からデータレートを検出するように設計された第２の決定手段と、
ｄ） 前記決定された平均エッジ間隔と、前記決定された平均エッジ間隔の、前の信号エッジと比較した公差範囲とから、下限発生時刻および上限発生時刻を決定するための第３の決定手段と、
ｅ） 前記下限発生時刻および前記上限発生時刻と比較して、その後の信号エッジの発生をチェックするためのチェック手段と、
を具える通信ステーションにおいて、
前記第２の決定手段が、最初に決定されたエッジ間隔を前記最初に決定されたエッジ間隔とミドルクラスの公差範囲とから形成される限定エリアを有するミドルクラスに割り当て、その後に決定されるエッジ間隔を、前記最初に決定されたエッジ間隔の 2 倍のエッジ間隔とロングクラスの公差範囲とから形成される限定エリアを有するロングクラス、または、前記最初に決定されたエッジ間隔の半分のエッジ間隔とショートクラスの公差範囲とから形成される限定エリアを有するショートクラスのいずれかに割り当て、その後に決定される順次のエッジ間隔を、それらのクラスのいずれか１つに割り当てるように設計されていることを特徴とする通信ステーション。 - 前記データ信号のアナログ／デジタル変換の後に、前記データレート検出手段によるデータレートの直接検出をトリガできる割り込み信号を生成可能なアナログ／デジタル変換手段が設けられていることを特徴とする請求項５に記載の通信ステーション。
- 特定のノミナルタイムに生成される信号エッジの形で１ビットが伝送される非同期データ伝送システムのデータ信号のデータレートを検出するためのデータレート検出手段であって、
ａ） 信号エッジの発生時刻を検出するための検出手段と、
ｂ） 前記検出された信号エッジの発生時刻を用いてエッジ間隔を決定するための第１の決定手段と、
ｃ） 前記決定されたエッジ間隔を平均化することによって平均エッジ間隔を決定するための第２の決定手段であって、クラス割り当てを用いて前記決定されたエッジ間隔を平均化するとともに、前記平均エッジ間隔からデータレートを検出するように設計された第２の決定手段と、
ｄ） 前記決定された平均エッジ間隔と、前記決定された平均エッジ間隔の、前の信号エッジと比較した公差範囲とから、下限発生時刻および上限発生時刻を決定するための第３の決定手段と、
ｅ） 前記下限発生時刻および前記上限発生時刻と比較して、その後の信号エッジの発生をチェックするためのチェック手段と、
を具えるデータレート検出手段において、
前記第２の決定手段が、最初に決定されたエッジ間隔を前記最初に決定されたエッジ間隔とミドルクラスの公差範囲とから形成される限定エリアを有するミドルクラスに割り当て、その後に決定されるエッジ間隔を、前記最初に決定されたエッジ間隔の 2 倍のエッジ間隔とロングクラスの公差範囲とから形成される限定エリアを有するロングクラス、または、前記最初に決定されたエッジ間隔の半分のエッジ間隔とショートクラスの公差範囲とから形成される限定エリアを有するショートクラスのいずれかに割り当て、その後に決定される順次のエッジ間隔を、それらのクラスのいずれか１つに割り当てるように設計されていることを特徴とするデータレート検出手段。 - 前記データ信号のアナログ／デジタル変換の後に割り込み信号を生成可能なアナログ／デジタル変換手段であって、該割り込み信号によって、前記データレート検出手段によるデータレートの直接検出をトリガできるアナログ／デジタル変換手段が設けられていることを特徴とする請求項７に記載のデータレート検出手段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01890214 | 2001-07-20 | ||
| PCT/IB2002/003027 WO2003010935A1 (en) | 2001-07-20 | 2002-07-19 | Data rate acquisition using signal edges |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004521584A JP2004521584A (ja) | 2004-07-15 |
| JP4053979B2 true JP4053979B2 (ja) | 2008-02-27 |
Family
ID=8185132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003516191A Expired - Fee Related JP4053979B2 (ja) | 2001-07-20 | 2002-07-19 | 時間変化するデータレートの認識方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040202268A1 (ja) |
| EP (1) | EP1413104A1 (ja) |
| JP (1) | JP4053979B2 (ja) |
| CN (1) | CN1533660B (ja) |
| WO (1) | WO2003010935A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2409954B (en) * | 2004-01-06 | 2006-06-21 | Agilent Technologies Inc | Method of determining a data rate and apparatus therefor |
| JP4845598B2 (ja) * | 2006-06-05 | 2011-12-28 | 盛岡セイコー工業株式会社 | 信号検知方法及びノイズ除去方法 |
| EP2367386B1 (en) * | 2010-03-12 | 2020-08-12 | BlackBerry Limited | Timing advance enhancements for cellular communications |
| CN102739326B (zh) * | 2011-04-14 | 2016-01-20 | 瑞昱半导体股份有限公司 | 具有传输速率检测功能的通信装置及其传输速率检测方法 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3708752A (en) * | 1969-12-19 | 1973-01-02 | H Fein | Asynchronous data transmission apparatus and method |
| US3747074A (en) * | 1972-03-17 | 1973-07-17 | Comteu | Method of and apparatus for baud rate detection |
| US3775751A (en) * | 1972-03-17 | 1973-11-27 | D Anderson | Method of and apparatus for baud rate detection |
| US4335354A (en) * | 1980-04-04 | 1982-06-15 | Robinton Products, Inc. | Sensitive demodulator for frequency shift keyed carrier signals |
| US4488294A (en) * | 1982-03-30 | 1984-12-11 | At&T Bell Laboratories | Establishing and supporting data traffic in private branch exchanges |
| US4888791A (en) * | 1988-01-25 | 1989-12-19 | Barndt Sr Robert A | Clock decoder and data bit transition detector for fiber optic work station |
| US5109438A (en) * | 1990-04-25 | 1992-04-28 | Hughes Aircraft Company | Data compression system and method |
| US5243299A (en) * | 1992-01-22 | 1993-09-07 | Glenayre Electronics, Inc. | Variable speed asynchronous modem |
| US5642350A (en) * | 1993-11-23 | 1997-06-24 | Ericsson Inc. | Peer to peer network for a mobile radio transceiver |
| JPH07321875A (ja) * | 1994-05-27 | 1995-12-08 | Mita Ind Co Ltd | データ受信制御装置 |
| US5654983A (en) * | 1994-06-10 | 1997-08-05 | Hayes Microcomputer Products, Inc. | Method and apparatus of operating data communications equipment in command mode and autobauding |
| US5781588A (en) * | 1994-11-10 | 1998-07-14 | Matsushita Electric Industrial Co., Ltd. | FSK signal receiver |
| US5631924A (en) * | 1995-06-19 | 1997-05-20 | Motorola, Inc. | Method and apparatus for baud rate detection in an FM receiver using parameters unrelated to baud rate as confirmation |
| US5757297A (en) * | 1996-06-07 | 1998-05-26 | International Business Machines Corporation | Method and apparatus for recovering a serial data stream using a local clock |
| GB2324688A (en) * | 1997-04-25 | 1998-10-28 | Motorola Ltd | A modem in which bit rate is determined using the width of a start bit |
| US5799043A (en) * | 1997-06-02 | 1998-08-25 | Motorola, Inc. | Method and apparatus for decoding a two-level radio signal |
| US5982837A (en) * | 1997-06-16 | 1999-11-09 | Lsi Logic Corporation | Automatic baud rate detector |
| US6501807B1 (en) * | 1998-02-06 | 2002-12-31 | Intermec Ip Corp. | Data recovery system for radio frequency identification interrogator |
| US6097754A (en) * | 1998-02-25 | 2000-08-01 | Lucent Technologies, Inc. | Method of automatically detecting the baud rate of an input signal and an apparatus using the method |
| US6661836B1 (en) * | 1998-10-21 | 2003-12-09 | Nptest, Llp | Measuring jitter of high-speed data channels |
| US6463311B1 (en) * | 1998-12-30 | 2002-10-08 | Masimo Corporation | Plethysmograph pulse recognition processor |
| JP4445114B2 (ja) * | 2000-01-31 | 2010-04-07 | 株式会社アドバンテスト | ジッタ測定装置及びその方法 |
| US6888886B2 (en) * | 2000-03-06 | 2005-05-03 | Yamaha Corporation | Interface apparatus and method for receiving serially-transmitted data |
| IT1320286B1 (it) * | 2000-03-29 | 2003-11-26 | Campagnolo Srl | Sistema di controllo multiprocessore per cicli, ad esempio perbiciclette da competizione. |
| US6388596B1 (en) * | 2000-05-08 | 2002-05-14 | Texas Instruments Incorporated | Digital signal demodulation using weighted peak sample averaging |
| US6680970B1 (en) * | 2000-05-23 | 2004-01-20 | Hewlett-Packard Development Company, L.P. | Statistical methods and systems for data rate detection for multi-speed embedded clock serial receivers |
| GB0013147D0 (en) * | 2000-05-31 | 2000-07-19 | Koninkl Philips Electronics Nv | Method of and receiver for estimating the bit rate of data |
| US6931057B2 (en) * | 2001-04-05 | 2005-08-16 | Intel Corporation | Method, article of manufacture and system to determine a bit rate of a signal |
| US6944248B2 (en) * | 2001-05-17 | 2005-09-13 | Bluebrook Associates Llc | Data rate calibration for asynchronous serial communications |
| US7480352B2 (en) | 2001-07-20 | 2009-01-20 | Nxp B.V. | Method of an means for recognizing signal edges |
-
2002
- 2002-07-19 WO PCT/IB2002/003027 patent/WO2003010935A1/en active Application Filing
- 2002-07-19 JP JP2003516191A patent/JP4053979B2/ja not_active Expired - Fee Related
- 2002-07-19 EP EP02753167A patent/EP1413104A1/en not_active Withdrawn
- 2002-07-19 US US10/484,423 patent/US20040202268A1/en not_active Abandoned
- 2002-07-19 CN CN028145925A patent/CN1533660B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003010935A1 (en) | 2003-02-06 |
| JP2004521584A (ja) | 2004-07-15 |
| CN1533660B (zh) | 2010-12-22 |
| CN1533660A (zh) | 2004-09-29 |
| US20040202268A1 (en) | 2004-10-14 |
| EP1413104A1 (en) | 2004-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5651030A (en) | Receiver with signal classifier | |
| GB2247595A (en) | Data valid detector circuit for Manchester encoded data | |
| JPH08288969A (ja) | Ｆｓｋ信号の復調回路 | |
| JP4053979B2 (ja) | 時間変化するデータレートの認識方法および装置 | |
| KR970011839B1 (ko) | 근거리통신망의 데이타충돌 검출회로 | |
| US6529566B1 (en) | Method and apparatus for facilitating a classification of a baseband signal | |
| EP1563404B1 (en) | Integrated circuit | |
| JP5136670B2 (ja) | 信号検出装置、無線機及び信号検出方法 | |
| JP4216714B2 (ja) | 信号エッジ認識方法及び手段 | |
| EP0880248A1 (en) | Circuit for detecting synchronizing signal in frame synchronization data transmission | |
| KR970024704A (ko) | 프레임 동기신호 검출장치 | |
| CN113627215B (zh) | 基于can信号特征的ecu鉴别方法及存储介质 | |
| JP2005142778A (ja) | 電力線通信装置 | |
| JPH0951289A (ja) | スペクトル拡散通信システム | |
| US6600793B1 (en) | Minimal overhead early late timing recovery | |
| KR100438980B1 (ko) | 비동기 통신의 자동데이터전송속도검출 장치 및 방법 | |
| JP3518330B2 (ja) | データ通信方法及び受信装置 | |
| KR100662973B1 (ko) | 수신기에서의 프레임 정렬에 이용되는 장치 및 방법과,데이터 전송 시스템의 수신기 | |
| KR20020024508A (ko) | 네트워크 침입탐지를 위한 비정상행위 탐지기법 | |
| JP2008078975A (ja) | Ｆｓｋ復調回路 | |
| JPS60109953A (ja) | スケルチ信号発生回路 | |
| JP2001148720A (ja) | データ検出方式およびこれを用いた電子機器 | |
| JPH10276232A (ja) | 周波数変調信号復調判別装置 | |
| JP2004104410A (ja) | 差動式伝送線装置 | |
| CN118265082A (zh) | 车联网通信信号的处理方法、装置、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060710 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070905 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070912 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071003 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |