KR100662973B1 - 수신기에서의 프레임 정렬에 이용되는 장치 및 방법과,데이터 전송 시스템의 수신기 - Google Patents

수신기에서의 프레임 정렬에 이용되는 장치 및 방법과,데이터 전송 시스템의 수신기 Download PDF

Info

Publication number
KR100662973B1
KR100662973B1 KR1020000056448A KR20000056448A KR100662973B1 KR 100662973 B1 KR100662973 B1 KR 100662973B1 KR 1020000056448 A KR1020000056448 A KR 1020000056448A KR 20000056448 A KR20000056448 A KR 20000056448A KR 100662973 B1 KR100662973 B1 KR 100662973B1
Authority
KR
South Korea
Prior art keywords
bit position
framing
threshold
identified
pattern
Prior art date
Application number
KR1020000056448A
Other languages
English (en)
Other versions
KR20010050645A (ko
Inventor
바게리메헤란
미첼제이미타데오
위틴스키리차드씨
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20010050645A publication Critical patent/KR20010050645A/ko
Application granted granted Critical
Publication of KR100662973B1 publication Critical patent/KR100662973B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/08Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • H04J3/0608Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

데이터 전송 시스템의 수신기에서 프레임들을 정렬하는데 이용되는 본 발명의 방법 및 장치는 수신된 데이터 스트림과 관련된 하나 이상의 비트 위치를 체크하여 사전결정된 비트 패턴과 매칭되는 비트 위치에서의 비트 수를 각각 결정하는 것을 포함한다. 하나의 비트 위치에 대한 수는 제 1 임계값 및 제 2 임계값과 비교된다. 비트 위치에 대한 수가 제 1 임계값 이상인 경우, 비트 위치는 거짓 프레이밍 패턴(false framing pattern) 또는 미믹(mimic)과 관련되는 것으로서 식별된다. 비트 위치에 대한 수가 제 2 임계값 이상인 경우, 비트 위치는 잠재적(potential) 프레이밍 비트 위치 또는 가능한 프레이밍 비트 위치로서 식별된다. 제 1 임계값은 하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되는 경우 및 다른 비트 위치가 거짓 프레이밍 패턴과 관련되는 것으로서 식별되는 경우 변경된다. 예를 들어, 제 1 임계값은 하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되고 다른 비트 위치가 거짓 프레이밍 패턴과 관련되는 것으로서 식별되는 모든 프레임에 대해 소정의 값 만큼 증가될 수 있다. 소정의 값은 1, 1 미만의 값 또는 1보다 큰 값일 수 있다. 프레임 정렬은 하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되고 다른 어떤 비트 위치도 거짓 프레이밍 패턴과 관련되는 것으로서 식별되지 않는 경우 선언된다.

Description

수신기에서의 프레임 정렬에 이용되는 장치 및 방법과, 데이터 전송 시스템의 수신기{METHODS AND APPARATUS FOR ADAPTIVE MIMIC REJECTION}
도 1은 본 발명의 프레임 정렬 방법이 이용될 수 있는 예시적인 T1 데이터 전송 시스템을 도시하는 도면,
도 2는 본 발명에 따라 이용하기 위한 프레이밍 검출 패턴을 예시하는 그래프,
도 3a 및 3b는 본 발명에 따라 이용하기 위한 프레이밍 및 미믹 임계값들의 개념을 예시하는 그래프,
도 4는 본 발명의 일실시예에 따른 프레이밍 상태 머신을 예시하는 상태 머신 흐름도,
도 5는 본 발명의 일실시예에 따른 적응적 미믹 거절을 이용하는 프레임 정렬 회로를 예시하는 개략도.
도면의 주요 부분에 대한 부호의 설명
2 : 송신기 4 : 수신기
6 : T1 라인 8 : 프레임 생성 유닛
10 : 프레임 정렬 유닛
본 발명은 전반적으로 데이터 전송 시스템에 관한 것으로, 보다 구체적으로는 프레임 정렬 기법을 이용하는 데이터 전송 시스템에 관한 것이다.
현대의 원격 통신 시스템은 데이터 통신 장치들 간에 대용량의 데이터를 신속하게 전송한다. 디지털 데이터 전송 시스템에서, 수신 장치는 송신 장치로부터 수신되고 있는 비트 스트림에서 하나의 개별적인 정보의 패키지, 즉 프레임이 종료되는 위치 및 다음 프레임이 시작되는 위치를 식별할 수 있어야 한다. 이것은 프레임 정렬로 알려져 있다. 프레임 정렬은 전송 과정 동안 프레임 정렬이 되지 않은 현재의 전송 뿐만 아니라 새로운 전송에 대해서도 수행된다.
미국에서 전화 신호를 전송하는데 일반적으로 이용되는 표준은 CCITT(International Telegraph and Telephone Consultative Committe) 권고 G.704, 보다 일반적으로는 T1 표준이라고 불리는 표준이 이용되고 있다. T1 시스템은 1.544 메가비트/초 펄스 부호 변조(PCM) 디지털 신호를 이용한다. T1 신호는 음성 대화와 같은 24 개의 개별적인 채널을 단일 T1 반송파 상에서 동시에 전송하기 위해 24 개의 시간 영역 다중화 채널을 포함한다. T1 표준에서, 8 비트는 하나의 음성 채널의 하나의 7 비트 A/D 샘플에 하나의 시그널링 비트(signaling bit)를 더하여 구성되는 단일 샘플을 포함한다. "프레임"은 24 개의 샘플에, 제 1 비트 위치를 차지하는 F 비트라 불리는 하나의 프레이밍 비트를 더한 것으로서 정의되어, 프레임당 전체 비트는 193 비트가 된다. 수퍼프레임은 12 개의 프레임으로서 정의된다. 각각의 채널은 8 KHz의 레이트(rate)로 샘플링되므로, T1 신호는 초당 8000 개의 193 비트 프레임, 또는 1.544 메가비트/초를 포함한다.
T1 시스템과 같은 데이터 전송 시스템에서, 데이터 수신기 내의 프레임 정렬 유닛, 즉 프레임 정렬기는 입력되는 비트 스트림에서 프레임 검출 패턴을 탐색한다. 프레임 정렬기가 프레이밍 패턴을 식별한 경우, 유닛은 프레임 정렬 상태임를 선언한다.
거짓 프레이밍 패턴으로의 프레이밍을 방지하기 위해, 종래의 프레임 정렬기는 단지 거짓 프레이밍 패턴이 존재하지 않는 경우에만 프레임 정렬을 선언한다. 그 이유는, 프레임 정렬기에 의해 이용되는 종래의 프레임 정렬 알고리즘은 거짓 프레이밍 패턴과 참(true) 프레이밍 패턴 간의 차이를 식별할 수 없기 때문이다. 따라서, 종래의 프레임 정렬 유닛은 거짓 프레이밍 패턴이 없어지고 단지 하나의 프레임 검출 후보가 남을 때까지 기다린다. 그 후, 남아있는 후보는 프레임 정렬 위치로서 선택된다. 기다리는 동안, 새로운 거짓 프레이밍 패턴들이 나타날 수 있으며, 이들은 프레임 정렬 위치가 선택되기 전에 없어져야 한다. 종래의 프레임 정렬 알고리즘에서, 최소 거짓 프레이밍 패턴 길이, 즉 거짓 프레이밍 패턴 임계값은 고정되어 있다. 즉, 그러한 프레임 정렬 알고리즘은, 그 알고리즘이 거짓 프레이밍 패턴들이 없어지기를, 즉 고정된 거짓 프레이밍 패턴 임계값 이하가 되기 를 기다리는 동안 통과된 프레임들의 수에 관계없이 고정된 거짓 프레이밍 패턴 임계값을 유지한다. 그러나, 고정된 임계값을 설정하는 것은 프레임 정렬을 찾는데 필요한 시간을 연장시킨다. 새로운 거짓 프레이밍 패턴은 구(old) 거짓 프레이밍 패턴들이 사라지는 동안 프레임 정렬이 발견되는 것을 방지하면서 형성될 수 있다.
따라서, 전술한 바와 같은 종래 기술의 문제점과 관련된 영향을 제거 또는 적어도 감소시키되 그밖의 것은 종래 기술에 있는 프레임 정렬 수행 방법 및 장치가 필요하다.
본 발명은 데이터 전송 시스템에서의 프레임 정렬을 향상시키는 방법 및 장치를 제공한다. 특히, 본 발명은 데이터 전송 시스템 수신기의 프레임 정렬 유닛에서 구현하기 위한, 적응적 거짓 프레이밍 패턴 거절 방법(adaptive false framing pattern rejection methodology)을 제공한다. 이하, "거짓 프레이밍 패턴"이라는 표현은 "미믹(mimic)"으로서도 지칭될 수 있음을 알아야 한다. 따라서, 본 발명의 적응적 미믹 거절 알고리즘은 프레임 정렬 프로세스를 매우 고속화시키며, 비교적 많은 수의 미믹을 포함하는 신호와 관련하여 특히 그러하다.
본 발명의 하나의 특징으로서, 데이터 전송 시스템의 수신기에서의 프레임 정렬시 이용되는 본 발명의 방법은 수신된 데이터 스트림과 관련된 하나 이상의 비트 위치를 체크하여, 사전결정된 비트 패턴과 매칭되는 비트 위치에서의 비트 수를 각각 결정한다. 하나의 비트 위치에 대한 수는 제 1 임계값 및 제 2 임계값과 비교된다. 비트 위치에 대한 수가 제 1 임계값 이상인 경우, 비트 위치는 거짓 프레이밍 패턴 또는 미믹과 관련되는 것으로서 식별된다. 비트 위치에 대한 수가 제 2 임계값 이상인 경우, 비트 위치는 잠재적 프레이밍 비트 위치 또는 가능한 프레이밍 비트 위치로서 식별된다. 제 1 임계값은 하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되는 경우 및 다른 비트 위치가 거짓 프레이밍 패턴과 관련되는 것으로서 식별되는 경우 변경된다. 예를 들어, 제 1 임계값은 하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되고 다른 비트 위치가 거짓 프레이밍 패턴과 관련되는 것으로서 식별되는 모든 프레임에 대해 소정의 값 만큼 증가될 수 있다. 소정의 값은 1, 1 미만의 값 또는 1보다 큰 값일 수 있다. 프레임 정렬은 하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되고 다른 어떤 비트 위치도 거짓 프레이밍 패턴과 관련되는 것으로서 식별되지 않는 경우 선언된다.
바람직하게, 그러한 적응적 프로세스를 이용함으로써, 프레임 정렬을 선언하는데 필요한 시간이 크게 감소되며, 특히 거짓 프레이밍 패턴이 많은 신호의 경우 더욱 그러하다. 따라서, 적응적 미믹 거절을 행하는 본 발명의 프레임 정렬 프로세스를 이용하는 수신기는 증가된 데이터 처리량을 실현할 수 있다. 본 발명은 T1 데이터 전송 시스템에 특히 적합하지만, 그것에 한정되는 것은 아니다.
본 발명의 이들 및 다른 목적, 특징 및 이점은 첨부한 도면과 함께 이하 기술된 본 발명의 예시적인 실시예를 참조함으로써 보다 명확해질 것이다.

이하, T1 데이터 전송 시스템에서 사용될 수 있는 것과 같은 예시적인 프레이밍 표준을 이용하는 본 발명에 대해 기술할 것이다. 그러나, 본 발명은 소정의 특정한 데이터 전송 시스템과 함께 사용하는 것에 한정되지 않음을 알아야 한다. 그 대신, 본 발명은 예를 들면, 수신기의 데이터 처리량 향상과 같은 부수적인 이점들을 실현하기 위해 프레임 정렬의 속도를 향상시키는 것이 바람직한 소정의 데이터 전송 시스템에 대해 보다 일반적으로 적용될 수 있다.
도 1을 참조하면, 본 발명의 프레임 정렬 방법이 이용될 수 있는 예시적인 T1 데이터 전송 시스템이 도시되어 있다. 시스템은 T1 라인(6)을 경유하여 수신기(4)에 접속된 송신기(2)를 포함한다. 송신기(2)는 전송될 데이터 프레임의 프레임 포맷을 지정하고, 수신기(4)가 수신된 데이터 스트림을 정렬하는데 이용될 프레임 검출 패턴을 설정하는 프레임 생성 유닛(8)을 포함한다. 수신기(4)는 수신된 데이터 스트림을 정렬 또는 동기화하여, 수신기의 다른 회로들에 의해 데이터의 프레임들이 정확하게 디코딩 및/또는 처리되도록 하는 프레임 정렬 유닛(10)을 포함한다. 바람직하게, 본 발명의 프레임 정렬 절차는 수신기의 프레임 정렬 유닛(10)에 따라 이용된다.
도 2를 참조하면, 본 발명에 따라 이용하기 위한 프레이밍 검출 패턴의 개념이 도시되어 있다. 데이터 전송 시스템의 송신기(2)에서, 프레임 생성 동안, 특정의 비트 패턴, 예를 들면 0010.....1이 전송될 데이터 스트림의 프레임들 안으로 삽입된다. 이러한 비트 패턴은 프레임 검출 패턴으로서 지칭된다. 따라서, 프 레임 검출 패턴은 데이터 전송 시스템에서 이용된 각각의 특정 타입의 프레임 포맷에 대해 지정된 프레임 비트들의 시퀀스이다. 도 2에 도시된 바와 같이, 프레이밍 검출 패턴의 연속적인 비트들, 예를 들면 0010.....1은 프레이밍 비트 위치들, 예를 들면 연속적인 프레임들(프레임 1 내지 N)의 비트 위치 1 안으로 삽입된다.
자신이 수신한 데이터 스트림이 어느 프레임 또는 어느 비트 위치에서 시작되었는지를 수신기(4)가 반드시 알고 있는 것은 아니므로, 프레임 정렬의 결정 및 선언은 프레임 정렬 유닛(10)에 의해 행해진다. 프레임 정렬 유닛은 수신된 데이터 스트림에서 프레이밍 검출 패턴의 위치를 밝혀내고, 그에 따라 프레이밍 비트 위치를 식별함으로써 이를 행한다. 프레이밍 비트 위치 및 프레이밍 검출 패턴에 대한 주어진 지식으로, 수신기는 자신이 수신한 데이터 스트림이 시작된 비트 위치 및 프레임을 알게 된다.
도 3a 및 3b를 참조하면, 본 발명에 따라 형성된 프레임 정렬 유닛에서 이용되는 프레이밍 및 미믹 임계값들의 개념을 예시하는 그래프가 도시되어 있다. 도 3a에 도시된 바와 같이, 프레이밍 임계값(FT)은 임의의 데이터 스트림, 즉 거짓 프레이밍 패턴에 대한 정렬의 기회를 감소시키도록 선택된다. 프레임에서의 각각의 비트 위치는 프레이밍 비트 위치에 대한 "후보(candidate)"이다. 그 이유는, 프레임 정렬 유닛은 데이터 스트림에서의 어느 비트 위치가 프레이밍 비트 위치인지를 모르기 때문이다.
따라서, 하나의 프레임에 대해 한 번 각각의 비트 위치가 체크되어, 프레임 검출 패턴과 일치하는 비트 값을 포함하고 있는지 여부를 결정한다. 예를 들어, 하나의 프레임이 193 비트를 포함하는 T1 시스템에서는, 수신된 데이터 스트림에서 처음 193 비트 위치들 각각을 체크하고, 그 후 각각의 개별적인 193 번째 비트를 체크함으로써, 어느 비트 위치가 프레이밍 검출 패턴을 포함하고 있는지를 검사한다. 프레이밍 검출 패턴은 72 비트를 포함할 수 있다. 따라서, 그 안에 패턴이 존재하는 72 개의 연속적인 프레임들을 통해 프레이밍 비트 위치를 식별함으로써, 전체 프레이밍 검출 패턴이 명확해질 것이다.
각각의 비트 위치를 체크하는 것은, 매칭된 프레임 검출 패턴 비트들의 수(즉, 도 3a의 수직축)를 증가시키거나, 또는 매칭된 프레임 검출 패턴 비트들의 수를 보다 적은 수로 감소시키게 된다. 보다 적은 수는 프레임 검출 패턴의 시작으로부터 현재 비트까지의 가장 많은 매칭을 나타낼 수 있다. 단순한 예로써, 프레이밍 검출 패턴이 12 비트, 예를 들면 100011011100이고, 특정 비트 위치가 패턴의 처음 7 비트, 즉 1000110과 매칭되는 것으로 가정한다. 그 비트 위치에서의 다음 값이 1인 것으로 예상한 경우에, 다음 값이 0 이었다면, 매칭된 프레임 검출 비트의 수는 3, 즉 100으로 감소될 것이다. 그러나, 다음 값이 1이었다면, 매칭된 프레임 검출 비트의 수는 8, 즉 10001101로 증가될 것이다. 이와 같이, 1 비트가 매칭되지 않는 경우, 본 발명의 방법은 프레이밍 검출 패턴의 시작 및 방금 체크된 비트를 포함하는 가능한 가장 많은 매칭으로의 감소를 제공한다. 즉, 본 실시예에서, 고려 중인 비트 위치에서 수신된 제 8 비트가 0이었고, 이전에 수신된 제 6 및 제 7 비트가 각각 1 및 0이었으므로, 결과적으로는 100이 수신되는 것으로 된다. 100은 12 비트의 프레이밍 검출 패턴 중 처음 3 비트만이 매칭되는 것이므 로, 매칭된 비트의 수는 3으로 감소된다.
비트들의 프레이밍 임계값(FT) 수에 대해 프레임 검출 패턴을 매칭시키는 후보를 "가능한 프레이밍 비트", 즉 잠재적 프레이밍 비트라고 부른다. "미믹"은 프레임 검출 패턴의 비트들의 임계값 수, 즉 미믹 임계값 α를 초과하는 후보이다. 도 3a에 도시된 바와 같이, 미믹 임계값은 프레이밍 임계값 미만이다. 도 3b에 도시된 바와 같이, FB라고 불리는 비트 위치가 프레이밍 비트 위치가 되고 있는데, 그것은 FB가 프레이밍 임계값 FT 이상의 패턴 비트 매칭 수로 되는 유일한 비트 위치이기 때문이다. 이제, 프레이밍 및 미믹 임계값들과, 후보, 미믹 및 가능한 프레이밍 비트 간의 관계가 설명될 것이다.
프레이밍 비트 위치에 대해 데이터 스트림이 탐색됨에 따라, 프레임의 모든 비트 위치들은 후보로서 고려된다. 프레임 정렬 프로세스의 시작시에는, 미믹 또는 가능한 프레이밍 비트가 없다. 프레임 정렬 프로세스가 진행됨에 따라, 후보들 중 일부는 프레임 검출 시퀀스와 매칭되기 시작할 것이다. 후보가 프레이밍 검출 패턴의 비트들의 미믹 임계값 수 α와 매칭되는 경우, 그것은 미믹으로 된다. 프레임 정렬 프로세스의 이 단계에서는, 단지 후보 및 약간의 미믹만이 있게 된다. 시간 주기 동안, 일부 미믹들은 프레임 검출 패턴에 대한 체크에 실패하여 후보로 될 것이며, 일부 후보들은 미믹으로 될 것이다. 소정의 시점에서, 미믹은 프레이밍 임계값을 초과하여 가능한 프레이밍 비트가 될 것이다. 다른 미믹들에 대한 체크가 행해지고, 만약 다른 미믹들이 없다면, 이 비트 위치는 프레이밍 비트 위치로 되며, 프레임 정렬이 선언된다. 만약, 미믹들이 있다면, 그 비트 위치는 가능 한 프레이밍 비트로 남게 된다.
각각의 프레임에서, 가능한 프레이밍 비트가 체크되어 프레이밍 패턴 시퀀스와의 매칭을 계속하는지 여부를 검사하고, 체크가 수행되어 소정의 미믹 또는 다른 가능한 프레이밍 비트가 있는지 여부를 검사한다. 가능한 프레이밍 비트가 프레이밍 패턴 시퀀스와의 매칭을 계속하지 않을 경우, 비트 위치는 후보로 된다. 가능한 프레이밍 패턴이 프레이밍 패턴 시퀀스와의 매칭을 계속하고, 미믹 또는 다른 가능한 프레이밍 비트가 없는 경우, 이 비트 위치는 프레이밍 비트 위치가 되며, 프레임 정렬이 선언된다. 그러나, 미믹 또는 다른 가능한 프레이밍 비트가 있는 경우, 비트 위치는 가능한 프레이밍 비트로 남게 된다.
본 발명에 따르면, 프레임 정렬 프로세서는 제 1의 가능한 프레이밍 비트가 모든 미믹이 사라지기를, 즉 미믹 임계값 이하로 되기를 기다리는 각각의 프레임에 대해 값 β를 초기 미믹 임계값 α에 더한다. 이것은 미믹 임계값을 효율적으로 증가시켜, 후보가 미믹으로 되는 것을 보다 어렵게 함을 알아야 한다. β는 양수(positive number)이다. β 값이 1인 경우 각각의 프레임에 대해 1 비트 만큼 미믹 임계값을 증가시키므로, 소정의 새로운 미믹이 형성되는 것이 방지된다. 즉, 미믹 임계값은 1 만큼 증가되므로, 프레임당 1 이상의 비트만을 고려하며, 매칭된 프레임 검출 패턴 비트의 수는 적용된 미믹 임계값 이상으로 되지 않을 것이다. β 값이 1 미만인 경우 새로운 미믹이 형성되는 것을 허용하면서 미믹 임계값을 점차적으로 증가시킨다. β 값이 1보다 큰 경우 미믹 임계값을 보다 빨리 증가시키며, 새로운 미믹이 형성되는 것을 방지하면서 가장 짧은 미믹을 먼저 제거한다. 결국, 미믹 임계값은 프레이밍 임계값(FT)에 도달하게 된다. 이 시점에서, 미믹 임계값은 증가를 멈추며, 프레임 정렬을 방지하는 가능한 프레임 비트만이 남게 된다. 그 후, 가장 긴 프레이밍 임계값 FT 이상인 가능한 프레이밍 비트를 프레이밍 비트로서 선택하는 절차가 행해진다. 프레이밍 비트 및 프레이밍 검출 임계값이 식별되는 경우, 프레임 정렬 유닛은 프레임 정렬을 선언한다.
본 발명에 따른 미믹 임계값의 적용은 다음의 수학식에 의해 표현된다.
Figure 112000020149819-pat00001
여기서, M은 미믹의 현재 비트 길이, α는 임계 비트 길이(미믹의 최소 비트 길이), β는 비트 길이 증가, W는 가능한 프레이밍 비트가 발견된 이후의 프레임 수이다.
도 4를 참조하면, 프레이밍 상태 머신을 그래프로 설명하는 상태 머신 흐름도가 도시되어 있다. 상태 머신의 각 상태는 상태 번호가 기재된 원으로 표현된다. 본 실시예에서, 각각의 상태는 연속적인 프레임 내의 비트 위치를 나타낸다. 따라서, 수신되는 데이터 비트들은 패턴에 대해 비교된다. 데이터 비트가 그 현재의 상태에 의해 요구되는 패턴 비트와 매칭된다면, 상태 머신은 상태를 진행할 수 있다. 그러나, 매칭되지 않는다면, 상태 머신은 초기 상태(상태 0)로 되돌아 간다. 상태 번호는 매칭된 패턴 비트의 수를 나타낸다. 도시된 예의 경우, 미믹 임계값은 12 프레임 패턴 비트 매칭에 설정되어 있으며, 프레이밍 임계값 FT는 72 프레임 패턴 비트 매칭에 설정되어 있다. 프레이밍 임계값에 도달되고, 미믹 이 존재하는 경우, 상태 머신은 프레임 패턴이 매칭을 계속하는 한, 수퍼프레임 정렬이 유지되는 상태들의 세트를 통해 순환된다. 이것은 상태 72 내지 83을 포함하는 문자 A에 의해 표기된 루프에 의해 표현된다. 일단, 모든 미믹들이 패턴 매칭에 실패하는 경우, 상태 머신은 유지 상태, 즉 루프 A로부터 프레임 정렬 상태로 진행할 수 있다. 전술한 바와 같이, 미믹의 제거를 촉진하기 위해, 프레이밍 임계값에 도달된 후 모든 프레임 시간에 대한 미믹 임계값에 오프세트 β가 더해진다.
도 4의 루프 A에서의 모든 상태들은 프레이밍 임계값 이상임을 알아야 한다. 루프 내의 상태들은 상태 머신이 다수 프레임 프레이밍 포맷 내에서 정확한 프레임을 식별할 수 있도록 한다. 루프 내의 상태들의 수는 프레임 비트 시퀀스가 반복하는 프레임들의 최소 수에 의해 결정된다. 예를 들어, T1 수퍼프레임 포맷에서, 프레임 비트 시퀀스는 모든 12 프레임을 반복한다. 그러므로, 도 4에서는 12 상태 루프로서 예시되었다. T1 확장 수퍼프레임 포맷은 24 상태 루프를 이용할 것이다. 그러나, 상태들의 수는 프레이밍 포맷을 기술하는 프레임의 수와 항상 동일하지는 않은데, 예를 들면 루프가 더 길어질 수도 있음을 알아야 한다.
도 5를 참조하면, 본 발명의 일실시예에 따른 적응적 미믹 거절을 이용하는 프레임 정렬 회로를 예시하는 개략도가 도시되어 있다. 도 4와 마찬가지로, 도 5의 회로도는 상태가 효율적으로 프레임인 상태들에 기초하고 있다. 따라서, 특정 프레임, 즉 현재 상태에서의 비트 위치가 고려된다. 즉, 그 값은 상태 레지스터(12)에서 래치되며, 그것이 프레임 검출 패턴과 매칭되는지 여부가 체크된 다. 만약 매칭된다면, 비트 매칭 수(즉, 도 3a의 수직축)가 증가되며, 매칭되지 않는다면, 비트 매칭 수가 감소되거나 혹은 적어도 증가되지 않는다. 그 후, 비트 매칭 수는 비교기(16)에서 프레이밍 임계값(FT)(14)과 비교되며, 비교기(18)에서 미믹 임계값과 비교된다. 가능한 프레이밍 비트가 이미 식별된 경우, 미믹 임계값(20)은 미믹이 아직 존재하는 각각의 프레임에 대해 적용된다. 이것은 프레임들의 수의 트랙(track)을 유지하는 프레임 카운터(22)로 수행된다. 따라서, 가산기(24)는 미믹 임계값 α와 βW로 표현되는 값을 더한다. 예를 들어, β는 1일 수 있다. 더해진 합은 비교기(18)에 의해 이용되는 새로운 미믹 임계값이 된다. 비교의 결과, 미믹이 여전히 존재하면, 즉 비트 위치가 미믹 임계값 이상 프레이밍 임계값 미만의 비트 매칭 수를 갖는다면, 프로세스는 다음 상태 또는 프레임으로 계속 진행된다. 미믹 임계값은 가능한 프레이밍 비트가 식별되고 미믹이 여전히 존재하는 각각의 프레임에 대해 1 만큼 증가된다. 미믹이 존재하지 않고 가능한 프레이밍 비트가 식별되었다면, 이 비트는 프레이밍 비트인 것으로 고려되며, 프레임 정렬이 선언된다.
본 발명, 일반적으로, 또는 특별히 도 5에 예시된 회로의 구성 요소들은 여러 가지 방법으로 구현될 수 있음을 알아야 한다. 예를 들어, 본 발명은 개별적인 전자 논리와 같은 하나 이상의 처리 장치와, 하나 이상의 ASIC과, 또는 관련 메모리를 구비한 하나 이상의 적절하게 프로그램된 프로세서를 통해 구현될 수 있다. 본 명세서에 개시된 발명의 내용에 의해, 당업자라면 본 발명의 다른 구현, 실시예 및 응용이 가능함을 알 수 있을 것이다.
비록, 본 발명의 예시적인 실시예들은 첨부 도면을 참조하여 기술되었지만, 당업자라면 본 발명이 그러한 실시예들에 한정되는 것은 아니며, 본 발명의 영역 또는 정신을 벗어나지 않고서도 여러 가지 다른 변경 및 변형이 가능함을 알 수 있을 것이다.
본 발명에 의하면, 비교적 많은 수의 미믹을 포함하는 신호에 대한 프레임 정렬 프로세스가 고속화됨으로써, 데이터 전송 시스템에서의 프레임 정렬이 향상된다.

Claims (15)

  1. 데이터 전송 시스템의 수신기에서의 프레임 정렬에 이용되는 방법에 있어서,
    수신된 데이터 스트림과 관련된 비트 위치를 체크하여, 사전결정된 비트 패턴과 매칭되는 상기 비트 위치에서의 비트 수를 결정한 후, 상기 비트 수를 제 1 임계값 및 제 2 임계값과 비교하는 단계―비트 위치는 상기 비트 수가 상기 제 1 임계값 이상인 경우 거짓(false) 프레이밍 패턴과 관련된 것으로서 식별되고, 상기 비트 수가 상기 제 2 임계값 이상인 경우 잠재적 프레이밍 비트 위치로서 식별됨―와,
    하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되고, 다른 비트 위치가 거짓 프레이밍 패턴과 관련되는 것으로서 식별되는 경우, 상기 제 1 임계값을 변경하는 단계를 포함하는
    수신기에서의 프레임 정렬에 이용되는 방법.
  2. 제 1 항에 있어서,
    상기 제 1 임계값은 하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되고 다른 비트 위치가 거짓 프레이밍 패턴과 관련되는 것으로서 식별되는 모든 프레임에 대해 소정의 값 만큼 증가되는
    수신기에서의 프레임 정렬에 이용되는 방법.
  3. 제 2 항에 있어서,
    상기 제 1 임계값을 증가시키는 상기 소정의 값은 1, 1 미만의 값 및 1보다 큰 값 중 하나인
    수신기에서의 프레임 정렬에 이용되는 방법.
  4. 제 1 항에 있어서,
    하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되고 다른 어떤 비트 위치도 거짓 프레이밍 패턴과 관련되는 것으로서 식별되지 않는 경우, 프레임 정렬 상태를 선언하는 단계를 더 포함하는
    수신기에서의 프레임 정렬에 이용되는 방법.
  5. 제 1 항에 있어서,
    상기 데이터 스트림은 T1 데이터 전송 라인으로부터 수신되는
    수신기에서의 프레임 정렬에 이용되는 방법.
  6. 데이터 전송 시스템의 수신기에서의 프레임 정렬에 이용되는 장치에 있어서,
    (i) 수신된 데이터 스트림과 관련된 비트 위치를 체크하여, 사전결정된 비트 패턴과 매칭되는 상기 비트 위치에서의 비트 수를 결정한 후, 상기 비트 수를 제 1 임계값 및 제 2 임계값과 비교―비트 위치는 상기 비트 수가 상기 제 1 임계값 이상인 경우 거짓 프레이밍 패턴과 관련된 것으로서 식별되고, 상기 비트 수가 상기 제 2 임계값 이상인 경우 잠재적 프레이밍 비트 위치로서 식별됨―하고,
    (ii) 하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되고, 다른 비트 위치가 거짓 프레이밍 패턴과 관련되는 것으로서 식별되는 경우, 상기 제 1 임계값을 변경하도록 동작하는 적어도 하나의 처리 장치를 포함하는
    수신기에서의 프레임 정렬에 이용되는 장치.
  7. 제 6 항에 있어서,
    상기 제 1 임계값은 하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되고 다른 비트 위치가 거짓 프레이밍 패턴과 관련되는 것으로서 식별되는 모든 프레임에 대해 소정의 값 만큼 증가되는
    수신기에서의 프레임 정렬에 이용되는 장치.
  8. 제 7 항에 있어서,
    상기 제 1 임계값을 증가시키는 상기 소정의 값은 1, 1 미만의 값 및 1보다 큰 값 중 하나인
    수신기에서의 프레임 정렬에 이용되는 장치.
  9. 제 6 항에 있어서,
    상기 처리 장치는,
    하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되고 다른 어떤 비트 위치도 거짓 프레이밍 패턴과 관련되는 것으로서 식별되지 않는 경우, 프레임 정렬 상태를 선언하도록 더 동작하는
    수신기에서의 프레임 정렬에 이용되는 장치.
  10. 제 6 항에 있어서,
    상기 데이터 스트림은 T1 데이터 전송 라인으로부터 수신되는
    수신기에서의 프레임 정렬에 이용되는 장치.
  11. 데이터 전송 시스템의 수신기에 있어서,
    (i) 수신된 데이터 스트림과 관련된 비트 위치를 체크하여, 사전결정된 비트 패턴과 매칭되는 상기 비트 위치에서의 비트 수를 결정한 후, 상기 비트 수를 제 1 임계값 및 제 2 임계값과 비교―비트 위치는 상기 비트 수가 상기 제 1 임계값 이상인 경우 거짓 프레이밍 패턴과 관련된 것으로서 식별되고, 상기 비트 수가 상기 제 2 임계값 이상인 경우 잠재적 프레이밍 비트 위치로서 식별됨―하고,
    (ii) 하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되고, 다른 비트 위치가 거짓 프레이밍 패턴과 관련되는 것으로서 식별되는 경우, 상기 제 1 임계값을 변경하도록 동작하는 프레임 정렬 장치를 포함하는
    데이터 전송 시스템의 수신기.
  12. 제 11 항에 있어서,
    상기 제 1 임계값은 하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되고 다른 비트 위치가 거짓 프레이밍 패턴과 관련되는 것으로서 식별되는 모든 프레임에 대해 소정의 값 만큼 증가되는
    데이터 전송 시스템의 수신기.
  13. 제 12 항에 있어서,
    상기 제 1 임계값을 증가시키는 상기 소정의 값은 1, 1 미만의 값 및 1보다 큰 값 중 하나인
    데이터 전송 시스템의 수신기.
  14. 제 11 항에 있어서,
    상기 프레임 정렬 장치는,
    하나의 비트 위치가 잠재적 프레이밍 비트 위치로서 식별되고 다른 어떤 비트 위치도 거짓 프레이밍 패턴과 관련되는 것으로서 식별되지 않는 경우, 프레임 정렬 상태를 선언하도록 더 동작하는
    데이터 전송 시스템의 수신기.
  15. 제 11 항에 있어서,
    상기 데이터 스트림은 T1 데이터 전송 라인으로부터 수신되는
    데이터 전송 시스템의 수신기.
KR1020000056448A 1999-09-27 2000-09-26 수신기에서의 프레임 정렬에 이용되는 장치 및 방법과,데이터 전송 시스템의 수신기 KR100662973B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/406,030 1999-09-27
US9/406,030 1999-09-27
US09/406,030 US6839392B1 (en) 1999-09-27 1999-09-27 Methods and apparatus for adaptive mimic rejection

Publications (2)

Publication Number Publication Date
KR20010050645A KR20010050645A (ko) 2001-06-15
KR100662973B1 true KR100662973B1 (ko) 2006-12-28

Family

ID=23606268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000056448A KR100662973B1 (ko) 1999-09-27 2000-09-26 수신기에서의 프레임 정렬에 이용되는 장치 및 방법과,데이터 전송 시스템의 수신기

Country Status (5)

Country Link
US (1) US6839392B1 (ko)
EP (1) EP1087558B1 (ko)
JP (1) JP3443394B2 (ko)
KR (1) KR100662973B1 (ko)
CA (1) CA2320540C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764644B2 (en) * 2006-10-27 2010-07-27 Motorola, Inc. Method and apparatus for reducing overhead for signaling
KR101008729B1 (ko) * 2010-08-03 2011-01-24 (주)파워엔지니어링 보일러의 원료 공급량 측정장치
US9413569B2 (en) * 2012-09-28 2016-08-09 Nxp B.V. Adaptive detector threshold compensation in binary frame based communication systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680421A (en) * 1995-02-27 1997-10-21 Oki Electric Industry Co., Ltd. Frame synchronization apparatus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1280827A (en) 1968-10-28 1972-07-05 Post Office Improvements relating to apparatus for synchronizing a clock with a received signal
US4316284A (en) 1980-09-11 1982-02-16 Bell Telephone Laboratories, Incorporated Frame resynchronization circuit for digital receiver
US5056119A (en) 1990-01-08 1991-10-08 Sakalian Steve Y Adaptive frame resynchronizer apparatus
GB9126505D0 (en) * 1991-12-13 1992-02-12 Plessey Telecomm Telecommunications system and method
US5557614A (en) * 1993-12-22 1996-09-17 Vlsi Technology, Inc. Method and apparatus for framing data in a digital transmission line
KR100311965B1 (ko) * 1994-03-07 2001-12-28 박종섭 동기검출장치및그방법
US5809093A (en) * 1995-06-02 1998-09-15 Dsc Communications Corporation Apparatus and method of frame aligning information in a wireless telecommunications system
US5621773A (en) * 1996-03-08 1997-04-15 Lsi Logic Corporation Method and apparatus for fast synchronization of T1 extended superframes
CA2214743C (en) * 1996-09-20 2002-03-05 Ntt Mobile Communications Network Inc. A frame synchronization circuit and communications system
US6002728A (en) * 1997-04-17 1999-12-14 Itt Manufacturing Enterprises Inc. Synchronization and tracking in a digital communication system
US6011807A (en) * 1997-07-18 2000-01-04 Innova Corporation Method and apparatus for transmitting data in a high speed, multiplexed data communication system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680421A (en) * 1995-02-27 1997-10-21 Oki Electric Industry Co., Ltd. Frame synchronization apparatus

Also Published As

Publication number Publication date
US6839392B1 (en) 2005-01-04
EP1087558B1 (en) 2011-07-20
CA2320540C (en) 2003-12-30
JP3443394B2 (ja) 2003-09-02
CA2320540A1 (en) 2001-03-27
KR20010050645A (ko) 2001-06-15
EP1087558A3 (en) 2004-05-26
EP1087558A2 (en) 2001-03-28
JP2001144740A (ja) 2001-05-25

Similar Documents

Publication Publication Date Title
US5072449A (en) Packet framing using cyclic redundancy checking
US5757869A (en) Apparatus and method for detecting frame synchronization pattern/word in bit-stuffed digital data frame
US5793809A (en) Transparent technique for Mu-law modems to detect an all-digital circuit connection
EP0333122A2 (en) Method and apparatus for frame synchronization
US6546025B1 (en) Method and device for transmitting data frames
DK167791B1 (da) Fremgangsmaade til rammesynkronisering af et pcm-tidsmultipleks-telekommunikationssystems formidlingsplads og kredsloeb til udoevelse af fremgangsmaaden
US5392314A (en) Process for determining the quality parameters of transmission link for digital data streams having a cellular structure
KR100662973B1 (ko) 수신기에서의 프레임 정렬에 이용되는 장치 및 방법과,데이터 전송 시스템의 수신기
EP0664638A2 (en) Facility type determination technique
US5046074A (en) Synchronization method and synchronization recovery devices for half-duplex communication
US4095045A (en) Method and apparatus for signaling in a communication system
US6424628B1 (en) Analyzing signals
KR100220886B1 (ko) 비동기 시분할 멀티플렉스 패킷전송 링크제어 정보전송방법
US6486975B1 (en) Method and device for recognizing tones and sequences thereof
US4967411A (en) Method and apparatus for frame-bit modulation and demodulation of DS3 signal
WO2000030320A1 (en) Circuits and methods for detecting the mode of a telecommunications signal
US6081556A (en) Transparent technique for Mu-law modems to detect an all-digital circuit connection
JP4152442B2 (ja) 固定パターン認識のためのシリアルデータ転送方法
JP2002520952A (ja) 同期hdlcのためのビット・スタッフィング
Obaidat et al. A methodology to analyze the performance of a parallel frame synchronization scheme in SDH high speed networks
US5684849A (en) Digital circuit for detecting coincidence of two successive words of incoming serial data and a method thereof
JPH06284121A (ja) 同期ワード検出方式
JPH0548563A (ja) Dcme装置のチヤンネルチエツクテスト方式および回路
JP2944420B2 (ja) 伝達単位不一致検出方法及び伝達単位不一致検出装置
KR100388269B1 (ko) 이종 t3 프레임을 위한 제어 데이타 통신 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee