KR100311965B1 - 동기검출장치및그방법 - Google Patents

동기검출장치및그방법 Download PDF

Info

Publication number
KR100311965B1
KR100311965B1 KR1019940004371A KR19940004371A KR100311965B1 KR 100311965 B1 KR100311965 B1 KR 100311965B1 KR 1019940004371 A KR1019940004371 A KR 1019940004371A KR 19940004371 A KR19940004371 A KR 19940004371A KR 100311965 B1 KR100311965 B1 KR 100311965B1
Authority
KR
South Korea
Prior art keywords
signal
count value
synchronous
synchronization
frame length
Prior art date
Application number
KR1019940004371A
Other languages
English (en)
Other versions
KR950028514A (ko
Inventor
임광우
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019940004371A priority Critical patent/KR100311965B1/ko
Priority to US08/399,109 priority patent/US5598444A/en
Priority to CN95103084A priority patent/CN1051426C/zh
Publication of KR950028514A publication Critical patent/KR950028514A/ko
Application granted granted Critical
Publication of KR100311965B1 publication Critical patent/KR100311965B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof

Abstract

본 발명은 고선명 텔레비젼(High Definition Television 이하 HDTV라 칭함)의 전송 시스템에서 열악한 채널 환경하에서도 높은 신뢰도의 정보를 전송하기 위하여 사용하는 오류 정정기술에 있어서, 오류 정정 기술중 하나인 인터리브(interleave)/디인터리브(deinterleave)를 수행하기 위하여 고선명 텔레비젼(HDTV) 수신기에 수신된 신호로부터 동기신호를 효과적으로 검출하는 방법을 제시한 동기 검출장치 및 그 방법에 관한 것으로, 수신기에서 전송되어온 신호와 이미 알고있는 기준신호를 비교하여 동기신호와 신호의 회전정도를 검출하는 제1동기 검출회로와 신호의 회전을 보정하는 회전 보정회로, 제1동기 검출회로에서 어느 정도 오류가 발생하더라도 동기신호의 주기성을 이용하여 정확하게 동기신호를 찾을 수 있도록 제2동기 검출회로를 설치함으로써, 열악한 채널 환경하에서도 수신된 신호로부터 효과적으로 동기신호를 검출함과 동시에 신호의 회전까지 보정할 수 있도록 한 것이다.

Description

동기 검출장치 및 그 방법
제1도는 본 발명 동기 검출장치의 구성도,
제2도는 제1도의 동기 검출회로에 대한 상세 구성도,
제3도는 제2도의 라인 버퍼부에 대한 상세 구성도,
제4도는 제1도의 회전 보정회로에 대한 상세 구성도,
제5도는 신호성좌 예시도,
제6도는 본 발명 동기 검출방법의 동작 순서도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10,30 : 제1,2동기 검출회로 20 : 회전 보정회로
11 : 라인 버퍼부 12 : 가감산 비교부
11A-11H : 피포 메모리 21-27 : 제1,2 멀티 플렉서
22-26 : 버퍼
본 발명은 고선명 텔레비젼(High Definition Television 이하 HDTV라 칭함)의 전송 시스템에서 열악한 채널 환경하에서도 높은 신뢰도의 정보를 전송하기 위하여 사용하는 오류 정정기술에 관한 것으로, 특히 오류 정정 기술중 하나인 인터리브(interleave)/디인터리브(deinterleave)를 수행하기 위하여 고선명 텔레비젼(HDTV) 수신기에 수신된 신호로부터 동기신호를 효과적으로 검출하는 방법을 제시한 동기 검출장치 및 그 방법에 관한 것이다.
일반적으로, 수신기에서 디인터리브를 수행하기 위해서는 수신된 신호로부터 동기신호를 검출해야 하며, 수신된 신호의 회전정도를 찾아 회전 보정을 수행하여야 한다.
이 두가지가 동기검출기의 기능이다.
채널 호환성 고선명 텔레비젼(Channel Compatible DigiCipher HDTV system 이항 CCDC라 칭함)에서 제안한 프레임형식에서 처음 세 바이트는 디인터리브의 동기를 위해서 사용된다.
즉, 동기를 위해서 사용할 수 있는 심볼(symbol)단위의 기준신호(reference signal)는 6개가 된다.
본 발명에서는 신호 5개를 기준신호로 사용하였고 나머지 한개의 신호는 시스템의 셋업(set-up)을 위하여 여유신호로 사용하였다.
격자부호기(trellis encoder)에서 부호화(ENCODING)시 6개의 신호가 들어갈 자리는 부호화하지 않고 넘기며 이 자리에는 미리 정한 5개의 기준신호와 한개의 여유신호를 집어넣어 전송한다.
수신기에서는 전송되어온 신호와 이미 알고있는 기준신호를 비교하여 디인터리브에 필요한 동기신호를 검출하게 된다.
여기서 디인터리브에 필요한 동기 신호를 검출하기 위한 본 발명 동기 검출 장치는 제1도에 도시한 바와같이, 수신기에서 전송되어온 신호와 이미 알고있는 기준신호를 비교하여 동기신호와 신호의 회전정도를 검출하는 제1동기 검출회로(10)와; 이 제1동기검출회로(10)에서 검출된 신호의 회전을 보정하는 회전 보정회로(20)와; 이 회전 보정회로(20)로부터 입력된 신호에서 어느 정도 오류가 발생하더라도 동기신호의 주기성을 이용하여 정확하게 동기신호를 찾을 수 있도록 동기를 검출하는 제2동기 검출회로(30)로 구성한다.
상기 제1동기 검출회로(10)는 제2도에 도시한 바와 같이, 수신된 입력신호를 지연시켜 출력하는 라인 버퍼부(11)와; 이 라인 버퍼부(11)에서 지연된 신호를 가감산하여 신호의 회전정도를 나타내는 신호 및 동기신호를 발생하는 가감산 비교부(12)를 포함하여 구성한다.
상기 라인 버퍼부(11)는 제3도에 도시한 바와 같이, 입력된 신호를 일정 스텝만큼 지연시켜 출력하는 피포 메모리(11A-11H)로 구성한다.
상기 회전 보정회로(20)는 제4도에 도시한 바와같이, 입력된 신호를 여러개의 독립된 정보 신호로 분리하여 출력하는 제1멀티플렉서(21)와; 이 제1멀티플렉서(21)에서 출력된 신호를 각각 규정에 의해 회전된 만큼 보정을 행하는 버퍼(22-26)와; 상기 버퍼(22-26)에 의해 회전 보정된 신호를 입력받아 하나의 신호를 선택하여 출력하는 제2멀티플렉서(27)를 포함하여 구성한다.
이와같이 구성한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
먼저 제1동기 검출회로(10)의 동작을 살펴보면,
수신된 신호열을
x[n],n = 0,1,2...
디인터리브에 필요한 동기신호를 찾기위한 기준신호를
r[i],i = 0,...,4
s를θ(= 0°,90°,180°,270°)만큼 회전시킨 값을
T θ (s)
I축의 절대값과 Q축의 절대값의 합을 | ㆍ |라 하고
θ= 0°,90°,180°,270°
를 매 심볼(symbol)마다 계산한다.
이때,
θ= 0°,90°,180°,270°
을 만족하는 입력신호가 발견되면, 이 신호는 동기신호이고 θ만큼 회전되었다고 판단한다.
만약 같은 신호에 대해 다수의 θ에 의해 상기 식(식3)의 관계식이 만족되면
의 값이 가장 큰 θ를 회전의 정도로 판단한다.
여기서, 기준 신호와 문턱치(threshold value)인 TH, TL의 결정방법은 다음과 같다.
사용되는 기준신호의 중복을 피하기 위하여 먼저 결정된 기준신호에서 90°, 170°회전된 신호를 제외하고 나머지 기준신호를 결정한다.
신호의 회전 정도를 찾기 위하여,
을 만족하는 신호를 선택한다.
문턱치(threshold value)는 다음의 조건을 만족하는 값으로 정한다.
본 발명에서 사용한 기준신호 및 여유신호를 이진수(binary number)로 나타내면,
T0(r)=(10011, 11011, 00010, 10101, 11110, 00111); 회전이 없는 경우
T90(r)=(10010, 11010, 00000, 10111, 11100, 00110); 90°회전된 경우
T180(r)=(10000, 11000, 00001, 10110, 11101, 00100); 180°회전된 경우
T270(r)=(10001, 11001, 00011, 10100, 11111, 00101); 270°회전된 경우
이며, 신호성좌(signal constellation)를 제 5 도에 나타내었다.
이때의 문턱치(threshold value)는
TH = 36,
TL = 8
이다.
수신된 신호(I10)은 피포메모리(11)에 입력되어 80스텝(step) 지연된후 신호(S10)로 출력되며, 이것은 회전보정회로(20)(rotation compensator)의 입력으로 사용된다.
또한, 현재의 신호(I10)와 피포 메모리(11A)를 통해 20스텝 지연된 신호(D11), 피포 메모리(11B)를 통해 40스텝 지연된 신호(D12) 및 피포 메모리(11C)를 통해 60스텝 지연된 신호(D13), 피포 메모리(11D)를 통해 80스텝 지연된 신호(S10)등은 라인 버퍼부(11)를 통해 신호(S11)로 표현되며, 가감산 비교부(12)로 입력된다.
마찬가지로 현재의 신호(I20)와 20스텝 지연된 신호(D14),40스텝 지연된 신호(D11),60스텝 지연된 신호(D16), 80스텝 지연된 신호(S20)등은 신호(S12)로 표현되며 가감산 비교부(12)로 입력된다.
가감산 비교부(12)에서는 상기 식(식1-식4)의 연산을 행한다.
수신된 신호가 상기 식(식3)의 조건을 만족하면 가감산 비교부(12)는 동기신호(Sync10)를 발생시키며, 신호의 회전된 정도에 따라 신호(S30)를 발생시킨다.
신호(S30)는 신호의 회전이 없는 경우 00,90°회전된 경우 01,180°회전된 경우 10,270°회전된 경우 11을 발생시키게 된다.
회전 보정회로(20)에서는 다음과 같은 규칙으로 회전 보정을 행한다.
신호가 0°회전된 경우 : f(I,Q) = (I,Q) ..... (식 9)
신호가 90°회전된 경우 : f(I,Q) = (-Q,I) ..... (식10)
신호가 180°회전된 경우 : f(I,Q) = (-I,-Q) ..... (식11)
신호가 270°회전된 경우 : f(I,Q) = (Q,-I) ..... (식12)
신호(S10,S20)가 제1멀티플렉서(21)에 입력되면 제1멀티플렉서(21)는 신호를 신호(S21-S28)로 나누어 출력하고, 버퍼(22-25)는 상기식(식9-식12)의 규칙에 의거하여 0°,90°,180°,270°등 신호가 회전된 만큼 각각 보정을 행하며, 제2멀티플렉서(27)를 사용하여 이중 하나를 선택하여 신호(S40,S50)로 출력한다.
제2동기 검출회로(30)는 회전 보정회로(20)로부터 입력신호(S40,S50)와 회전 보정회로(20)로부터 출력된 동기신호(D10)를 입력으로 받은후 신호(010,020)와 동기신호(Sync20)를 출력한다.
따라서 제1동기 검출회로(10)에서 어느정도 오류가 발생하더라도 정확하게 동기신호(Sync20)를 출력함으로써, 제1동기검출회로(10)에서 어느정도 오류가 발생하더라도 정확하게 동기신호(Sync20)를 찾을 수 있는 잇점이 있다.
상기 동작을 순서도로 나타내면 제6도에 도시한 바와같이, 시스템 동작을 위해 초기화한 후 신호가 제1동기 검출 회로를 통과하였는가를 판단하는 단계(100)와; 제1동기 검출회로를 통과한 경우 제1카운트값이 프레임 길이인가를 판단하는 단계(101)와; 제1카운트 값이 프레임 길이가 아닌 경우 제2카운트값이 프레임 길이인가를 판단하는 단계(102)와; 제2카운트값이 프레임 길이가 아닌 경우 제2동기신호를 1로 세트시키고, 제2카운트값이 프레임 길이인 경우 제2동기신호의 최소값을 구한 후 제2카운트 값을 "0"으로 클리어 시키는 단계(103)와; 상기 단계(101)에서 제1카운트 값이 프레임 길이인 경우 제1동기신호의 최소값을 구하는 단계(104)와; 제1동기신호의 최소값을 구한 후 제1카운트값을 "0"으로 클리어하고, 제1동기신호가 "1"보다 큰가를 판단하는 단계(105)와 제1동기신호가 "1"보다 큰 경우 동기를 검출하는 단계(106)와; 상기 단계(100)에서 신호가 제1동기 검출회로를 통과하지 않는 경우 제1카운트값의 프레임 길이인가를 판단하는 단계(107)와; 제1카운트값이 프레임 길이인 경우, 제1동기신호의 최대값을 구하는 단계(108)와; 제1동기신호의 최대값을 구한후 제1카운트값을 "0"으로 클리어하여 동기를 검출하는 단계(109)와; 상기 단계(107)에서 제1카운트 값이 프레임 길이가 아닌 경우, 제2카운트값이 프레임 길이인가를 판단하는 단계(110)와; 제2카운트값이 프레임 길이인 경우 제1동기신호의 최대값을 구한 후, 제2카운트 값을 "0"으로 클리어하는 단계(111)와; 제2카운트값을 "0"으로 클리어시킨 후 제2동기신호와 제1동기신호의 크기를 비교하는 단계(112)와; 제2동기신호가 제1동기신호보다 큰 경우 제1,2동기신호 및 제1,2카운트값을 교환해 주는 단계(113)와; 교환된 제1동기신호가 "0"보다 큰 가를 판단하는 단계(114)와; 제1동기신호가 "0"보다 큰 경우, 제1카운트값을 "1"만큼 증가시키는 단계(115)와; 제1카운트값을 증가시킨 후 제2동기신호 "0"보다 큰가를 판단하는 단계(116)와; 제2동기신호가 "0"보다 큰 경우 제2카운트 값을 "1"만큼 증가시키는 단계(117)로 순차동작한다.
이상에서 상세히 설명한 바와같이 본 발명은, 열악한 채널 환경하에서도 수신된 신호로부터 효과적으로 동기신호를 검출함과 동시에 신호의 회전까지 보정할 수 있는 효과가 있다.

Claims (4)

  1. 수신기에서 전송되어온 신호와 이미 알고있는 기준신호를 비교하여 동기신호와 신호의 회전정도를 검출하는 제1동기 검출회로(10)와; 이 제1동기 검출회로(10)에서 검출된 신호의 회전을 보정하는 회전 보정회로(20)와; 이 회전 보정회로(20)로부터 입력된 신호에서 어느 정도 오류가 발생하더라도 동기신호의 주기성을 이용하여 정확하게 동기신호를 찾을 수 있도록 동기를 검출하는 제2동기 검출회로(30)를 구성함을 특징으로 하는 동기검출장치.
  2. 제1항에 있어서, 상기 제1동기 검출회로(10)는 수신된 입력신호를 지연시켜 출력하는 라인 버퍼부(11)와, 이 라인 버퍼부(11)에서 지연된 신호를 가감산하여 신호의 회전정도를 나타내는 신호 및 동기신호를 발생하는 가감산 비교부(12)를 포함하여 구성함을 특징으로 하는 동기검출장치.
  3. 상기 회전 보정회로(20)는 입력된 신호를 여러개의 독립된 정보 신호로 분리하여 출력하는 제1멀티플렉서(21)와; 이 제1멀티플렉서(21)에서 출력된 신호를 각각 규정에 의해 회전된 만큼 보정을 행하는 버퍼(22-26)와; 상기 버퍼(22-26)에 의해 회전 보정된 신호를 입력받아 하나의 신호를 선택하여 출력하는 제2멀티플렉서(27)를 포함하여 구성함을 특징으로 하는 동기검출장치.
  4. 시스템 동작을 위해 초기화한 후 신호가 제1동기 검출회로를 통과하였는가를 판단하는 단계(100)와; 제1동기 검출회로를 통과한 경우 제1카운트값이 프레임 길이인가를 판단하는 단계(101)와; 제1카운트 값이 프레임 길이가 아닌 경우 제2카운트값이 프레임 길이인가를 판단하는 단계(102)와; 제2카운트값이 프레임 길이가 아닌 경우 제2동기신호를 1로 세트시키고, 제2카운트 값이 프레임 길이인 경우 제2동기신호의 최소값을 구한 후 제2카운트 값을 "0"으로 클리어 시키는 단계(103)와; 상기 단계(101)에서 제1카운트 값이 프레임길이인 경우 제1동기신호의 최소값을 구하는 단계(104)와; 제1동기 신호의 최소값을 구한 후 제1카운트값을 "0"으로 클리어하고, 제1동기신호가 "1"보다 큰가를 판단하는 단계(105)와; 제1동기신호가 "1"보다 큰 경우 동기를 검출하는 단계(106)와; 상기 단계(100)에서 신호가 제1동기 검출회로를 통과하지않은 경우 제1카운트값의 프레임 길이인가를 판단하는 단계(107)와; 제1카운트값이 프레임길이인 경우, 제1동기신호의 최대값을 구하는 단계(108)와; 제1동기신호의 최대값을 구한후 제1카운트값을 "0"으로 클리어하여 동기를 검출하는 단계(109)와; 상기 단계(107)에서 제1카운트값이 프레임 길이가 아닌 경우, 제2카운트값이 프레임 길이인가를 판단하는 단계(110)와; 제2카운트값이 프레임 길이인 경우 제1동기신호의 최대값을 구한 후, 제2카운트값을 "0"으로 클리어하는 단계(111)와; 제2카운트값을 "0"으로 클리어시킨 후 제2동기신호와 제1동기신호의 크기를 비교하는 단계(112)와; 제2동기신호가 제1동기신호보다 큰 경우 제1,2동기신호 및 제1,2카운트값을 교환해 주는 단계(113)와; 교환된 제1동기신호가 "0"보다 큰 가를 판단하는 단계(114)와; 제1동기신호가 "0"보다 큰 경우, 제1카운트값을 "1"만큼 증가시키는 단계(115)와; 제1카운트값을 증가시킨 후 제2동기신호 "0"보다 큰가를 판단하는 단계(116)와; 제2동기신호가 "0"보다 큰 경우 제2카운트 값을 "1"만큼 증가시키는 단계(117)로 순차동작함을 특징으로 하는 동기검출방법.
KR1019940004371A 1994-03-07 1994-03-07 동기검출장치및그방법 KR100311965B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940004371A KR100311965B1 (ko) 1994-03-07 1994-03-07 동기검출장치및그방법
US08/399,109 US5598444A (en) 1994-03-07 1995-03-03 Sync detecting apparatus and method thereof
CN95103084A CN1051426C (zh) 1994-03-07 1995-03-07 同步检测装置及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940004371A KR100311965B1 (ko) 1994-03-07 1994-03-07 동기검출장치및그방법

Publications (2)

Publication Number Publication Date
KR950028514A KR950028514A (ko) 1995-10-18
KR100311965B1 true KR100311965B1 (ko) 2001-12-28

Family

ID=19378461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004371A KR100311965B1 (ko) 1994-03-07 1994-03-07 동기검출장치및그방법

Country Status (3)

Country Link
US (1) US5598444A (ko)
KR (1) KR100311965B1 (ko)
CN (1) CN1051426C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839392B1 (en) * 1999-09-27 2005-01-04 Agere Systems Inc. Methods and apparatus for adaptive mimic rejection
US8121228B2 (en) * 2005-11-04 2012-02-21 Freescale Semiconductor, Inc. Detecting a data frame

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004802A (ko) * 1993-07-12 1995-02-18 김광호 디지탈전송시스템의 동기검출방법 및 그 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2159020B (en) * 1984-05-16 1987-11-18 Sony Corp Methods of and apparatus for use in decoding digital data
JPH082060B2 (ja) * 1989-09-13 1996-01-10 日本電気株式会社 搬送波再生方式およびディジタル位相復調装置
US5339337A (en) * 1989-09-25 1994-08-16 Motorola, Inc. Permuted block synchronization
KR920010784B1 (ko) * 1990-05-11 1992-12-17 삼성전자 주식회사 수상시스템에 있어서 스펙트럼 호환성 고품위 tv신호전송방식 및 회로
US5400366A (en) * 1992-07-09 1995-03-21 Fujitsu Limited Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same
US5422916A (en) * 1992-09-18 1995-06-06 Relm Communications, Inc. Partial frame detector
EP0620668B1 (en) * 1993-04-15 2000-06-07 Samsung Electronics Co., Ltd. Removal of plus/minus 90 and 180 phase errors in QAM receivers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004802A (ko) * 1993-07-12 1995-02-18 김광호 디지탈전송시스템의 동기검출방법 및 그 장치

Also Published As

Publication number Publication date
KR950028514A (ko) 1995-10-18
CN1051426C (zh) 2000-04-12
CN1122551A (zh) 1996-05-15
US5598444A (en) 1997-01-28

Similar Documents

Publication Publication Date Title
EP0801501B1 (en) Viterbi decoder for digital packet signals
US6212660B1 (en) Methods and apparatuses for identification of the position of data packets which are located in a serial received data stream
JPH03195129A (ja) 最尤系列推定装置
JP2623375B2 (ja) データ受信装置
SE504396C2 (sv) Detektering av felaktigt mottagna dataramar i ett kommunikationssystem
US6529148B1 (en) Apparatus and method for acquisition of an incoming data stream
US3851101A (en) Adaptive phase synchronizer
KR0141876B1 (ko) 고화질 텔레비젼 지에이 시스템의 180도 위상 에러 보정장치
KR100311965B1 (ko) 동기검출장치및그방법
JP2005012452A (ja) デジタル信号受信装置、デジタル信号受信方法、及びデジタル信号受信プログラム
EP0817503B1 (en) Decoding apparatus and decoding method
US8214722B2 (en) Method and system for signal error determination and correction in a flexray communication system
US6381723B1 (en) Error correction device for correcting error in input symbol string
KR100519282B1 (ko) 디지털 티브이(digital tv)의 트랜스미션 파라미더 시그널(tps)신호 검출장치
KR940023082A (ko) 디지탈 전송 시스템
US9923664B2 (en) Common-mode signaling for transition encoding
JP2780503B2 (ja) パリティチェック検出回路
JP2559886B2 (ja) データ処理装置
JP2008104031A (ja) 基板間故障検出回路
EP1091579B1 (en) Trellis demapper for Trellis decoder
JP3536799B2 (ja) フレーム同期回路および同期方法、ならびにそのプログラムを記録した記録媒体
TWI392362B (zh) 電視廣播文字解碼器
US7263141B1 (en) Code mapping in a trellis decoder
JP3753006B2 (ja) 通信装置と通信方法
JP3410993B2 (ja) 誤り訂正装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee