JP2559886B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP2559886B2 JP2559886B2 JP9882790A JP9882790A JP2559886B2 JP 2559886 B2 JP2559886 B2 JP 2559886B2 JP 9882790 A JP9882790 A JP 9882790A JP 9882790 A JP9882790 A JP 9882790A JP 2559886 B2 JP2559886 B2 JP 2559886B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data
- error
- unit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Detection And Correction Of Errors (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビット誤り，ビットスリップを生じる可
能性のある伝送路を介し送られてきたデータをフレーム
単位で訂正し、演算処理するデータ処理装置に関するも
のである。
能性のある伝送路を介し送られてきたデータをフレーム
単位で訂正し、演算処理するデータ処理装置に関するも
のである。
第５図は従来のデータ処理装置を示し、図において、
１はデータの受信部、2,3は受信部１で受信されたデー
タを１フレーム分ずつ交互に記憶するバッファ、４は受
信した上記データよりフレームタイミングを検出するフ
レーム同期部、５はバッファ2,3より送られてくるデー
タの誤りをフレーム単位で検出および訂正する誤り検出
・訂正部、７は誤り訂正されたデータに対し各演算処理
を行う演算処理部、８はバッファ2,3の入力側に設けら
れたスイッチであり、フレーム同期部４から出力される
フレームタイミングｅに基づいて、受信部１とバッファ
２とを接続するか受信部１とバッファ３とを接続するも
のである。９はバッファ2,3の出力側に設けられたスイ
ッチであり、フレーム同期部４から出力されるフレーム
タイミングｅに基づいて、バッファ２と誤り検出・訂正
部５とを接続するかバッファ３と誤り検出・訂正部５と
を接続するものである。
１はデータの受信部、2,3は受信部１で受信されたデー
タを１フレーム分ずつ交互に記憶するバッファ、４は受
信した上記データよりフレームタイミングを検出するフ
レーム同期部、５はバッファ2,3より送られてくるデー
タの誤りをフレーム単位で検出および訂正する誤り検出
・訂正部、７は誤り訂正されたデータに対し各演算処理
を行う演算処理部、８はバッファ2,3の入力側に設けら
れたスイッチであり、フレーム同期部４から出力される
フレームタイミングｅに基づいて、受信部１とバッファ
２とを接続するか受信部１とバッファ３とを接続するも
のである。９はバッファ2,3の出力側に設けられたスイ
ッチであり、フレーム同期部４から出力されるフレーム
タイミングｅに基づいて、バッファ２と誤り検出・訂正
部５とを接続するかバッファ３と誤り検出・訂正部５と
を接続するものである。
また、第６図は第５図のブロック各部の信号を示すタ
イミングチャート図である。
イミングチャート図である。
次に動作について説明する。まず、受信部１には第６
図（ａ）に示すような受信データが入力され、これが受
信部１によって復調され、データａとしてフレーム同期
部４に送出される。このフレーム同期部４はフレーム同
期信号FSにもとづいてフレームタイミングｅをスイッチ
８に出力することにより、上記データａは第６（ｄ）図
に示すタイミングにしたがって、フレーム単位で交互に
上記バッファ2,3に書き込まれる。また、フレーム同期
部４はフレーム同期信号FSにもとづいてフレームタイミ
ングｅをスイッチ９に出力することにより、上記バッフ
ァ2,3に書き込まれたデータｂ、ｃを第６（ｂ）および
（ｃ）に示すようなタイミングにしたがって交互に誤り
検出・訂正部５へ送出し、ここでデータの誤り訂正が行
われる。また、誤り訂正後のデータｇは、演算処理部７
に送られ、所定の演算が行われる。
図（ａ）に示すような受信データが入力され、これが受
信部１によって復調され、データａとしてフレーム同期
部４に送出される。このフレーム同期部４はフレーム同
期信号FSにもとづいてフレームタイミングｅをスイッチ
８に出力することにより、上記データａは第６（ｄ）図
に示すタイミングにしたがって、フレーム単位で交互に
上記バッファ2,3に書き込まれる。また、フレーム同期
部４はフレーム同期信号FSにもとづいてフレームタイミ
ングｅをスイッチ９に出力することにより、上記バッフ
ァ2,3に書き込まれたデータｂ、ｃを第６（ｂ）および
（ｃ）に示すようなタイミングにしたがって交互に誤り
検出・訂正部５へ送出し、ここでデータの誤り訂正が行
われる。また、誤り訂正後のデータｇは、演算処理部７
に送られ、所定の演算が行われる。
また、上記フレーム同期部４ではビット誤りによる誤
同期を防ぐため、前方保護，後方保護を行っており、フ
レーム同期用ビットの誤りが保護段数以下であれば、フ
レーム同期の確立およびフレーム同期はずれを生じない
ものとする。すなわち、一旦フレーム同期がとれると、
フレーム同期用ビットが誤ったとしても保護段数の間
は、同じ周期でタイミングを持続する状態となり、前回
までのタイミングでフレームタイミングｅを出しつづけ
ることになる。
同期を防ぐため、前方保護，後方保護を行っており、フ
レーム同期用ビットの誤りが保護段数以下であれば、フ
レーム同期の確立およびフレーム同期はずれを生じない
ものとする。すなわち、一旦フレーム同期がとれると、
フレーム同期用ビットが誤ったとしても保護段数の間
は、同じ周期でタイミングを持続する状態となり、前回
までのタイミングでフレームタイミングｅを出しつづけ
ることになる。
従来のデータ処理装置は以上のように構成されている
ので、伝送路でビット単位でデータがずれるビットスリ
ップが生じた場合も、前方保護をかけて再同期モードに
移らないようにしているので、すぐには再同期されず
に、保護段数の間前回までのフレームタイミングｅで誤
り訂正（実際には誤訂正となる）および演算が行われ、
間違ったデータが出力されるなどの課題があった。
ので、伝送路でビット単位でデータがずれるビットスリ
ップが生じた場合も、前方保護をかけて再同期モードに
移らないようにしているので、すぐには再同期されず
に、保護段数の間前回までのフレームタイミングｅで誤
り訂正（実際には誤訂正となる）および演算が行われ、
間違ったデータが出力されるなどの課題があった。
この発明は上記のような課題を解消するためになされ
たもので、ビットスリップが生じても、誤訂正および誤
演算を１フレーム以下のタイミングで行うことができる
データ処理装置を得ることを目的とする。
たもので、ビットスリップが生じても、誤訂正および誤
演算を１フレーム以下のタイミングで行うことができる
データ処理装置を得ることを目的とする。
この発明に係るデータ処理装置は、受信されたデータ
からフレームタイミングを検出して、フレーム同期信号
を出力するフレーム同期部と、上記データの誤り数をフ
レーム単位で検出し、その誤りを訂正する誤り検出・訂
正部と、この誤り検出・訂正部で得られた誤りビット数
からビットスリップの可能性があると判定した場合に、
フレーム単位でバッファに記憶させてあるデータを上記
誤り検出・訂正部へ送出するデータ区間を決定するフレ
ーム位置調整部と、訂正後のデータを演算する演算処理
とから構成したものである。
からフレームタイミングを検出して、フレーム同期信号
を出力するフレーム同期部と、上記データの誤り数をフ
レーム単位で検出し、その誤りを訂正する誤り検出・訂
正部と、この誤り検出・訂正部で得られた誤りビット数
からビットスリップの可能性があると判定した場合に、
フレーム単位でバッファに記憶させてあるデータを上記
誤り検出・訂正部へ送出するデータ区間を決定するフレ
ーム位置調整部と、訂正後のデータを演算する演算処理
とから構成したものである。
この発明におけるデータ処理装置は、フレーム単位で
行われる誤り訂正・誤り検出処理によって得られたビッ
ト誤り数から、ビットスリップが発生するかどうかの判
定を行い、ビットスリップの可能性がある場合には、例
えば前後１ビットずらした区間で誤り検出を行い、一番
ビット誤りが少ないデータ区間を誤り訂正した後、演算
処理部へ送出する。
行われる誤り訂正・誤り検出処理によって得られたビッ
ト誤り数から、ビットスリップが発生するかどうかの判
定を行い、ビットスリップの可能性がある場合には、例
えば前後１ビットずらした区間で誤り検出を行い、一番
ビット誤りが少ないデータ区間を誤り訂正した後、演算
処理部へ送出する。
以下、この発明の一実施例を図について説明する。第
１図において、１は受信部、2,3は上記受信部１で受信
されたデータを１フレーム分記憶するバッファ、４は受
信データによりフレームタイミングを検出するフレーム
同期部、５はバッファ2,3より送られてくるデータを、
フレーム単位で誤り検出，訂正する誤り検出・訂正部、
６は誤り検出・訂正部５より送られてくる誤りビット数
により、ビットスリップが発生する可能性があるかどう
かを判定し、正しいと思われるデータ区間を決定するフ
レーム位置調整部、７は誤り訂正を行った後のデータに
もとづいて演算を行う演算処理部、８はバッファ2,3の
入力側に設けられたスイッチであり、フレーム同期部４
から出力されるフレームタイミングｅに基づいて、受信
部１とバッファ２とを接続するか受信部１とバッファ３
とを接続するものである。９はバッファ2,3の出力側に
設けられたスイッチであり、フレーム同期部４から出力
されるフレームタイミングｅに基づいて、バッファ２と
誤り検出・訂正部５とを接続するかバッファ３と誤り検
出・訂正部５とを接続するものである。
１図において、１は受信部、2,3は上記受信部１で受信
されたデータを１フレーム分記憶するバッファ、４は受
信データによりフレームタイミングを検出するフレーム
同期部、５はバッファ2,3より送られてくるデータを、
フレーム単位で誤り検出，訂正する誤り検出・訂正部、
６は誤り検出・訂正部５より送られてくる誤りビット数
により、ビットスリップが発生する可能性があるかどう
かを判定し、正しいと思われるデータ区間を決定するフ
レーム位置調整部、７は誤り訂正を行った後のデータに
もとづいて演算を行う演算処理部、８はバッファ2,3の
入力側に設けられたスイッチであり、フレーム同期部４
から出力されるフレームタイミングｅに基づいて、受信
部１とバッファ２とを接続するか受信部１とバッファ３
とを接続するものである。９はバッファ2,3の出力側に
設けられたスイッチであり、フレーム同期部４から出力
されるフレームタイミングｅに基づいて、バッファ２と
誤り検出・訂正部５とを接続するかバッファ３と誤り検
出・訂正部５とを接続するものである。
また、第２図は第１図のブロック各部の信号を示すタ
イミングチャート図である。
イミングチャート図である。
次に動作について説明する。まず、受信部１によって
復調された第２図（ａ）に示すようなデータａはフレー
ム同期部４に送出され、上記従来例と同様にしてフレー
ムタイミングｅが確立される。このフレーム同期部４は
フレーム同期信号FSにもとづいてフレームタイミングｅ
をスイッチ８に出力することにより、上記データａは第
６（ｄ）図に示すタイミングにしたがって、フレーム単
位で交互に上記バッファ2,3に書き込まれる。また、フ
レーム同期部４はフレーム同期信号FSにもとづいてフレ
ームタイミングｅをスイッチ９に出力することにより、
上記バッファ2,3に書き込まれたデータｂ、ｃを第６
（ｂ）および（ｃ）に示すようなタイミングにしたがっ
て交互に誤り検出・訂正部５へ送出される。この誤り検
出・訂正部５では誤りビット数の検出を行い、その結果
がフレーム位置調整部６へ送出される。フレーム位置調
整部６ではあらかじめ設定されていたビットスリップ判
定基準値と比較を行い、基準以上のビット誤りが発生し
た場合は、バッファ2,3から誤り検出・訂正部５へ送出
されるデータの区間を、第２図（ｂ）に示すように、元
のフレームタイミングを基準としたアドレス位置をずら
し、読出しタイミングを変更することにより前後１ビッ
トずらして、それぞれ誤り検出・訂正部５へ送出する。
誤り検出・訂正部５では誤り数の検出をそれぞれ行い、
例えば３回の出力データの内容である誤りビット数ｍ1,
m2,m3の一番少ない区間のデータが選択され、バッファ
2,3から誤り検出・訂正部５へ送出され、誤り訂正が施
される。
復調された第２図（ａ）に示すようなデータａはフレー
ム同期部４に送出され、上記従来例と同様にしてフレー
ムタイミングｅが確立される。このフレーム同期部４は
フレーム同期信号FSにもとづいてフレームタイミングｅ
をスイッチ８に出力することにより、上記データａは第
６（ｄ）図に示すタイミングにしたがって、フレーム単
位で交互に上記バッファ2,3に書き込まれる。また、フ
レーム同期部４はフレーム同期信号FSにもとづいてフレ
ームタイミングｅをスイッチ９に出力することにより、
上記バッファ2,3に書き込まれたデータｂ、ｃを第６
（ｂ）および（ｃ）に示すようなタイミングにしたがっ
て交互に誤り検出・訂正部５へ送出される。この誤り検
出・訂正部５では誤りビット数の検出を行い、その結果
がフレーム位置調整部６へ送出される。フレーム位置調
整部６ではあらかじめ設定されていたビットスリップ判
定基準値と比較を行い、基準以上のビット誤りが発生し
た場合は、バッファ2,3から誤り検出・訂正部５へ送出
されるデータの区間を、第２図（ｂ）に示すように、元
のフレームタイミングを基準としたアドレス位置をずら
し、読出しタイミングを変更することにより前後１ビッ
トずらして、それぞれ誤り検出・訂正部５へ送出する。
誤り検出・訂正部５では誤り数の検出をそれぞれ行い、
例えば３回の出力データの内容である誤りビット数ｍ1,
m2,m3の一番少ない区間のデータが選択され、バッファ
2,3から誤り検出・訂正部５へ送出され、誤り訂正が施
される。
すなわち、誤りビット数ｍ1＞基準値Ｍの場合、２回
目,3回目の誤りビット数を計算し、ｍ1〜ｍ3の中で一番
誤りビット数の少ないものを１フレームのデータｇとし
て、演算処理部７へ送出し、所定の演算を行わせる。
目,3回目の誤りビット数を計算し、ｍ1〜ｍ3の中で一番
誤りビット数の少ないものを１フレームのデータｇとし
て、演算処理部７へ送出し、所定の演算を行わせる。
なお、上記実施例ではビットスリップの発生判定基準
を固定値Ｍとしたが、固定値Ｍの代わりにビット誤り率
に比例した例えば受信入力レベルに従って基準値Ｍの値
を自動的に変更してもよい。
を固定値Ｍとしたが、固定値Ｍの代わりにビット誤り率
に比例した例えば受信入力レベルに従って基準値Ｍの値
を自動的に変更してもよい。
第３図はこの基準値Ｍを自動変更可能なデータ処理装
置を示し、基準値の自動設定回路10を付加したものから
なる。この基準値の自動設定回路10は受信レベルに比例
した基準値を設定するもので、受信レベルが大きければ
ビット誤り率は減少するので、基準値Ｍを小さな値にな
るように動作させる。第４図はこのときの基準値−受信
レベル特性を示している。
置を示し、基準値の自動設定回路10を付加したものから
なる。この基準値の自動設定回路10は受信レベルに比例
した基準値を設定するもので、受信レベルが大きければ
ビット誤り率は減少するので、基準値Ｍを小さな値にな
るように動作させる。第４図はこのときの基準値−受信
レベル特性を示している。
以上のように、この発明によればビットスリップが起
きてもフレーム単位でビットスリップの判定を行い、ビ
ットスリップの可能性がある場合には、フレーム位置調
整部により例えば前後１ビットずらしてビット誤り率が
最小となるフレーム処理区間に変更するように構成した
ので、フレーム同期保護段数にかかわらず、ビットスリ
ップによる影響を１フレーム以下に抑えることができ、
同時にフレーム再同期を高速に行えるものが得られる効
果がある。
きてもフレーム単位でビットスリップの判定を行い、ビ
ットスリップの可能性がある場合には、フレーム位置調
整部により例えば前後１ビットずらしてビット誤り率が
最小となるフレーム処理区間に変更するように構成した
ので、フレーム同期保護段数にかかわらず、ビットスリ
ップによる影響を１フレーム以下に抑えることができ、
同時にフレーム再同期を高速に行えるものが得られる効
果がある。
第１図はこの発明の一実施例によるデータ処理装置の構
成を示すブロック図、第２図は第１図のブロック各部の
信号を示すタイミングチャート図、第３図はこの発明の
他の実施例によるデータ処理装置の構成を示すブロック
図、第４図は第３図の基準値の自動設定回路における基
準値−受信レベル特性図、第５図は従来のデータ処理装
置の構成を示すブロック図、第６図は第５図のブロック
各部の信号を示すタイミングチャート図である。 2,3はバッファ、４はフレーム同期部、５は誤り検出・
訂正部、６はフレーム位置調整部、７は演算処理部。 なお、図中、同一符号は同一、または相当部分を示す。
成を示すブロック図、第２図は第１図のブロック各部の
信号を示すタイミングチャート図、第３図はこの発明の
他の実施例によるデータ処理装置の構成を示すブロック
図、第４図は第３図の基準値の自動設定回路における基
準値−受信レベル特性図、第５図は従来のデータ処理装
置の構成を示すブロック図、第６図は第５図のブロック
各部の信号を示すタイミングチャート図である。 2,3はバッファ、４はフレーム同期部、５は誤り検出・
訂正部、６はフレーム位置調整部、７は演算処理部。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 【請求項１】受信されたデータをフレーム単位で交互に
記憶する複数のバッファと、上記データからフレームタ
イミングを検出し、フレーム同期信号を出力するフレー
ム同期部と、上記データの誤り数をフレーム単位で検出
し、かつその誤りを訂正する誤り検出・訂正部と、この
誤り検出・訂正部により検出された誤りビット数からビ
ットスリップの可能性があると判定することで、上記バ
ッファに記憶させてあるデータを上記誤り検出・訂正部
へ送出するデータ区間を決定するフレーム位置調整部
と、上記誤り検出・訂正部から得られた訂正後のデータ
を演算する演算処理部とを備えたデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9882790A JP2559886B2 (ja) | 1990-04-13 | 1990-04-13 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9882790A JP2559886B2 (ja) | 1990-04-13 | 1990-04-13 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03296338A JPH03296338A (ja) | 1991-12-27 |
| JP2559886B2 true JP2559886B2 (ja) | 1996-12-04 |
Family
ID=14230127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9882790A Expired - Lifetime JP2559886B2 (ja) | 1990-04-13 | 1990-04-13 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2559886B2 (ja) |
-
1990
- 1990-04-13 JP JP9882790A patent/JP2559886B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03296338A (ja) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2933479B2 (ja) | デジタル信号伝送装置 | |
| JPH01206750A (ja) | ブロック同期方式 | |
| JP2559886B2 (ja) | データ処理装置 | |
| EP0817503B1 (en) | Decoding apparatus and decoding method | |
| JP3263567B2 (ja) | 誤り訂正装置 | |
| KR100311965B1 (ko) | 동기검출장치및그방법 | |
| JP3225061B2 (ja) | 符号誤り検出装置 | |
| JP2682438B2 (ja) | クロック冗長系切替時の送信伝送フレーム補正方式 | |
| JPH0642667B2 (ja) | 送信装置 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JPS61283241A (ja) | デ−タ通信受信装置 | |
| JP2000315956A (ja) | 誤り訂正装置 | |
| JPS6398238A (ja) | 高速フレーム同期方法 | |
| JPH0548597A (ja) | フレーム同期装置 | |
| JP2596357B2 (ja) | バーストデータ伝送方法及び装置 | |
| JP2531456B2 (ja) | 同期保護装置 | |
| JP2780503B2 (ja) | パリティチェック検出回路 | |
| JP2755063B2 (ja) | デジタル情報の伝送誤り検出システム | |
| JP2611722B2 (ja) | エラーフラグ出力回路 | |
| JP3356254B2 (ja) | 符号化装置及び復号装置 | |
| JPH03212026A (ja) | 誤り訂正装置 | |
| JPS61225940A (ja) | フレ−ム同期方式 | |
| JPH0642661B2 (ja) | 通信装置 | |
| JPH1084334A (ja) | データ伝送方式 | |
| JPH0379129A (ja) | シンドローム算出方式 |