JPH07115412A - 同期制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 誤り訂正符号を含む１ブロックの特定位置の
ビット誤りを検出して同期制御を行う同期制御方式に関
し、同期引込みを高速化し、且つ同期確立状態の監視を
安定化する。 【構成】 同期確立前は、逐次式シンドローム算出回路
１によるシンドローム算出によって特定位置のビット誤
りの有無を判定し、特定位置のビット誤り有りがＭ回連
続した時に、同期保護回路３は同期確立信号ＳＹＣを出
力し、同期確立後は、リセット式シンドローム算出回路
２によるシンドローム算出によって特定位置のビット誤
りの有無を判定し、特定位置のビット誤り無しがＮ回連
続した時に、同期保護回路３は同期外れ判定信号ＮＳＹ
を出力し、電源投入時及び設定時間が経過しても同期確
立とならない時に、イニシャルリセット回路４により逐
次式シンドローム算出回路１をイニシャルリセットす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、誤り訂正符号を含む１
ブロックの信号の特定位置のビットの誤りを検出して同
期制御を行う同期制御方式に関する。送信側では、ｋビ
ットの情報ビットにｍビットの検査ビットを付加してｎ
（＝ｋ＋ｍ）ビットの１ブロックを構成し、その先頭位
置等の特定位置のビットを反転して誤りビットとしたフ
レーム構成のデータを、同期ビットを付加しないで送信
する。又受信側では、受信データの１ブロックについて
シンドロームを算出し、先頭位置等の特定位置のビット
誤り有りを示す場合に、１ブロックの先頭位置等の特定
位置を検出したことになるから、ブロック同期がとれた
と判定する同期制御方式が知られている。このような同
期制御方式に於ける同期確立の高速化及び誤同期引込み
の防止を図ることが要望されている。

【０００２】

【従来の技術】図４は従来例の説明図であり、３１はシ
ンドローム算出部、３２はシフトレジスタ等のメモリ、
３３は加算回路、３４は前方保護回路、３５は後方保護
回路、３６はフリップフロップである。この従来例は、
シンドローム算出部３１とメモリ３２と加算回路３３と
により逐次式シンドローム算出回路を構成した場合を示
し、メモリ３２は１ブロック分の受信データを蓄積でき
るシフトレジスタやＦＩＦＯメモリ等により構成する。
又加算回路３３は、モジュロ２の加算回路であり、排他
的オア回路によって構成することもできる。

【０００３】送信側では、図５の（ａ）に示すように、
ｋビットの情報ビットに対して生成多項式等により生成
したｍビットの検査ビットを付加してｎ（＝ｋ＋ｍ）ビ
ットの１ブロック（１フレーム）を構成し、且つその先
頭位置のビットを強制的に反転し、同期ビットを付加す
ることなく送信する。受信側では、図５の（ｂ）に示す
ように、連続した受信データとなるから、ｎビットのブ
ロックについてシンドロームを算出し、そのブロックの
先頭位置のビットに誤り無しを示す場合は、先頭の１ビ
ットを除く次のｎビットのブロックについてシンドロー
ムを算出し、以下１ビットシフトした状態のｎビットの
ブロックについてシンドロームを算出し、先頭位置のビ
ットに誤り有りを示す場合に、強制的に反転したビット
が先頭位置となるブロックを検出したことになるから、
同期（フレーム同期）が取れたと判定して、それ以降は
ｎビット毎に受信処理することになる。

【０００４】このようなシンドロームの算出には、リセ
ット式シンドローム算出方式と逐次式シンドローム算出
方式とがあり、リセット式シンドローム算出方式は、ｎ
ビットのブロックについてシンドローム算出部によりシ
ンドロームを算出し、先頭位置のビットに誤り無しの場
合は、シンドローム算出部をリセットし、先頭の１ビッ
トを除いた次のｎビットのブロックについてシンドロー
ム算出部によりシンドロームを算出する。即ち、１ビッ
ト分をシフトしたｎビットについてシンドロームを算出
し、先頭位置のビットに誤り有りを示す時に、同期がと
れたと判定し、それ以降は、シフト動作を停止して、ｎ
ビットのブロック毎にシンドローム算出部によりシンド
ロームを算出し、同期確立の状態とする。

【０００５】又逐次式シンドローム算出方式は、受信デ
ータＤｉｎをａ₁ ，ａ₂ ，ａ₃ ，・・・・ａ_n ，
ａ_n+1 ，ａ_n+2 ，・・・とした時、ｎビットのブロック
毎にシンドロームを逐次算出するものであり、ａ₁ 〜ａ
_n についてシンドロームを算出し、次に１ビット分シフ
トしてｎビットのブロックの受信データａ₂ 〜ａ_n+1 に
ついてシンドロームを算出し、次に、１ビット分シフト
してｎビットのブロックの受信データａ₃ 〜ａ_n+2 につ
いてシンドロームを算出することを順次繰り返すもので
ある。この場合のシンドロームの算出は、 Ｒ₁ （α）＝ａ₁ α^n-1 ＋ａ₂ α^n-2 ＋・・・ａ_n-1 α＋ａ_n …（１） Ｒ₂ （α）＝ａ₂ α^n-1 ＋ａ₃ α^n-2 ＋・・・ａ_n α＋ａ_n+1 …（２） Ｒ₃ （α）＝ａ₃ α^n-1 ＋ａ₄ α^n-2 ＋・・・ａ_n+1 α＋ａ_n+2 …（３） と表すことができる。

【０００６】通常のシンドローム算出回路は、受信デー
タに生成多項式の根αを乗算する乗算回路を備えてお
り、この乗算回路の出力をＦ（α）とすると、 Ｆ₁ （α）＝（…（ａ₁ α＋ａ₂ ）α＋・・・＋ａ_n-1 ）α＋ａ_n ＝Ｒ₁ （α） …（４） Ｆ₂ （α）＝（…（ａ₁ α＋ａ₂ ）α＋・・＋ａ_n-1 ）α＋ａ_n ）α＋ａ_n+1 ＝ａ₁ αⁿ ＋ａ₂ α^n-1 ＋ａ₃ α^n-2 ＋・・・ ＋ａ_n-1 α² ＋ａ_n α＋ａ_n+1 ＝ａ₂ α^n-1 ＋ａ₃ α^n-2 ＋・・・＋ａ_n α＋ａ_n+1 ＋ａ₁ ＝Ｒ₂ （α）＋ａ₁ …（５） と表すことができる。なお、αⁿ ＝１である。同様にし
て、 Ｆ₃ （α）＝Ｒ₃ （α）＋ａ₁ α＋ａ₂ …（６） と表すことができる。

【０００７】従って、通常のシンドローム算出回路のみ
では逐次的にシンドローム算出を行うことができないも
のである。そこで、例えば、（５）式にｎビット前のａ
₁ を加算すると、 Ｆ₂ ’（α）＝Ｒ₂ （α）＋ａ₁ ＋ａ₁ ＝Ｆ₂ （α）＋ａ₁ …（７） となり、同様に、 Ｆ₃ ’（α）＝Ｆ₃ （α）＋ａ₂ …（８） と表すことができ、ａ₂ 〜ａ_n+1 のｎビットのブロック
にｎビット前のａ₁ を加算し、又ａ₃ 〜ａ_n+2 のｎビッ
トのブロックにｎビット前のａ₂ を加算する処理を行え
ば、逐次的にシンドロームを算出することができる。

【０００８】このような点から図４に示す従来例に於い
て、受信データＤｉｎをｎビットのシフトレジスタ等の
メモリ３２に加え、ｎビット前のビットを加算回路３３
に加えて受信データＤｉｎに加算する構成を設け、その
加算回路３３の出力データをシンドローム算出部３１に
加えることにより、逐次的にシンドロームを算出するも
のである。

【０００９】又シンドローム算出部３１から、先頭位置
のビット誤り有りの判定信号ＥＲと、先頭位置のビット
誤り無しの判定信号ＮＥとの何れかが前方保護回路３４
と後方保護回路３５とに加えられ、前方保護回路３４
は、判定信号ＮＥをカウントアップし、判定信号ＥＲに
よりクリアされる構成を有し、所定数のカウント内容に
よりフリップフロップ３６のセット端子Ｓに“１”の信
号を加える。又後方保護回路３５は、判定信号ＥＲをカ
ウントアップし、判定信号ＮＥによりクリアされる構成
を有し、所定数のカウント内容によりフリップフロップ
３６のリセット端子Ｒに“１”の信号を加える。

【００１０】従って、シンドローム算出部３１から、先
頭位置のビット誤り有りの判定信号ＥＲが出力される
と、前方保護回路３４はカウント内容をクリアし、後方
保護回路３５は判定信号ＥＲをカウントアップし、所定
数のカウント内容となると、フリップフロップ３６をリ
セットする。従って、フリップフロップ３６の＊Ｑ端子
から同期確立信号ＳＹＣが出力される。

【００１１】又シンドローム算出部３１から、先頭位置
のビット誤り無しの判定信号ＮＥが出力されると、後方
保護回路３５はカウント内容をクリアし、前方保護回路
３４は判定信号ＮＥをカウントアップし、所定数のカウ
ント内容となると、フリップフロップ３６をセットす
る。従って、フリップフロップ３６のＱ端子から同期外
れ信号ＮＳＹが出力される。

【００１２】

【発明が解決しようとする課題】前述のリセット式シン
ドローム算出方式を用いた場合は、先頭位置のビット誤
り有りを検出するまでに、最大ｎビットのシフトによる
ｎ回のシンドロームの算出が必要であり、伝送速度をＶ
とすると、最大ｎ（ｎ＋１）／Ｖの時間を必要とするこ
とになる。これに対して、前述の逐次式シンドローム算
出方式は、最大ｎビット分のシフトで済むから、最悪状
態でもｎ／Ｖの時間で済むことになる。即ち、リセット
式シンドローム算出方式に比較して高速化できる。

【００１３】しかし、逐次式シンドローム算出方式は、
メモリ３２を電源投入時等の初期状態に於いてクリアす
る必要があり、又このメモリ３２のソフトエラー或いは
ハードエラーによって記憶データに誤りが含まれると、
シンドローム算出部３１に於いては、ビット誤り有りの
判定信号ＥＲが正しくないものとなるから、誤同期確立
となるか或いは再同期引込みが不可能となる問題があ
る。本発明は、高速で同期引込みを可能とし、且つ同期
状態を安定に維持することを目的とする。

【００１４】

【課題を解決するための手段】本発明の同期制御方式
は、図１を参照して説明すると、誤り訂正符号を含む１
ブロックの先頭位置等の特定位置のビットを反転したデ
ータを受信し、シンドローム算出により先頭位置等の特
定位置のビットの誤り有りによりブロック同期をとる同
期制御方式に於いて、誤り訂正符号を含むデータを受信
して、一つの初期位相からシンドロームを算出する逐次
式シンドローム算出回路１と、リセット式シンドローム
算出回路２と、同期確立及び同期外れを判定する同期保
護回路３とを備え、同期確立前は、逐次式シンドローム
算出回路１に於いて算出したシンドロームにより受信デ
ータの特定位置のビットの誤りの有無を判定し、この特
定位置のビットの誤り無しの場合に、初期位相を変更し
て算出したシンドロームにより特定位置のビットの誤り
の有無を判定し、特定位置のビットの誤り有りの場合
に、ビット誤り有りがＭ（２以上の整数）回連続した時
に同期保護回路３に於いて同期確立と判定し、同期確立
後は、リセット式シンドローム算出回路２に於いて算出
したシンドロームにより特定位置のビットの誤りの有無
を判定し、この特定位置のビット誤り無しがＮ（２以上
の整数）回連続した時に、同期保護回路３に於いて同期
外れと判定して、再同期引込動作を行わせるものであ
る。

【００１５】又逐次式シンドローム算出回路１に於いて
算出したシンドロームにより、特定位置のビット誤り有
りがＭ回連続しないことが設定時間を超えて継続した時
に、逐次式シンドローム算出回路１をイニシャルリセッ
トするイニシャルリセット回路４を設けることができ
る。

【００１６】

【作用】逐次式シンドローム算出回路１と、リセット式
シンドローム算出回路２と、同期保護回路３とを備え
て、同期引込動作中は、逐次式シンドローム算出回路１
により算出したシンドロームによって、ブロックの先頭
位置等の特定位置のビットの誤りの有無を判定し、Ｍ
（２以上の整数）回連続して特定位置のビットの誤り有
りを判定した時に、同期保護回路３は同期が確立したと
判定して同期確立信号ＳＹＣを出力する。従って、リセ
ット式シンドローム算出回路２による同期引込動作より
高速化することができる。又同期確立後は、リセット式
シンドローム算出回路２により算出したシンドロームに
よって、ブロックの先頭位置等の特定位置のビットの誤
りの有無を判定し、特定位置のビット誤り無しがＮ（２
以上の整数）回連続した時に、同期保護回路３は同期外
れと判定して同期外れ信号ＮＳＹを出力する。従って、
同期がとれたブロック毎にシンドロームを算出するか
ら、逐次式シンドローム算出回路１のようにメモリの障
害等による影響を受けないで、同期状態を維持できる。

【００１７】又逐次式シンドローム算出回路１を用いて
同期引込動作を行っている時に、メモリの記憶ビットの
誤り等の影響を受けて設定時間を経過しても同期引込み
ができない時、イニシャルリセット回路４により検出し
て、逐次式シンドローム算出回路１をイニシャルリセッ
トする。それにより、メモリがクリアされて再同期引込
動作が行われる。従って、記憶ビットの誤り等による同
期引込みが不可能となる場合を回避できる。

【００１８】

【実施例】図２は本発明の実施例の説明図であり、１１
は逐次式シンドローム算出回路、１２はリセット式シン
ドローム算出回路、１３は同期保護回路、１４はイニシ
ャルリセット回路、１５はシンドローム算出部、１６は
メモリ、１７はアンド回路、１８は加算回路、１９はシ
ンドローム算出部、２０は前方保護回路、２１は後方保
護回路、２２はフリップフロップ、２３〜２６はアンド
回路、２７，２８はオア回路である。

【００１９】逐次式シンドローム算出回路１１は、シン
ドローム算出部１５と、メモリ１６と、アンド回路１７
と、加算回路１８とから構成され、メモリ１６は、１ブ
ロックをｎビット構成とした時に、ｎビットのシフトレ
ジスタにより構成することができる。このメモリ１６に
より１ブロック分の受信データＤｉｎが蓄積され、ｎビ
ット前のビットがアンド回路１７を介して加算回路１８
に加えられ、受信データＤｉｎと加算され、その加算出
力がシンドローム算出部１５に加えられて、逐次的にシ
ンドロームが算出され、ブロックの先頭位置等の予め定
めた特定位置のビット誤りの有無の判定により、誤り有
りを示す判定信号ＥＲ又は誤り無しを示す判定信号ＮＲ
が出力される。

【００２０】又リセット式シンドローム算出回路１２は
シンドローム算出部１９からなり、同期確立後は、１ブ
ロックについてのシンドローム算出が行われ、図示を省
略した制御部等からのｎビットのカウント結果等による
リセット信号ＲＥＳがリセット端子Ｒに加えられて、シ
ンドローム算出部１９はリセットされる。又シンドロー
ム算出部１５と同様に、シンドローム算出部１９も、シ
ンドロームの算出結果に基づいたブロックの先頭位置等
の予め定めた特定位置のビット誤りの有無の判定によ
り、誤り有りを示す判定信号ＥＲ又は誤り無しを示す判
定信号ＮＲが出力される。又シンドローム算出部１５，
１９は同様の構成を有し、既に知られている各種の演算
論理構成とすることができる。

【００２１】又同期保護回路１３は、前方保護回路２０
と、後方保護回路２１と、フリップフロップ２２とから
構成され、前方保護回路２０は、特定位置のビット誤り
有りを示す判定信号ＥＲがクリア端子ＣＬに加えられて
クリアされ、誤り無しを示す判定信号ＮＲがカウント端
子ＵＰに加えられてカウントアップされる。又後方保護
回路２１は、誤り有りを示す判定信号ＥＲがカウント端
子ＵＰに加えられてカウントアップされ、誤り無しを示
す判定信号ＮＲがクリア端子ＣＬに加えられてクリアさ
れる。

【００２２】そして、後方保護回路２１は、誤り有りを
示す判定信号ＥＲをカウントアップし、この判定信号Ｅ
Ｒが予め定めたＭ（２以上の整数）回連続した時に
“１”の信号をフリップフロップ２２のリセット端子Ｒ
に加える。それにより、フリップフロップ２２の＊Ｑ端
子から“１”の同期確立信号ＳＹＣが出力される。又前
方保護回路２０は、誤り無しを示す判定信号ＮＲをカウ
ントアップし、この判定信号ＮＲが予め定めたＮ（２以
上の整数）回連続した時に“１”の信号をフリップフロ
ップ２２のセット端子Ｓに加える。それにより、フリッ
プフロップ２２のＱ端子から“１”の同期外れ信号ＮＳ
Ｙが出力される。

【００２３】又イニシャルリセット回路１４は、電源投
入時又は同期外れによりイニシャルリセット信号をアン
ド回路１７に加える。それにより、メモリ１６から読出
されたデータは阻止され、受信データＤｉｎは、メモリ
１６と、加算回路１８を介してシンドローム算出部１５
とに加えられる。この場合のイニシャルリセット信号を
ｎビットの１ブロック分の長さとすることにより、ｎビ
ットの１ブロック分の受信データＤｉｎが加えられる
と、メモリ１６の内容はその１ブロック分の受信データ
Ｄｉｎとなるから、メモリ１６の内容はイニシャルリセ
ットしたことと等価となる。なお、点線で示す経路によ
り、メモリ１６とシンドローム算出部１５とをイニシャ
ルリセット信号によりリセットすることもできる。この
場合のイニシャルリセット信号は、メモリ１６とシンド
ローム算出部１５とをリセットできる時間長で充分であ
る。

【００２４】又イニシャルリセット回路１４はタイマＴ
Ｍを含み、電源投入時又は同期外れにより起動され、予
め定めた時間が経過しても、同期確立が行われない場合
には、再度イニシャルリセット信号を出力するように構
成することができる。即ち、イニシャルリセット後に、
メモリ１６の記憶データに誤りが含まれると、シンドロ
ーム算出部１５に於けるシンドローム算出にその誤りが
波及して、設定時間が経過しても同期が確立しない場合
が生じるが、設定時間後に再度イニシャルリセットし
て、再同期引込動作を行わせることにより、同期を確立
することが可能となる。この場合に、再同期引込動作の
繰り返し回数を予め設定し、その設定回数を超えた時
に、アラーム信号を出力して障害発生を保守者等に通知
する構成とすることもできる。

【００２５】同期確立前は、前方保護回路２０の出力信
号が“１”で、後方保護回路２１の出力信号が“０”で
あるから、アンド回路２３，２４は開かれ、アンド回路
２５，２６は閉じられる。従って、逐次式シンドローム
算出回路１１からの判定信号ＥＲ，ＮＲが前方保護回路
２０と後方保護回路２１とに加えられる。又同期確立後
は、前方保護回路２０の出力信号が“０”で、後方保護
回路２１の出力信号が“１”となるから、アンド回路２
３，２４は閉じられ、アンド回路２５，２６は開かれ
る。従って、リセット式シンドローム算出回路１２から
の判定信号ＥＲ，ＮＲが前方保護回路２０と後方保護回
路２１とに加えられる。即ち、アンド回路２３〜２６と
オア回路２７，２８とによりセレクタが構成され、その
セレクタを介して、同期確立前は、逐次式シンドローム
算出回路１１の判定信号ＥＲ，ＮＲが同期保護回路１３
に加えられ、同期確立後は、リセット式シンドローム算
出回路１２の判定信号ＥＲ，ＮＲが同期保護回路１３に
加えられる。

【００２６】図３は本発明の実施例の動作説明図であ
り、（ａ）は受信データ、（ｂ）はメモリ１６の出力デ
ータ、（ｃ）は同期確立信号ＳＹＣ、（ｄ）はリセット
信号ＲＥＳ、（ｅ）はイニシャルリセット信号、（ｆ）
はリセット信号である。メモリ１６の出力データは、受
信データＤ１，Ｄ２，Ｄ３，・・・をｎビットの１ブロ
ック分遅延させたデータに相当し、逐次式シンドローム
算出回路１１によりシンドロームを算出し、先頭位置等
の特定位置のビット誤りの有無を判定し、誤り有りの判
定信号ＥＲがＭ（２以上の整数）回連続した時に、後方
保護回路２１から“１”の信号が出力されてフリップフ
ロップ２２はリセットされ、（ｃ）に示すように、同期
確立信号ＳＹＣが出力される。

【００２７】同期確立後は、（ｄ）に示す１ビット幅の
リセット信号ＲＥＳがリセット式シンドローム算出回路
１２のシンドローム算出部１９のリセット端子Ｒに加え
られ、シンドローム算出部１９は同期がとれたブロック
毎のシンドロームを算出することになる。

【００２８】又誤り無しの判定信号ＮＲがシンドローム
算出部１９からＮ（２以上の整数）回連続して出力され
ると、前方保護回路２０から“１”の信号が出力されて
フリップフロップ２２はセットされ、同期外れ信号ＮＳ
Ｙが出力される。その場合には、（ｃ）に示す同期確立
信号ＳＹＣは点線で示すように“０”となる。又イニシ
ャルリセット回路１４から（ｅ）に示す１ブロック分の
長さのイニシャルリセット信号が出力されて、シンドロ
ーム算出部１５のリセットが行われる。この場合、メモ
リ１６と共にシンドローム算出部１５をリセットする場
合は、（ｆ）に示すリセット信号により行うことができ
る。

【００２９】このようなイニシャルリセットにより、逐
次式シンドローム算出回路１１による受信データＤｉｎ
の１ブロックについて、逐次的にシンドロームが算出さ
れ、１ブロックの先頭位置等の特定位置のビットの誤り
の有無が判定され、その判定信号ＥＲ，ＮＲを基に同期
保護回路１３に於いて同期確立か否かが判定される。同
期確立後は、リセット式シンドローム算出回路１２によ
る１ブロックの先頭位置等の特定位置のビットの誤りの
有無が判定され、その判定信号ＥＲ，ＮＲを基に同期保
護回路１３に於いて同期外れか否かが判定される。

【００３０】本発明は、前述の実施例にのみ限定される
ものではなく、種々付加変更することができるものであ
り、逐次式シンドローム算出回路１１とリセット式シン
ドローム算出回路１２との切替えも各種の論理手段によ
り行うことができる。

【００３１】

【発明の効果】以上説明したように、本発明は、同期確
立前は、逐次式シンドローム算出回路１に於いて算出し
たシンドロームにより、受信データのブロック先頭位置
等のブロックの特定位置のビットの誤りの有無を判定
し、特定位置のビット誤り有りがＭ回連続した場合に同
期が確立したと判定するから、高速で同期確立が可能と
なる利点がある。又同期確立後は、リセット式シンドロ
ーム算出回路２に於いて、受信データの同期がとれたブ
ロック毎にシンドロームを算出し、そのシンドロームを
基に受信データのブロック先頭位置等のブロックの特定
位置のビットの誤りの有無を判定し、特定位置のビット
誤り無しがＮ回連続した場合に同期外れと判定するか
ら、メモリのハードエラーやソフトエラー等による影響
を受けることなく、同期状態を維持することができる利
点がある。

【００３２】又逐次式シンドローム算出回路１を用いて
同期引込動作を行うもので、メモリのハードエラーやソ
フトエラー等により、同期引込みが設定時間を超えても
できないことがあるが、このように設定時間を超えたこ
とをイニシャルリセット回路４により検出した時に、再
度イニシャルリセットを行って再同期引込動作を開始さ
せるもので、それにより、同期ビットを付加しない受信
データについての同期を容易にとることができる利点が
ある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の実施例の説明図である。

【図３】本発明の実施例の動作説明図である。

【図４】従来例の説明図である。

【図５】フレームフォーマットとシンドローム算出との
説明図である。

【符号の説明】

１ 逐次式シンドローム算出回路 ２ リセット式シンドローム算出回路 ３ 同期保護回路 ４ イニシャルリセット回路

フロントページの続き (72)発明者 岩松 隆則 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 相河 聡 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 誤り訂正符号を含む１ブロックの特定位
   置のビットを反転したデータを受信し、シンドローム算
   出により前記特定位置のビットの誤り有りによりブロッ
   ク同期をとる同期制御方式に於いて、 前記誤り訂正符号を含むデータを受信して、一つの初期
   位相からシンドロームを算出する逐次式シンドローム算
   出回路（１）と、リセット式シンドローム算出回路
   （２）と、同期確立及び同期外れを判定する同期保護回
   路（３）とを備え、 同期確立前は、前記逐次式シンドローム算出回路（１）
   に於いて算出したシンドロームにより受信データの前記
   特定位置のビットの誤りの有無を判定し、該特定位置の
   ビット誤り無しの場合に、前記初期位相を変更して算出
   したシンドロームにより前記特定位置のビットの誤りの
   有無を判定し、前記特定位置のビットの誤り有りの場合
   に、該ビット誤り有りがＭ（２以上の整数）回連続した
   時に前記同期保護回路（３）に於いて同期確立と判定
   し、 同期確立後は、前記リセット式シンドローム算出回路
   （２）に於いて算出したシンドロームにより前記特定位
   置のビットの誤りの有無を判定し、前記特定位置のビッ
   ト誤り無しがＮ（２以上の整数）回連続した時に前記同
   期保護回路（３）に於いて同期外れと判定して、再同期
   引込動作を行わせることを特徴とする同期制御方式。
2. 【請求項２】 前記逐次式シンドローム算出回路（１）
   に於いて算出したシンドロームにより、前記特定位置の
   ビット誤り有りが前記Ｍ回連続しないことが設定時間を
   超えて継続した時に、前記逐次式シンドローム算出回路
   （１）をイニシャルリセットするイニシャルリセット回
   路（４）を設けたことを特徴とする請求項１記載の同期
   制御方式。