JP3356254B2 - 符号化装置及び復号装置 - Google Patents
符号化装置及び復号装置Info
- Publication number
- JP3356254B2 JP3356254B2 JP03159596A JP3159596A JP3356254B2 JP 3356254 B2 JP3356254 B2 JP 3356254B2 JP 03159596 A JP03159596 A JP 03159596A JP 3159596 A JP3159596 A JP 3159596A JP 3356254 B2 JP3356254 B2 JP 3356254B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- binary data
- complement
- position information
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタルデータ
の伝送等に使用する２進数データの符号化装置及び復号
装置に関する。
の伝送等に使用する２進数データの符号化装置及び復号
装置に関する。
【０００２】
【従来の技術】ディジタルデータの伝送には、シリアル
信号を使用した場合のＲＳ４２２規格などがある。この
規格では、パリティ検査等の手法を用いて２進数データ
の伝送を確実なものにしているが、ビットあるいは１バ
イトの範囲内程度の２進数データの伝送を保証するに止
まり、数バイト単位でのデータエラーに対しては何ら保
証はされていない。そのため、実際のディジタルデータ
の送受信装置では、受信したデータに対して受信データ
のチェックサムを発振側に送り返す認証応答方式等をと
っている。しかし、認証応答自体が通信経路の途中で消
失する場合を考慮して発信データに対して有効時限を設
けたり、発信番号を設定する等の対策が必要となり、複
雑な装置構成となることがさけられない。
信号を使用した場合のＲＳ４２２規格などがある。この
規格では、パリティ検査等の手法を用いて２進数データ
の伝送を確実なものにしているが、ビットあるいは１バ
イトの範囲内程度の２進数データの伝送を保証するに止
まり、数バイト単位でのデータエラーに対しては何ら保
証はされていない。そのため、実際のディジタルデータ
の送受信装置では、受信したデータに対して受信データ
のチェックサムを発振側に送り返す認証応答方式等をと
っている。しかし、認証応答自体が通信経路の途中で消
失する場合を考慮して発信データに対して有効時限を設
けたり、発信番号を設定する等の対策が必要となり、複
雑な装置構成となることがさけられない。
【０００３】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、簡単な構成で信頼性の高いデータ
伝送を可能にする技術を提供することを目的とする。
鑑みなされたもので、簡単な構成で信頼性の高いデータ
伝送を可能にする技術を提供することを目的とする。
【０００４】
【課題を解決するための手段】２進数データの上位等に
位置情報を付加し、同２進数データとその補数データを
交互に両データ全体で奇数個伝送し、受信側では、前記
位置情報でデータの同期をとり、奇数個のデータから多
数決でエラー訂正を行うように構成する。
位置情報を付加し、同２進数データとその補数データを
交互に両データ全体で奇数個伝送し、受信側では、前記
位置情報でデータの同期をとり、奇数個のデータから多
数決でエラー訂正を行うように構成する。
【０００５】
【発明の実施の形態】２進数データに少なくとも１ビッ
トの位置情報を付加して位置付２進数データとする位置
情報付加手段と、同位置付２進数データの記憶手段と、
同位置付２進数データの１の補数を求める補数化手段
と、前記各データの送出手段を備え、前記位置付２進数
データ及びその補数データを交互に全体で奇数回送出す
る。
トの位置情報を付加して位置付２進数データとする位置
情報付加手段と、同位置付２進数データの記憶手段と、
同位置付２進数データの１の補数を求める補数化手段
と、前記各データの送出手段を備え、前記位置付２進数
データ及びその補数データを交互に全体で奇数回送出す
る。
【０００６】位置情報は、２進数データの上位若しくは
下位に付加した１ビットとする。
下位に付加した１ビットとする。
【０００７】位置付２進数データ及びその補数データを
全体で３回送出する。
全体で３回送出する。
【０００８】位置付２進数データ及びその補数データの
取り込み手段と、その複数の位置付２進数データの記憶
手段と、同位置情報の検出手段を設け、位置付２進数デ
ータの組を特定するとともに、同位置情報から位置付２
進数データの位置ズレを検出して補正をする。
取り込み手段と、その複数の位置付２進数データの記憶
手段と、同位置情報の検出手段を設け、位置付２進数デ
ータの組を特定するとともに、同位置情報から位置付２
進数データの位置ズレを検出して補正をする。
【０００９】補数データの再生手段と、位置付２進数デ
ータと再生した補数データとの多数決手段を設け、前記
位置付２進数データ及び再生した補数データから多数決
により１つの２進数データを復号する。
ータと再生した補数データとの多数決手段を設け、前記
位置付２進数データ及び再生した補数データから多数決
により１つの２進数データを復号する。
【００１０】多数決手段は、前記２進数データの各桁毎
に過半数の最小数ビットデータを選んだ全ての組合せ毎
に論理積を求める論理積回路と、同論理積回路の全ての
出力の論理和を求める論理和回路から構成する。
に過半数の最小数ビットデータを選んだ全ての組合せ毎
に論理積を求める論理積回路と、同論理積回路の全ての
出力の論理和を求める論理和回路から構成する。
【００１１】
【実施例】以下、本発明による符号化装置及び復号装置
について図面を用いて詳細に説明する。図１は、本発明
による符号化装置の１実施例のブロック図、図２は同概
要フローチャートである。ＭＰＵ３は伝送制御部５の手
順に従ってステップＳ２１で記憶装置などから伝送デー
タ１例えば７ビットデータを取り込む。ステップＳ２２
で位置情報としてビット８を論理０とし、ステップＳ２
３で伝送インターフェイス４を介して伝送ラインＬ１上
に同データを伝送する。ステップＳ２４で同データを記
憶部２に一時記憶待避し、ステップＳ２５で同データの
１の補数を取り、ステップＳ２６で同補数データを前回
と同様にして伝送ラインＬ１に伝送する。続いて、ステ
ップＳ２７で記憶部２に待避してある原データを取り込
みステップＳ２８でラインＬ１に伝送する。この場合、
１組の伝送データとして、ビット８に０の位置情報を付
加したデータと、その１の補数データと、さらに前記原
データの３バイトからなる。従ってその位置情報のみを
見ると０、１、０の順に繰り返すデータとなる。ステッ
プＳ２９で伝送すべきデータを全て伝送したか否かを判
定して、未了の場合は、ステップＳ２１にループして上
記伝送を繰り返し、伝送データを全部伝送後終了する。
について図面を用いて詳細に説明する。図１は、本発明
による符号化装置の１実施例のブロック図、図２は同概
要フローチャートである。ＭＰＵ３は伝送制御部５の手
順に従ってステップＳ２１で記憶装置などから伝送デー
タ１例えば７ビットデータを取り込む。ステップＳ２２
で位置情報としてビット８を論理０とし、ステップＳ２
３で伝送インターフェイス４を介して伝送ラインＬ１上
に同データを伝送する。ステップＳ２４で同データを記
憶部２に一時記憶待避し、ステップＳ２５で同データの
１の補数を取り、ステップＳ２６で同補数データを前回
と同様にして伝送ラインＬ１に伝送する。続いて、ステ
ップＳ２７で記憶部２に待避してある原データを取り込
みステップＳ２８でラインＬ１に伝送する。この場合、
１組の伝送データとして、ビット８に０の位置情報を付
加したデータと、その１の補数データと、さらに前記原
データの３バイトからなる。従ってその位置情報のみを
見ると０、１、０の順に繰り返すデータとなる。ステッ
プＳ２９で伝送すべきデータを全て伝送したか否かを判
定して、未了の場合は、ステップＳ２１にループして上
記伝送を繰り返し、伝送データを全部伝送後終了する。
【００１２】図３は、本発明による復号装置の１実施例
のブロック図、図４は同概要フローチャート、図５は受
信データの１例である。ステップＳ４２でＭＰＵ３３は
受信制御部３５ａの手順に従って、伝送ラインＬ１から
上記のように伝送される伝送データを受信インターフェ
イス３１を介して１組のデータ３バイトを受信し記憶部
３２に記憶する。ステップＳ４４で上記の位置情報を解
析する。この位置情報が０、１、０の場合は正常である
が、例えば１、０、０のときは左側を時系列の先とする
と１バイト進んだ状態となっている。このときのデータ
の並びの１例は図５の進みデータ５２ａ、５２ｂ、５２
ｃとなる。同様に、位置情報が０、０、１のときは１バ
イト遅れている状態となっており、このときのデータの
並びの１例は図５の遅れデータ５５ａ、５５ｂ、５５ｃ
となる。なお、図５は伝送データとして１６進数表示で
２３ｈ、４５ｈ、７Ｆｈを想定してある。１バイト進み
データのときには、ステップＳ４６でデータシフト制御
部３５ｂの手順により前回第３バイトと現第１、第２バ
イト、すなわち図５の例で、５１ｃ、５２ａ、５２ｂを
１組の伝送データとして取り扱う。また、１バイト遅れ
データの場合には、ステップＳ４７でデータシフト制御
部３５ｂの手順により伝送ラインからさらに次の１バイ
トを取り込んで現第２、第３バイトと次の１バイト、す
なわち図５の例で、５５ｂ、５５ｃ、５６ａを１組の伝
送データして取り扱う。
のブロック図、図４は同概要フローチャート、図５は受
信データの１例である。ステップＳ４２でＭＰＵ３３は
受信制御部３５ａの手順に従って、伝送ラインＬ１から
上記のように伝送される伝送データを受信インターフェ
イス３１を介して１組のデータ３バイトを受信し記憶部
３２に記憶する。ステップＳ４４で上記の位置情報を解
析する。この位置情報が０、１、０の場合は正常である
が、例えば１、０、０のときは左側を時系列の先とする
と１バイト進んだ状態となっている。このときのデータ
の並びの１例は図５の進みデータ５２ａ、５２ｂ、５２
ｃとなる。同様に、位置情報が０、０、１のときは１バ
イト遅れている状態となっており、このときのデータの
並びの１例は図５の遅れデータ５５ａ、５５ｂ、５５ｃ
となる。なお、図５は伝送データとして１６進数表示で
２３ｈ、４５ｈ、７Ｆｈを想定してある。１バイト進み
データのときには、ステップＳ４６でデータシフト制御
部３５ｂの手順により前回第３バイトと現第１、第２バ
イト、すなわち図５の例で、５１ｃ、５２ａ、５２ｂを
１組の伝送データとして取り扱う。また、１バイト遅れ
データの場合には、ステップＳ４７でデータシフト制御
部３５ｂの手順により伝送ラインからさらに次の１バイ
トを取り込んで現第２、第３バイトと次の１バイト、す
なわち図５の例で、５５ｂ、５５ｃ、５６ａを１組の伝
送データして取り扱う。
【００１３】なお、位置情報が１、１、１の場合は訂正
不能のエラーとして処理する（図示せず）。また、１、
０、１の場合は前後のデータを考慮して上記と同様な処
理を行う。位置情報が上記以外のエラーの場合は、次記
の多数決でエラー訂正を行う。ステップＳ４９では、補
数処理部３５ｃの手順により前記１組のデータの中の補
数データをさらに１の補数を取り原データを再生する。
ステップＳ５０で、多数決処理部３５ｄの手順に従って
１組３バイトのデータの多数決を取ることでエラーを訂
正して正規の受信データとして受信データ記憶部３４等
に格納する。ステップＳ５１で、データ終了コード等を
解析し、次データが存在する場合は、ステップＳ４１に
ループする。ステップＳ４１では、前回データが１バイ
ト進みであったか否かをフラグ等から判定し、１バイト
進みのときは、例えば進みデータ５２ｃのように前回す
でに１バイト余分にデータを取り込んでいるので、ステ
ップＳ４３で２バイトのみデータを取り込み、ステップ
Ｓ４４に移る。
不能のエラーとして処理する（図示せず）。また、１、
０、１の場合は前後のデータを考慮して上記と同様な処
理を行う。位置情報が上記以外のエラーの場合は、次記
の多数決でエラー訂正を行う。ステップＳ４９では、補
数処理部３５ｃの手順により前記１組のデータの中の補
数データをさらに１の補数を取り原データを再生する。
ステップＳ５０で、多数決処理部３５ｄの手順に従って
１組３バイトのデータの多数決を取ることでエラーを訂
正して正規の受信データとして受信データ記憶部３４等
に格納する。ステップＳ５１で、データ終了コード等を
解析し、次データが存在する場合は、ステップＳ４１に
ループする。ステップＳ４１では、前回データが１バイ
ト進みであったか否かをフラグ等から判定し、１バイト
進みのときは、例えば進みデータ５２ｃのように前回す
でに１バイト余分にデータを取り込んでいるので、ステ
ップＳ４３で２バイトのみデータを取り込み、ステップ
Ｓ４４に移る。
【００１４】多数決処理は、上記のようにしてＭＰＵに
より行うこともできるが、ＩＣにより行うとより高速に
実行できる。図６は、３バイト１組のデータの中の１ビ
ットの多数決を取る多数決回路の構成例である。３バイ
トの中のあるビットＢ６１、Ｂ６２、Ｂ６３の過半数の
最小数すなわちの２ビットの組合せを全て取り出し、そ
の各々を論理積回路６５ａ、６５ｂ、６５ｃに入力す
る。論理積回路６５ａ、６５ｂ、６５ｃの各出力の全て
を論理和回路６６に入力して入力Ｂ６１、Ｂ６２、Ｂ６
３の多数決Ｂ６４が得られる。
より行うこともできるが、ＩＣにより行うとより高速に
実行できる。図６は、３バイト１組のデータの中の１ビ
ットの多数決を取る多数決回路の構成例である。３バイ
トの中のあるビットＢ６１、Ｂ６２、Ｂ６３の過半数の
最小数すなわちの２ビットの組合せを全て取り出し、そ
の各々を論理積回路６５ａ、６５ｂ、６５ｃに入力す
る。論理積回路６５ａ、６５ｂ、６５ｃの各出力の全て
を論理和回路６６に入力して入力Ｂ６１、Ｂ６２、Ｂ６
３の多数決Ｂ６４が得られる。
【００１５】以上では、伝送データは３バイトで１組と
したが、本発明はこれに限らず、奇数バイトを１組とし
て実施することもできる。また、データの単位はバイト
に限らず、任意の長さに拡張できる。また、位置情報は
１ビットに限らず数ビットとして、位置情報も多数決で
エラー訂正を可能とすることもできる。
したが、本発明はこれに限らず、奇数バイトを１組とし
て実施することもできる。また、データの単位はバイト
に限らず、任意の長さに拡張できる。また、位置情報は
１ビットに限らず数ビットとして、位置情報も多数決で
エラー訂正を可能とすることもできる。
【００１６】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下のような効果を奏する。
施され、以下のような効果を奏する。
【００１７】２進数データに少なくとも１ビットの位置
情報を付加して位置付２進数データとする位置情報付加
手段と、同位置付２進数データの記憶手段と、同位置付
２進数データの１の補数を求める補数化手段と、前記各
データの送出手段を備え、前記位置付２進数データ及び
その補数データを交互に全体で奇数回送出することで、
データの位置合わせと、多数決によるデータ修正が可能
となる。
情報を付加して位置付２進数データとする位置情報付加
手段と、同位置付２進数データの記憶手段と、同位置付
２進数データの１の補数を求める補数化手段と、前記各
データの送出手段を備え、前記位置付２進数データ及び
その補数データを交互に全体で奇数回送出することで、
データの位置合わせと、多数決によるデータ修正が可能
となる。
【００１８】位置情報は、２進数データの上位若しくは
下位に付加した１ビットとすることで、簡易な位置情報
が設定できる。
下位に付加した１ビットとすることで、簡易な位置情報
が設定できる。
【００１９】位置付２進数データ及びその補数データを
全体で３回送出することで、最小の長さで多数決エラー
訂正ができる。
全体で３回送出することで、最小の長さで多数決エラー
訂正ができる。
【００２０】位置付２進数データ及びその補数データの
取り込み手段と、その複数の位置付２進数データの記憶
手段と、同位置情報の検出手段を設け、位置付２進数デ
ータの組を特定するとともに、同位置情報から位置付２
進数データの位置ズレを検出して補正をすることで、容
易にデータの抜けやノイズの混入に対処できる。
取り込み手段と、その複数の位置付２進数データの記憶
手段と、同位置情報の検出手段を設け、位置付２進数デ
ータの組を特定するとともに、同位置情報から位置付２
進数データの位置ズレを検出して補正をすることで、容
易にデータの抜けやノイズの混入に対処できる。
【００２１】補数データの再生手段と、位置付２進数デ
ータと再生した補数データとの多数決手段を設け、前記
位置付２進数データ及び再生した補数データから多数決
により１つの２進数データを復号することで、所期のデ
ータ再生が可能となる。
ータと再生した補数データとの多数決手段を設け、前記
位置付２進数データ及び再生した補数データから多数決
により１つの２進数データを復号することで、所期のデ
ータ再生が可能となる。
【００２２】多数決手段は、前記２進数データの各桁毎
に過半数の最小数ビットデータを選んだ全ての組合せ毎
に論理積を求める論理積回路と、同論理積回路の全ての
出力の論理和を求める論理和回路から構成することで、
高速なデータ処理ができる。
に過半数の最小数ビットデータを選んだ全ての組合せ毎
に論理積を求める論理積回路と、同論理積回路の全ての
出力の論理和を求める論理和回路から構成することで、
高速なデータ処理ができる。
【図１】本発明による符号化装置の１実施例のブロック
図である。
図である。
【図２】同概要フローチャートである。
【図３】本発明による復号装置の１実施例のブロック図
である。
である。
【図４】同概要フローチャートである。
【図５】同受信データの１例である。
【図６】３バイト１組のデータの中の１ビットの多数決
をとる多数決回路の構成例である。
をとる多数決回路の構成例である。
１ 伝送データ ２ 記憶部 ３ ＭＰＵ ４ 伝送インターフェイス ５ 伝送制御部 Ｌ１ 伝送ライン Ｓ２１からＳ２９ ステップ ３１ 受信インターフェイス ３２ 記憶部 ３３ ＭＰＵ ３４ 受信データ ３５ａ 受信制御部 ３５ｂ データシフト制御部 ３５ｃ 補数処理部 ３５ｄ 多数決処理部 Ｓ４１からＳ５１ ステップ ５１ａ、５１ｂ、５１ｃ 伝送データ ５２ａ、５２ｂ、５２ｃ 進みデータ ５４ａ、５４ｂ、５４ｃ 伝送データ ５５ａ、５５ｂ、５５ｃ 遅れデータ ６５ａ、６５ｂ、６５ｃ 論理積回路 ６６ 論理和回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 1/08 G06F 11/08 310
Claims (4)
- 【請求項１】 ２進数データに少なくとも１ビットの位
置情報を付加して位置付２進数データとする位置情報付
加手段と、同位置付２進数データの記憶手段と、同位置
付２進数データの１の補数を求める補数化手段と、前記
各データの送出手段とを備えた符号化装置から前記位置
付２進数データ及びその補数データが交互に全体で３以
上の奇数回送出され、前記の送出されたデータを取り込
む取り込み手段と、その複数の位置付２進数データの記
憶手段と、同位置情報の検出手段を設け、位置付２進数
データ及びその補正データから成る組を特定するととも
に、同位置情報から位置付２進数データの位置ズレを検
出して補正をすることを特徴とした復号装置。 - 【請求項２】 前記位置情報は、２進数データの上位若
しくは下位に付加した１ビットとすることを特徴とした
請求項１記載の復号装置。 - 【請求項３】 補数データの再生手段と、位置付２進数
データと再生した補数データとの多数決手段を設け、前
記位置付２進数データ及び再生した補数データから多数
決により１つの２進数データを復号することを特徴とし
た請求項１記載の復号装置。 - 【請求項４】 多数決手段は、前記２進数データの各桁
毎に過半数の最小数ビットデータを選んだ全ての組合せ
毎に論理積を求める論理積回路と、同論理積回路の全て
の出力の論理和を求める論理和回路から構成することを
特徴とした請求項３記載の復号装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03159596A JP3356254B2 (ja) | 1996-02-20 | 1996-02-20 | 符号化装置及び復号装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03159596A JP3356254B2 (ja) | 1996-02-20 | 1996-02-20 | 符号化装置及び復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09233056A JPH09233056A (ja) | 1997-09-05 |
| JP3356254B2 true JP3356254B2 (ja) | 2002-12-16 |
Family
ID=12335558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03159596A Expired - Fee Related JP3356254B2 (ja) | 1996-02-20 | 1996-02-20 | 符号化装置及び復号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3356254B2 (ja) |
-
1996
- 1996-02-20 JP JP03159596A patent/JP3356254B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 垂井忠明、田丸啓吉，電子回路講座１０ ディジタル計算回路，（株）朝倉書店，１９７７年 ３月２０日，第７版，第６５頁第２．２５図 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09233056A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0917777A1 (en) | Method, apparatus and packet transmission system using error correction of data packets | |
| US6049903A (en) | Digital data error detection and correction system | |
| US4476458A (en) | Dual threshold decoder for convolutional self-orthogonal codes | |
| JP3356254B2 (ja) | 符号化装置及び復号装置 | |
| US6671288B1 (en) | Control apparatus having window control function | |
| JPH07143100A (ja) | 誤り訂正制御方法 | |
| JPS62101173A (ja) | デ−タ再送方式 | |
| US5121397A (en) | Method and apparatus for producing order independent signatures for error detection | |
| CA2112016C (en) | Viterbi decoding method and viterbi decoding apparatus | |
| JPH0738626B2 (ja) | ワード同期検出回路 | |
| US7852960B2 (en) | Method of computing path metrics in a high-speed Viterbi detector and related apparatus thereof | |
| US7840867B2 (en) | Iterative n-dimensional decoding | |
| JP2001094439A (ja) | 誤り訂正回路および誤り訂正方法 | |
| KR100234703B1 (ko) | 데이타 오류체크 방법 | |
| JP2652398B2 (ja) | データ伝送方法 | |
| JP3452725B2 (ja) | トレリス軟判定誤り訂正回路およびトレリス変分調整方法 | |
| RU2035123C1 (ru) | Устройство для декодирования линейных кодов | |
| JP2817638B2 (ja) | 誤り訂正符号復号器の再同期化装置 | |
| JP3253381B2 (ja) | 誤り訂正回路 | |
| JP2765931B2 (ja) | 重畳符号の復号方式 | |
| JPH01164140A (ja) | バースト再送型誤り訂正方式 | |
| JPS59131237A (ja) | 復号回路 | |
| US5212696A (en) | Method and apparatus for producing order independent signatures for error detection | |
| JPH09284144A (ja) | 符号化装置、復号化装置、送信装置及び受信装置 | |
| JP2719222B2 (ja) | 算術符号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |