JP2719222B2

JP2719222B2 - 算術符号化装置

Info

Publication number: JP2719222B2
Application number: JP2211349A
Authority: JP
Inventors: 友子青野; 裕之堅田; 要治野口
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-08-09
Filing date: 1990-08-09
Publication date: 1998-02-25
Anticipated expiration: 2013-02-25
Also published as: JPH0494221A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は算術符号化装置に関し、特にデジタルデータ
の伝送、蓄積等の際に利用される情報量保存型の算術符
号化装置に関する。

［従来の技術］従来、音声、画像データのような大量のデジタルデー
タを伝送、蓄積するために利用される符号化装置として
は、効率良く伝送、蓄積することができるエントロピ符
号化などの情報量保存型の高能率符号化方式を用いたも
のが知られている。

このような高能率符号化方式として、Langdon、Rissa
nen等らにより算術符号化方式が提案されている。第１
従来例としての算術符号化方式の符号化装置の構成を第
８図にブロック図で示す。

第８図において、符号化装置10は、統計処理部11、メ
モリ12及び符号化処理部14を備えている。統計処理部11
は、情報源15から入力されるデジタルデータの統計処理
を行い所定の統計データを出力する。メモリ12は、統計
処理部11から入力される統計データを記憶する。符号化
処理部14は、メモリ12の統計データに基づいて情報源15
から入力されるデジタルデータを符号化データとして出
力する。符号化処理部14から出力される符号化データは
メモリ12から出力される統計データと共に伝送あるいは
記録される。

第８図において、情報源15はＫ種類のシンボル（０、
１、……、Ｋ−１）をもつＫ値情報源とし、シンボル数
はＮ個とする。ただしシンボルは発生確率の最も高いも
のから順番にソートされているものとし、ここでは０が
最も発生確率の高いシンボル（MPS）とする。

情報源15で発生したデジタルデータは統計処理部11で
各シンボルの発生確率を求める処理を受ける。シンボル
ｎ（１≦ｎ≦Ｋ−１）の発生確率Pnを２のべき乗でき近
似する。

ここでQnをスキューバリューと呼ぶ。Qnの値はメモリ
12に貯えられる。

情報源15でｍ番目に発生したデータim（０≦im≦Ｋ−
１）は１つずつ符号化処理部14に入っていく。

符号化処理部14は第９図に示されるようにレジスタA2
0、レジスタB22、レジスタC21、バッファD23、及び“1"
ビットカウンタ27と“0"挿入レジスタ26とを含むビット
スタッフィング部25から構成されている。ここでレジス
タA20とレジスタC21とは共にａビット（ただしａ＝max
（Qn））のレジスタ、レジスタB22はｂビット、バッフ
ァD23は、ｄビットである。またレジスタB23はレジスタ
C21の上位レジスタ、バッファD23はレジスタB22の上位
のバッファである。

符号化処理を始める前はレジスタC21のビットは全て
“0"、レジスタA20のビットは全て“1"にセットされ
る。ｍ（１≦ｍ≦Ｎ）個目のデータが符号化処理部14に
入ってきた時のレジスタC21の状態をＣ（ｍ）、レジス
タA20の状態をＡ（ｍ）とする。ここでＣ（０）、Ａ
（０）は符号化処理前のレジスタC21、レジスタA20の状
態である。

符号化アルゴリズムは初期状態Ｃ（０）＝０Ａ（０）＝2^a−１である。上記のアルゴリズム部分（Ａ）による処理をシ
ンボルが符号化処理部14に１つ入ってくる毎に行う。な
おQlはメモリ12に貯えられた値を参照する。

Ｃ（ｍ）の演算はレジスタC21で行うが、桁上りやビ
ットシフトが発生するのでレジスタC21の上位レジスタB
22も変化する。レジスタB22も越えたデータはバッファD
23に送られ、伝送路に送出、あるいは記録媒体に書き込
まれる。バッファD23の内容をシフト以外で変更するの
は不可能なのでレジスタC21で生じた桁上りの影響がレ
ジスタB22を超えてバッファD23に及ぶことがないよう
に、“1"があらかじめ定められたビット数ｂビット連続
してバッファD23とレジスタB22とにわたる範囲に発生し
た場合には、ｂビット連続“1"の直後に強制的に“0"を
挿入する処理を行う。これをビットスタッフィングと呼
び第９図に示すように“1"ビットカウンタ27と“0"挿入
レジスタ26とからなるビットスタッフィング部25で行わ
れる。

第10図にビットスタッフィングの例を示す。ｂビット
連続する“1"の後に“0"を挿入することで、レジスタC2
1からの桁上りの影響が挿入された“0"を“1"に変える
ことで抑えられ、それより上位のビットに及ばない。第
11図にビットスタッフィング部25におけるビットスタッ
フィング処理フローチャートを示す。

第11図において、ステップS1では、バッファD23の下
位ｒビットとレジスタB22の上位ｂ−ｒビットが全て
“1"であるか否かを“1"ビットカウンタ27を用いて判定
する。ステップS1での判定がNo（否定）であれば、終了
する。ステップS1での判定がYes（肯定）であれば、処
理はステップS2で移る。ステップS2では、ｍ個目のデー
タが符号化処理部14に入ってきた時のレジスタB22及び
バッファD23状態を夫々Ｂ（ｍ）及びＤ（ｍ）とすると
き、Ｄ（ｍ）をＤ（ｍ）＝Ｄ（ｍ）≪１＋１とする（た
だし、ｘ≪ｙはｘをｙビット左へシフトしたものを示
し、ｘ≫ｙはｘをｙビット右へシフトしたものを示す）
と共にＢ（ｍ）をＢ（ｍ）及−2^rとして“1"を伝送・記
録して終了する。

以上に説明したようにビットスタッフィングの施され
た符号化データは、伝送・記録された後、符号化装置10
に対応した復号化装置により復号化される。この復号化
の際、符号化データ系列において“1"がｂビット連続し
た時にビットスタッフィング部25により挿入された制御
信号を除去する処理を行う。こうして、復号化装置で、
符号化データ例は、復号化データとされて音声や画像と
して出力される。

［発明が解決しようとする課題］一般に符号化装置においては、より効率良く符号化し
得ると共に符号化エラーが少ないことが望まれている。

しかしながら、前述の符号化装置10では、監視用レジ
スタであるレジスタＢで桁上り伝搬を防止するためのビ
ットスタッフィング処理が連続して行なわれる場合に、
これらの連続したビットスタッフィング処理の間にシフ
ト処理が行われると、桁上りで制御信号が“0"から“1"
に変化してしまう。すると、このように変化した符号化
系列に含まれる制御信号を、“1"がｂビット連続したと
きに挿入された制御信号として復号化の際に取り除くこ
とができなくなってしまう。このように、符号化装置10
では、制御信号の検出もれを引き起こすような符号化エ
ラーが生じてしまう場合があるという問題点がある。

このため、ビット数ｂを多くしてｂビットの連続“1"
ランの発生確率を小さくすることによって、このような
符号化エラーの発生確率を小さくする方式などが提案さ
れているが、これは本質的な問題解決策ではない。

また、前述の桁上り防止用の制御信号とは別に、符号
化データに制御信号としてのアドレス情報を付加し、符
号化装置に新たに桁上り緩衝用レジスタを監視用レジス
タに隣接して設けることによって、前述した符号化エラ
ーを防ぐ方式が提案されている。第12図にこの方式によ
る第２従来例としての符号化装置の符号化処理部の構成
をブロック図で示す。

第12図に示す符号化処理部14aは、第９図の符号化処
理部14の構成において、ｂビットの桁上り緩衝用レジス
タF28をレジスタB22とバッファD23との間に設け、ビッ
トスタッフィング部25に代えて、アドレス制御信号挿入
レジスタ29を有するビットスタッフィング部25aを備え
た構成を有している。

しかしながら、この方式では、符号化装置に備えるレ
ジスタの総数が増してしまうことに加えて、復号化装置
の側にも、このようなアドレス制御信号を除去するため
にアドレス制御用カウンタ等を設ける必要があり、更に
アドレス情報を符号化データに加えるので符号化効率が
低下するという問題点がある。

本発明の目的は、効率良く符号化し得ると共に符号化
エラーが少ない算術符号化装置を提供することである。

［課題を解決するための手段］本発明によれば前述の目的は、デジタルデータを統計
処理して得られる統計データに基づいてデジタルデータ
を符号化する算術符号化装置であって、符号化演算が行
なわれ符号化系列を発生する演算用レジスタと、演算用
レジスタの上位に位置しており演算用レジスタからシフ
ト・桁上りしてくる符号化系列における桁上りを監視す
るための監視用レジスタと、監視用レジスタの上位に位
置しており監視用レジスタからシフトしてくる符号化系
列を出力するための出力用バッファと、監視用レジスタ
において桁上りが有る場合に桁上りがバッファに伝搬す
るのを防止するための制御信号を符号化系列に挿入する
挿入手段と、監視用レジスタにおいて、新たな制御信号
を挿入しない所定ビット数をあらかじめ定めておき、挿
入手段から挿入された制御信号に続く所定ビット数をカ
ウントするカウンタとを備え、カウンタが挿入された制
御信号に続く所定ビット数をカウントしている期間中
は、所定ビット数をカウントするカウントから挿入手段
に制御信号の挿入を禁止する信号を出力することによっ
て新たな制御信号を挿入することを禁止するよう構成さ
れていることを特徴とする算術符号化装置によって達成
される。

［作用］本発明の算術符号化装置においては、符号化演算が行
われる演算用レジスタは符号化系列を発生する。演算用
レジスタの上位に位置する監視用レジスタにおいて桁上
りが有る場合に、挿入手段は、この桁上りが監視用レジ
スタの上位の位置する出力用バッファに伝搬するのを防
止するための制御信号を符号化系列に挿入する。ここ
で、監視用レジスタにおいて、新たな制御信号を挿入し
ない所定ビット数をあらかじめ定めておき、挿入手段か
ら挿入された制御信号に続く所定ビット数をカウントす
るカウンタとを備え、該カウンタが挿入された制御信号
に続く所定ビット数をカウントしている期間中は、所定
ビット数をカウントするカウンタから挿入手段に制御信
号の挿入を禁止する信号を出力することによって新たな
制御信号を挿入することを禁止するよう構成されている
ので、桁上りが出力用バッファに伝搬するのを有効に防
止つつ、第１従来例の如く復号化の際に制御信号の検出
もれを引き起こすような符号化エラーが発生するのを防
ぐことができる。また、桁上りが出力用バッファに伝搬
するのを防止するための制御信号として、第２従来例の
如く新たな制御信号を符号化系列に付加する必要は無
く、第１従来例の場合と同様に一つの種類の制御信号の
みを用いて実行可能であり、デジタルデータを効率良く
符号化し得る。

次に示す本発明の実施例から、本発明のこのような作
用がより明らかにされ、更に本発明の他の作用が明らか
にされよう。

［実施例］本発明の実施例を図面に基づいて説明する。

本発明の一実施例である算術符号化方式の符号化装置
を含む符号化・復号化システムの全体構成を第１図にブ
ロック図で示す。

第１図において、符号化装置50は、統計処理部51、メ
モリ52及び符号化処理部54を備えている。統計処理部51
は、情報源55から入力されるデジタルデータの統計処理
を行い所定の統計データを出力する。メモリ52は、統計
処理部51から入力される統計データを記憶する。符号化
処理部54は、メモリ52の統計データに基づいて情報源55
から入力されるデジタルデータを符号化データとして出
力する。符号化処理部54から出力される符号化データは
メモリ52から出力される統計データと共に伝送あるいは
記憶される。

第１図において、伝送あるいは記憶された符号化デー
タは、復号化装置56により、統計データに基づいて復号
化される。

復号化装置56は、統計データを記憶するメモリ57と、
メモリ57に記憶された統計データに基づいて、符号化デ
ータを復号化する復号化処理部58とを備えている。この
ようにして復号化されたデジタルデータは再生部59で音
声や画像として出力される。

情報源55は、従来例の場合と同様にＫ種類のシンボル
（0,1,…,K−１）を持つＫ値情報源とし、シンボル数は
Ｎ個とする。情報源で発生したデジタルデータは統計処
理部51において、従来例の場合と同様に、各シンボルｎ
（１≦ｎ≦Ｋ−１）の発生確率Pnを２のべき乗で近似
し、スキューバリューQnの値を統計データとしてメモリ
52に蓄える。情報源55でｍ番目に発生したデータim（０
≦im≦Ｋ−１）は、一つずつ符号化処理部54に入ってい
く。

符号化処理部54の構成を第２図にブロック図で示す。

第２図において、符号化処理部54は、レジスタA60、
レジスタC61、レジスタB62、バッファD63及びビットス
タッフィング部65を備えている。

レジスタA60及びレジスタC61は、共にａビット（ただ
し、ａ＝max（Qn））であり、符号化処理部54において
符号化演算が行なわれ符号化系列を発生する演算用レジ
スタを構成している。

レジスタB62は、ｂビットであり、レジスタC61の上位
に位置しており、レジスタC61からシフト・桁上りして
くる符号化系列における桁上りを監視するための監視用
レジスタを構成している。

バッファD63は、ｄビットであり、レジスタB62の上位
に位置しておりレジスタB62からシフトしてくる符号化
系列を出力するための出力用バッファを構成している。

ビットスタッフィング部65は、“1"ビットカウンタ67
と、“0"挿入レジスタ66と、スタッフィング後ｂビット
カウンタ68とを備えている。

“1"ビットカウンタ67は、レジスタＢにおける“1"ビ
ットが幾つ連続して発生しているかをカウントする。
“0"挿入レジスタ66は、“1"ビットカウンタ67によりカ
ウントされた“1"ビットが、ｂビット連続してバッファ
ＤとレジスタＢとにわたる範囲に発生した場合に、制御
信号として“0"を連続した“1"の直後に挿入する。

第３図に示すように、ｂビットカウンタ68は、“0"挿
入レジスタ66が制御信号として“0"を挿入した後、シフ
ト及び桁上りによるビット数をｂビットまでカウントす
る。ｂビットカウンタ65がこのようにｂビットまでカウ
ントしている間は、制御信号“0"が桁上りによる“1"に
変化したときでも、“0"挿入レジスタ66が新たな制御信
号“0"を挿入することを禁止する。このように、符号化
系列において制御信号に続く所定ビット数の間は、ビッ
トスタッフィングを行わない区間とされる。

以上説明したように、ビットスタッフィング部65は、
符号化処理部54において制御信号を挿入する挿入手段を
構成している。

符号化装置50における符号化処理について第５図のフ
ローチャートと共に以下に説明する。

第５図において、ｍ（１≦ｍ≦ｎ）個目のデータimが
符号化処理部54に入ってきた時のレジスタC61の状態を
Ｃ（ｍ）、レジスタA60の状態をＡ（ｍ）、“1"ビット
カウンタ67のカウント値をCt、ビットスタッフィングが
行われた場合に１とされるフラグをflagとする。

処理がスタートすると、まずステップS10で、符号化
処理を始める前にレジスタC61のビットは全て“0"にセ
ットされ、レジスタA60のビットは全て“1"にセットさ
れ、ｍは１にセットされ、flagは０にセットされる。

次に、ステップS11では、im＝０であるか否かが判定
される。この判定がYesであれば、処理はステップS12に
移る。ステップS12では、Ｃ（ｍ）及びＡ（ｍ）の値がS
12に示す如くに更新され、処理はステップS14に移る。
また、ステップS11での判定がNoであれば、処理はステ
ップS13に移る。ステップS13では、Ｃ（ｍ）及びＡ
（ｍ）の値がS13に示す如く更新され、処理はステップS
14に移る。

ステップS14では、Ａ（ｍ）＜2^a-1であるか否かが判
定される。この判定がNoであれば、処理はステップS15
に移り、ｍ＝Ｎであるか否かが判定される。ステップS1
5での判定がYesであれば、即ち、全てのデータの符号化
が終わったものとしてエンドにて処理を終了する。ステ
ップS15での判定がNoであれば、処理はステップS11に戻
る。

ステップS14での判定がYesであれば、処理はステップ
S16に移る。ステップS16では、Ｄ（ｍ）のMSBを伝送・
記録すると共にＣ（ｍ）及びＡ（ｍ）が夫々１ビット左
にシフトされ、処理はステップS17に移る。

ステップS17では、flag＝１であるか否かが判定され
る。この判定がYesであれば、Ctの値を１だけ減じて
（ステップS18）、Ctの値が０になったか否かが判定さ
れる（ステップS19）。ステップS19での判定がNoであれ
ば、処理はステップS14に戻る。また、ステップS19での
判定がYesであれば、flag＝０とした（ステップS20）
後、処理はステップS21に移る。

また、ステップS17での判定がNoである場合にも、処
理はステップS21に移る。

ステップS21では、ビットスタッフィングが実行され
るか又はされないかであるが、この実行は、第６図に示
すフローチャートに従ってなされる。

第６図において、まずステップS23において、バッフ
ァD63の下位ｒビットとレジスタＢの上位ｂ−ｒビット
とが全て“1"であるか否かが判定される。この判定がNo
であれば、リターン（Ｎ）として処理は第５図のステッ
プS14に戻る。また、ステップS23での判定がYesであれ
ば、ビットスタッフィングを実行するように、Ｄ（ｍ）
及びＢ（ｍ）がステップS24に示す如くに更新されると
共に“1"が、バッファD63から伝送・記録され、処理は
リターン（Ｙ）として第５図のステップS22に移る。

再び第５図において、ステップS22ではflag＝１、ct
＝ｂとされ、処理はステップS14に戻る。

以上のようにして、符号化装置50における符号化処理
が行われる。

次に、復号化処理部58の構成を第４図にブロック図で
示す。

第４図において、復号化処理部58は、入力用バッファ
E71と、復号化演算用レジスタC72及びレジスタA73と、
連続“1"ビット検出カウンタ74とを備えている。

バッファE71は、伝送・記録装置と接続されており、
バッファE71には、入力された符号化データが蓄えられ
る。

レジスタC72は、ａビットであり、レジスタE71の上位
に位置している。レジスタC72には、バッファE71に蓄え
られた符号化系列が１ビットずつ入り復号化処理され
る。

レジスタA73は、ａビットであり、レジスタC72と協働
して符号化系列の復号化処理を行う。

検出カウンタ74は、バッファE71とレジスタC72との間
において連続する“1"ビットをカウントする。従って、
符号化処理部54で挿入された制御信号“0"を、ｂビット
“1"が連続した時に挿入されたものとして検出し、この
制御信号を除去することが可能となる。

復号化装置56における復号化処理について以下に説明
する。

復号化装置56では、符号化データに先がけて入ってく
るＫ−２個のQnの値をメモリ57に書込む。従ってメモリ
57は符号化処理装置50のメモリ52と同じものである。

初期状態ではレジスタC72はCsの上位ａビット、レジ
スタA73のビットは全て“1"にセットされる。符号化デ
ータはバッファE71に貯えられ、１ビットずつレジスタC
72に入り処理される。

今、ｍ（１≦ｍ≦Ｎ）個目のデータimを復号化する時
のレジスタC72の状態をＣ（ｍ−１）、レジスタA73の状
態をＡ（ｍ−１）とする。

ただし、Ｃ（０）、Ａ（０）は夫々初期状態である。

また、バッファE71の符号化データ系列をCsとし、検
出カウンタ74のカウント値をcountとする。またｘの上
位ａビットでうちきった数値を＜ｘ＞ａで示すものとす
る。

復号化処理部58のアルゴリズムを以下に示す。

初期状態Ｃ（０）＝＜Cs＞ａＡ（０）＝2^a−１ Cs＝Cs×2^a count＝０上記アルゴリズム部分（Ｂ）による処理を１シンボル
復号する毎に行う。アルゴリズム部分（Ｃ）は“1"がｂ
ビット連続した時に符号化処理部54で強制的に挿入され
た制御信号を除去する操作である。このようにして復号
化処理部58で復号化されたデータは再生部59で音声とし
て出力されたり画像として表示されたりする。

このような復号化処理を、第７図のフローチャートと
共に説明する。

処理がスタートすると、まずステップS30で、復号化
処理を始める前にレジスタC72のビットを全てCsの上位
ａビットにセットし、レジスタA73のビットを全て“1"
にセットし、ｍを“１にセットし、検出カウンタ74のco
untを０にセットし、Csを左にビットだけシフトする。

次に、ステップS31では、Ａ（ｍ）＜2^a-1であるか否
かを判定し、この判定がYesであれば、処理はステップS
33に移り、更にCsのMSBが１であるか否かを判定する。
ステップS33の判定がYesであれば、countを１増加し
（ステップS34）、ステップS36に移る。また、ステップ
S33の判定がNoであれば、countを０とし、ステップS36
に移る。

ステップS36では、countがｂに等しいか否かを判定
し、この判定がYesであれば、処理はステップS37に移
り、Ｃ（ｍ）及びCsをステップS37に示す如くに更新
し、ステップS39に移る。また、ステップS36での判定が
Noであれば、処理はステップS38に移り、Ｃ（ｍ）をス
テップS38に示す如くに更新し、ステップS39に移る。

ステップS39では、Ａ（ｍ）及びCsを夫々左に１ビッ
トだけシフトした値とし、処理はステップS31に戻る。
以上のように、“1"がｂビット連続したときに符号化処
理部54で挿入した制御信号を除去することができる。

一方、ステップS31での判定がNoであれば、ｘ＝Ｋ−
１とし（ステップS40）、ステップS41に移る。

ステップS41では、ステップS41に示す如き判定を行
い、この判定がNoであれば、ｘの値を１だけ減じて（ス
テップS42）、ｘが０となったか否かを判定する（ステ
ップS43）。ステップS43での判定がNoであれば、処理は
ステップS41に戻る。ステップS43での判定がYesであれ
ば、処理はステップS44に移り、imの値を０として、ス
テップS46に移る。また、ステップS41での判定がYesで
あれば、imの値をｘとしてステップS46に移る。

ステップS46では、Ｃ（ｍ）の値をステップS46に示す
如くに更新し、処理はステップS47に移る。ステップS47
では、imの値が０であるか否かを判定し、この判定がYe
sであれば、ステップS48において、Ａ（ｍ）をステップ
S48に示す如きに更新した後、ステップS50に移る。ま
た、ステップS47での判定がNoであれば、ステップS49に
おいて、Ａ（ｍ）をステップS49に示す如きに更新した
後、ステップS50に移る。

ステップS50では、ｍ＝Ｎであるか否かを判定し、こ
の判定がYesであれば、即ち、全てのデータの復号化が
終わったものとしてエンドにて処理を終了する。また、
ステップS50での判定がNoであれば、ｍの値を１だけ増
加させた（ステップS51）後、ステップS31に戻る。

以上のようにして、復号化処理部58において、制御信
号を含む符号化系列を、効率的に且つ復号化エラー無く
復号化することができる。

以上説明したように、本実施例の構成は、第１従来例
の構成に対して、一つのカウンタをビットスタッフィン
グ部に増設すれば良く、回路規模を小さく押えることが
でき有利である。

尚、本実施例では、符号化装置は算術符号化方式の装
置として構成されているが、他のエントロピ符号化方式
にも本発明の算術符号化装置は同様にして適用され得
る。

［発明の効果］本発明によれば、演算用レジスタの上位に位置する監
視用レジスタにおいて桁上りが有る場合に、挿入手段
は、この桁上りが監視用レジスタの上位に位置する出力
用バッファに伝搬するのを防止するための制御信号を符
号化系列に挿入する。ここで、監視用レジスタにおい
て、新たな制御信号を挿入しない所定ビット数をあらか
じめ定めておき、挿入手段から挿入された制御信号に続
く所定ビット数をカウントするカウンタとを備え、該カ
ウンタが挿入された制御信号に続く所定ビット数をカウ
ントしている期間中は、所定ビット数をカウントするカ
ウンタから挿入手段に制御信号の挿入を禁止する信号を
出力することによって新たな制御信号を挿入することを
禁止するよう構成されているので、桁上りが出力用バッ
ファに伝搬するのを有効に防止しつつ、復号化の際に制
御信号の検出もれを引き起こすような符号化エラーの発
生を防ぐことができる。従って、本発明の装置により符
号化すれば、復号化装置の側で誤った復号化処理をする
ことはなくなる。また、桁上りが出力用バッファに伝搬
するのを防止するための制御信号として、第２従来例の
如く新たな制御信号を符号化系列に付加する必要は無
く、第１従来例の場合と同様に一つの種類の制御信号の
みを用いて実行可能であり、第２実施例の如く符号化処
理部の回路規模、演算規模を大きくする必要はなく、ま
た符号化効率の低下を招くこともない。このように、本
発明によれば、効率良く符号化し得ると共に符号化エラ
ーが少ない算術符号化装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の符号化装置を含む符号化・
復号化システムの要部構成ブロック図、第２図は第１図
に示した符号化処理部のブロック図、第３図は第１図に
示した符号化装置におけるビットスタッフィング処理を
説明する図、第４図は第１図に示した復号化処理部のブ
ロック図、第５図は第１図に示した符号化装置における
符号化処理を示すフローチャート、第６図は第５図に示
したビットスタッフィング処理を示すフローチャート、
第７図は第１図に示した復号化装置における復号化処理
を示すフローチャート、第８図は第１従来例の符号化装
置のブロック図、第９図は第８図に示した符号化処理部
のブロック図、第10図は第８図の符号化装置におけるビ
ットスタッフィング処理を説明する図、第11図は第８図
の符号化装置におけるビットスタッフィング処理を示す
フローチャート、第12図は第２従来例の符号化装置にお
ける符号化処理部のブロック図である。 50……符号化装置、60……演算用レジスタＡ、61……演
算用レジスタＣ、62……監視用レジスタＢ、63……出力
用バッファＤ、65……ビットスタッフィング部。

Claims

(57)【特許請求の範囲】

【請求項１】デジタルデータを統計処理して得られる統
計データに基づいて前記デジタルデータを符号化する算
術符号化装置であって、符号化演算が行なわれ符号化系
列を発生する演算用レジスタと、該演算用レジスタの上
位に位置しており前記演算用レジスタからシフト・桁上
りしてくる符号化系列における桁上りを監視するための
監視用レジスタと、該監視用レジスタの上位に位置して
おり前記監視用レジスタからシフトしてくる符号化系列
を出力するための出力用バッファと、前記監視用レジス
タにおいて前記桁上りが有る場合に前記桁上りが前記バ
ッファに伝搬するのを防止するための制御信号を前記符
号化系列に挿入する挿入手段と、前記監視用レジスタに
おいて、新たな制御信号を挿入しない所定ビット数をあ
らかじめ定めておき、前記挿入手段から挿入された制御
信号に続く所定ビット数をカウントするカウンタとを備
え、該カウンタが前記挿入された制御信号に続く所定ビ
ット数をカウントしている期間中は、前記所定ビット数
をカウントするカウントから前記挿入手段に制御信号の
挿入を禁止する信号を出力することによって新たな制御
信号を挿入することを禁止するよう構成されていること
を特徴とする算術符号化装置。