JP2776075B2

JP2776075B2 - 可変長符号化データの伝送方法

Info

Publication number: JP2776075B2
Application number: JP20284791A
Authority: JP
Inventors: 士郎加藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-08-13
Filing date: 1991-08-13
Publication date: 1998-07-16
Anticipated expiration: 2013-07-16
Also published as: JPH0548577A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、伝送誤りに強い可変長
符号化データの伝送方法（記録も伝送路の一つとする広
義の伝送）に関するものである。

【０００２】

【従来の技術】伝送においては効率をよくするためハフ
マン符号、ワイル符号などの可変長符号が広く利用され
ている。これは伝送すべきデータの生起確率の高いもの
には短い符号語を割り当て、生起確率の低いものには長
い符号語を割り当てることにより伝送するデータの符号
量を少なくするものである。

【０００３】一般に可変長符号は伝送フォーマット中の
複数のデータ格納領域に配置され、誤り訂正符号の付加
等が行われた後、変調されて伝送される。データ格納領
域内において可変長符号はデータ格納領域の先頭から順
番にビットシリアルの形式で配置される。

【０００４】（図３）は前記従来の可変長符号化データ
の伝送方法における符号配置の具体例を表わしている。
データ格納領域の先頭から順番にｎ個の可変長符号語Ｃ
ｉ（ｉ＝1,2,3,..,i,..n）が配置されている。（図３）
の斜線部は可変長符号の格納されていない空き領域であ
る。

【０００５】

【発明が解決しようとする課題】ところで可変長符号は
誤りが発生するとその符号長がわからなくなり、誤り発
生位置以後の可変長符号が正しく復号できなくなる、す
なわち誤り伝搬を生じるものである。

【０００６】従って従来の可変長符号化データの伝送方
法における符号データ配置では、データ格納領域におい
て誤りが発生すると、前記誤り発生位置以後の可変長符
号が正しく復号できないという課題を有するものであっ
た（シー.ヤマミツ,イーティーエーエル゛アンエクスヘ゜リメンタルスタテ゛ィーフォーアホ
ーム-ユーステ゛ィシ゛タルウ゛ィティーアール゛,アイイーイーイートランス．シーイー,シーイー
-35,エヌオー.3,オウカ゛スト1989,ヒ゜ーヒ゜ー450-457（C.Yamamitsu,e
t al"AN EXPERIMENTAL STUDY FOR A HOME-USE DIGITAL
VTR",IEEE Trans.CE,CE-35,No.3,AUGUST1989,pp450-45
7））。例えばｎ個の可変長符号語が配置されているデ
ータ格納領域に１ビット誤りが発生した場合、誤りの発
生した位置以降に配置された可変長符号語は復号できな
いので、正しく復号できる可変長符号語の数ｍは平均的
にはｍ＝（ｎ−１）／２となる。但しデータ格納領域の
各ビット位置における伝送誤りの発生確率は同じとする
一般的な仮定を行う。

【０００７】

【課題を解決するための手段】第１の本発明の可変長符
号化データの伝送方法は、所定量のデータ格納領域に複
数の可変長符号語からなる可変長符号化データを配置し
て伝送するものであって、符号長を決定できる部分を含
む第１の部分と、前記第１の部分以外の第２の部分（こ
の部分のビット数が０の場合を含む）とに分離した可変
長符号語を生成する可変長符号生成ステップと、前記各
可変長符号語の第１の部分を集めて前記データ格納領域
に配置する第１の配置ステップと、前記各可変長符号語
の第２の部分を集めて前記データ格納領域に配置する第
２の配置ステップとを備えたことを特徴とするものであ
る。

【０００８】第２の本発明の可変長符号化データの伝送
方法は、所定量のデータ格納領域に複数の可変長符号語
からなる可変長符号化データを配置して伝送するもので
あって、符号長を決定できる部分を含む第１の部分と、
前記第１の部分以外の第２の部分（この部分のビット数
が０の場合を含む）とに分離した可変長符号語を生成す
る可変長符号生成ステップと、前記各可変長符号語の第
１の部分を集めて前記データ格納領域に配置する第１の
配置ステップと、前記各可変長符号語の第２の部分を集
めて前記データ格納領域に配置する第２の配置ステップ
と、前記データ格納領域内のデータに対し誤り訂正を可
能とするための誤り訂正符号を付加するステップとを備
え、前記誤り訂正符号を付加するステップが、前記デー
タ格納領域の可変長符号の第１の部分に対する誤り訂正
能力を可変長符号の第２の部分に対する誤り訂正能力よ
りも高くしたことを備えたことを特徴とするものであ
る。

【０００９】

【作用】第１の本発明は、前記した構成により、誤りが
伝搬する第１の部分と誤りが伝搬しない第２の部分とを
分離してデータ格納領域に配置しており、第２の部分を
配置した領域に誤りが生じている場合は、復号を続ける
ことができるので、伝送効率を低下させることなく、正
しく復号できる可変長符号語の数を従来より平均的に多
くできるものである。

【００１０】第２の本発明は、前記した構成により、第
１の部分と第２の部分とを分離してデータ格納領域に配
置しており、誤りが伝搬する第１の部分のみを効率よく
誤り訂正能力を高めることができるので、伝送効率を低
下させることなく、誤り耐性を向上できるものである。

【００１１】

【実施例】（図２（ａ））、（図２（ｂ））は本発明の
可変長符号化データの伝送方法を用いた一実施例におけ
る伝送装置の送信装置、受信装置のブロック構成図であ
る。

【００１２】（図２（ａ））において２０１は伝送する
データＤｉの入力端子、２０２は前記データＤｉを入力
とし前記データＤｉを可変長符号化しデータ格納領域に
配置する符号化・スタッフ回路、２０３は符号化号化・
スタッフ回路２０２の出力に誤り訂正符号を付加する誤
り訂正符号付加回路、２０４は前記誤り訂正符号付加回
路２０３の出力を変調する変調回路、２０５は前記変調
回路２０４の出力を伝送路に出力する出力端子である。

【００１３】前記符号化・スタッフ回路２０２において
２０６は前記データＤｉに対応した可変長符号語Ｃｉの
ビットパラレル形式のデータＶｉ（固定語長のデータで
その語長は可変長符号語の最大語長に等しい）、語長デ
ータＬ１，Ｌ２を出力する符号化用のＲＯＭ（リード・
オンリー・メモリ）、２０７は前記データＶｉを入力と
しビットシリアル形式のデータを出力するシフトレジス
タ、２０８は制御回路、２０９は加算回路、２１０は減
算回路、２１１、２１２は前記制御回路２０８により制
御されて２入力の一方を選択し出力する選択回路、２１
３，２１４はレジスタ、２１５は前記制御回路２０８に
より制御されて２入力の一方を選択し出力する選択回
路、２１６は前記選択回路２１５の出力をプリセット入
力とし、前記制御回路２０８により制御されてカウント
値が１増加または減少（−１）するカウンタ、２１７は
前記シフトレジスタ２０７の出力をデータ入力とし、前
記カウンタ２１６の出力をアドレス入力とするＲＡＭ
（ランダム・アクセス・メモリ）、２１８は前記ＲＡＭ
２１７の出力にサイド情報を付加するサイド情報付加回
路である。

【００１４】（図２（ｂ））において２１９は前記伝送
路からの信号の入力端子、２２０は前記伝送路からの信
号を復調する復調回路、２２１は前記復調回路２２０か
らのデータを入力とし伝送誤りの訂正を行なう誤り訂正
回路、２２２は前記誤り訂正回路２２１からのデータを
入力とし、そのデータの伝送フォーマット中のデータ格
納領域より可変長符号語を取り出して復号し前記データ
Ｄｉを得るデスタッフ・復号回路、２２３は伝送誤りに
より誤りを生じたデータＤｉの修整を行なう誤り修整回
路、２２４は前記修整回路２２３からのデータＤｉを出
力する端子である。

【００１５】前記デスタッフ・復号回路２２２において
２２５は前記誤り訂正回路２２１からのデータよりサイ
ド情報を分離するサイド情報分離回路、２２６は制御回
路、２２７は加算回路、２２８は減算回路、２２９、２
３０は前記制御回路２２６により制御されて２入力の一
方を選択し出力する選択回路、２３１、２３２はレジス
タ、２３３は前記制御回路２２６により制御されて２入
力の一方を選択し出力する選択回路、２３４は前記制御
回路２２６により制御されてカウント値が１増加または
減少（−１）するカウンタ、２３５は前記カウンタ２３
４の出力をアドレス入力とし、前記サイド情報分離回路
２２５の出力をデータ入力とするＲＡＭ、２３６は前記
ＲＡＭ２３５からのビットシリアル形式のデータを入力
とし、固定語長パラレル形式のデータＶｉ’、Ｖｉを出
力するシフトレジスタ、２３７は前記データＶｉ’、Ｖ
ｉを入力とし復号されたデータＤｉおよび語長データＬ
１，Ｌ２を出力する復号用のＲＯＭである。

【００１６】以上のように構成された本実施例の伝送装
置について、以下その動作について説明する。

【００１７】（図２（ａ））の送信装置において、伝送
すべきデータＤｉは端子２０１より符号化・スタッフ回
路２０２に入力される。

【００１８】符号化・スタッフ回路２０２において前記
データＤｉは可変長符号語に変換され、前記可変長符号
語は伝送フォーマット中に１つ以上あるデータ格納領域
に順次配置される。各データ格納領域に可変長符号化デ
ータの配置が完了する毎にビットシリアル形式のデータ
となって出力される。

【００１９】誤り訂正符号付加回路２０３において誤り
訂正符号の付加が行なわれる。変調回路２０４において
前記誤り訂正符号付加回路２０３の出力は変調され、端
子２０５より伝送路に出力されて伝送される。

【００２０】次に符号化・スタッフ回路２０２の内部の
詳細な動作について説明する。符号化・スタッフ回路２
０２はデータＤｉを可変長符号語Ｃｉに変換し、これを
（図１）に示すように各データ格納領域に配置するもの
である。

【００２１】（図１）は１つのデータ格納領域にｎ個の
可変長符号語Ｃｉ（i=1,2,3,..,n）が配置された状態を
表わしている。

【００２２】（図１）においてＰｉは可変長符号語Ｃｉ
においてその符号長（Ｌ＝Ｌ１＋Ｌ２ビット）を判定で
きる部分を含む第１の部分（符号語の先頭Ｌ１ビット
分）を表わし、Ｒｉは可変長符号語Ｃｉの前記第１の部
分以外の部分からなる第２の部分（符号語の残りＬ２ビ
ット分）を表わしている。すなわち可変長符号語Ｃｉは
第１の部分Ｐｉと第２の部分Ｒｉとに分割され、第１の
部分Ｐｉはデータ格納領域にビットシリアル形式でデー
タ格納領域の先端からその終端方向に配置され、第２の
部分Ｒｉはデータ格納領域の終端からその先端方向にビ
ットシリアル形式で配置されている。

【００２３】符号化・スタッフ回路２０２において端子
２０１からのデータＤｉ（添え字のｉは各データ格納領
域に配置される順番を表わしているものとする。）は符
号化用のＲＯＭ２０６により符号変換されてデータＶｉ
となる。前記ＲＯＭ２０６はデータＶｉとともに語長デ
ータＬ１，Ｌ２を出力する。前記データＶｉは可変長符
号語の最大語長に等しい符号長を有する固定語長のビッ
トパラレル形式のデータであり、データＶｉの最上位ビ
ットより（Ｌ１＋Ｌ２）ビット取り出したものが可変長
符号語Ｃｉである。またデータＶｉの最上位よりＬ１ビ
ット取り出したものが、前記第１の部分Ｐｉであり、続
くＬ２ビットを取り出したものが、前記第２の部分Ｒｉ
である。

【００２４】データＶｉはシフトレジスタ２０７により
ビットパラレル形式からビットシリアル形式のデータに
変換されてＲＡＭ２１７に入力される。シフトレジスタ
２０７はデータＶｉの最上位ビットより順番に出力され
るので、ＲＡＭ２１７にはまず第１の部分Ｐｉが、続い
て第２の部分Ｒｉが書き込まれる。

【００２５】レジスタ２１３，２１４は常にそれぞれ次
の可変長符号語の第１の部分Ｐｉ、第２の部分Ｒｉの書
き込み開始アドレスを保持している。またこれらレジス
タ２１３、２１４は各データ格納領域に可変長符号語を
配置する前に制御回路２０８により初期化されてそれぞ
れデータ格納領域の先端アドレス、終端アドレスがセッ
トされる。

【００２６】前記第１の部分Ｐｉを前記ＲＡＭ２１７に
書き込むときは、まずレジスタ２１３の内容が選択回路
２１５を介してカウンタ２１６にセットされ、前記第１
の部分Ｐｉのデータを１ビット書き込む毎にカウントア
ップする。従って前記第１の部分Ｐｉはデータ格納領域
の先端より終端方向に書き込まれる、すなわち配置され
る。Ｌ１ビット書き込むことにより前記第１の部分Ｐｉ
の配置動作は完了する。

【００２７】前記第２の部分Ｒｉを前記ＲＡＭ２１７に
書き込むときは、まずレジスタ２１４の内容が選択回路
２１５を介してカウンタ２１６にセットされ、前記第２
の部分Ｒｉのデータを１ビット書き込む毎にカウントダ
ウンする。従って前記第２の部分Ｒｉはデータ格納領域
の終端より先頭方向に配置される。Ｌ２ビット書き込む
ことにより前記第２の部分Ｒｉの配置動作は完了する。

【００２８】以上の動作により可変長符号語１つのデー
タ格納領域への配置が完了し、次の可変長符号語の配置
動作に入る。

【００２９】レジスタ２１３はその値がカウンタ２１６
にセットされると、レジスタ２１３の値と第１の部分Ｐ
ｉの語長データＬ１とが加算回路２０９において加算さ
れ、その結果がレジスタ２１３にセットされる。すなわ
ちレジスタ２１３の値は、更新されて次の第１の部分Ｐ
ｉの書き込み開始アドレスを示している。制御回路２０
８は、この更新されたレジスタ２１３とカウンタ２１６
との内容を比較することにより前記第１の部分Ｐｉの配
置動作の完了を判定する。

【００３０】レジスタ２１４はその値がカウンタ２１６
にセットされると、レジスタ２１４の値から前記語長デ
ータＬ２が減算回路２１０において減算され、その結果
がレジスタ２１４にセットされる。すなわちレジスタ２
１４の値は、更新されて次の第２の部分Ｒｉの書き込み
開始アドレスを示している。制御回路２０８は、この更
新されたレジスタ２１４とカウンタ２１６との内容を比
較することにより前記第１の部分Ｐｉの配置動作の完了
を判定する。

【００３１】上記ＲＡＭ２１７への書き込みの制御およ
びレジスタ２１３、２１４の更新は、前記制御回路２０
８が行なう。さらに制御回路２０８はレジスタ２１３、
２１４の更新後、第１の部分Ｐｉを前記ＲＡＭ２１７に
書き込む前にデータ格納領域へ可変長符号化データをの
書き込む領域が残っているか否か、すなわち書き込み可
能か否かの判定を行なう。この判定はレジスタ２１３と
レジスタ２１４との大小比較により実現できる。書き込
み可能であれば制御回路２０８は、可変長符号語の書き
込み、続いて可変長符号化、前記レジスタ２１３、２１
４の更新を続行する。書き込み可能領域が残っていなけ
れば前記制御回路２０８は現在のデータ格納領域への書
き込みを止め、データ格納領域内に配置した可変長符号
語の数ｎを出力するとともに、レジスタ２１３、２１４
にデータ格納領域の先端アドレス、終端アドレスをセッ
トする初期化を行い、またデータ格納領域内の先端から
終端まですべてのデータを順番にビットシリアル形式で
読みだし、サイド情報付加回路２１８に送るようカウン
タ２１６、ＲＡＭ２１７を制御する。

【００３２】以上の動作により（図１）に示す可変長符
号語の配置が実現される。なお前記レジスタ２１３、レ
ジスタ２１４、カウンタ２１６の大小比較を行なう比較
回路、データ格納領域内に配置した可変長符号語の数を
カウントするカウンタ等は（図１）には示していない
が、これらを制御回路２０８内に設けている。

【００３３】サイド情報付加回路２１８において入力さ
れたビット列すなわちデータ格納領域に可変長符号語の
配置されたシリアルデータは、前記データ格納領域内の
可変長符号語の数ｎ（固定語長）がサイド情報として付
加される。

【００３４】データ格納領域毎に配置した可変長符号語
の数ｎをサイド情報として伝送する理由を以下に述べ
る。

【００３５】可変長符号語の語長はデータによって異な
るので、データ格納領域に配置できる可変長符号語の数
は各データ格納領域によって異なり、また多くの場合可
変長符号語の配置できない空き領域を生じる。従って各
データ格納領域に配置した可変長符号語と前記空き領域
との境界位置を示すなんらかの情報が復号時必要とな
る。本実施例ではデータ格納領域毎に配置されている可
変長符号語の数ｎをサイド情報として伝送することによ
り間接的に前記境界位置情報を伝送している。

【００３６】（図２（ｂ））の受信装置において、伝送
路からの信号は端子２１９より入力され、復調回路２２
０において復調され、誤り訂正回路２２１において伝送
誤りが訂正され、デスタッフ・復号回路２２２において
データ格納領域中の可変長符号語が復号されてデータＤ
ｉが得られ、誤り修整回路２２３において誤り修整が行
なわれて端子２２４より出力される。前記誤り修整回路
２２３は訂正できない伝送誤りがあった場合のみ動作
し、前記誤りによって復号できなかったデータ位置にそ
の近隣のデータによる補間値や歪の目立たない値（例え
ば０）を挿入して出力するものである。

【００３７】次に本発明に関わるデスタッフ・復号回路
２２２の内部の詳細な動作について説明する。

【００３８】デスタッフ・復号回路２２２はデータ格納
領域より第１の部分Ｐｉ、第２の部分Ｒｉに分離されて
いる可変長符号語Ｃｉを取り出し復号してデータＤｉを
得るものである。

【００３９】誤り訂正回路２２１からデスタッフ・復号
回路２２２に入力されたデータは、サイド情報分離回路
２２５においてサイド情報すなわちデータ格納領域内に
配置された可変長符号語の数を表わすデータｎとデータ
格納領域のシリアルデータとが分離される。前記データ
ｎは制御回路２２６に入力され、前記シリアルデータは
ＲＡＭ２３５のデータ格納領域の先端から終端まで順番
に書き込まれる。

【００４０】データ格納領域からの可変長符号語Ｃｉの
読みだし動作について述べる。レジスタ２３１、２３２
は常にそれぞれ前記第１の部分Ｐｉ、第２の部分Ｒｉの
読み出し開始アドレスを保持している。またこれらレジ
スタ２３１、２３２は各データ格納領域から可変長符号
語Ｃｉを読み出す前に制御回路２２６により初期化され
てそれぞれデータ格納領域の先端アドレス、終端アドレ
スがセットされる。

【００４１】前記まずレジスタ２３１の値を選択回路２
３３を介してカウンタ２３４にセットする。データを１
ビット読み出す毎にカウンタ２３４を増加させながら可
変長符号語の最大語長分のデータＶｉ’を読み出す。こ
のビットシリアル形式のデータをシフトレジスタ２３６
に入力してパラレル形式のデータＶｉ’に変換する。

【００４２】ＲＯＭ２３７は前記データＶＩ’を入力と
し、前記語長データＬ１，Ｌ２と復号データを出力す
る。前記データＶｉ’は、送信装置におけるデータＶｉ
とは異なるので、この段階では正しい復号データは得ら
れないが、その上位ビットは前記データＶｉと同じ前記
第１の部分Ｐｉを有するので、正しい前記語長データＬ
１，Ｌ２が得られる。

【００４３】次に前記動作により得られたデータＬ１，
Ｌ２を用いれば前記データＶｉが得られる。まずレジス
タ２３１の値を選択回路２３３を介してカウンタ２３４
にセットし、１ビットづつアドレスをカウントアップし
てデータをＬ１ビット読み出し、シフトレジスタ２３６
にシリアル形式で入力する。これで前記可変長符号語の
第１の部分Ｐｉの読み出しが完了する。

【００４４】次にレジスタ２３２の値を選択回路２３３
を介してカウンタ２３４にセットし、１ビットづつアド
レスをカウントダウンしてデータを（Ｌｍａｘ−Ｌ１）
ビット読み出し、シフトレジスタ２３６にシリアル形式
で入力する。但しＬｍａｘは可変長符号語の最大語長を
表わすものとする。これで前記可変長符号語の第２の部
分Ｒｉの読み出しが完了する。

【００４５】シフトレジスタ２３６にビットシリアル形
式で入力されたデータはビットパラレル形式のデータＶ
ｉとなってＲＯＭ２３７に入力される。１語毎の総読み
出しビット数を（Ｌ１＋Ｌ２）とせず、（Ｌ１＋（Ｌｍ
ａｘ−Ｌ１））＝Ｌｍａｘとしたのは、読み出した可変
長符号語の先頭ビットが常にＲＯＭ２３７の入力の最上
位ビットに位置させるためであり、これによってＲＯＭ
２３７はデータＶｉを正しい復号データＤｉに変換し、
１つの可変長符号語の復号が完了する。

【００４６】次の可変長符号語の第１の部分Ｐｉ、第２
の部分Ｒｉの読み出しアドレスを保持しているレジスタ
２３１、２３２の更新を行なう必要がある。レジスタ２
３１の値と第１の部分Ｐｉの語長データＬ１とが加算回
路２２７において加算され、その結果がレジスタ２３１
にセットされることによりレジスタ２３１の更新が完了
する。レジスタ２３２の値より第２の部分の語長データ
Ｌ２とが減算回路２２８において減算され、その結果が
レジスタ２３２にセットされることによりレジスタ２３
２の更新が完了する。

【００４７】制御回路２２６はデータ領域毎に復号した
可変長符号語の数をカウントし、復号した数が前記サイ
ド情報分離回路２２５の出力データｎに一致するまで現
在復号中のデータ格納領域内の可変長符号語の復号を続
行する。一致すればＲＡＭ２３５に次のデータ格納領域
のデータを読み込んで復号を開始する。

【００４８】以上の動作の繰り返しにより復号が行え
る。次に本実施例のデータ格納領域における可変長符号
語の配置において伝送誤りが発生した場合の動作につい
て考える。伝送誤りは最も単純な１ビット誤りとする。
但しデータ格納領域の各ビット位置における伝送誤りの
発生確率は同じとする一般的な仮定を行う。

【００４９】１ビットの誤りが、可変長符号語の第１の
部分Ｐｉが配置されている領域に発生した場合に正しく
復号できる可変長符号語の数Ｍ１を求める。

【００５０】第１の部分Ｐｋに誤りが発生していれば、
ｋ番目以降の可変長符号語はすべて正しく復号できな
い。なぜなら第１の部分Ｐｉは可変長符号語の語長を決
定する部分で、誤りを生じるとｋ番目以降すべての可変
長符号語の語長がわからなくなるからである。ｋ＝１の
とき正しく復号できる可変長符号語の数は０であり、ｋ
＝ｎのとき正しく復号できる可変長符号語の数は（ｎ−
１）である。従って平均的には１ビット誤りで正しく復
号できる可変長符号語の数Ｍ１は（ｎ−１）／２とな
る。

【００５１】次に１ビット誤りが、可変長符号語の第２
の部分Ｒｉが配置されている領域に発生した場合に正し
く復号できる可変長符号語の数Ｍ２を求める。第２の部
分Ｒｋに誤りが発生していれば、ｋ番目の可変長符号語
のみが正しく復号できない。なぜなら第２の部分Ｒｉは
可変長符号語の語長を決定する部分ではなく、誤りが他
の可変長符号語に影響しないからである。従って１ビッ
ト誤りで正しく復号できる可変長符号語の数Ｍ２は（ｎ
−１）である。

【００５２】データ格納領域全体に対する第１の部分Ｐ
ｉ（ｉ=1,2,..,i,..,n）の占める割合をｘ（但しｘは０
以上１以下）とすれば、第１の部分Ｐｉに１ビット誤り
が発生する確率Ｋ１はｘであり、第２の部分Ｒｉの示す
割合は（１−ｘ）となる。従ってデータ格納領域に１ビ
ットの誤りが発生したとき、正しく復号できる可変長符
号語の数ＭはＭ＝ｘ・Ｍ１＋（１−ｘ）・Ｍ２＝（ｎ
−１）・（１−ｘ／２）で表わせる。

【００５３】これに対し、従来の可変長符号化データの
符号化方法における可変長符号語の配置（図３）では、
１ビット誤り発生時において正しく復号できる可変長符
号語の平均的数ｍは従来例の説明で示したように（ｎ−
１）／２である。これは前記Ｍを求める式においてｘ＝
１とした場合に等しい。ｘは１より小さいので、Ｍは必
ずｍより大きくなる。すなわち、従来より平均的に多く
の可変長符号語を復号できる。例えば可変長符号語とし
てワイル符号を用いた場合、ｘの最小値は０．６程度と
なり、この場合、従来より４０％多くの可変長符号語を
復号できる。

【００５４】（図３）に示すように第２の部分Ｒｉの配
置開始位置をデータ格納領域の終端とし、第１の部分Ｐ
ｉとは逆方向に第２の部分Ｒｉを配置しているのは、伝
送誤りと無関係にその先頭位置を一定とできるからであ
る。もし第１の部分Ｐｉを配置した領域の後に続けて第
２の部分Ｒｉを同じ方向に配置すると、伝送誤り発生時
その先頭位置が不明となり、すべてのデータが復号でき
なってしまう。

【００５５】また（図１）に示した本発明における可変
長符号語のデータ配置では誤りによる伝搬が発生する部
分すなわち第１の部分Ｐｉと誤りが伝搬しない第２の部
分Ｒｉとを分離し、それぞれをまとめて配置しているの
で、誤り訂正符号付加回路２０３において誤り伝搬を生
じる部分を他の部分より誤り訂正能力を向上させた誤り
訂正符号の付加が可能で、これにより平均的に復号でき
る可変長符号語を多くすることが可能となる。誤り訂正
能力を強化する領域は厳密に第１の部分Ｐｉが配置さた
部分に一致する必要がなく、簡易的にはデータ格納領域
の先端から所定部分、例えば前半部分のみでよい。

【００５６】以上のように本発明の可変長符号化データ
の伝送方法によれば、符号化効率を低下させることな
く、誤り伝搬の生じる場合とそうでない場合とを区別で
きるので、従来より平均的に多くの可変長符号語を復号
できる。

【００５７】なお、可変長符号語の第１の部分Ｐｉは、
可変長符号語の語長を決定できる最小限の部分のみとす
れば誤り伝搬を生じる第１の部分を配置した領域を最小
にできる、すなわち前記ｘを最小にできるので最も誤り
耐性を強くできる。

【００５８】また本発明は各種可変長符号に適用でき、
複数の可変長符号を組み合わせた符号にも適用できるも
のである。例えば国際標準の静止画符号化方式であるＪ
ＰＥＧ方式に用いられている可変長符号語に用いること
ができる。この可変長符号語はハフマン符号部と付加ビ
ット部とからなり、ハフマン符号部はデータの大きさに
より分類結果を示すカテゴリー番号等をハフマン符号化
したものであり、付加ビット部は前記データの下位ビッ
ト部分（カテゴリ番号により語長が異なる。）である。
本発明を適用した場合、例えば前記ハフマン符号部が第
１の部分Ｐｉとなり、前記付加ビット部が第２の部分Ｒ
ｉとなる。なお第２の部分Ｒｉの語長は０ビットの場合
もある。

【００５９】本発明の可変長符号化データの伝送方法を
実現する構成およびデータ格納領域への可変長符号語の
配置方法は各種考えられ、前記実施例に限定されるもの
ではないことはもちろんである。

【００６０】データ格納領域への可変長符号語の配置の
他の例を２つ以下に示す。・符号語の各第２の部分Ｒｉ
におけるビット並びを第２の部分の配置方向（終端から
先端への方向）と逆向きに配置する。（図１では同じ向
きに配置している。）・第１の部分Ｐｉと第２の部分Ｒ
ｉとを別々のデータ格納領域に配置する。

【００６１】（この場合それぞれの配置方向は自由に設
定できる。）また前記実施例においては第１の部分Ｐｉ
と第２の部分Ｒｉとの境界、またはデータの配置されな
い空き領域を区別するためサイド情報としてデータ格納
領域内の可変長符号語の数を伝送しているが、これに限
定されるものではない。サイド情報として前記境界の位
置情報を伝送する、前記空き領域のビット数を伝送する
など各種方法が考えられる。

【００６２】またサイド情報を伝送しない方法も考えら
れる。１つの方法は第１の部分Ｐｉの最後にデータの終
わりを示す符号語を付加する方法である。もう１つの方
法は第１の部分Ｐｉを配置した領域と第２の部分Ｒｉを
配置した領域との間に生じたＳビットの空き領域に、語
長がＳビットより大なる符号語の先頭からＳビット切り
出した部分を配置するものである。前記Ｓビット部分を
復号して（ｎ＋１）番目の符号語を復号しようとする
と、レジスタ２３１の値がレジスタ２３２の値より大き
くなってしまう。これは（ｎ＋１）の符号語のデータが
足りないことを表わしており、最後の符号語はｎ番目の
符号語であることがわかる。

【００６３】データ格納領域はそのデータ量およびその
境界が一意に定まればよく、そのデータ容量が可変であ
ってもよい。前記データ格納領域は伝送フォーマットに
おける物理的なデータ格納領域（例えばパケット伝送で
あれば、パケット内のデータ領域、ディスク形状媒体で
あれば、セクタ内のデータ領域等）と必ずしも一致する
必要はない。またデータ格納領域内の所定位置に固定長
のデータが配置される伝送フォーマットにおいては、前
記固定長のデータが配置される領域を前記データ格納領
域より除去したものを新たに連続したデータ格納領域と
定義することにより本発明は適用出来る。

【００６４】

【発明の効果】本発明は、可変長符号語をその符号長を
決定できる第１の部分Ｐｉと第１の部分以外の第２の部
分Ｒｉとに分離し、それぞれをまとめてデータ格納領域
に配置することを特徴とする可変長符号化データの伝送
方法で、伝送効率を低下させることなく、伝送誤り耐性
を向上でき、伝送誤りを生じても平均的に従来より多く
の可変長符号語を復号できるものである。

【図面の簡単な説明】

【図１】本発明の可変長符号化データの伝送方法におけ
るデータ格納領域への可変長符号のデータ配置図

【図２】（ａ）は本発明の可変長符号化データの伝送方
法の一実施例における送信装置のブロック図（ｂ）は本発明の可変長符号化データの伝送方法の一実
施例における受信装置のブロック図

【図３】従来の可変長符号化データの伝送方法における
データ格納領域への可変長符号のデータ配置図

【符号の説明】

２０１符号化されるデータＤｉの入力端子２０２符号化・スタッフ回路２０３誤り訂正符号付加回路２０４変調回路２０５変調された信号の出力端子２１９伝送路からの信号の入力端子２２０復調回路２２１誤り訂正回路２２２デスタッフ・復号回路２２３誤り修整回路２２４伝送されたデータの出力端子

Claims

(57)【特許請求の範囲】

【請求項１】所定量のデータ格納領域に複数の可変長符
号語からなる可変長符号化データを配置して伝送するも
のであって、符号長を決定できる部分を含む第１の部分
と、前記第１の部分以外の第２の部分（この部分のビッ
ト数が０の場合を含む）とに分離した可変長符号語を生
成する可変長符号生成ステップと、前記各可変長符号語
の第１の部分を集めて前記データ格納領域に配置する第
１の配置ステップと、前記各可変長符号語の第２の部分
を集めて前記データ格納領域に配置する第２の配置ステ
ップとを備えたことを特徴とする可変長符号化データの
伝送方法。
【請求項２】所定量のデータ格納領域に複数の可変長符
号語からなる可変長符号化データを配置して伝送するも
のであって、符号長を決定できる部分を含む第１の部分
と、前記第１の部分以外の第２の部分（この部分のビッ
ト数が０の場合を含む）とに分離した可変長符号語を生
成する可変長符号生成ステップと、前記各可変長符号語
の第１の部分を集めて前記データ格納領域に配置する第
１の配置ステップと、前記各可変長符号語の第２の部分
を集めて前記データ格納領域に配置する第２の配置ステ
ップと、前記データ格納領域内のデータに対し誤り訂正
を可能とするための誤り訂正符号を付加するステップと
を備え、前記誤り訂正符号を付加するステップが、前記
データ格納領域の可変長符号の第１の部分に対する誤り
訂正能力を可変長符号の第２の部分に対する誤り訂正能
力よりも高くしたことを特徴とする可変長符号化データ
の伝送方法。
【請求項３】第１の配置ステップが各可変長符号語の第
１の部分をデータ格納領域の一方の端より他方の端の方
向に順次配置し、第２の配置ステップが前記各可変長符
号語の第２の部分を前記データ格納領域の前記他方の端
より前記一方の端の方向に順次配置することを特徴とす
る請求項１または２記載の可変長符号化データの伝送方
法。
【請求項４】可変長符号生成ステップにおいて可変長符
号の第１の部分が符号長を決定できる最小限の部分のみ
からなることを特徴とする請求項１または２記載の可変
長符号化データの伝送方法。
【請求項５】第１の配置ステップが、データ格納領域の
最後の可変長符号語を表わす符号語を最後に付加するス
テップを備えたことを特徴とする請求項１または２記載
の可変長符号化データの伝送方法。
【請求項６】第１の配置ステップが、データ格納領域に
おいて可変長符号語の第１の部分が配置された領域と可
変長符号語の第２の部分が配置された領域との間に生じ
たＳビット（Ｓは０以上の整数）の空き領域にＳビット
よりも大なる符号長を有する可変長符号語の先頭Ｓビッ
トを切り出したデータを配置するステップを備えたこと
を特徴とする請求項１または２記載の可変長符号化デー
タの伝送方法。