JP2998254B2

JP2998254B2 - 可変長符号化データの伝送方法

Info

Publication number: JP2998254B2
Application number: JP3070955A
Authority: JP
Inventors: 士郎加藤
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1990-04-17
Filing date: 1991-04-03
Publication date: 2000-01-11
Anticipated expiration: 2015-01-11
Also published as: JPH04219033A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、伝送誤りに強い可変長
符号化データの伝送方法（記録も伝送路の一つとする広
義の伝送）に関するものである。

【０００２】

【従来の技術】伝送においては効率をよくするためハフ
マン符号などの可変長符号が広く利用されている。これ
は伝送すべきデータの生起確率の高いものには短い符号
語を割り当てることにより伝送するデータの符号量を少
なくするものである。

【０００３】一般に可変長符号は伝送フォーマット中の
データ格納領域に配置され、誤り訂正符号の付加等が行
われた後、変調されて伝送される。データ格納領域内に
おいて可変長符号はデータ格納領域の先頭から順番にビ
ットシリアルの形式で配置される。

【０００４】（図７）は前記従来の可変長符号化データ
の伝送方法における符号配置の具体例を表わしている。
容量２３ビット（説明を容易とするため通常の容量より
小さく設定している。）のデータ格納領域に９つの可変
長符号語（Ｃ１〜Ｃ９）が配置されている。

【０００５】（図７）の斜線部は可変長符号の格納され
ていない空き領域である。このように可変長符号をデー
タ格納領域に格納すると空き領域を生じる場合があるの
でデータがどこまで格納されているかを示すための情報
が必要である。

【０００６】前記情報を伝送するための方法として、前
記データ格納領域に配置される最後の可変長データの最
後に特別な符号（以下マークコードと呼ぶことにす
る。）を付加する方法、格納された可変長符号の符号量
に関する情報を付加情報として別途伝送する方法などが
ある。どの方法であっても本発明は適用できるが、マー
クコードを用いる方法を例にとって説明する。（図７）
において最後の可変長符号語Ｃ９がマークコードであ
る。

【０００７】

【発明が解決しようとする課題】ところで可変長符号は
その符号長が一定ではないので、誤りが発生すると誤り
の伝搬を生じ、誤り発生位置以後の可変長符号が正しく
復号できなくなるものである。

【０００８】従って従来の可変長符号化データの伝送方
法における符号データ配置では、データ格納領域におい
て誤りが発生すると、前記誤り発生位置以後の可変長符
号が正しく復号できないという課題を有するものであっ
た（シー.ヤマミツ,イーティーエーエル“アンエクスヘ゜リメンタルスタテ゛ィーフォー
アホーム-ユーステ゛ィシ゛タルウ゛ィティーアール”,アイイーイーイートランス.シー
イー,シーイー-35,ナンハ゛ー.3,オウカ゛スト1989,ヒ゜ーヒ゜ー450-457（C.Yam
amitsu,et al"AN EXPERIMENTAL STUDY FOR A HOME-USE
DIGITAL VTR",IEEE Trans.CE,CE-35,No.3,AUGUST1989,p
p450-457））。（図７）において×で示す位置に誤りが
発生した場合、再生できなくなるデータの範囲を図中に
実線の矢印で示している。

【０００９】

【課題を解決するための手段】本発明の可変長符号化デ
ータの伝送方法は、所定量のデータ格納領域に複数の可
変長符号語からなる２つグループの符号を配置して伝送
するものであって、前記一方のグループの前記可変長符
号語は前記データ格納領域の先頭より終端方向に順次に
配置する第１の配置ステップと、前記他方のグループの
前記可変長符号語は前記データ格納領域の終端より先頭
方向に順次に配置する第２の配置ステップとを備えたこ
とを特徴とするものである。

【００１０】

【作用】本発明は前記した構成により、データ格納領域
の先頭位置からだけでなくデータ格納領域の終端からも
可変長符号の復号を開始できるので、伝送効率を低下さ
せることなく、伝送誤りを生じても正しく復号できる可
変長符号語の数を従来より平均的に多くできるものであ
る。

【００１１】

【実施例】本発明の実施例を説明する前に本発明の可変
長符号化データの伝送方法について説明する。

【００１２】本発明は、複数の可変長符号語からなる２
つのグループを同じデータ格納領域に配置して伝送する
もので、一方のグループの可変長符号はデータ格納領域
の先端から配置し、他方のグループの可変長符号はデー
タ格納領域の終端より配置することを基本としている。
前記２つのグループの可変長符号は互いに異なった種類
のデータを符号化したものであっても、また伝送する複
数の可変長符号語からなる１つのグループを２つのグル
ープに分割したものであってもよい。

【００１３】（図１（ａ））、（図１（ｂ））は、本発
明の可変長符号化データの伝送方法におけるデータ格納
領域への可変長符号のデータ配置例を示している。従来
例と比較するため、データ格納領域の容量、伝送する可
変長符号例は同じとしている。可変長符号C1〜C9は、第
１のグループおよび第２のグループの２つに分割された
後、データ格納領域に配置されている。

【００１４】第１のグループの可変長符号は、データ格
納領域の先頭より終端方向（（図１）（ａ））、（図１
（ｂ））中の破線の矢印の方向）に順次配置され、第２
のグループの可変長符号は、データ格納領域の終端より
先端方向（（図１（ａ））、（図１（ｂ））中の一点破
線の矢印の方向）に順次配置されて伝送される。

【００１５】（図１（ａ））に示した符号配置方法につ
いて以下に説明する。（図１（ａ））の符号配置方法に
おいては、各グループの符号量（全ビット数）がほぼ等
しくなるように可変長符号を２つのグループに分割して
いる。可変長符号の符号長をＣ１から順番に積算すると
Ｃ５でその積算値がデータ格納領域の容量２３ビットの
ほぼ半分に達する。そこでＣ１からＣ５までのデータと
グループの最後を示すＣ９（マークコード）を第１の
グループとし、残りのＣ６からＣ８までの可変長符号を
第２のグループとしている。

【００１６】第１のグループと第２のグループとの間に
Ｓビットの空き領域を生じる場合は第２のグループの最
後に前記ＳビットのダミーデータＤＭを付加する。この
ダミーデータＤＭは、前記Ｓビットより長い符号長を有
する可変長符号語の先頭のＳビットを切り出したもので
ある。

【００１７】第２のグループの終わりに付加した前記ダ
ミーデータ部を復号すると、第１のグループとの境界
（マークコードの終わり）を越えてしまう。従って第
１のグループとの境界を越える直前まで復号することに
より第２のグループのデータがすべて得られる。

【００１８】（図１（ｂ））に示した符号配置の方法に
ついて以下に説明する。（図１（ｂ））の符号配置方法
においては各のグループの可変長符号語の数がほぼ等し
くかつ符号量がほぼ等しくなるように可変長符号を２つ
のグループに分割している。

【００１９】２グループの符号語数をほぼ等しくするた
め奇数番目の符号C1,C3,C5,C7,C9を第１のグループと
し、偶数番目の符号C2,C4,C6,C8 を第２のグループとし
ている。このように可変長符号を２つに分割したもう１
つの理由は、２グループの符号量をほぼ等しくするため
である。この分割方法は伝送する複数の可変長符号語に
ワード単位で簡単なシャフリングを行なった後、ほぼ同
数のデータを有する２つのグループに分割したと見なせ
る。シャフリングとはある規則に従ってデータの並び替
えを行なうことによりランダムに近いデータの並びを得
るものである。シャフリングを行なえば、各符号語の出
現頻度の場所による偏りがなくなるので、第１のグルー
プと第２のグループのデータ量がほぼ等くできる。

【００２０】マークコードに達するまで第１のグルー
プと第２のグループの可変長符号について１ワードづつ
交互に復号を行なうことにより、すべての可変長符号が
復号できる。従ってこの方法ではダミーデータＤＭの付
加は省略できる。

【００２１】次に（図１（ａ））、（図１（ｂ））の符
号配置において伝送誤りが発生した場合の復号について
説明する。

【００２２】（図１（ａ））、（図１（ｂ））中の×印
は伝送誤りの発生した位置を示す。伝送誤り発生位置は
比較のため（図７）の従来例と同じとしている。一方の
グループが誤りにより復号を続行できなくなっても他方
のグループは別の誤り位置に達するまでは復号を続ける
ことができる。従って正しく復号できなくなる符号語は
（図１）中の実線の矢印で示す範囲にあるもので、従来
例に比べ減少していることがわかる。

【００２３】次に１ビットの伝送誤り発生時に再生でき
る符号語の数を計算により求め、（図７）に示した符号
配置を行なう従来の可変長符号化データの伝送方法と、
（図１（ａ））、（図１（ｂ））に示した符号配置を行
なう本発明の可変長符号化データの伝送方法とで、正し
く復号できる可変長符号語の数を比較する。但しデータ
格納領域の各ビット位置における伝送誤りの発生確率は
同じとする一般的な仮定を行う。

【００２４】（図７）に示した従来の可変長符号化デー
タの伝送方法においてはデータ格納領域の先頭に誤りが
発生すれば、すべてのデータが正しく復号されなくな
り、データ格納領域の最後に誤りが発生すれば、正しく
再生されないデータの数は１または０である。従って平
均的には全データの１／２が復号できることになる。

【００２５】（図１（ａ））、（図１（ｂ））に示した
符号配置を行なう本発明の可変長符号化データの伝送方
法では、前記２つのグループのデータ量はほぼ等しく、
誤りは１つなので、一方のグループにのみ誤りがある。
誤りの生じたグループのデータは平均的にはそのグルー
プ内の１／２のデータが正しく再生され、誤りのない他
方のグループのデータはすべて正しく再生できる。従っ
て平均的には全データの３／４が正しく再生できること
になる。

【００２６】厳密にいえば、前記第１のグループに誤り
が生じている場合、前記第２のグループのデータの終端
が明確でなくなるが、２つのグループの符号量はほぼ等
しいのでデータ格納領域のほぼ中央まで復号することに
よりほとんどのデータが正しく復号できる。

【００２７】以上のように本発明の可変長符号化データ
の伝送方法は、符号化効率を低下させることなく従来の
方法に比べ正しく再生できるデータの数を多くでき、１
ビット誤りの場合約５０％多くできるものである。

【００２８】（図１（ａ））、（図１（ｂ））に示した
符号配置の具体例においては第１のグループにのみマー
クコードを付加したが、第２のグループにもマークコ
ードを付加する方法としてもよい。

【００２９】さらに誤り伝搬領域を小さくするために同
期符号を可変長符号の間に挿入する、または可変長符号
の区切り位置を示す付加情報を別途伝送するといった従
来の技術を本発明に適用することも有効である。

【００３０】（図２）は本発明の可変長符号化データの
伝送方法を用いた一実施例における伝送装置である。こ
の伝送装置のデータ格納領域におけるデータの配置方法
は（図１（ｂ））に示した符号配置に用いたものと同じ
である。

【００３１】（図２）において２０１は可変長符号化さ
れるデータＤの入力端子、２０２は送信装置、２０３は
伝送路、２０４は受信装置、２０５は伝送され復号され
たデータＤの出力端子である。

【００３２】送信装置２０２において２０６は端子２０
１からのデータＤを入力とし符号化を行なってデータＶ
を得、前記データＶを複数個づつ区切ったブロック毎に
出力する可変長符号化回路、２０７は前記各ブロックの
データＶを伝送フォーマット中の各データ格納領域に配
置するスタッフ回路、２０８は誤り訂正符号化回路、２
０９は変調回路である。

【００３３】受信装置２０４において２１０は復調回
路、２１１は受信した可変長符号Ｃの誤りの検出、訂正
を行なう誤り訂正回路、２１２はスタッフ回路２０７の
逆変換を行うもので、各データ格納領域から前記データ
Ｖを取り出すためのデスタッフ回路、２１３は可変長符
号化回路２０６の逆変換を行なうもので、データＶを復
号してデータＤを得、端子２０５より出力する可変長符
号復号回路である。

【００３４】以上のように構成された本実施例の伝送装
置について、以下その動作と一部のブロックについては
その内部構成とその動作について説明する。

【００３５】送信装置２０２において、伝送すべきデー
タＤは端子２０１より可変長符号化回路２０６に入力さ
れる。可変長符号化回路２０６において前記データＤは
符号変換されてデータＶと符号長データＬとなる。デー
タＶは固定長のビットパラレル形式のデータでその上位
Ｌビットをビットシリアル形式に変換したものが１ワー
ドの可変長符号Ｃである。前記データＶは所定数のデー
タＶからなるブロックに区切られ、さらに各ブロック内
の前記データＶは第１のグループ、第２のグループの２
つに分割されて出力される。スタッフ回路２０７により
前記第１のグループのデータＶはパラレルシリアル変換
されて可変長符号Ｃとなって前記データ格納領域の先端
から順次配置され、前記第２のグループのデータＶはパ
ラレルシリアル変換されて可変長符号Ｃとなって前記デ
ータ格納領域の終端から順次配置される。前記データ格
納領域に配置された前記可変長符号Ｃは、誤り訂正符号
化回路２０８により誤り訂正符号が付加され、変調回路
２０９において変調が行なわれて伝送路２０３に出力さ
れる。ブロック内の複数のデータＶを可変長符号Ｃに変
換したときの全符号量がデータ格納領域によって定まる
所定量以下となるように前記ブロックは形成されてい
る。

【００３６】（図３）は可変長符号化回路２０６のブロ
ック構成図である。（図３）において３０１はデータＤ
を入力としデータＶとその符号長データＬを出力する符
号変換回路、３０２は前記ブロックの区切りを決定する
ための符号量計算回路、３０３はタイミング調整用の遅
延回路、３０４は制御信号CNT1と識別信号FLAGとを出力
する制御信号発生回路、３０５はブロック毎にデータＶ
にマークコードである付加コードを挿入する付加コード
挿入回路である。

【００３７】以上のように構成された可変長符号化回路
２０６について、以下にその動作を説明する。（図３）
において（図２）中の端子２０１から入力されたデータ
Ｄは符号変換回路３０１によりデータＶに変換される。
符号変換回路３０１は例えば（表１）に示すデータを書
き込んだＲＯＭ(READ ONLY MEMORY)で構成でき、入力Ｄ
に対応したデータＶとともにその符号長を示すデータＬ
を出力する。

【００３８】

【表１】

【００３９】データＶの語長は固定で、可変長符号の最
大語長に等しい。データＶはビットパラレルの形式で出
力される。データＶの上位Ｌビットのみが有効なデータ
で、これをビットシリアル形式にしたものが可変長符号
Ｃである。データＶは（図２）中のスタッフ回路２０７
においてはじめて語長Ｌビットの可変長符号Ｃとなる。

【００４０】データＶは所定数のデータＶからなるブロ
ックに区切られ、各ブロック内のデータＶはシリアルパ
ラレル変換されて可変長符号Ｃとなって各ブロックに対
応したデータ格納領域に配置される。すでにブロック化
の完了した最後のデータＶが(m-1)番目のデータＶであ
るとすると、ｍ番目のデータＶから次の新しいブロック
が始まる。前記新しいブロックの終わりを何番目のデー
タとするかを決定するのが符号量計算回路３０２であ
る。符号量計算回路３０２はｍ番目以後の可変長符号Ｃ
の符号長Ｌを順次加算する。 (m+n)番目まで加算して初
めてその結果が所定量を越えたとき、符号量計算回路３
０２は新しいブロックの最後のデータＶを(m+n-1)番目
のデータＶと決定する。前記所定量とはデータ格納領域
のデータ容量よりマークコードの符号長を引いたもの
である。符号量計算回路３０２はブロックの新しい区切
りを決定すると、区切りを示す制御信号ＢＢを出力す
る。遅延回路３０３を経たデータＶ、符号長データＬ
は、前記制御信号ＢＢにより制御された付加コード挿入
回路３０５により、各ブロックの最後の位置にマーク
コードとその符号長データＬが挿入されて新たなデータ
Ｖ，符号長データＬとなり、（図２）のスタッフ回路２
０７に入力される。制御信号発生回路３０４は、前記制
御信号ＢＢにより制御されて各ブロックの先頭のデータ
Ｖに先だって前記スタッフ回路２０７を起動する制御信
号CNT1を出力し、また前記信号Ｌ，Ｖに同期して信号FL
AGとを前記データＶ，Ｌに同期して出力する。

【００４１】識別信号FLAGは０のとき、前記データＶが
第１のグループに属することを示し、１のとき、前記デ
ータＶが第１のグループに属することを示している。前
記信号FLAGは、前記データＶ，Ｌの転送クロックを２分
周することにより作成しているので、ブロック内の奇数
番目の可変長符号が第１のグループとなり、ブロック内
の偶数番目のデータが第２番のグループとなる。

【００４２】（図４）はスタッフ回路のブロック構成図
である。（図４）において４０１はデータ格納領域に相
当するバッファメモリ、４０２，４０３はレジスタ、４
０４は前記レジスタ４０２，４０３の出力を２入力と
し、信号FLAGに制御されて一方を選択してアドレスデー
タＡを出力するスイッチ、４０５は前記アドレスデータ
Ａと符号長データＬを入力とし、信号FLAGが０の時は加
算を行ない、信号FLAGが１の時は減算を行なう加減算
器、４０６は可変長符号化回路２０６からの制御信号CN
T1および識別信号FLAGを入力とし、レジスタ４０２、４
０３、バッファメモリ４０１を制御する制御回路であ
る。

【００４３】以上のように構成されたスタッフ回路２０
７について、以下にその動作を説明する。制御回路４０
６は可変長符号化回路からの制御信号CNT1により起動さ
れてバッファメモリ４０１内のデータ格納領域へのデー
タＶの格納を開始する。まずレジスタ４０２、レジスタ
４０３に初期値としてそれぞれデータ格納領域に相当す
るバッファメモリ４０１の先頭番地、終端番地がセット
される。

【００４４】レジスタ４０２は、次に入力される第１の
グループのデータＶをパラレルシリアル変換して得られ
る可変長符号Ｃの書き込み開始アドレスを記憶してお
り、レジスタ４０３は、次に入力される第２のグループ
のデータＶをパラレルシリアル変換して得られる可変長
符号Ｃの書き込み開始アドレスを記憶している。スイッ
チ４０４は信号FLAGが０の時、レジスタ４０２の出力を
選択し、信号FLAGが１の時、レジスタ４０３の出力を選
択し、これをアドレスデータＡとして出力する。

【００４５】データＶは、１ワード毎にパラレルシリア
ル変換されて可変長符号Ｃとなり、前記データＡの示す
番地よりバッファメモリ４０１内のデータ格納領域に１
ビットづつ書き込まれる。この書き込み動作において信
号FLAGが０であれば、１ビット書き込む毎に書き込みア
ドレスは１増加し、信号FLAGが１であれば、１ビット書
き込む毎に書き込みアドレスは１減少する。従って第１
のグループの可変長符号Ｃはレジスタ４０２の示すドレ
スよりデータ格納領域の終端方向に書き込まれ、第２の
グループの可変長符号Ｃはレジスタ４０３の示すアドレ
スよりデータ格納領域の先頭方向に書き込まれる。な
お、図示はしないが、バッファメモリ４０１は内部にメ
モリ回路だけでなくパラレルシリアル変換用のシフトレ
ジスタ、アドレスのカウントアップ／ダウンを行なうカ
ウンタを有している可変長符号Ｃが１ワード分バッファ
メモリ４０１へ書き込まれる毎にレジスタ５０２、レジ
スタ５０３は更新される。すなわち信号FLAGが０の時、
レジスタ４０２の出力はスイッチ４０４を経て加減算器
４０５において前記符号長データＬと加算され、その結
果がレジスタ４０２に書き込まれ、信号FLAGが１の時、
レジスタ４０３の出力はスイッチ４０４を経て加減算器
４０５において前記符号長データＬが減算され、その結
果がレジスタ４０３に書き込まれる。

【００４６】上記可変長符号の書き込み動作とレジジス
タ４０２、４０３の更新の繰り返しによって同じブロッ
ク内のすべての可変長符号Ｃの書き込みが完了すると、
データ格納領域内の可変長符号Ｃをその先頭より最後ま
で順番に１ビットづつ読み出されて、誤り訂正符号化回
路２０８に転送される。

【００４７】（図２）の受信装置２０４において、伝送
路２０３からの信号は復調回路２１０において復調が行
なわれ、誤り訂正回路２１１により誤りの検出、訂正が
行なわれる。誤り訂正回路２１１からのデータＣは、デ
スタッフ回路２１２においてスタッフ回路２０７と逆変
換が行なわれ、各データ格納領域より各ブロックの前記
データＶが順次取り出される。デスタッフ回路２１２か
らのデータＶは、可変長符号復号化回路２１３において
可変長符号化回路２０６と逆変換が行なわれ、復号され
て端子２０５より伝送されたデータＤが出力される。

【００４８】（図５）はデスタッフ回路２１２のブロッ
ク構成図である。（図５）において５０１はデータ格納
領域に相当するバッファメモリ、５０２，５０３はレジ
スタ、５０４は前記レジスタ５０２，５０３の出力を２
入力とし、信号FLAGに制御されて一方を選択してアドレ
スデータＡを出力するスイッチ、５０５は前記アドレス
データＡと符号長データＬを入力とし、信号FLAGが０の
時は加算を行ない、信号FLAGが１の時は減算を行なう加
減算器、５０６は制御信号CNT2および可変長符号復号回
路２１３からの信号FLAGを入力とし、制御信号CNT3を入
出力として、レジスタ５０２、５０３、バッファメモリ
５０１を制御する制御回路である。信号CNT2は誤り訂正
回路５１１からの誤り位置などの制御情報である。信号
CNT3は可変長符号復号回路２１３と間でやりとりする制
御信号である。

【００４９】以上のように構成されたデスタッフ回路２
１２について、以下にその動作を説明する。（図５）に
おいて誤り訂正回路２１１からの可変長符号Ｃが、バフ
ァメモリ５０１内のデータ格納領域内にその先頭より最
後まで順番に１ビットづつ書き込まれる。

【００５０】前記書き込みが完了すると、バッファメモ
リ５０１内のデータ格納領域からの可変長符号Ｃの読み
出しを開始し、制御回路５０６は制御信号CNT3を介して
可変長符号復号回路２１３を起動する。まずレジスタ５
０２、レジスタ５０３に初期値としてそれぞれバッファ
メモリ５０１内のデータ格納領域の先頭番地、終端番地
がセットされる。

【００５１】レジスタ５０２は次に読み出す第１のグル
ープの可変長符号Ｃの読み出し開始アドレスを記憶して
おり、レジスタ５０３は次に読み出す第２のグループの
可変長符号Ｃの読み出し開始アドレスを記憶している。
スイッチ５０４は信号FLAGが０の時、レジスタ５０２の
出力を選択し、信号FLAGが１の時、レジスタ５０３の出
力を選択し、これをアドレスデータＡとして出力する。

【００５２】バッファメモリ５０１はデータＡの示す番
地より１ビットづつ可変長符号Ｃを最大語長分読み出し
た後、シリアルパラレル変換を行なって１ワードのデー
タＶを出力する。この読み出し動作において信号FLAGが
０であれば、１ビット書き込む毎に書き込みアドレスは
１増加し、信号FLAGが１であれば、１ビット書き込む毎
に書き込みアドレスは１減少する。すなわちレジスタ５
０２の示すアドレスよりデータ格納領域の終端方向に読
み出すことによって第１のグループの可変長符号Ｖが得
られ、レジスタ５０３の示すアドレスよりデータ格納領
域の先頭方向に読み出すことによって第２のグループの
データＶが得られる。なお図示はしないが、バッファメ
モリ５０１は内部にメモリ回路だけでなく、シリアルパ
ラレル変換用のシフトレジスタ、アドレスのアップ／ダ
ウン用のカウンタを有している。

【００５３】前記読み出した１ワードのデータＶを可変
長符号復号回路２１３に入力すると、可変長符号復号回
路２１３はこれを復号してその符号長データＬを出力す
る。従って次の処理によりレジスタ５０２、５０３に次
の可変長符号Ｃの読み出し開始アドレスがセットされ
る。すなわち信号FLAGが０の時、レジスタ５０２の出力
はスイッチ５０４を経て加減算器５０５において前記符
号長データＬと加算され、その結果がレジスタ５０２に
書き込まれ、信号FLAGが１の時、レジスタ５０３の出力
はスイッチ５０４を経て加減算器５０５において前記符
号長データＬが減算され、その結果がレジスタ５０３に
書き込まれる。

【００５４】上記可変長符号の読み出し動作とレジジス
タ５０２、５０３の更新の繰り返しによって同じブロッ
ク内のすべての可変長符号の読み出しが完了する。可変
長符号復号回路２１３からの制御信号CNT3により前記読
み出し動作を終える。

【００５５】（図６）は可変長符号復号回路２１３のブ
ロック構成図である。（図６）において６０１は、図２
中のデスタッフ回路２１２からのデータＶを入力としそ
の符号長データＬと復号したデータＤを出力する符号逆
変換回路、６０２はMARK信号を入力とし、制御信号CNT3
を入出力とし、識別信号FLAG、制御信号CNT4を出力する
制御信号発生回路、６０３はマークコードを復号して得
られる付加データ検出して前記MARK信号を出力し、前記
付加データを除去する付加データ除去回路、６０４は誤
りによって再生できなかったデータの代わりにその近隣
のデータによる補間値などを挿入する修整回路である。

【００５６】以上のように構成された可変長符号復号回
路２１３について、以下にその動作を説明する。（図
６）において制御信号発生回路６０２はデータＶの転送
クロックから信号FLAGを生成する。ブロック毎に初期化
され前記転送クロックを２分周するフリップフロップに
より信号FLAGを生成しているので、（図２）中のデスタ
ッフ回路２１２より第１のグループのデータＶと第２の
グループのデータＶが交互に得られ、このデータＶは
（図２）中の可変長符号化回路２０６におけるデータＶ
に等しい。

【００５７】訂正のできない誤りの発生が可変長符号ブ
ロック内の一方のグループに発見された場合、そのグル
ープの誤り位置以後の可変長符号の読み出しは中止さ
れ、前記制御信号発生回路６０２は他方のグループの可
変長符号のみを読み出すように信号FLAGを出力する。

【００５８】（図２）中のデスタッフ回路２１２からの
データＶは、（図６）において符号逆変換回路６０１に
より符号長データＬと復号済みのデータＤに変換され
る。符号変換回路６０１は例えば（表２）に示すデータ
を書き込んだＲＯＭ(READ ONLYMEMORY)で構成できる。

【００５９】

【表２】

【００６０】符号長データＬは前述したようにデスタッ
フ回路２１２において使用される。符号逆変換回路６０
１からの各データＤは、付加データ除去回路６０３にお
いてマークコードを復号したデータである前記付加デー
タと比較され、一致すると除去される。なぜならマーク
コードは各ブロックにおける可変長符号の境界を示すた
めに挿入されていたもので、もはや不要なデータだから
である。

【００６１】また付加データ除去回路６０３は前記付加
データを検出するとMARK信号を出力する。制御信号発生
回路６０２は前記MARK信号を受けて、前記デスタッフ回
路２１２にデータＶの読み出しを終えるための制御信号
CNT3を出力する。これにより誤りがなければ、デスタッ
フ回路２１２においてデータ格納領域内の可変長符号が
最後まで読み出せる。

【００６２】付加データ除去回路６０３からのデータＤ
は、データ格納領域内に誤りがなければ、そのまま修整
回路６０４を通って出力されるが、データ格納領域内に
誤りがあった場合、修整回路６０４において前記誤りに
よって再生できなかったデータ位置にその近隣のデータ
による補間値などが挿入されて出力される。

【００６３】以上のように、本実施例によれば（図１
ｂ）に一例を示したように可変長符号を配置して伝送す
るので伝送誤りを生じても従来よりも多くの可変長符号
を正しく復号でき、その実用的効果は大きい。

【００６４】本発明の可変長符号化データの伝送方法を
実現する構成は各種考えられ、前記実施例に限定される
ものではないことはもちろんであるデータ伝送領域に
配置すべき可変長符号を２分割する方法は、前述したも
の以外にも各種考えられる。例えば誤りの発生位置や頻
度の偏り、符号化データの重要度の違いがあればこれら
を考慮した分割方法（順序やデータ数なども含む）が各
種考えられる。可変長符号化されたデータだけでなく所
定位置に固定長のデータが含まれていてもよいことはも
ちろんである。

【００６５】データ格納領域はそのデータ量およびその
境界が一意に定まればよく、そのデータ容量が可変であ
ってもよい。前記データ格納領域は伝送フォーマットに
おける物理的なデータ格納領域（例えばパケット伝送で
あれば、パケット内のデータ領域、ディスク形状媒体で
あれば、セクタ内のデータ領域等）と必ずしも一致する
必要はない。またデータ格納領域内の所定位置に固定長
のデータが配置される伝送フォーマットにおいては、前
記固定長のデータが配置される領域を前記データ格納領
域より除去したものを新たに連続したデータ格納領域と
定義することにより本発明は適用出来る。

【００６６】

【発明の効果】本発明は以上の構成により、データ格納
領域の先端からだけでなく、その終端からも可変長符号
を配置することを特徴とする可変長符号化データの伝送
方法で、伝送誤りによる影響を従来より小さくできるも
のである。

【図面の簡単な説明】

【図１】（ａ）は本発明の可変長符号化データの伝送方
法におけるデータ格納領域への可変長符号のデータ配置
例１を示す図である。（ｂ）は本発明の可変長符号化デ
ータの伝送方法におけるデータ格納領域への可変長符号
のデータ配置例２を示す図である。

【図２】本発明の一実施例における伝送装置のブロック
構成図である。

【図３】図２における可変長符号化回路のブロック構成
図である。

【図４】図２におけるスタッフ回路のブロック構成図で
ある。

【図５】図２におけるデスタッフ回路のブロック構成図
の構成図である。

【図６】図２における可変長符号復号回路のブロック構
成図である。

【図７】従来の可変長符号化データの伝送方法における
データ格納領域への可変長符号のデータ配置例を示す図
である。

【符号の説明】

２０１符号化されるデータの入力端子２０２送信装置２０３伝送路２０４受信装置２０５伝送されたデータの出力端子２０６可変長符号化回路２０７スタッフ回路２０８誤り訂正符号化回路２０９変調回路２１０復調回路２１１誤り訂正回路２１２デスタッフ回路２１３可変長復号回路

Claims

(57)【特許請求の範囲】

【請求項１】所定量のデータ格納領域に複数の可変長
符号語からなる２つグループの符号を配置して伝送する
ものであって、前記一方のグループの前記可変長符号語
は前記データ格納領域の先頭より終端方向に順次に配置
する第１の配置ステップと、前記他方のグループの前記
可変長符号語は前記データ格納領域の終端より先頭方向
に順次に配置する第２の配置ステップとを備えたことを
特徴とする可変長符号化データの伝送方法。
【請求項２】第１の配置ステップ、第２の配置ステッ
プの少なくとも一方が可変長符号の区切りを表わす符号
語を最後に付加するステップを備えたことを特徴とする
請求項１記載の可変長符号化データの伝送方法。
【請求項３】第１の配置ステップ、第２の配置ステッ
プのどちらか一方のみが、データ格納領域に生じたＳビ
ット（Ｓ＞０）の空き領域にＳビットよりも大なる符号
長を有する可変長符号語の先頭Ｓビットを切り出したデ
ータをダミーデータとして配置するステップを備えたこ
とを特徴とする請求項１記載の可変長符号化データの伝
送方法。
【請求項４】所定量のデータ格納領域に複数の可変長
符号語を配置して伝送するものであって、前記可変長符
号を２つのグループに分割するステップと、前記一方の
グループの前記可変長符号語は前記データ格納領域の先
頭より終端方向に順次に配置する第１の配置ステップ
と、前記他方のグループの前記可変長符号語は前記デー
タ格納領域の終端より先頭方向に順次に配置する第２の
配置ステップとを備えたことを特徴とする可変長符号化
データの伝送方法。
【請求項５】第１の配置ステップ、第２の配置ステッ
プの少なくとも一方が可変長符号の区切りを表わす符号
語を最後に付加するステップを備えたことを特徴とする
請求項４記載の可変長符号化データの伝送方法。
【請求項６】第１の配置ステップ、第２の配置ステッ
プのどちらか一方のみが、データ格納領域に生じたＳビ
ット（Ｓ＞０）の空き領域にＳビットよりも大なる符号
長を有する可変長符号語の先頭Ｓビットを切り出したデ
ータをダミーデータとして配置するステップを備えたこ
とを特徴とする請求項４記載の可変長符号化データの伝
送方法。
【請求項７】可変長符号語を２つのグループに分割す
るステップが各グループの符号量がほぼ等しくなるよう
に分割することを特徴とする請求項４記載の可変長符号
化データの伝送方法。
【請求項８】可変長符号語を２つのグループに分割す
るステップが各グループのデータ数がほぼ等しくなるよ
うに分割することを特徴とする請求項４記載の可変長符
号化データの伝送方法。
【請求項９】可変長符号語を２つのグループに分割す
るステップが可変長符号をワード単位で並べ変えを行な
うステップを備えたことを特徴とする請求項８記載の可
変長符号化データの伝送方法。