JPS6037834A - 誤り訂正符号の復号方法および復号器 - Google Patents

誤り訂正符号の復号方法および復号器

Info

Publication number
JPS6037834A
JPS6037834A JP59114352A JP11435284A JPS6037834A JP S6037834 A JPS6037834 A JP S6037834A JP 59114352 A JP59114352 A JP 59114352A JP 11435284 A JP11435284 A JP 11435284A JP S6037834 A JPS6037834 A JP S6037834A
Authority
JP
Japan
Prior art keywords
code
state
decision
time slot
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59114352A
Other languages
English (en)
Other versions
JPH0453128B2 (ja
Inventor
ジヨン・アシユレイ・ゴードン
グラハム・ケネス・キング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
British Telecommunications PLC
Original Assignee
British Telecommunications PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Telecommunications PLC filed Critical British Telecommunications PLC
Publication of JPS6037834A publication Critical patent/JPS6037834A/ja
Publication of JPH0453128B2 publication Critical patent/JPH0453128B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0054Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル情111の伝送のための装置に関す
る。特に、誤り訂正符号を復号する装置に関する。
〔従来の技術〕
ディジタル情報を伝送する場合には、雑音があるために
、幾つかのデジタル符号が誤って受信されることがある
。これを避けるために、「誤り訂正符号」がしばしば用
いられる。誤り訂正符号については、 「誤り訂正符号」 ピーダーリン、ウェルトン共著、 旧T出版1972年刊 (rlError Correcting Codes
Jby Peterson and Weldon、M
IT Press、1972)に詳しく記述されている
。本発明に特に関係のある誤り訂正符号は、「畳込み符
号」と呼ばれる符号である。これらは、 「通信システムにおける畳込み符号とその性能」ニー・
ジェー・ヴイタビ、 IEEE通信技術会報 COM−第19巻、第5号(r
convolutional Codes and t
l+eir Performancein Commu
nication SystemsJ八 、J Vit
erbi % IEEE Transactions on Comm
unicationTechnology、volum
e C0M−19+Number 5 )という論文に
記載されている。
データが伝送される電気的通路は「チャネル」と呼ばれ
る。チャネルを通過して受信された信号が、実際に送信
された信号と異なる傾向がある場合に、チャネルは「雑
音が多い」という。雑音の多いチャネルに入力され、誤
りに対して保8Wされる必要のある通信内容を、ここで
は「データ」と呼ぶ。雑音からデータ信号を保護するた
めに畳込み誤り訂正符号を使用する場合には、この符号
は「符号化装置」により生成される。符号化装置は二つ
の機器、すなわち「符号器」と「復号器」とにより構成
される。雑音から保護されるべきデータは符号器に供給
され、「符号」と呼ばれる新しい信号に変換され、この
符号が雑音の多いチャネルに送信される。雑音の多いチ
ャネルを通過して受信された信号は符号に誤りが混ざっ
たものであり、この誤りの混ざった信号から、符号器に
供給された本来のデータに近い内容を得ることが、復号
器の目的である。
使用される符号が、記号の全ての可能な組合わせの中か
ら、注意深く系統だてられた小さな部分集合から構成さ
れている場合には、復号器により本来のデータを得るこ
とは可能である。
似た例として、rMarry had a Ixttl
e lamb Jという記号の配列を受信したとする。
このときにば、rlxttleJという英語の単語はな
いので、「]xtL1eJは「1itL1eJの誤りで
あることが明白である。誤り訂正符号と同様に、英語は
、記号(すなわち文字)の全ての可能な組合せの中の、
小さな部分集合だけから構成されている。そして、「I
xttleJのような任意の記号の組は、通常の英単語
ではない。雑音の多いチャネルは英語の織りの知識は有
していないので、この雑音による誤りは、容品に検出お
よび訂正の可能な非符号(すなわち英語でない単語)に
なる傾向がある。受信信号に「最も近い」符号語を見つ
けることにより、訂正が行われる。すなわち、上述の例
を用いると、受信した文字の組と最も似ている英語の言
葉により、誤りのあった言葉を置き換える。符号語であ
る記号の組は「適正」であり、他の記号の組ば「不適正
」であるという。復号器の役割は、受信した(不適正な
)信号に対して、最も近くて適正な符号語に対応するデ
ータを見つけることにある。
本発明は、畳込み誤り訂正符号の復号器の回路の改善に
関係するものであり、特に、ヴイタビ復号器として知ら
れている復号器の改善に関係するものである。特に重要
なのは、[パス履歴の取り扱い問題(PATH−111
sTORY MANAGEMENT PI?OBLIE
M) Jに関する改善である。この問題については後で
説明する。
〔発明の背景〕
本発明の理解のために、符号器とヴイクビ復号器の技術
にとついて簡単に説明する。ここでは、[ハードデシジ
ョン符号復号器(IIARD DECISIONDEC
ODER) Jと呼ばれる復号器について説明する。
復号器には、ハードデシジョン符号復号器の他に「ソフ
トデシジョン符号復号器(SOFT llECl5IO
NDECODER) Jと呼ばれる復号器もあり、これ
は、ハ−ドデシジョン符号復号器とは多くの点で異なっ
ている。しかし、これらの復号器は本発明の関係する部
分については同じであり、本発明は、ハードデシジョン
符号復号器にもソフトデシジョン符号復号器にも同様に
実施できる。図に示されたハードデシジョン符号復号器
は、説明のために単純化されている。また、図は伝送速
度2復号器と呼ばれる符号器の記述方法で示されている
。この限定は、ただ単に説明を簡単にするためであり、
本発明の範囲を限定するものではない。
第3図は符号器を示している。ただし、本発明は復号器
に関するものであり、符号器は本発明の関するところで
はない。
第3図に示す符号器は、単純な畳込み符号のための符号
器であり、2進データが一度に1ビツトずつシフトレジ
スタ1に供給される。この例では、シフトレジスタ1が
2段構成になっている。一般的には段数をKで表し、第
3図の例ではKは「2」である。一般的に、Kは「拘束
長(CONSTIIAINTLENGTII) Jと呼
ばれる。第3図の拘束長を「3」とする文献もあるが、
これは用語の定義の違いによる。
モジュロ−2加算器2および3は、シフトレジスタ1の
データのある特定の部分集合に関してモジュロ−2加算
を行う。これらの二つのモジュロ−2加算の結果は、伝
送される二つの符号列となる。シフトレジスタJの内容
を、符号器の「状態」とみなすことにする。これにより
、第1図では4個の可能な状態、すなわち、「00」、
「01」、「10」および「】1」がある。一般的には
、拘束長にの符号に対して、2K (2のに乗)個の状
態が存在する。符号器に入力された個々のデータピント
に対して、 (11符号器の状態および (2) データビット に依存して2個の符号列が生成され、P「音の多いチャ
ネルに送信される。
この動作が終了した後の符号器の状態はまた、符号器の
状態およびデータビットに依存する。第1表は、第1図
の符号器の現在の状態、入力データ、送信符号列および
この符号器の次の状態を示す。
第1表 第1表から明らかなように、符号器の状態は、この符号
器に入力された最後のに個のデータビットとなる。符号
器が状態r00Jでデータの符号化を開始し、さらに、
入力されたデータ系列がrlollolo Jであると
仮定する。この場合のピント配列を第2表に示す。
第2表 このように、伝送される符号系列は、rll−10−0
0〜10−01−00−10−Jであり、これは、対応
するデータ「1(111010−−Jの二倍の記号で符
号化されており、したがって、この符号は伝送速度2符
号と呼ばれる。
受信した符号系列は誤りを含む可能性がある。
例えば、受信した符号系列がrll−10−00−11
−01−410−10−Jであるとすると、 (1)実際に送信した符号系列と8番目の記号が買なっ
ており、 (2)不適正 である。
復号器の役割は、送信した可能性の最も高い符号系列に
対応するような、データ系列を見出すことにある。
よく知られた復号化技術の一つに、ヴイタビ・アルゴリ
ズムと呼ばれる技術がある。ヴイクビ・アルゴリズムを
用いた復号器は、次のような動作を行う。
符号を出力するための可能な状BS(これまでの例では
状態の数は4)のそれぞれに対して、復号器は、 (1) それぞれの状JISで終端するような、それま
での「最良の」データ系列(状態Sにいたる「最良のバ
ス」)と、 (2)受信した記号列(状態Sで終端する最良のバスに
対応した適正な符号語を得るための正しい記号)から得
られる状態Sの「メトリック」と呼ばれる数M fsl
と を記憶する。
可能なデータ系列とこれに対応する符号系列とは、共通
に「バス(PATH5) Jまたは「パス順バt(PA
TII lll5TORIEs) Jと呼ばれる。それ
ぞれのデー・夕記号とそれに関係するコード記号とは、
「枝(BRANCII) Jと呼ばれる。
通常の用語では、状態Sに導くバスを技と呼び、(1)
符号器が状態Sで終了した時点での、データ系列中の記
号またはデータのディジットまたは、 (2)符号器が状態Sで終了した時点での、データ系列
に関連づけられた符号系列中の符号を表す記号 のどちらかを意味する。
どのような特別の状態により導かれたとしζも、最良の
バスが最も正しい枝を有する、すなわち最も誤りの個数
が少ないので、この最良のバスに対応する符号語が最も
値の大きいメトリックを有3−るデータ系列である。
符号のそれぞれの状態には、二つの可能な「先行(PR
EDECH5SOR) J状態、すなわち、現在の状態
の「0」先行状態と、現在の状態の「1」先行状態とが
ある。例えば、状’[rOLJの「0」先行状態は「0
0」であり、おなじく「1」先行状態は状態「10」で
ある。なぜなら、これらの二つの先行状態は、データピ
ントに「1」が入力されたときに状態rOIJとなるか
らである。以下では、「0」先行状態をPO(S)で表
し、「1」先行状態をPI(31で表す。例えば、PO
(01) =00であり、Pi(01) =10である
。K=4の場合の例としては、PO(1101) =O
110であり、PL (1101) = 1110であ
る。
時間を記述するための用語を定義する。新しい記号の集
合が復号器に受信されたときには、その度に、一つの「
タイムスロット」だけ時間が進んだということにする。
1組(2個の)記号が受信される現在時刻をタイムスロ
ットTとし、前の記号の組を受信していた時刻をタイム
スロソI−T−1とし、以下同様にして時刻を表す。こ
れにより、タイムスロットT+1は次の記号の組を受信
する時刻を表す。
ヴイタビ・アルゴリズムにより受信した系列を復号する
ためには、状態Sで終端する最良のバスが、 (1)時刻T−1において状態PO(81で終端してい
た最良のバスから、データの枝「0」で延長される(遡
行する)、または、 (2)時刻T−1において状態P 1 fslで終端し
ていた最良のバスから、データの枝rlJで延長される のどちらか一方でなければならないことを手がかりとし
ている。
それぞれの新しいタイムスロットでは、復ぢ器は、次の
手順により記憶した情報を更新する。
「000・・−000」からrlll −+11 Jま
での2に個の状態Sに対して、復号器は、 MO=M(PO(3)) →−E(PO,S)M1=M
(PL(51) +E(PL、S)を計算する。ここで
E(PO,S)は、復号器の現在の状態がSで先1行状
態がpoであるときに受信した記号から得られる数であ
る。これに対してE(Pl、、S)は、復号器の現在の
状態がSで先行状態がPlであるときに受信した記号か
ら得られる数である。
間が旧より大きい場合には、復号器は、状態Sの新しい
メトリンクとしてMOを選択し、Poで終端している先
行の最良のパスに枝rOJを加えて、状態Sで終端する
新しい最良のパスを選択する。
これと逆に、旧が間より大きい場合には、復号器は、状
態Sの新しいメトリンクとしてMlを選択し、!〕1で
終端している先行の最良のパスに技「1」を加えて、状
msで終端する新しい最良のパスを選択する。
復刊器が状態Sで終端する新しい最良のパスを選択する
とき、復号器は、状態Sに対応してメI・リンクとして
記憶している値を更新し、また、状態Sに対応して最良
のパスとして記憶している内容を更新する。この理由に
より、復号器がそれぞれの状態で終端される最良のパス
の全てを記憶する必要はなく、長さしの枝(5本の枝)
の[セグメント」を記憶すればよい。ここで、長さしは
およそ3XKと25×にとの間である。K = 6に対
して、長さLは18ビツトと150ビツトとの間の■に
なる。記憶されるバス履歴のセグメントが長くなるほど
復号器の性能が良くなるが、ある程度以上にLの値を増
加しても、それに比例して性能が良(なるわけではない
このようにして、復号器は記憶している情報をそれぞれ
のタイムスロットで更新できる。言い換えると、復号器
はそれぞれの状態において終端される最良のパスを常に
記憶している。ここで、それぞれの状態に対する最良の
パスが比較され、これらのパスは、通常は最後の数記号
だりが互いに異なっていることが判る。最良のパスに関
連する記号は先行する技の数りより大きく、またLは約
10XKであり、通常は全ての状態で同じである。
これにより、復号器はどのような状態Sでもjx択でき
、状態Sで終端する最良のパスにそって[−振り返る」
ことができ、所定の数りだけ先行するどの枝でも、すな
わち、時刻T−Lに入力されたデータビットのどの枝(
すなわちデータビット)でも、復号されたディジットと
して出力できる。Lの値は、上述の履歴セグメントの長
さであり、3XKと25×にとの間の値となる。一旦復
号器がビットを復号化する(すなわち、先行しているL
個の枝のパス履歴セグメントから受け取る)と、この情
報は復号器には必要ではないので、復号器はLビットよ
り長いパス履歴セグメントを記憶しない。
Lの値が大きくなるにつれて、全ての状態に対する最良
のパスは、タイムスロットT−Lにおける最良のパスと
等価となる。これにより、記憶されるバス歴セグメント
が長いほど、漸近的なレベルに、復号器の性能が向上す
る。
〔発明が解決しようとする問題点〕
本発明は復号器を改善し、記憶されるパスの管理問題を
大幅に単純化することを目的とする。これまで述べたよ
うに、受信した信号の記号の新しい集合は、復号器に入
力され、全ての状態に対して、「0」先行状態またはr
lJ先行状態で終端される最良のパスを複写し、このパ
スにrOJまたは「1」を付加する。例えばに=6の伝
送速度%復号器では、64個の状態が存在し、常に2個
1組の枝記号が受信され、復号器は64個のパスl1T
f歴セグメントを複写しなければならず、個々のパス履
歴セグメントはL=64または128ビツトの長さを有
している(既に述べたように、パス履歴セグメントを長
く記号するほど復号器の性能が向]−する)。復号器が
処理する情報の量は設計の問題である。このため、復号
器の性能を向上させるためにLの値を大きくとる必要と
、■、の値を大きくすることにより短時間に大量の情報
を取り扱う田f+tさが生じるという、相反する問題が
ある。この問題を[バス履歴の取り扱い問題」と呼ぶ。
本発明は、この問題を軽減することを目的とする。
〔問題点を解決するための手段〕
本発明の誤り訂正符号の復号方法は、畳込めにより符号
化された誤り訂正のための情報を含む信号からデータを
復号する方法において、受信装;rが、各タイムスロッ
トの各終了状態に対してデシジョン符号を発生し、かつ
、そのデシジョン符号をデシジョン記1,9手段に記憶
し、その記り、9手段では、上記デシジョン符号がその
終了状態とタイムスロットにより番地指定可能な位置に
記憶されたことを特徴とする。
本発明によれば、それぞれの状BSに対してSで終端す
る最良のパスを記憶せず、その代わりに、「0」または
「1」で表現されるその状態に対し・て決定されたデシ
ジョン(clecision)符号を記憶する。上述の
従来例の復号器とは異なり、これらのデシジョン符号は
一つの状態から他の状態に複写されることはない。その
代わりに、それぞれのタイムスロットでそれぞれの状態
のためのデシジョン符号のリストを付加する大量のディ
ジットを取り扱う必要はない。
本発明の方法と従来の方法との基本的な相違点は、本発
明では、デシジョン符号はバスに関連して記iQされる
のではなく、状態に関連して記憶されるごとにある。状
態Sの最良の先行状態に関連して決定された全てのデシ
ジョン符号は、状態Sと関連して記憶される。従来の方
法では、デシジョン符号は、連続するタイムスロットで
状態から状態へ通過するバスに関連していた。
この問題を解決する他の試のがいくつかあり、例えば、
それぞれのバスに関連して印を設り、この印を状態から
状態へ通過させる方法がある。この方法は、パスへのア
クセスが初雑な間接番地指定を必要とするが、本発明の
方法は複り((4な番地指定を必要としない。
〔作用〕
本発明の実施例によれば、状態s’−t’終端する最良
のバスは、記憶された複数の状態に対するデシジョン符
号の組により決定される。これは二つの部分に分けられ
る。第一に、最良のパスは−リーーチにより再生され、
第二にこのサーチは非常に経済的に実行される。
状態Sで終端する最良のパスを検査するために、復号器
は状態Sに対して記憶された最後のデシジョン符号(時
刻Tでなされたデシジョン符号)を検査する。もしこの
値が「0」なら、復号器は1−0」先行状態PO(sl
のタイムスロノI−T−1に幻するデシジョン符号をサ
ーチする。最後のデシジョン符号が「1」なら、復号器
は「1」先行状態P1f51のタイムスロットT−1に
対するデシジョン符号の勺−チを続ける。例えば、デシ
ジョン符号が「0」の場合には、復号器はタイムスロッ
トT−1にお&Jる状態PO(51に対して記憶された
デシジョン符号を検査する。このデシジョン符号がrO
Jの場合には、復号器はタイムスロットT−2における
状態1’0(PO(S))をサーチし続け、さもなげれ
ば、タイムスロットT−2における状態PI(PO(s
l)をサーチし続ける。復号器はこのようにして、一段
階ずつ前のスロットを検査し続ける。
このような連続サーチにより、復号器は状態Sで終端さ
れる最良のバスを再生し、サーチに必要な深さがどれだ
けあろうと、復号器は必要なだけの最良のパスの技を再
生する。
状11M5で終端する最良のバスからデータを取り出す
方法において、種々の状態のデシジョン符号を系統的に
検査するプロセスを、「デシジョン符号空間のサーチ」
と表現する。デシジョン符号空間のサーチの実際の機構
は、シフトレジスタとテシジョン符号履歴により、容易
にかつ迅速に実行できる。
このサーチは、次の観点から非常に経済的に実現できる
。復号器ば、それぞれのデシジョン符号空間をサーチす
る必要はなく、復号化されたデータとして出力するため
の技記号に必要な全てのタイムスロットに対してサーチ
する必要はない。それよりむしろ、全てのM個(Mは「
1」より大きな整数)のタイムスロットについてだけこ
のようなサーチを行い、L個の技を遡行してサーチし、
1回のサーチによる最良のパスから、1ビットではなく
Mビットのデータを同時に再生する。これらのMビット
は一時的に蓄えられ、必要に応して】タイムスロットご
とに2個1組の復刊データとして復号器から出力される
。この方法により、リーチする回数を減らすことができ
、復号器は長いサーチを行うことができ、復号器の性能
が改善される。
〔実施例ジ 以1・に、本発明を実施例により説明する。
(実施例I) 復号化のプロセスを詳細に説明するために、パラメタが
、 1(−2 M=5 L=16 である復号器の動作を例に説明する。復号器はトランス
ミッタで用いられている符号に従うことが基本であり、
トランスミッタは第1表で特徴づけられた符号を用いて
いると仮定する。K−2の値は実際の営業で用いられる
値より小さいが、説明に便利な4個の論理的状態を含ん
でいる。多くのパスが存在しているが、それぞれの論理
的パスは、4個の論理的状態のいずれかで終端すること
が重要である。
装置はディジタル化されているが、信号自身はアナログ
形式であり、本発明を理解するために、。
この状況を理解しておく必要がある。周波数シフトキー
イングを用いた伝送装置のために、それぞれのビットは
二つの周波数の一力を有する信号として表現され、この
信号は二つのイ1ηの一方をイjする電圧として復調さ
れる。この電圧の二つのイ11′iとして、説明に便利
なように、二つの値1+1]と1−1」とを選択する(
前jホの表では、これらを「1」と「0」とで表してい
た)。完全な状態であり、干渉のない状況では、復調器
の出力する埴は全て「+1」または「−1」のいずれか
一方ごあり、すなわち、l−ランスミッタに適合する[
往゛しい」値である。しかし、ライタビ法では、例えば
干渉により、「+1」と1−1」との間の値が発生し状
況が完全でないときに、これを補正して動作するように
設計されている。これに反して、「+1」と「−1」と
の値が近くなり、区別がつかずに「0」となることがあ
る。復号の目的は、極端な場合を除き、混乱を避けるこ
とにある。
第1表に示したように、符号の二つのピッ;−が−組と
なって、それぞれデータの1ビットをiX信する(なぜ
なら、この装置は伝送速度2である)。
これにより、受信器はデータのビットの個々のビットに
対してそれぞれ二つのパラメタを受信する。
説19農こ便利なように、二つの受信した値を要素とす
る列マトリクスTを定義する。
第1表は装置に存在する4個の(適正な)信号を示して
おり、これらの信号を、 A= (+1.−1) B= (+1.−1) C= (−1,+1) D= (−1,−1) ゛、 の(行)マトリクスで表す。ここで、マ゛トリクスA、
B、CおよびDはそれぞれ符号「11」、「10」、「
01」、「00」を示している。また、C=−B、D=
−A であることに注意する。
受信器は、それぞれの適正な信号のメトリックを計算す
るために、マトリクスTを利用する。4個のメトリック
の計算は、 T T T T で表される。
干渉のない完全な状態では、これらのメトリックの中の
一つ、すなわち、「正しい」メトリックは、「+2」の
値となる。他のメトリックの中の二つは値が「0」とな
り、残りの一つは「−2」となる。干渉のある状況では
、「正しい」メトリンクを見つけることは困難になり、
特に、かなり大きな干渉により「正しいj値が最大値で
はない場合には、「正しい」メトリックを見つりること
は困難である。この場合でも、(もし、このかなり大き
な干渉の期間が長過ぎなければ)これから述べるパスの
トレースにより、「正しい」信月を再生することができ
る。
上述のように、多くのパスがあっても、適正な終了状態
は4個だけであり、全てのパスの終端は4個の終了状態
のどれか1個である。受信器は、4個のメトリック、す
なわち、終了状態のそれぞれに対するメトリックを記憶
する記憶手段を備え、これらのメトリックはそれぞれの
タイムスロッI・で更新される。
記憶されているメトリックをM (00)、M (01
)、M(10)およびM (11)で表し、これらを更
新する新しい値をI”(00)、F (01)、F (
10)およびF (11)で表す。それぞれのFの値は
二つのMの値により得られる。すなわぢ、「0」先行状
態のときには、F (00) = M (00) + 
D TF(旧)=M(00)+AT F(10) 、= M (01) + B TF(11
) = M (01) + CTまた、「1」先行状態
のときには、 F (00) = M (10) + A TF (0
1) = M (10) + D TF (10) =
 M (11) + CTF (11) = M (1
1) + B Tとなる。
受信装置は右辺の式を全て計算し、それぞれの場合の値
の大きい方を選択する。この選択は、更新されたメトリ
ックと、それぞれの状態に適合するバスとの双方を決定
する。選択された値は更新されたメトリンクとなり、全
て組の値が決定された場合には、選択された値は記憶装
置内のメ1−リンクを記憶するための適当な番地に転送
される。
選択は適正な終了状態のそれぞれに連結するバスを決定
する。すなわち、それぞれの状態の先行状態を設定する
。伝送速度〃装置の場合には、常に二つの先行状態の選
択があり、したがって、デシジョン符号を定義するため
には、唯一のビットで充分である。「「0」先行状態」
に続く場合にはデシジョンビットを「0」とする。この
他の場合にはデシジョンビットを「1」にする。
メトリックが更新される場合(および、新しい4個のデ
シジョン符号の組を生成する場合)には、メトリックは
次のタイムスロットまで記憶されている。デシジョンビ
ットは16タイムスロソトの間記憶され、このデシジョ
ンビットを用いることによりバスを16ビツトにわたり
トレースすることができる。これにより、必要な記憶容
量を削減している。すなわら、メトリックに4個、デシ
ジョンビットに64個(すなわち4ビツト16組)、そ
れに更新のときに使用される作業用の容量だけでよむ)
デシジョン符号を記憶する記憶装置はビ・ノドが残って
おり、この記憶装置はデシジョン符号を記憶するために
、 (1) タイムスロットの識別コードと、(2) 状態
と を番地として使用する。デシジョン符号と状態との結合
は先行状態を定義し、この先行状態が次の遡行ステップ
を初期化するために必要な二つの番地を供給する。
この遡行ステップは、バスの一個のビ・ノドを用いるデ
シジョン符号を記憶する手段により生成される。連続的
に遡行することにより、連続的にバスの先行のビットを
生成する。
バスの最も前の部分は復号器の出力となる。
デシジョン符号を記憶する手段を用いたバスのトレース
について、任意に決めた数値によりさらに説明する。
第3表は記憶されたデシジョンビットの任意の状態(た
だし、スペースの節約のため、AからFで示す6タイム
スロフトのみ)を示す。タイムスロットAは最新のタイ
ムスロットであり、タイムスロットB−Fは遡行した時
間列におけるタイムスロットである。
第3表 第3表は、4個の可能な終了状態のどれからでも初期化
できる遡行トレースに用いるごとができる。第4表は状
態「00」により初期化されるトレースを示す。
第4表 第4表は次のような手順により得られた。状態「00」
はタイムスロット’Aで初期化のために選択された。「
00」とrAJとを番地として用い、第3表からパスピ
ッI−rlJを得て、この「1」が第4表に記入される
。状態「00」の「1」先行状態は状態「10」であり
、第4表のタイムスロットBの行に示されたように、状
態rio」は第二段階を初ルj化する。第4表は行毎に
作られている。「パスビットjで示される値が、復号器
の出力となる。出力は時間系列の順にする必要があり、
第4表は時間を遡行して得られており、出力は列を調べ
ることにより得られる。(次の「状態」は現在の状態に
、左側にデシジョンビットを結合し、右側のビットを削
除することにより得られることに注意する。シフトレジ
スタはこのために用いられる。) 第5表は初期状態が110」である場合の、第4表と同
様の表である。
第5表 第4表と第5表とを比較すると、行A−Dは異なってい
るが、行E以降ば同しである。言い換えると、二つのパ
スは行Eで収束している。(もし状態「01」が初期状
態として選択された場合には第4表の行Bで収束が起き
、状態「11」が初期状態として選択された場合には第
5表の行Bで収束が起きる。)これば、パスの多くが可
能であるような、不定の領域があることを示している。
幾つかの段階では、(干渉の量によっては)全て選択的
なパスは収束してしまい、−個だけの適正なパスが存在
する。
現実の装置では、収束が起きる補償はないが、長いパス
を有するために、はぼ確実に収束する(すなわち、確立
は「1」に非常に近い)。この方法は、記憶されるデシ
ジョン符号が記憶装置内の番地を移動することがないの
で、長いパスの場合に利用できるという利点がある。そ
れぞれのトレースに対していくらかのピントの出力を要
求できる。出力は1タイムスロットあたり1ビツトなの
で、トレースに対して得られるタイムスロットの数は、
それぞれのトレースで生成されるビット数に等しい。こ
のため、従来は、16タイムスロソトに対してトレース
を行い、それぞれのトレースで4ビツトの受信データを
得ていたが、本実施例の場合には、それぞれのトレース
に対して4タイJ、スロットでよい。
第3表は、デシジョンビットの記憶手段に通ずる構成を
示している。すなわち、それぞれのタイムスロットに必
要な領域と、それぞれの領域がそれぞれの状態に対して
1ビツトの記4.α容量を飾えていなければならないと
いうことを示している。
タイムスロットの領域は周期的な時間系列により動作し
、ポインタが周期の開始と終了とを定義する。新しい4
個のパスビットのそれぞれは、最も古いパスピントの上
に書込まれる。
ポインタは最も古い領域を定義するように設定され、ポ
インタにより決められた領域で書込めが行われる。書込
みが終了すると同時に、ポインタは最も新しい領域を定
義する(これにより、トレースの開始地点が決められる
)。ポインタに1を加え(必要なら「0」にリセットし
てノボインタを最も古い領域に再設定する。記憶された
デシジョンピノトは移動しないことが重要である。
これで本発明の詳細な説明を終えるが、終了メトリック
、すなわち、前述の説明で定義しておいたM (00)
、M (01)、M (10)およびM (If) に
ついて説明を付は加える必要がある。値の間の相違だけ
が問題である。定義式により、二つの値の高い方を選択
した値であり、低い方のメトリックは寄与しない。値域
は「8」に制限され、記憶装置の容量が少ない場合でも
満足できる結果が得られる効果がある。記憶容量が充分
に用意されているので、オーバーフローが起こっても誤
りは生しない。
(実施例■) この実施例では実施例Iと同じ方法を用いた例であるが
、大きさが営業的に用いられている典型的な値(K−6
、M−16およびL=128)である場合について説明
する。装置は伝送速度〃なので、それぞれのタイムスロ
ットに4個の適正な信号がある。この特徴は伝送速度2
に関係するものであり、バス長には関係しない。
拘束長は6 (K=6)であり、これにより、64個の
終了状態があり、受信器はメトリックのために64個の
記憶場所を必要とする。これに加えて、それぞれのタイ
ムスロットのデシジョンピノ1−のために、受信器は6
4ビツト(8バイト)の記・億容量を必要とする。受信
器は128(L = 128)のターイムスロットに対
してデシデョン情報を記憶するので、デシジョン符号を
記憶するためには1024ハイドの記憶容量が必要であ
る。以上のことから、作業用の記憶容量を含めても、記
憶容量は2キロハイ1あれば充分である。
本実施例の復号器は、2048バイトの記1,9容量を
有するランダムアクセスメモリ (RAM)で、デシジ
ョン符号を記憶する。このようなRAMは11個の番地
ビットと8個のデータビットを備えている。
64個の状態があるので、デシジョン符号(1ヒツトに
8個記憶される)は8ハイドに記憶され、それぞれのバ
イトは3個の番地ビットを必要とする。残りの8個の番
地ビ・ノドはタイムスロ・ノドの番地指定に用いられる
タイムスロットに対して循環アトIzyノシングが用い
られる。言い換えると、0から255まで計数できる計
数器が、現在のタイムスロ・ノドTの番地を指定するた
めに用いられる。計数値が値Tのとき、tタイムスロッ
ト前のタイムスロ・ノド番よ、d十数値T−tを256
で割った余りにより番地が1旨定されている。T−25
5より以前のタイムスロ・ノドは必要なく、その番地の
データは書替えられてし)る。
このように、RAMの番地指定が容易に系統たてられる
ので、与えられたタイムスロ・ノドにおりる与えられた
状態と関係するデシジョン符号の番地指定が容易である
デシジョン符号を記憶する方法としては、直列並列シフ
トレジスタに一時的に記憶しながら、(例えば)8個の
デシジョン符号が得られた時点で、これらの8個のデシ
シロン符号の組を記憶装置の一つの番地に同時に記憶す
る方法が便利である。これにより、RAMにデシジョン
符号を書き込む必要がある場合には、一つのタイムスロ
ットの間に8個の「時間」がある。これらの1時間」を
「ブレーク」と呼ぶ。この用語は、時間的な中断を含む
ものではなく、排除するものでもない。
デシジョン符号空間にわたってサーチするだめの単純な
構成を第1図に示す。第1図では、第二の番地レジスタ
である6ビツトシフトレジスタ10の6個の並列出力1
1は、記憶部12の14個の番地端子の6個に接続され
る。記憶部12の残りの8個の番地端子13は、第一の
番地レジスタである遡行タイムスロット計数器15に接
続される。シフトレジスタ10の入力端子14は、記憶
部12の単一出力Ω:)1;子に接続される。
8個のデータビットを備えた記憶素子を用いて、本発明
を実施するための簡単な構成を第2図にポす。この図で
は、6ビツトシフトレジスタ20の3個の並列出力24
が、8−1マルチプレクサ21の人力に1妾続される。
8−1マルチプレクサ22の1バイトに記憶された8個
のデシジョンλ,T兄26の組から、ある特定の状態に
対するデシジョン符号と関係する特定のビット25を再
生する。一方この8−1マルチプレクサ21は、RAM
22のデータ出力に接続される。RAM22は、第一の
番地レジスタである遡行タイムスロット計数器23の8
個の出力27と、第二の番地レジスタであるシフトレジ
スタ20の3個の出力2日とにより番地指定される。
シフトレジスタ20は状態Sを記憶し、遡行タイムスロ
ット計数器23はタイムスロットTを記憶していると仮
定する。この番地指定により、RAM22からのシフト
レジスタ20への入力25は、タイムスロットTにおけ
る状態Sの先行状態による正確なデシジョン符号である
。すなわち、最良のパスによる次のビットを再生するた
めに、シフトレジスタ20ばクロックで駆動され、遡行
タイムスロット計数器23はデクリメントされる。
この簡単な回路は、状態と先行状態との基本的に単純な
関係を反映している。連続的なシフトレジスタの内容の
移動と、遡行タイムスロット計数器23のデクリメント
とにより、サーチが存効に行ねれる。
サーチを実行する時点は、上で定義したブレークの間に
行うことが都合がよい。ブレークの間に1タイムスロソ
l−CNkmのバスの1デシジヨンピント)遡行してサ
ーチすると仮定すると、それぞれのタイムスロットで8
デシジョン符号について遡ることができる。16タイム
スロソ1−では、12Bデシジョン符号について遡るこ
とができる。このサーチにより見出された最後の16個
のデシジョン符号が、例えばシフトレジスタ2oに記憶
される。
これらのデシジョン符号が、次の16タイムスl:I 
7トの間に1タイムスロツト毎に復号器の出力となる。
このように、このサーチは非常に安価な装置で実施でき
る。
〔発明の効果〕
以上説明したように、本発明により、ヴイタヒ復号器の
記憶容量を削減することが可能であり、さらに、記憶装
置の番地の指定方法が単純になるため、回路構成を単純
化することができる。したかって、非常に安価にヴイタ
ビ復号器を実現できる効果がある。
【図面の簡単な説明】
第1図は本発明実施例復号器のブロック構成図。 第2図はデシジョン符号空間をサーチするための構成を
示すブロック構成図。 第3図は畳込み符号の符号器のブロック構成図。 1・・・シフトレジスタ、2・・・モジュロ−2加算器
、3・・・モジュロ−2加算器、lO・・・6ビソトシ
フトレジスタ、12・・・記憶部、15・・・遡行タイ
ムスロット計B器、20・・・6ビソトシフトレジスタ
、21・・・8−1マルチプレクサ、22・・・ランダ
ムアクセスメモリ、23′・・・遡行タイムスロット計
数器。 特許出願人代理人 弁理士井出直孝〜 治1 図 尼22 把3羽 一寸一゛−ノ入り

Claims (1)

  1. 【特許請求の範囲】 (11畳込みにより符号化された誤り訂正のための情報
    を含む信号からデータを復号する方法において、 受信装置は、各タイムスロットの各終了状態に対してデ
    シジョン符号を発生し、かつ、そのデシジョン符号をデ
    シジョン記憶手段に記憶し、その記憶手段では、上記デ
    シジョン符号がその終了状態とタイムスロットにより番
    地指定可能な位置に記憶された ことを特徴とする誤り訂正符号の復号方法。 (2)タイムスロット毎に受信した受信信号と畳込み符
    号として適正な信号との相関を表すメトリックを計算す
    る過程と、 このメトリックの最大値により畳込み符号の終了状態を
    決定する過程と、 このメトリンクをタイムスロット毎に更新して記憶する
    過程と、 上記終了状態に対して、1タイムスロツト前に得られた
    終了状態である先行状態からデシジョン符号を生成する
    過程と、 上記終了状態とタイムスロットの識別コードとにより決
    定された記憶装置の番地に上記デシジョン符号を記憶す
    る過程と、 この記憶する過程により記憶されたデシジョン符号を段
    階的に遡行サーチを行うことにより出力を生成する過程
    と を含むことを特徴とする誤り訂正符号の復号力法。 (3)デシジョン符号の値は、 先行状態が°「0」のときrOJであり、先行状態が「
    1」のとき「1」である 特許請求の範囲第(2)項に記載の誤り言1正符号の復
    号方法。 (4)デシジョン記憶手段への記憶は、記1.a番地を
    循環して記憶する過程と、現在の符号を最も古い符号の
    上に重ねて書込む過程と、 」二記記憶番地の循環の開始と終了とを定義する過程と を含む特許請求の範囲第(2)項に記載の誤り訂正筒ル
    Jの復号方法。 (5) 出力を生成する過程は、 タイムスロットの識別コードと、そのタイムスロットに
    おける符号の状態とにより識別される番地を用いてデシ
    ジョン符号を記憶している番地にアクセスする過程と、 このアクセスする過程を繰り返して、その終端が出力を
    定義する復号化のためのパスを生成する過程と を含む 特許請求の範囲第(2)項に記載の誤り訂正符号の復号
    方法。 (6)畳込め符号は、拘束長が6で復号化のためのバス
    が64個の終了状態を有し、 遡行サーチは32ないし2048の過程を含む特許請求
    の範囲第(2)項に記載の誤り81正2.1>−4の復
    号方法。 (7)タイムスロット毎に受信した受信信号古畳込み符
    号として適正な信号との相関を表すメトリンクを計算す
    る手段と、 このメ1〜リンクの最大値により畳込メ29V′3の終
    了状態を決定する手段と、 このメトリックをタイムスロットσに更新し7て記憶す
    る手段と、 上記終了状態に対して、■タイムスロット毎曲に得られ
    た終了状態である先行状態からデシンぢン符号を生成す
    る手段と、 上記終了状態とタイムスロノI・の識別コー1゛とによ
    り決定された番地に上記デシジョン211号を記憶する
    手段と、 この記憶する手段により記憶されたデシジョン符号を段
    階的に遡行ザーチを行うことにより出力を生成する手段
    と を倫えたことを特徴とする誤り訂正符号の復号器。 (8)デシジョン符号を記憶する手段は、タイムスロッ
    トの識別コードを番地として保持する第一の番地レジス
    タと、 η号の状態を番地として保持する第二の番地レジスタと
    、 上記第一の番地レジスタの内容を先行するタイムスロッ
    トの識別コードにより更新する手段と、上記第二の番地
    レジスタの内容を、得られたデシジョン符号により定義
    された状態の値に更新する手段と を含む 特許請求の範囲第(7)項に記載の誤り訂正符号の復号
    器。 (9)第二の番地レジスタはデシジョン符号を記憶する
    手段から得られた符号を入力として受け取るように接続
    されたシフトレジスタである特許請求の範囲第(8)項
    に記載の誤り訂正符号の復号器。 (10)更新して記憶する手段は、 先行する。4+−リンクを得るために、それぞれの終了
    状態の全ての適正な先行状態と一致する値を番地として
    アクセスする手段と、 先行状態から終了状態への遷移に対応する信号メトリン
    クを加算してそれぞれの先行状態のメトリックを得るた
    めの加算手段と、 この加算手段の出力の最大の値とそれぞれの終了状態に
    対応する先行状態とを選択する選択手段と、 上記最大の値を終了状態により決定された番地に送出す
    る送出手段と を備えた 1、T許請求の範囲第(7)項に記載の誤り訂正符号の
    復号器。
JP59114352A 1983-06-03 1984-06-04 誤り訂正符号の復号方法および復号器 Granted JPS6037834A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB838315363A GB8315363D0 (en) 1983-06-03 1983-06-03 Decoding errorcorrecting codes
GB8315363 1983-06-03

Publications (2)

Publication Number Publication Date
JPS6037834A true JPS6037834A (ja) 1985-02-27
JPH0453128B2 JPH0453128B2 (ja) 1992-08-25

Family

ID=10543796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59114352A Granted JPS6037834A (ja) 1983-06-03 1984-06-04 誤り訂正符号の復号方法および復号器

Country Status (7)

Country Link
US (1) US4630032A (ja)
EP (1) EP0127984B1 (ja)
JP (1) JPS6037834A (ja)
AT (1) ATE26371T1 (ja)
CA (1) CA1221460A (ja)
DE (1) DE3462982D1 (ja)
GB (1) GB8315363D0 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210435A (ja) * 1985-03-14 1986-09-18 Nec Corp ビタビ最▲ゆう▼推定装置
JPS62114334A (ja) * 1985-11-14 1987-05-26 Fujitsu Ltd シ−ケンシヤル復号器
JPS6312676A (ja) * 1986-07-03 1988-01-20 Sakura Color Prod Corp 水性インキ組成物

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173930A (ja) * 1984-02-20 1985-09-07 Fujitsu Ltd パイプライン処理ビタビ復号器
GB8507903D0 (en) * 1985-03-26 1985-05-01 Tomlinson M Noise-reduction signal processing arrangement
GB2182529A (en) * 1985-10-30 1987-05-13 Philips Electronic Associated Digital communication of analogue signals
DE3600905A1 (de) * 1986-01-15 1987-07-16 Ant Nachrichtentech Verfahren zum dekodieren von binaersignalen sowie viterbi-dekoder und anwendungen
CA1260143A (en) * 1986-02-24 1989-09-26 Atsushi Yamashita Path trace viterbi decoder
GB8609711D0 (en) * 1986-04-21 1986-05-29 Clark A P Channel estimation & detection
US4748626A (en) * 1987-01-28 1988-05-31 Racal Data Communications Inc. Viterbi decoder with reduced number of data move operations
US4968985A (en) * 1988-06-06 1990-11-06 Digital Equipment Corporation Data demodulation system
US4979175A (en) * 1988-07-05 1990-12-18 Motorola, Inc. State metric memory arrangement for a viterbi decoder
JP2531533B2 (ja) * 1988-08-25 1996-09-04 富士通株式会社 逐次復号器
US5068859A (en) * 1989-06-19 1991-11-26 California Institute Of Technology Large constraint length high speed viterbi decoder based on a modular hierarchial decomposition of the deBruijn graph
JP2795935B2 (ja) * 1989-11-24 1998-09-10 三菱電機株式会社 最尤系列推定装置
DE4038251A1 (de) * 1990-11-30 1992-06-04 Philips Patentverwaltung Entzerrer fuer ein digitales uebertragungssystem
US5343500A (en) * 1991-09-03 1994-08-30 At&T Bell Laboratories Non-linear encoder and decoder for information transmission through non-linear channels
US5491705A (en) * 1992-06-18 1996-02-13 The United States Of America As Represented By The Secretary Of The Air Force De bruijn graph based VLSI viterbi decoder
US5490178A (en) * 1993-11-16 1996-02-06 At&T Corp. Power and time saving initial tracebacks
US5465275A (en) * 1993-11-16 1995-11-07 At&T Ipm Corp. Efficient utilization of present state/next state registers
EP0656712A1 (en) * 1993-11-16 1995-06-07 AT&T Corp. Viterbi equaliser using variable length tracebacks
US5533065A (en) * 1993-12-28 1996-07-02 At&T Corp. Decreasing length tracebacks
US5619514A (en) * 1994-12-29 1997-04-08 Lucent Technologies Inc. In-place present state/next state registers
US6473010B1 (en) * 2000-04-04 2002-10-29 Marvell International, Ltd. Method and apparatus for determining error correction code failure rate for iterative decoding algorithms
JP6957392B2 (ja) * 2018-03-15 2021-11-02 キオクシア株式会社 メモリシステム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240156A (en) * 1979-03-29 1980-12-16 Doland George D Concatenated error correcting system
NL7907141A (nl) * 1979-09-26 1981-03-30 Philips Nv Inrichting voor het behandelen van een informatiestroom met behulp van een foutenkorrigerende konvolutiekode en inrichting voor het detekteren van een daarbij alsnog onherstelbare fout.
US4346473A (en) * 1980-02-26 1982-08-24 Harris Corporation Error correction coding method and apparatus for multilevel signaling
NZ198844A (en) * 1980-11-14 1984-05-31 Plessey Overseas Digital information transmission: two dimensional code

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210435A (ja) * 1985-03-14 1986-09-18 Nec Corp ビタビ最▲ゆう▼推定装置
JPS62114334A (ja) * 1985-11-14 1987-05-26 Fujitsu Ltd シ−ケンシヤル復号器
JPH0312495B2 (ja) * 1985-11-14 1991-02-20 Fujitsu Ltd
JPS6312676A (ja) * 1986-07-03 1988-01-20 Sakura Color Prod Corp 水性インキ組成物

Also Published As

Publication number Publication date
JPH0453128B2 (ja) 1992-08-25
ATE26371T1 (de) 1987-04-15
EP0127984B1 (en) 1987-04-01
CA1221460A (en) 1987-05-05
US4630032A (en) 1986-12-16
GB8315363D0 (en) 1983-07-06
DE3462982D1 (en) 1987-05-07
EP0127984A3 (en) 1985-01-09
EP0127984A2 (en) 1984-12-12

Similar Documents

Publication Publication Date Title
JPS6037834A (ja) 誤り訂正符号の復号方法および復号器
US4606027A (en) Error correction apparatus using a Viterbi decoder
US4797887A (en) Sequential decoding method and apparatus
JPS60180222A (ja) 符号誤り訂正装置
JPH1032498A (ja) 可変レートビタビ復号器
EP2339757B1 (en) Power-reduced preliminary decoded bits in viterbi decoder
US6617985B1 (en) Method and/or apparatus for implementing constraint codes with low error propagation
JP4580927B2 (ja) ビタビ復号装置、およびビタビ復号方法
Lou Viterbi decoder design for the IS-95 CDMA forward link
US7225393B2 (en) Viterbi decoder and Viterbi decoding method
US6910177B2 (en) Viterbi decoder using restructured trellis
EP1024603A2 (en) Method and apparatus to increase the speed of Viterbi decoding
JP3235333B2 (ja) ビタビ復号方法およびビタビ復号化装置
US6578119B2 (en) Method and device for memory management in digital data transfer
CN116073952B (zh) 一种基于MaPU架构的快速并行卷积编译码方法、系统、设备及介质
US3439334A (en) Processing signal information
JP3337950B2 (ja) 誤り訂正復号化方法及び誤り訂正復号化装置
CN110113056B (zh) 一种具有前向纠删功能的面向字的编译码方法
KR100324066B1 (ko) 비터비 복호기
JP2591332B2 (ja) 誤り訂正復号装置
JPS60235529A (ja) ヴイタビ復号装置
JPH0722969A (ja) 演算装置
JPS62274819A (ja) スタックアルゴリズム形逐次復号方法
JPH0120569B2 (ja)
JPH047849B2 (ja)