JPH09284144A - 符号化装置、復号化装置、送信装置及び受信装置 - Google Patents

符号化装置、復号化装置、送信装置及び受信装置

Info

Publication number
JPH09284144A
JPH09284144A JP8091163A JP9116396A JPH09284144A JP H09284144 A JPH09284144 A JP H09284144A JP 8091163 A JP8091163 A JP 8091163A JP 9116396 A JP9116396 A JP 9116396A JP H09284144 A JPH09284144 A JP H09284144A
Authority
JP
Japan
Prior art keywords
parity
data
error
bit
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8091163A
Other languages
English (en)
Inventor
Hiroaki Takano
裕昭 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8091163A priority Critical patent/JPH09284144A/ja
Publication of JPH09284144A publication Critical patent/JPH09284144A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 【課題】 伝送時のデータの誤りを確実に検出すること
ができる符号化装置、復号化装置、送信送信装置及び受
信装置を提供する。 【解決手段】 誤り訂正用情報ビット生成部は、パリテ
ィ生成13により送信データ処理系からの送信データに
対するパリティを生成し、パリティ付加部2は入力デー
タにパリティを付加してデータ送信部に供給する。誤り
検出部3のパリティ生成部23はデータ受信部により受
信された受信データに対するパリティを生成し、パリテ
ィデータ比較部25は受信したパリティとパリティ生成
部23により生成したパリティを比較して受信データの
誤りを検出する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、データ通信を行う
通信装置等において、データの符号化、復号化を行う符
号化装置、復号化装置、符号化したデータを送信する送
信装置、符号化されたデータを受信して復号化する受信
装置に関する。
【0002】
【従来の技術】近年、通信技術の発達に伴い、特にデジ
タル通信を用いて重要なデータを送受信する機会が増加
している。デジタル通信の場合、通信の信頼性は比較的
高いが、伝送路の特性等の要因によっては、ビット誤り
が発生することがある。デジタルデータの場合は誤りが
1ビットであっても、そのデータの本質が大幅に変化し
てしまうことが少なくない。例えば可変長符号化したビ
ットストリーム等では一時的にデータが再生できなくな
ることがあり、実行形式のファイル等では使用不可能と
なってしまう。
【0003】そこで、データの誤りを検出する様々な方
法が使用されている。以下、8x8ビットの送信データ
を送る場合を例に、これらの方法について簡単に説明す
る。
【0004】(a)パリティ付与 送信するデータ中において、”1”の数が奇数になるよ
うに1ビットの情報(パリティビット)を付加するのが
奇数パリティであり、”1”の数が偶数になるようにパ
リティビットを付加するのが偶数パリティである。受信
側の装置は、奇数パリティの場合では、データとパリテ
ィピットを合わせたデータ中の”1”の数が奇数であれ
ば正しく通信が行われたと推定し、”1”の数が偶数で
あれば伝送路を伝送される際に誤り(伝送路誤り)が発
生したと推定する。
【0005】8x8ビットのデータにパリティを付加す
る方法には、垂直パリティを付加する方法と水平パリテ
ィを付加する方法とがある。垂直パリティとは垂直方向
の8ビットに対して付加するパリティであり、水平パリ
ティとは水平方向の8ビットに対して付加するパリティ
である。さらに、これらの2つのパリティを細み合わせ
た積符号を付加する方法等が考えられる。
【0006】(b)複数回の送信 データの受け渡しに確実を期するための方法として、デ
ータの送信を複数回行い、受信側の装置が重複して受信
したデータが一致しているか否かによって伝送路誤りの
発生を推定する方法がある。この方法はアルゴリズムが
単純であるので、簡易な装置構成で実現できるという利
点を有している。
【0007】
【発明が解決しようとする課題】上述のパリティを付与
をする方法は、1つのデータ中に1回(奇数回)の伝送
路誤りが発生した場合に伝送路誤りの発生を検出するこ
とができる。このため、1つのデータ中に2つ以上の伝
送路誤りが発生する確率すなわち伝送路の誤り率が低い
場合は効果的である。しかしながら、例えば伝送路誤り
率が10-4であるような誤り率の高い通信路において
は、1つのデータ中に2つ以上の伝送路誤りが生じる確
率が相対的に大きくなり、パリティによって検出できな
い1つのデータ中に偶数回の伝送路誤りが発生する確率
が増加する。従って、このような伝送路誤り率の高い伝
送路を用いる場合には、送信データにパリティを付加し
て伝送するだけでは、データ誤りの発生頻度を年に数回
程度に低下させることはできない。
【0008】また、データを複数回送信し、これらのデ
ータの一致によって伝送路誤りの発生を推定する方法で
は、データ誤りの発生頻度を年に数回程度に低減するた
めには相当回数のデータ伝送を行ってデータの一致を見
なければならず、実質的なデータの伝送速度が低下して
しまうため、データの伝送時間が長くなってしまう。
【0009】本発明は、上述のような問題点に鑑みてな
されたものであり、受信したデータに誤りがあることを
確実に検出することができる符号化装置、復号化装置を
提供することを目的とする。また、本発明は、データを
確実に送信又は受信することができる送信装置又は受信
装置を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明に係る符号化装置
は、入力データをエラー訂正符号化して出力する符号化
装置であって、雑音を強調するフィルタと、フィルタを
用いて入力データの雑音を強調して第1の等価雑音(パ
リティ)を生成する等価雑音生成手段と、等価雑音生成
手段からの第1の等価雑音を誤り検出用のデータとして
入力データに付加し、符号化データとして出力する出力
手段とを備えている。フィルタは、例えば入力データ中
の任意の参照ビットの周囲のビットの値に基づいて各参
照ビットに対応するビットの値を決定することにより第
1の等価雑音(パリティ)を生成する。
【0011】このような符号化装置により符号化された
入力データは、例えば本発明に係る送信装置により送信
され、本発明に係る受信装置によって受信される。
【0012】本発明に係る受信装置は、本発明に係る復
号化装置を備えており、本発明に係る符号化装置は、入
力データ及び第1の等価雑音を受信する受信手段と、雑
音を強調するフィルタと、フィルタを用いて受信手段に
より受信した入力データの雑音を強調して第2の等価雑
音を生成する等価雑音生成手段と、等価雑音生成手段に
より生成した第2の等価雑音と、受信手段により受信し
た第1の等価雑音を比較して受信データの誤りを検出す
る誤り検出手段とを備える。第1の等価雑音が入力デー
タ中の任意の参照ビットの周囲のビットの値に基づいて
各参照ビットに対応するビットの値が決定されていると
きは、フィルタは、受信手段により受信した入力データ
中の任意の参照ビットの周囲のビットの値に基づいて各
参照ビットに対応するビットの値を決定することにより
第2の等価雑音を生成する。
【0013】
【発明の実施の形態】本発明に係るエラー訂正符号化装
置、エラー訂正復号化装置は、音声、画像、ファイル等
のデータを送受信する送受信装置の符号化/復号化部に
適用することができる。
【0014】図1は本発明の第1の実施形態に係る送受
信装置の要部の構成を示すブロック図である。この送受
信装置は、送信データ処理系からの送信データに基づい
て誤り検出用の情報ビット(パリティ)を生成する誤り
検出用情報ビット生成部1と、この誤り検出用情報ビッ
ト生成部1により生成したパリティを送信データに付加
してデータ送信部に供給するパリティ付加部2と、デー
タ受信部から供給された受信データに基づいてパリティ
を生成し、受信データに付加されているパリティと比較
して受信データの誤りを検出する誤り検出部3とを備え
ている。
【0015】誤り検出用情報ビット生成部3は、図2に
示すように、送信データ処理系から供給された送信デー
タを記憶する送信データ記憶部(メモリ)11と、メモ
リ11に対する書き込み/読み出しを行う際にアドレス
を生成するアドレス生成部12と、送信データに対する
パリティを生成するパリティ生成部13と、生成したパ
リティを記憶するパリティ記憶部(メモリ)14等を備
えている。メモリ11、14には、各々64ビット(8
バイト)の送信データ、パリティが8×8ビット構成の
マトリックス状に記憶される。各メモリ11、14に記
憶された各々のビットの位置は、縦、横各々3ビットの
アドレス(adr)によって指示されるようになってい
る。
【0016】また、この誤り検出用情報ビット生成部1
はアドレス生成部12による読み出し動作が終了したこ
とを示す読み出し終了フラグを発生する読み出し終了フ
ラグ生成部15と、パリティ生成部13がパリティの生
成時あるいはパリティの出力時に使用するアドレスカウ
ンタ16x、16yを備えている。
【0017】また、誤り検出部3は、図3に示すよう
に、データ受信部から供給された受信データ/受信パリ
ティを記憶する受信データ/受信パリティ記憶部(メモ
リ)21と、メモリ21に対する書き込み/読み出しを
行う際にアドレスを生成するアドレス生成部22と、受
信データに対するパリティを生成するパリティ生成部2
3と、パリティ生成部23からのパリティを記憶する生
成パリティ記憶部(メモリ)24と、メモリ22に記憶
されているパリティとメモリ24に記憶されているパリ
ティを比較するパリティ比較部25等を備えている。メ
モリ21には、受信データ及び受信データに付加された
パリティを記憶するために8×8ビットの記憶領域を2
つ設けている。また、この誤り検出部3はパリティ生成
部23がパリティの生成時あるいはパリティの出力時に
使用するアドレスカウンタ26x、26yを備えてい
る。
【0018】上述のように構成された送受信装置では、
図3と同様な構成の誤り検出部を有する他の送受信装置
に対してデータを送信する際には、図4に示すフローチ
ャートに従って行うようになっている。
【0019】すなわち、情報処理機器等から送信データ
が供給されると、送受信装置の送信データ処理系は、送
信データのブロック化、符号化等の処理を行って誤り検
出用情報ビット付加部1のアドレス生成部12に供給す
る。送信データが供給されると、アドレス生成部12
は、図4中のステップS1において、送信データ処理系
からのデータをメモリ11に供給すると共に、このデー
タに対応するアドレスを発生してメモリ11に供給す
る。これにより、送信データ処理系から供給された送信
データがメモリ11に記憶される。
【0020】次にステップS2において、パリティ生成
部13は、アドレスカウンタ16x、16yのカウント
出力に対応する位置のパリティを生成する。具体的に
は、各アドレスカウンタ16x、16yはパリティ生成
部13等から供給されるクロックに基づいて8×8ビッ
トのパリティの各々のビットに対応するアドレスを発生
する。すなわち、アドレスカウンタ16xが0、1、・
・・、6、7、0、1、・・・を繰り返し出力し、アド
レスカウンタ16xの値が7から0にリセットされる度
にアドレスカウンタ16yの値がカウントアップされ、
順次、0、1、2、・・・、6、7が出力される。これ
により、順次、パリティの各々のビットに対応するアド
レスがパリティ生成部13に供給される。
【0021】このようなアドレスが供給されると、パリ
ティ生成部13は、順次、供給されたアドレス(参照ア
ドレス)に対応するビットの周囲の8ビット分の送信デ
ータをアドレス生成部12を介してメモリ11から読み
出し、これらのビットの値に基づいてパリティを求め、
このパリティを参照アドレスと共にメモリ14に供給す
る。具体的には、パリティ生成部13は、例えば図5に
示すように、参照アドレス(x、y)が(5、3)であ
るビットYの周囲の、8ビット分のビットX中の値が”
1”であるビットの数が偶数であれば、参照アドレス
(5、3)に対応するパリティを”1”とし、値が”
1”であるビットが奇数であれば、対応するパリティ
を”0”とする。なお、図6に示す参照アドレスが
(0、0)である場合のように、参照アドレスに対応す
るビットYが8×8ビットの領域の端部にあるときは、
8×8ビットの領域の端部と他の端部が連続しているも
のとしてパリティを求める。すなわち、この場合では参
照アドレスが(7、0)、(7、1)、(1、7)、
(2、7)、(7、7)のビットを参照アドレスが
(0、0)であるビットYの周囲のビットXとしてパリ
ティを求める。
【0022】上述のような演算により、パリティを求め
ると、例えば図7に示すようなアドレスが(4、3)で
あるビットのみが”1”である送信データに対応して、
図8に示すようなアドレス(4、3)であるビットの周
囲のビットのみが”0”であるパリティが求められる。
すなわち、このパリティ演算は雑音(値が”1”である
ビット)を強調する性質を持つフィルタとして機能して
いる。なお、この図7及び図8では値が”1”、”0”
であるビットをそれぞれ、斜線、白抜きで示している。
このように、8×8ビット分のパリティを求めると、パ
リティ生成部13はパリティの演算が終了したことをア
ドレス生成部12に通知する。
【0023】この通知に応じてアドレス生成部12は、
メモリ11に記憶されている送信データを順次、読み出
してパリティ付加部2に供給する。そして、送信データ
の読み出しが終了すると、アドレス生成部12は読み出
し終了フラグ生成部15に指示して読み出し終了フラグ
を有効、例えばハイレベルとする。読み出し終了フラグ
生成部15からの読み出し終了フラグが有効となると、
パリティ生成部13は、メモリ14に記憶されているパ
リティを読み出してパリティ付加部2に供給する。
【0024】アドレス生成部12から送信データが供給
され、続いてパリティ生成部13からパリティが供給さ
れると、パリティ付加部2はステップS3において送信
データにパリティを付加してデータ送信部に供給し、デ
ータ送信部はステップS4においてパリティが付加され
た送信データを送信する。
【0025】この送受信装置は、上述のように送信され
たデータを受信する際には、図9に示すフローチャート
に従って行うようになっている。
【0026】すなわち、データ受信部はステップS11
において他の送受信装置からのデータを受信し、受信デ
ータをアドレス生成部22に供給する。アドレス生成部
22は供給された受信データに対応するアドレスを生成
し、このアドレスと受信データをメモリ21に供給す
る。これにより、8×8ビットの受信データ及びこの受
信データに付加されている8×8ビットのパリティがメ
モリ21に記憶される。例えば上述の図7に示すデータ
と図8に示すパリティを伝送する際に、誤りが生じ、図
10に示すようにアドレス(3、4)のビットが反転し
た場合には、図10に示す受信データと図8に示すパリ
ティがメモリ21に記憶される。
【0027】受信データ及びパリティがメモリ22に記
憶されると、パリティ生成部23はステップS12にお
いて、上述の図4中のステップS2でパリティ生成部1
3が行った演算と同様な演算を行って受信データに対応
する8×8ビットのパリティを求め、求めたパリティを
メモリ24に供給する。これにより、上述の図10に示
す受信データに対して図11に示すようなパリティが求
められ、メモリ24に記憶される。
【0028】パリティ生成部23によってパリティが求
められると、パリティ比較部25は、ステップS13に
おいてパリティ生成部23によって求めたパリティとメ
モリ21に記憶されているパリティとを比較する。上述
の場合では、図8に示すようなパリティと、パリティ生
成部23によって求めた図11に示すようなパリティと
を比較して差を求めると、図12に示すように誤りの生
じたアドレスが(3、4)であるビットの周囲の8ビッ
トのみが”1”となり、他のビットが”0”となる。
【0029】パリティ比較結果が供給されると、受信デ
ータ処理系はステップS14において、供給された比較
結果に基づいて受信データに誤りがあるか否かを判定す
る。伝送時にエラーが生じていなければ、受信データに
付加されているパリティとパリティ生成部23で求めた
パリティの比較結果(差)の全てのビットは”0”とな
る。しかしながら、上述のように伝送時に誤りが生じて
いると、上述の図12に示すように、誤りが生じたビッ
トの周囲の8ビットのみが”1”となる。
【0030】従って、受信データに付加されているパリ
ティとパリティ生成部23で求めたパリティの比較結果
が全て”0”であれば受信データに誤りが無く、パリテ
ィの比較結果が全て”0”でなければ受信データに誤り
があることを検出することができる。
【0031】また、上述の図7に示す受信データに付加
されている図8に示すパリティに誤りを生じ、図13に
示すように受信したパリティの参照アドレス(3、2)
に対応するビットが”1”となった場合は、パリティ生
成部23は、図7に示す受信データから、図8に示すパ
リティを生成する。従って、パリティ比較部25は、図
13に示す受信したパリティと図8に示すパリティ生成
部23によって求めたパリティを比較することにより、
図14に示すような参照アドレス(3、2)に対応する
ビットのみが”1”である比較結果を得る。従って、こ
の場合は、値が”1”であるビットに基づいて受信した
パリティの参照アドレス(3、2)に対応するビットが
誤っていることを確認することができる。
【0032】受信したパリティと、受信データから生成
したパリティとが全て一致していれば、受信データ処理
系は、受信データに誤りがないものとし、図9に示す処
理を終了し、受信データの復号化処理等を行ってデータ
を再生する。また、受信したパリティと、受信データか
ら生成したパリティとが1ビットでも異なっている場合
には、受信データ処理系は受信データが誤っているもの
とし、続くステップS15において、エラー訂正、ある
いは送信データ処理系等を介して当該受信データの送信
元に対するデータの再送信を指示するメッセージ等の送
信等の処理を行って終了する。再送信されたデータを受
信すると、この送受信装置は、図9に示す処理を再実行
する。
【0033】この送受信装置では、上述したように送信
データに参照アドレスのビットの周囲の8ビットに基づ
いて求めたパリティを付加して送信し、受信データのパ
リティを求め。求めたパリティを受信データに付加され
ているパリティと比較することにより、受信したデータ
中に誤りが生じているか否かを検出することができる。
【0034】上述のように、この送受信装置では、各ビ
ットの周囲の8ビットからパリティを形成しているた
め、受信データに1ビット分の誤りが生じている場合で
あっても、受信したパリティと受信データから生成した
パリティの比較結果が複数ビットもしくは8ビット程度
分異なることになるため、伝送時のデータの誤りを確実
に検出することができる。従って、このような検出結果
に基づいて、誤り訂正、データの再送信等の処理を行う
ことによりデータ送信の信頼性を向上させることができ
る。
【0035】上述の実施形態では誤り検出用情報ビット
生成部、誤り検出部等をハードウェアで構成したが、こ
れらをソフトウエアにより構成することもできる。
【0036】また、上述の実施形態の説明では、フィル
タとして送信データ中の参照ビットの周囲のデータに基
づいて参照ビットに対応するパリティを求めるパリティ
生成部を用いたが、このフィルタとしては、マトリック
ス状に配列した送信データ中の雑音(この場合は、値
が”1”であるビットを意味する)を強調するフィルタ
であれば、画像処理等に用いられるフィルタ等を用いる
ことができる。また、上述の実施形態の説明では、デー
タを送受信するための基本的な構成のみについて述べた
が、この送受信装置は伝送路で発生する誤りを確実に検
出することができるため、上述の送信データ、受信デー
タとして暗号の鍵の情報や、金融サービス等の重要なデ
ータを送受信する場合等にも適応することができる。
【0037】
【発明の効果】本発明に係る符号化装置及び復号化装置
では、符号化装置の等価雑音生成手段がフィルタを用い
て入力データの雑音を強調して第1の等価雑音を生成
し、出力手段が入力データに第1の等価雑音を付加して
送信し、復号化装置の等価雑音生成手段が、フィルタを
用いて受信手段により受信した入力データの雑音を強調
して第2の等価雑音を生成し、誤り検出手段が受信手段
により受信した第1の等価雑音を比較して受信データの
誤りを検出しているため、入力データあるいは第1の等
価雑音に誤りが生じた場合に、第1の等価雑音と第2の
等価雑音が一致せず、誤り検出手段が入力データの誤り
を検出することができる。このため、受信した入力デー
タ中の誤りを確実に検出することができる。
【0038】また、フィルタが入力データ中の任意の参
照ビットに対応する第1の等価雑音(パリティ)のビッ
トの値を、当該ビットに対応する入力データ中の参照ビ
ットの周囲のビットの値に基づいて生成することによ
り、受信した入力データ中のいずれかのビットに誤りが
生じた場合に、受信した第1の等価雑音と受信した入力
データから求めた第2の等価雑音との比較結果中の、入
力データに誤りが発生した位置の周囲のビットが等価雑
音の不一致を示す値となるため、誤り検出手段が受信し
た入力データの誤りを確実に確認することができる。
【0039】また、本発明に係る送信装置又は受信装置
は、本発明に係る符号化装置又は復号化装置を備えてい
るため、入力データを確実に送信又は受信することがで
きる。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態に係る送受信装置の
要部の構成を示すブロック図である。
【図2】 上記送受信回路を構成する誤り検出用情報ビ
ット生成部の詳細な構成を示すブロック図である。
【図3】 上記送受信回路を構成する誤り検出部の詳細
な構成を示すブロック図である。
【図4】 上記送受信装置における符号化処理を示すフ
ローチャートである。
【図5】 上記誤り検出用情報ビット生成部を構成する
パリティ生成部によりパリティを生成する際に参照する
ビットの位置の一例を示す図である。
【図6】 上記パリティを生成部を生成する際に参照す
るビットの位置の他の例を示す図である。
【図7】 上記送受信装置によりパリティを付加して送
信する送信データの一例を示す図である。
【図8】 上記送受信データに対応するパリティを示す
図である。
【図9】 上記送受信装置における復号化処理を示すフ
ローチャートである。
【図10】 上記送受信装置により受信する受信データ
の一例を示す図である。
【図11】 上記受信データから生成したパリティを示
す図である。
【図12】 受信データに付加されているパリティと受
信データから生成したパリティとの比較結果を示す図で
ある。
【図13】 受信したパリティに誤りが生じた場合の一
例を示す図である。
【図14】 上記誤りが生じたパリティと上記受信デー
タから生成したパリティとの比較結果を示す図である。
【符号の説明】
3 誤り検出用情報ビット生成部、1 パリティ付加
部、2 誤り検出部、13、23 パリティ生成部、2
5 パリティ比較部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 入力データをエラー訂正符号化して出力
    する符号化装置であって、 雑音を強調するフィルタと、 該フィルタを用いて上記入力データの雑音を強調して第
    1の等価雑音を生成する等価雑音生成手段と、 該等価雑音生成手段からの第1の等価雑音を誤り検出用
    のデータとして上記入力データに付加し、符号化データ
    として出力する出力手段とを備えることを特徴とする符
    号化装置。
  2. 【請求項2】 上記フィルタは、入力データ中の任意の
    参照ビットの周囲のビットの値に基づいて各参照ビット
    に対応するビットの値を決定することにより上記第1の
    等価雑音を生成することを特徴とする請求項1に記載の
    符号化装置。
  3. 【請求項3】 入力データに該入力データの雑音を強調
    して生成された第1の等価雑音が誤り訂正用のデータと
    して付加されてエラー訂正符号化された符号化データを
    復号するエラー訂正復号装置であって、 上記入力データ及び第1の等価雑音を受信する受信手段
    と、 雑音を強調するフィルタと、 該フィルタを用いて上記受信手段により受信した入力デ
    ータの雑音を強調して第2の等価雑音を生成する等価雑
    音生成手段と、 上記等価雑音生成手段により生成した第2の等価雑音
    と、上記受信手段により受信した第1の等価雑音を比較
    して受信データの誤りを検出する誤り検出手段とを備え
    ることを特徴とする復号化装置。
  4. 【請求項4】 上記第1の等価雑音は、入力データ中の
    任意の参照ビットの周囲のビットの値に基づいて各参照
    ビットに対応するビットの値が決定されることにより生
    成されており、 上記フィルタは、上記受信手段により受信した入力デー
    タ中の任意の参照ビットの周囲のビットの値に基づいて
    各参照ビットに対応するビットの値を決定することによ
    り上記第2の等価雑音を生成することを特徴とする請求
    項3に記載の復号化装置。
  5. 【請求項5】 請求項1又は請求項2のいずれか一項に
    記載の符号化装置を備えることを特徴とする送信装置。
  6. 【請求項6】 請求項3又は請求項4のいずれか一項に
    記載の復号化装置を備えることを特徴とする受信装置。
JP8091163A 1996-04-12 1996-04-12 符号化装置、復号化装置、送信装置及び受信装置 Withdrawn JPH09284144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8091163A JPH09284144A (ja) 1996-04-12 1996-04-12 符号化装置、復号化装置、送信装置及び受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8091163A JPH09284144A (ja) 1996-04-12 1996-04-12 符号化装置、復号化装置、送信装置及び受信装置

Publications (1)

Publication Number Publication Date
JPH09284144A true JPH09284144A (ja) 1997-10-31

Family

ID=14018827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8091163A Withdrawn JPH09284144A (ja) 1996-04-12 1996-04-12 符号化装置、復号化装置、送信装置及び受信装置

Country Status (1)

Country Link
JP (1) JPH09284144A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270462A (ja) * 2005-03-24 2006-10-05 Tdk Corp 無線センサ装置及びこれを用いた無線センサシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270462A (ja) * 2005-03-24 2006-10-05 Tdk Corp 無線センサ装置及びこれを用いた無線センサシステム

Similar Documents

Publication Publication Date Title
US8745469B2 (en) Signal segmentation method and CRC attachment method for reducing undetected error
US20030066016A1 (en) Methodology for detecting lost packets
US20040117722A1 (en) Performance of communication systems using forward error correction
JP2009510875A (ja) エラー管理用の方法及び装置
US7137057B2 (en) Method and apparatus for performing error correction code (ECC) conversion
US8910009B1 (en) Method and apparatus for enhancing error detection in data transmission
US5381422A (en) Device for correcting code error
US5938773A (en) Sideband signaling with parity bit schemes
US10860415B2 (en) Memory architecture including response manager for error correction circuit
CN111464267A (zh) 通信数据校验方法、装置、计算机设备和存储介质
KR950010768B1 (ko) 에러 정정 코드 복호 장치 및 그 방법
JPH09284144A (ja) 符号化装置、復号化装置、送信装置及び受信装置
US7007223B2 (en) Efficient method and apparatus for low latency forward error correction
CN112564858B (zh) 卫星导航用crc纠错方法及系统
JPH1022839A (ja) 軟判定誤り訂正復号方法
JP3256006B2 (ja) 誤り訂正符復号化方式および誤り訂正符復号化装置
JPS61270935A (ja) ワイヤレス伝送システム
JP2870408B2 (ja) エラー推測機能を備えたファクシミリ装置
JPH08293801A (ja) ディジタル情報の誤り制御方法及びその装置
US20050060634A1 (en) System and method for error detection in encoded digital
JP2002208913A (ja) 誤り訂正復号化情報の信頼度設定方式
JPS589449A (ja) デ−タ・メツセ−ジ復号方式
JPS59131237A (ja) 復号回路
JPH04278727A (ja) 誤り訂正方法とそれを用いた音声復号方法およびarq           伝送方法
JP3356254B2 (ja) 符号化装置及び復号装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030701