JPH1084334A - データ伝送方式 - Google Patents

Abstract

(57)【要約】 【課題】 フレーム毎に順次伝送する単方向形態のデー
タ伝送方式の改良に関し、各々のフレームが連続して欠
落またはエラーしない条件に於いて、一つのフレームが
欠落またはデータエラーした時にフレーム内のデータを
簡単な回路形式で回復することを目的とする。 【解決手段】 １つのフレームに以前のフレームのデー
タ列と現在のフレームのデータ列を複数個多重する（前
々回と前回でも可）と共に、１フレーム毎に符号の異な
る規則的な信号、フレーム識別符号とフレーム内のデー
タエラーを検出するためのチェック符号、ＣＲＣ符号を
付加して伝送し、受信側にてこのフレーム識別信号の符
号及びＣＲＣ符号とフレーム内のデータを規則的な演算
方法でチェックした結果を監視しながらフレーム内の複
数データ列から一方のデータ列を選択して出力するもの
である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】 フレーム毎に順次伝送する
単方向形態のデータ伝送方式の改良に関するものであ
る。

【０００２】

【従来の技術】 図４に従来の伝送方式を示すブロック
図の一例をしめす。

【０００３】図４−ａは送信側のブロック図、図４−ｂ
は受信側ブロック図をしめす。

【０００４】同図において、１はデータ列１次メモリ
部、２はデータレート変換用メモリ、３は誤り訂正符号
付加回路、４は受信側データ列１次メモリ部、５は誤り
検出回路、６は誤り訂正回路制御信号線、７は誤り訂正
回路、８は受信側出力データレート変換用メモリ部であ
る。

【０００５】データの伝送方向が単方向（データを再送
する手段が無い伝送形態等）の場合に、伝送データに誤
りの無い高品質な伝送を提供するためには、図４（ａ）
に示す如く多重化するデータ列に、誤り訂正符号付加回
路３にて誤り訂正符号を付加して伝送し、受信側に於い
ては図４（ｂ）に示す如く誤り検出回路５、及び誤り訂
正回路７により、データ誤りがあった場合、この回路の
誤り訂正のアルゴリズムに従ってデータを回復させる方
法（誤り訂正方式）であった。従って、この誤り訂正方
式の回路規模及びアルゴリズムが膨大かつ複雑となりハ
ードウエアが高価になってしまうことや、誤り訂正に限
界がある欠点があった。しかもバースト的な誤り（フレ
ーム内のデータが全て欠落する場合も含む）が発生した
場合のデータの回復は不可能であった。

【０００６】

【発明が解決しようとする課題】 伝送路で発生するエ
ラーとしては、フレーム毎が連続して誤る場合と間欠的
に誤る（欠落も含む）ものがある。ここではフレームが
連続して誤らない条件で、フレーム内のデータを回復、
つまり正しくデータを伝送することが課題でありかつ安
価に実現するものである。

【０００７】

【課題を解決するための手段】 本発明は上記の目的を
達成するため、１つのフレームに以前のシリアルデータ
列と現在のシリアルデータ列を多重する（前々回と前回
でも可）と共に、１フレーム毎にＣＲＣ（ｃｙｃｌｉｃ
ｒｅｄｕｄａｎｃｙ ｃｈｅｃｋ）符号及びフレーム
毎には直前のフレームと相違することを示す符号（フレ
ーム識別符号と称する）を付加して伝送し、受信側にて
ＣＲＣ符号及びフレーム識別符号を監視しながら１レー
ム内データの誤り及びフレームそのものの欠落を判定
し、データの回復を行うものである。

【０００８】フレーム内のデータが誤らなかった場合
は、フレーム内のデータ演算結果と検出したＣＲＣ符号
の加算結果は一定の規則的な符号となる。また、フレー
ムが欠落しなかった場合、フレーム識別符号はある一定
の規則的な符号の繰り返しとなって現れることから、最
終的に出力するデータ列は一方のメモリに記憶されたデ
ータ列のみとなるよう選択する。フレーム内のデータが
誤った場合は検出したＣＲＣ符号の加算結果は規則的な
符号とならないためフレームのデータが誤ったことが分
かる。また、フレームが欠落した場合はフレーム識別符
号は規則的な繰り返しになって現れないことからフレー
ムが欠落したことが分かる。このような場合は当該フレ
ームのデータ列は出力せず以前にメモリしたデータ列
と、現在メモリしたデータ列の両方のデータ列を出力す
るように制御するものである。

【０００９】その結果、１つのフレームでデータ誤りが
発生した場合又は１つのフレームが欠落しても多重化さ
れたデータ列は２重化された一方のデータ列で補正され
るのでデータエラーのない通信を提供することができ
る。

【００１０】

【発明の実施の形態】本発明の実施例を図面により説明
する。

【００１１】図１、図２、図３により本発明の概略を説
明する。

【００１２】図１、図２の場合、フレーム毎に多重する
データａ〜ｄは当該フレームの時間内で処理されたデー
タであり、ｎ−１ではａ、ｎではｂ、ｎ＋１ではｃ、ｎ
＋２ではｄであり、多重化する場合はフレームがｎの場
合には当該フレーム時間内で処理されたデータｂとフレ
ームｎ−１で処理されたデータａが多重化される。 次
のフレームｎ＋１の場合は当該フレーム時間内で処理さ
れたデータｃと以前のフレームｎで処理されたデータｂ
が多重化される。

【００１３】以降同様にフレームｎ＋２ではｄとｃが多
重化される。しかるに、当該フレームには、直前に処理
されたデータと当該フレーム時間内で処理されたデータ
の２フレーム分のデータ列が多重化され受信側に伝送さ
れる。さらに、一つのフレームにはＣＲＣ符号及びフレ
ームの毎に以前のフレームと相違することを示すフレー
ム識別信号（各図においてはＤＩＶＣとして示す）が多
重化される。

【００１４】受信側ではフレーム毎にＣＲＣチェックを
するとともに、ＣＲＣ符号及びフレーム識別信号の付い
た複数のフレームのデータ列は分離され、複数のフレー
ムのデータ列毎のメモリに記憶し、以下の方法で選択し
た後最終出力データとなる。

【００１５】フレームのデータが誤らなかった場合、お
よびフレームが欠落しなかった場合は、受信側でのＣＲ
Ｃチェック結果およびフレーム識別符号はある規則的な
符号となって現れる。このような場合は、最終的に出力
するデータは一方のメモリに記憶されたデータのみ選択
する。（図１、図２の場合は右メモリのデータのみ（図
の●印側）が出力対象である）しかし、あるフレームの
データが誤った場合または欠落した場合は、ＣＲＣチェ
ック結果が異常値となるか、または、フレーム識別信号
は不規則な符号となって現れる。

【００１６】図１の場合はフレームが欠落した例を表
し、ｎ＋２のフレームにてフレーム識別信号の変化は１
→１でありｎ＋１のフレームが欠落していることを示し
ている。また、図２の場合はｎ＋１のフレームにてＣＲ
Ｃチェック結果が“Ｚ”以外となり当該フレームが誤っ
た状態を示している。このような場合は次のフレームに
て左メモリのデータと右メモリのデータの両方のデータ
を出力するように制御する。よって、あるフレームが欠
落またはデータエラーしてもデータ列は正常に復活させ
ることができる（図１・図２の場合はｎフレームのｂを
出力した後ｎ＋２のフレームにてｃとｄが出力され、ｎ
＋１のフレームが欠落してもｂｃｄと出力されるためデ
ータ列の欠落及びデータ誤りは防止できる）。

【００１７】次に図３について説明する。

【００１８】図３の場合、フレーム毎に多重するデータ
ａ〜ｅは当該フレーム及び当該フレーム以前の時間内で
処理されたデータであり、ｎ−２ではａ、ｎ−１では
ｂ、ｎではｃ、ｎ＋１ではｄ、ｎ＋２ではｅである。こ
のａ〜ｅのデータはフレームがｎ−１の場合には当該フ
レーム以前のｎ−２のデータａと当該フレームｎ−１の
データｂが多重化される。また、フレームがｎの場合に
は当該フレーム以前のｎ−１のフレームで多重化したデ
ータと同じデータａとｂが多重化される。

【００１９】図３の場合、図１、図２と異なるところは
当該フレームに多重化するデータ列は、前フレームのデ
ータ列とフレーム識別信号により異なることである。

【００２０】ＣＲＣ符号の付加方法は図１、図２と同様
であるので図３の多重化方法でデータが誤ったときの回
復方法は省略し、フレームが欠落する場合のみ説明す
る。

【００２１】しかるにフレーム識別信号が０の場合は、
当該フレームのデータ列は直前のフレームと前々のフレ
ームのデータ列が複数列多重化される。従って、ｎ＋１
フレームの場合はｎ−１及びｎフレームのデータｂ、ｃ
が多重化され、また、次のフレームｎの場合、フレーム
識別符号が１であるため直前のフレームで多重化された
２フレーム分のデータと同じデータが多重化される。
（図３のｎ＋２フレームの場合はｃ、ｄが多重化され
る）受信側ではフレーム識別信号に続く複数のデータ列
は分離され、複数のデータ列毎のメモリに記憶され、以
下の方法で選択され、最終出力データとなる。

【００２２】フレームが欠落せずデータエラーも無い場
合は、検出したフレーム識別信号の変化は図１と同様に
以前の符号と異なる結果となって現れ、ＣＲＣチェック
結果も規則的な値となる。従って、最終的に出力するデ
ータ列はフレーム識別信号が１の場合は出力せず０の場
合のみ出力するように制御する（図３の場合ｎ−１、ｎ
＋１がフレーム識別符号が０のフレームである）。しか
し、あるフレームが欠落した場合は、検出したフレーム
識別信号は以前の符号と同じ符号となる。図３の場合ｎ
＋１フレームが欠落し、ｎ＋２フレームでフレーム識別
符号が１であるがフレーム識別符号の変化が１→１のた
め、そのままｃとｄを出力する。よって、あるフレーム
が欠落してもデータ列は正常に復活させることができ
る。図３の場合はｎ−１フレームでａｂを出力した後ｎ
フレームにて出力せず、ｎ＋２フレームでｃｄが出力さ
れ、ｎ＋１のフレームが欠落してもａｂｃｄと出力され
るためデータ列の欠落は防止できる。

【００２３】次に具体的な本発明の１実施例について図
５〜図１２により説明する。

【００２４】図５は本発明の１実施例の送信側ブロック
図を示す。図６は本発明の１実施例の送信側動作を表し
た動作図を示す。図７は本発明の１実施例の受信側ブロ
ック図を示す。図８は本発明の１実施例の受信側動作を
表した動作図を示す。図９は本発明の第２の実施例の送
信側のブロック図を示す。図１０は本発明の第２の実施
例の送信側動作を表した動作図を示す。図１１本発明の
第２の実施例の受信側のブロック図を示す。図１２は本
発明の第２の実施例の受信側動作を表した動作図を示す
第１の実施例を図５〜図８を用いて説明する。

【００２５】はじめに、図６に示した如く各フレームの
データ列Ａ〜Ｄは各タイミングａ〜ｆに従って１次メモ
リ部９および２次メモリ部１０にフレーム１〜４の順番
通りメモリされる（図５参照）。一方、１次／２次メモ
リ切り換え部１１の制御はａ〜ｆのタイミングで図６に
示した如く行われ、フレーム１〜４までシ−ケンスが進
んだ状態で最終的に出力されるデータ列はＡＡＢＢＣＣ
ＤＤとなり、送信側データレート変換用メモリ部１３に
メモリされる。この後送信フレーム毎にＣＲＣ符号演算
部１５でＣＲＣ符号を算出する、更にフレーム毎にフレ
ーム識別信号（フレーム識別信号）付加回路部１４でフ
レーム識別信号（この実施例ではフレーム毎に１と０を
交互に送出する）を付加した後さらにＣＲＣ符号付加部
１６でＣＲＣ符号が付加された後送信データとして送出
される。尚、データレート変換用メモリ部１３は送信デ
ータを２フレーム分（ＡＢまたはＢＣ他）のデータ列を
当該フレーム時間内で伝送するために入力されるデータ
の伝送レートより高速の伝送レートに変換するためのメ
モリである。

【００２６】フレーム毎にＣＲＣ符号とフレーム識別信
号を付加した受信データ列（ＡＡＢＢＣＣＤＤ）は受信
側１次メモリ部１７及び受信側２次メモリ部１８にメモ
リされ、フレーム識別信号検出回路１７の判定結果、及
びＣＲＣチェック回路２０の判定結果により、受信側１
次／２次メモリ切り換え部２１により、メモリを選択し
た後、受信側出力データレート変換用メモリ部２２にメ
モリされた後最終的なデータ列として出力される（図７
参照）。

【００２７】この動作を示した図が図８である。フレー
ム１〜３まではフレーム識別符号の変化が１→０、また
は、０→１であり正常にフレームを受信した状態であ
る。この場合のメモリ切り換え部２１は、受信側２次メ
モリ１８側となるように切り換えているので最終的に受
信側出力データレート変換用メモリ部２２にメモリされ
るデータはＣＢＡである。

【００２８】一方、フレーム４が欠落した場合は、フレ
ーム３のデータを受信した後フレーム５のデータを受信
する。この時、フレーム識別符号の変化は１→１となり
フレームが欠落したことが分かる。この様な場合の切り
換え部２１は、受信側１次メモリ１７側に切り換えた
後、受信側２次メモリ１８側に切り換えるように制御す
る。

【００２９】従って最終的に受信側出力データレート変
換用メモリ部２２にメモリされるデータはＥＤＣＢＡと
なり、４フレーム目のシリアルデータ列（ＣＤ）が欠落
しても正常に復旧できるものである。また、フレーム６
にてデータエラーした場合、ＣＲＣチェック回路２０の
結果はＺ以外となり、当該フレームがデータエラーした
ことがわかる。 この場合、切り換え部２１は受信１次
メモリ１７及び受信２次メモリ１８のデータを選択せ
ず、次のフレームで受信１次メモリ１７に切り替えた
後、受信２次メモリ１８に切り換えるように制御する。
従って、最終的に受信側出力データレート変換用メモリ
部２２にメモリされるデータはＧＦＥＤＣＢＡとなり、
６フレーム目のシリアルデータ列（ＥＦ）でデータエラ
ーしても正常に復旧できるものである。

【００３０】次に第２の実施例を図９〜図１２を用いて
説明する。

【００３１】図１０に示した如く各フレームのシリアル
データ列、Ａ〜Ｇは各タイミングａ〜ｊに従って１次〜
４次メモリ部２３〜２６まで順次メモリされる。

【００３２】一方、最終的に出力されるデータはａ〜ｊ
の各タイミングで、図１０に示した如く２次／３次／４
次メモリ切り換え部２７で選択され、フレーム１〜７ま
でシ−ケンスが進んだ状態で最終的に出力されるデータ
は、ＡＢＡＢＢＣＢＣＣＤＣＤＦＧとなる。

【００３３】各フレームの先頭には、第１の実施例と同
様にフレーム識別信号とＣＲＣ符号を付加した後送信デ
ータとして出力される。

【００３４】このフレーム毎にフレーム識別信号とＣＲ
Ｃ符号が付加された受信データ列（ＡＢＡＢＢＣＢＣＣ
ＤＣＤＦＧ）は、受信側１次メモリ部２９にメモリされ
ると共に、フレーム識別信号検出回路１９及びＣＲＣチ
ェック回路２０の判定結果により、メモリ選択部３０で
選択した後、受信側出力データレート変換用メモリ部２
２に最終的なシリアルデータとしてメモリされる。

【００３５】この動作を示した図が図１２である。

【００３６】フレーム１〜５まではフレーム識別符号符
号の変化が１→０または０→１であり、正常にフレーム
を受信した状態である。従って、フレーム識別符号の符
号が０の状態の時のみ受信したデータが出力データレー
ト変換用メモリ部１９に取り込むように選択される。よ
って、最終的にメモリされるデータはＤＣＢＡである。
一方、フレーム６が欠落した場合は、フレーム５のデー
タを受信した後フレーム７のデータを受信する。この
時、フレーム識別符号符号の変化は１→１となりフレー
ムが欠落したことが分かる。この場合、メモリ選択部３
０は受信側１次メモリ側２９に切り換えた後、受信デー
タを出力データレート変換用メモリ部２２に取り込むよ
うに選択する。 従って、最終的に出力データレート変
換用メモリ部２２にメモリされるデータはＦＥＤＣＢＡ
となり、フレーム６が欠落しても正常に復旧できるもの
である。また、フレーム８にてデータエラーした場合、
ＣＲＣチェック回路２０の結果はＺ以外となり、当該フ
レームがデータエラーしたことがわかる、この場合、切
り換え部３０は当該フレーム８のデータを選択せず次の
フレーム９で受信１次メモリ２９に切り換えるように制
御する。従って、フレームが１０まで進んだ状態で受信
側出力データレート変換用メモリ部２２にメモリされる
データはＪＩＨＧＦＥＤＣＢＡとなり、８フレーム目の
シリアルデータ列（ＨＧ）でデータエラーしても正常に
復旧できるものである。

【００３７】尚、上記第１及び第２の実施例の説明では
複数のメモリのデータを切り換え叉は選択する方法であ
るが、一つのメモリで当該メモリのアドレスを選択指定
して、出力するデータを選択する方法でも同様に実現で
きる。

【００３８】

【発明の効果】 以上説明したように本発明によれば、
フレーム欠落またはデータエラーが発生してもフレーム
毎に付加したフレーム識別信号の極性または極性変化を
判定及びデータエラーを判定するＣＲＣ符号を含んだＣ
ＲＣチェックだけでフレーム毎に２重化されたデータ列
から一方のデータ列を補完するので、単方向であっても
データエラーのない通信を簡単なハードウエアで提供す
ることができ、信頼性の高い安価な伝送装置を実現する
ことが出来る。

【図面の簡単な説明】

【図１】本発明の説明図。

【図２】本発明の説明図。

【図３】本発明の説明図。

【図４】従来の伝送方式を示す装置ブロック図

【図５】本発明の１実施例の送信側ブロック図。

【図６】本発明の１実施例の送信側動作を表した動作説
明図。

【図７】本発明の１実施例の受信側ブロック図。

【図８】本発明の１実施例の受信側動作を表した動作説
明図。

【図９】本発明の第２の実施例の送信側のブロック図。

【図１０】本発明の第２の実施例の送信側動作を表した
動作説明図。

【図１１】本発明の第２の実施例の受信側のブロック
図。

【図１２】本発明の第２の実施例の受信側動作を表した
動作説明図。

【符号の説明】

１ データ列１次メモリ部、２ データレート変換用メ
モリ、３ 誤り訂正符号付加回路、４ 受信側データ列
１次メモリ部、５ 誤り検出回路、６ 誤り訂正回路制
御信号線、７ 誤り訂正回路、８ 受信側出力データレ
ート変換用メモリ部、９ １次メモリ部、１０ ２次メ
モリ部、１１ １次／２次メモリ切り換え部、１２ １
次／２次メモリ切り換え部を制御する回路、１３ 送信
側データレート変換用メモリ部、１４ フレーム識別信
号付加回路部、１５ ＣＲＣチェック符号演算部、１
６ ＣＲＣ符号付加部、１７ 受信側１次メモリ部、
１８ 受信側２次メモリ部、１９ フレーム識別信号検
出回路部、２０ ＣＲＣチェック回路、２１ 受信側
１次／２次メモリ切り換え部、２２ 受信側出力データ
レート変換用メモリ部、２３ １次メモリ部、２４ ２
次メモリ部、２５３次メモリ部、２３ ４次メモリ部、
２７ ２次／３次／４次メモリ切り換え部、２８ ２次
／３次／４次メモリ切り換え制御回路、２９ 受信側１
次メモリ部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 １つの集合したデータブロック（以降フ
   レームと略す）を順次伝送する伝送形態に於いて、 前記データブロックは隣接するブロックには共通のデー
   タを含み、 該データブロック内のデータ誤りの検出と、前記データ
   ブロックの欠落とを検出し、少なくとも、前記データブ
   ロック内データ誤りかデータブロックの欠落を検出した
   場合には、前記隣接するブロックのデータで、誤りデー
   タまたは欠落データを補うことを特徴とするデータ伝送
   方式。
2. 【請求項２】 １つの集合したフレームを順次伝送する
   伝送装置に於いて、 前記フレーム毎に送出する側には、複数のフレームのデ
   ータを記憶するメモリと、該メモリから出力するデータ
   列を選択する手段と、該選択手段によって連続したフレ
   ームのデータ列を一つのフレームに多重して記憶するメ
   モリと、該メモリから出力されるフレーム毎に直前のフ
   レームと相違することを示す符号（以下フレーム識別符
   号と称す）を付加するとともに、当該フレーム全体のデ
   ータ列を任意の規則的な方法で演算し、その演算結果が
   ある規則的な値になるようにするための符号を付加する
   手段をもち、該フレームを受信する側に於いては該フレ
   ーム識別符号を検出する手段と、当該フレーム全体を送
   信側と同様な演算方法で演算処理した後同時に送られて
   きたＣＲＣ符号と加算し、前記任意の規則的な符号とな
   るかをチェック（以降ＣＲＣチェックと略称する）する
   とともにフレーム内の複数のデータ列を記憶する手段
   （以降データメモリと略す）と、該フレーム間符号に規
   則性がある場合及び該ＣＲＣチェック結果に規則性があ
   る場合は該複数のデータメモリの内から一方のデータメ
   モリのみのデータ列を選択し、フレーム識別符号及びＣ
   ＲＣチェック結果に不規則性がある場合は該複数のデー
   タメモリのデータ列を当該フレーム時間内で選択し、出
   力することを特徴とするデータ伝送方式。
3. 【請求項３】 １つの集合したフレームを順次伝送する
   伝送装置に於いて、フレーム毎に送出する側に於いて
   は、複数のフレームのデータを記憶する手段（以降メモ
   リと略す）と、該メモリから出力するデータ列を選択す
   る手段と、該選択手段によって連続したフレームのデー
   タ列を一つのフレームに多重して記憶するメモリと、該
   メモリから出力されるフレーム毎の多重化したデータを
   複数のフレームに更に分割して出力する手段と、該メモ
   リから出力されるフレーム毎にはフレーム識別符号を付
   加するとともに、フレーム全体のデータ列をある規則的
   な方法で演算し、その結果がある規則的な値になるよう
   にするためのＣＲＣ符号を付加する手段をもち、該フレ
   ームを受信する側に於いては該フレーム間符号符号を検
   出する手段と当該フレーム全体を送信側と同様な演算方
   法で演算処理した後同時に送られてきたＣＲＣ符号と加
   算し、ある規則的な符号となるかチェックするＣＲＣチ
   ェックとともにフレーム内の複数のデータ列を記憶する
   手段（以降データメモリと略す）と、該フレーム識別符
   号の判定結果または該ＣＲＣチェック結果から該データ
   メモリから出力するか否かまたは該データメモリに入力
   するデータを出力するかを選択する手段をもつことを特
   徴とするデータ伝送方式。