JPH08149114A - データ受信装置 - Google Patents
データ受信装置Info
- Publication number
- JPH08149114A JPH08149114A JP6281046A JP28104694A JPH08149114A JP H08149114 A JPH08149114 A JP H08149114A JP 6281046 A JP6281046 A JP 6281046A JP 28104694 A JP28104694 A JP 28104694A JP H08149114 A JPH08149114 A JP H08149114A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- frame
- output
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 受信データに誤りが発生してもデータ欠落が
生じないか、生じても欠落を最小限に抑える。 【構成】 送信器１、１１から夫々出力された同一のデ
ータをバッファメモリ５、５１に夫々保持し、フレーム
同期回路６、６１及び位相差検出回路７により両データ
の同期をとって夫々出力する。これら出力されたデータ
をメモリ８、８１に夫々保持し、この夫々保持されたデ
ータの誤りを誤り監視回路９、９１で夫々検出する。こ
の検出結果に応じて選択器２０を制御し、保持されたデ
ータを択一的に出力する。その夫々保持されたデータの
うちのいずれか一方に誤りがあるとき、誤りのない方の
データを出力する。その夫々保持されたデータの両方に
誤りがあるとき、誤りの少ない方のデータを出力する。
生じないか、生じても欠落を最小限に抑える。 【構成】 送信器１、１１から夫々出力された同一のデ
ータをバッファメモリ５、５１に夫々保持し、フレーム
同期回路６、６１及び位相差検出回路７により両データ
の同期をとって夫々出力する。これら出力されたデータ
をメモリ８、８１に夫々保持し、この夫々保持されたデ
ータの誤りを誤り監視回路９、９１で夫々検出する。こ
の検出結果に応じて選択器２０を制御し、保持されたデ
ータを択一的に出力する。その夫々保持されたデータの
うちのいずれか一方に誤りがあるとき、誤りのない方の
データを出力する。その夫々保持されたデータの両方に
誤りがあるとき、誤りの少ない方のデータを出力する。
Description
【０００１】
【産業上の利用分野】本発明はデータ受信装置に関し、
特に時分割多重ディジタルデータの受信装置に関する。
特に時分割多重ディジタルデータの受信装置に関する。
【０００２】
【従来の技術】一般に、時分割多重ディジタル伝送にお
いては、現用系及び予備系の二重化構成にすることによ
って伝送路の品質向上を図っている。この場合、現用系
及び予備系の送信装置は共にある特定のフレーム同期パ
ターンを有するフレームでデータを同時に各々の伝送路
へ送出している。そして、この送出されたデータは受信
装置にて夫々受信され、運用データとして選択され使用
されている。
いては、現用系及び予備系の二重化構成にすることによ
って伝送路の品質向上を図っている。この場合、現用系
及び予備系の送信装置は共にある特定のフレーム同期パ
ターンを有するフレームでデータを同時に各々の伝送路
へ送出している。そして、この送出されたデータは受信
装置にて夫々受信され、運用データとして選択され使用
されている。
【０００３】図４は従来のディジタル伝送におけるデー
タ受信装置の構成を示すブロック図である。
タ受信装置の構成を示すブロック図である。
【０００４】図において、現用系送信部１及び予備系送
信部１１からある特定のフレーム同期ビットを有するフ
レームでデータを同時に送出し、現用系伝送路３及び予
備系伝送路３１を介して受信部で受信したデータを、バ
ッファメモリ５及び５１に順次書込む。一方、フレーム
同期回路６、６１ではデータのフレーム同期を確立し、
フレームの先頭位置を示すフレームパルス６００、６１
０を位相差検出回路７に送出する。
信部１１からある特定のフレーム同期ビットを有するフ
レームでデータを同時に送出し、現用系伝送路３及び予
備系伝送路３１を介して受信部で受信したデータを、バ
ッファメモリ５及び５１に順次書込む。一方、フレーム
同期回路６、６１ではデータのフレーム同期を確立し、
フレームの先頭位置を示すフレームパルス６００、６１
０を位相差検出回路７に送出する。
【０００５】位相差検出回路７は、受信した両系のフレ
ームパルスから到着順に位相差を比較する。そして、出
力制御信号７００、７１０を送出することにより、バッ
ファメモリ５とバッファメモリ５１との出力位相が等し
くなるようにバッファメモリからの出力タイミングを制
御する。
ームパルスから到着順に位相差を比較する。そして、出
力制御信号７００、７１０を送出することにより、バッ
ファメモリ５とバッファメモリ５１との出力位相が等し
くなるようにバッファメモリからの出力タイミングを制
御する。
【０００６】以上により、伝送路選択器（ＳＥＬ）２０
には、両系同位相となったデータが入力される。伝送路
選択器２０では制御信号１１０に応じてメモリ５の出力
及びメモリ５１の出力を択一的に送出する。この送出さ
れたものが運用データ５００である。
には、両系同位相となったデータが入力される。伝送路
選択器２０では制御信号１１０に応じてメモリ５の出力
及びメモリ５１の出力を択一的に送出する。この送出さ
れたものが運用データ５００である。
【０００７】ここで、現用系システムの保守等を行うた
めに伝送路を切替える必要が生じた場合、伝送路選択器
２０は予備系を選択するが、伝送路選択器２０への入力
データの位相はすでに両系同位相となっているため、伝
送路を切替えてもデータの欠落がなく、無瞬断切替を実
現していた。
めに伝送路を切替える必要が生じた場合、伝送路選択器
２０は予備系を選択するが、伝送路選択器２０への入力
データの位相はすでに両系同位相となっているため、伝
送路を切替えてもデータの欠落がなく、無瞬断切替を実
現していた。
【０００８】同様に、現用系と予備系との無瞬断切替を
行う技術が、特開昭６３―９８２５９号公報、特開平３
―３８１２８号公報、特開平４―４９７３０号公報、特
開平４―２４３３３５号公報等に記載されている。
行う技術が、特開昭６３―９８２５９号公報、特開平３
―３８１２８号公報、特開平４―４９７３０号公報、特
開平４―２４３３３５号公報等に記載されている。
【０００９】
【発明が解決しようとする課題】上述した従来のデータ
受信装置においては、両系伝送路に障害のない状態で保
守者が保守等の目的で強制的に伝送路の切替えを行う場
合には、無瞬断での切替えが可能である。しかし、現用
系伝送路での障害を検出し、伝送路の切替えを装置が自
動的に行う場合には、障害を検出して切替えを実行する
までの間、障害のある現用系伝送路のデータをそのまま
運用データとして出力してしまうため、データ誤り又は
データの欠落が生じるという欠点があった。
受信装置においては、両系伝送路に障害のない状態で保
守者が保守等の目的で強制的に伝送路の切替えを行う場
合には、無瞬断での切替えが可能である。しかし、現用
系伝送路での障害を検出し、伝送路の切替えを装置が自
動的に行う場合には、障害を検出して切替えを実行する
までの間、障害のある現用系伝送路のデータをそのまま
運用データとして出力してしまうため、データ誤り又は
データの欠落が生じるという欠点があった。
【００１０】また、上述した各特許公報に記載されてい
る公知技術においては、現用系伝送路での障害を検出し
て伝送路の切替えを行う点についての記載がなく、上記
の欠点を解決することはできない。
る公知技術においては、現用系伝送路での障害を検出し
て伝送路の切替えを行う点についての記載がなく、上記
の欠点を解決することはできない。
【００１１】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は受信データに
誤りが発生してもデータ欠落が生じないか、生じても欠
落を最小限に抑えることのできるデータ受信装置を提供
することである。
るためになされたものであり、その目的は受信データに
誤りが発生してもデータ欠落が生じないか、生じても欠
落を最小限に抑えることのできるデータ受信装置を提供
することである。
【００１２】
【課題を解決するための手段】本発明によるデータ受信
装置は、第１及び第２の送信器から夫々出力された同一
のデータを夫々保持し、両データの同期をとって夫々出
力する第１及び第２のデータ保持手段と、これら出力さ
れたデータを夫々保持する第３及び第４のデータ保持手
段と、この夫々保持されたデータの誤りを検出する誤り
検出手段と、この検出結果に応じて前記第３及び第４の
データ保持手段からデータを出力するデータ出力手段と
を含むことを特徴とする。
装置は、第１及び第２の送信器から夫々出力された同一
のデータを夫々保持し、両データの同期をとって夫々出
力する第１及び第２のデータ保持手段と、これら出力さ
れたデータを夫々保持する第３及び第４のデータ保持手
段と、この夫々保持されたデータの誤りを検出する誤り
検出手段と、この検出結果に応じて前記第３及び第４の
データ保持手段からデータを出力するデータ出力手段と
を含むことを特徴とする。
【００１３】
【作用】第１及び第２の送信器から夫々出力された同一
のデータを夫々保持し、両データの同期をとって夫々出
力する。これら出力されたデータを夫々保持し、この夫
々保持されたデータの誤りを検出する。この検出結果に
応じて保持されたデータを出力する。その夫々保持され
たデータのうちのいずれか一方に誤りがあるとき、誤り
のない方のデータを出力する。その夫々保持されたデー
タの両方に誤りがあるとき、誤りの少ない方のデータを
出力する。
のデータを夫々保持し、両データの同期をとって夫々出
力する。これら出力されたデータを夫々保持し、この夫
々保持されたデータの誤りを検出する。この検出結果に
応じて保持されたデータを出力する。その夫々保持され
たデータのうちのいずれか一方に誤りがあるとき、誤り
のない方のデータを出力する。その夫々保持されたデー
タの両方に誤りがあるとき、誤りの少ない方のデータを
出力する。
【００１４】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１５】図１は本発明によるデータ受信装置の一実
施例を含むデータ送受信装置の構成を示すブロック図で
あり、図４と同等部分は同一符号により示されている。
施例を含むデータ送受信装置の構成を示すブロック図で
あり、図４と同等部分は同一符号により示されている。
【００１６】図において、現用系送信部１及び予備系送
信部１１は、共にある特定のフレーム同期パターンを有
するフレームによって同一のデータを夫々伝送路遅延の
異なる現用系伝送路３、予備系伝送路３１に送出するも
のである。そして、フレーム単位で符号誤り監視演算を
行うため、現用系送信部１内には演算回路２、予備系送
信部１１には演算回路２１が夫々設けられている。
信部１１は、共にある特定のフレーム同期パターンを有
するフレームによって同一のデータを夫々伝送路遅延の
異なる現用系伝送路３、予備系伝送路３１に送出するも
のである。そして、フレーム単位で符号誤り監視演算を
行うため、現用系送信部１内には演算回路２、予備系送
信部１１には演算回路２１が夫々設けられている。
【００１７】受信装置３０には無瞬断切替処理部４が設
けられており、この処理部４では従来の装置（図４）の
場合と同様にバッファメモリを制御することによりフレ
ーム同期が確立される。また、受信装置３０は、現用系
の伝送路３に対応して設けられ受信したデータを一時的
に保持するメモリ８と、予備系の伝送路３１に対応して
設けられ受信したデータを一時的に保持するメモリ８１
と、現用系の伝送路３に対応して設けられ受信したデー
タの誤りを監視する誤り監視回路９と、予備系の伝送路
３１に対応して設けられ受信したデータの誤りを監視す
る誤り監視回路９１と、メモリ８及び８１に出力を択一
的に出力する伝送路選択器２０と、誤り監視回路９の演
算結果９００及び誤り監視回路９１の演算結果９１０に
応じて選択器２０を制御する選択器制御回路１０とを含
んで構成されている。
けられており、この処理部４では従来の装置（図４）の
場合と同様にバッファメモリを制御することによりフレ
ーム同期が確立される。また、受信装置３０は、現用系
の伝送路３に対応して設けられ受信したデータを一時的
に保持するメモリ８と、予備系の伝送路３１に対応して
設けられ受信したデータを一時的に保持するメモリ８１
と、現用系の伝送路３に対応して設けられ受信したデー
タの誤りを監視する誤り監視回路９と、予備系の伝送路
３１に対応して設けられ受信したデータの誤りを監視す
る誤り監視回路９１と、メモリ８及び８１に出力を択一
的に出力する伝送路選択器２０と、誤り監視回路９の演
算結果９００及び誤り監視回路９１の演算結果９１０に
応じて選択器２０を制御する選択器制御回路１０とを含
んで構成されている。
【００１８】かかる構成において、送信装置側の送信部
１、１１の各演算回路２、２１にて伝送路３、３１へ夫
々送出する直前のデータに対し、フレーム単位で符号誤
り監視演算を行い、フレームの予め割当てられているビ
ットに演算結果を付加した後、そのデータを各伝送路
３、３１へ送出する。各伝送路３、３１を伝搬してきた
両系データは無瞬断切替処理部４に入力され、ここでフ
レーム同期が確立されることにより、両系データの伝送
路遅延差が吸収される。
１、１１の各演算回路２、２１にて伝送路３、３１へ夫
々送出する直前のデータに対し、フレーム単位で符号誤
り監視演算を行い、フレームの予め割当てられているビ
ットに演算結果を付加した後、そのデータを各伝送路
３、３１へ送出する。各伝送路３、３１を伝搬してきた
両系データは無瞬断切替処理部４に入力され、ここでフ
レーム同期が確立されることにより、両系データの伝送
路遅延差が吸収される。
【００１９】伝送路遅延差が吸収されることにより同位
相となったデータに対し、誤り監視回路９、９１におい
て送信部１、１１と同一方式の符号誤り監視演算が１フ
レーム単位で行われ、この演算を行っている間メモリ
８、８１にデータが蓄えられる。次に、選択器制御回路
１０は演算結果９００及び９１０をもとにメモリ８、８
１に夫々蓄えられたデータのうちからデータ誤りのない
系をフレーム単位で選択するように選択器２０を制御す
る。メモリ８、８１に夫々蓄えられたデータ両方に誤り
があった場合は、両者の誤り監視結果同士を比較し、デ
ータ誤りの少ない系をフレーム単位で選択するように選
択器２０を制御する。
相となったデータに対し、誤り監視回路９、９１におい
て送信部１、１１と同一方式の符号誤り監視演算が１フ
レーム単位で行われ、この演算を行っている間メモリ
８、８１にデータが蓄えられる。次に、選択器制御回路
１０は演算結果９００及び９１０をもとにメモリ８、８
１に夫々蓄えられたデータのうちからデータ誤りのない
系をフレーム単位で選択するように選択器２０を制御す
る。メモリ８、８１に夫々蓄えられたデータ両方に誤り
があった場合は、両者の誤り監視結果同士を比較し、デ
ータ誤りの少ない系をフレーム単位で選択するように選
択器２０を制御する。
【００２０】選択器２０からは選択されたデータが運用
データ５００として送出される。
データ５００として送出される。
【００２１】以上により、たとえ現用系の伝送路を介し
て受信したデータに誤りがあっても、予備系の伝送路を
介して受信したデータを選択して送出することができ、
結果として品質の良い伝送システムを無瞬断で実現でき
るのである。また、現用系及び予備系の伝送路を介して
夫々受信したデータ両方に誤りがあったでも、データ誤
りの少ない系のデータを選択して送出することができ、
できるだけ品質の良い伝送システムを無瞬断で実現でき
るのである。
て受信したデータに誤りがあっても、予備系の伝送路を
介して受信したデータを選択して送出することができ、
結果として品質の良い伝送システムを無瞬断で実現でき
るのである。また、現用系及び予備系の伝送路を介して
夫々受信したデータ両方に誤りがあったでも、データ誤
りの少ない系のデータを選択して送出することができ、
できるだけ品質の良い伝送システムを無瞬断で実現でき
るのである。
【００２２】ここで、図２は図１のデータ受信装置のよ
り詳細な構成を示すブロック図であり、図４と同等部分
は同一符号により示されている。
り詳細な構成を示すブロック図であり、図４と同等部分
は同一符号により示されている。
【００２３】図中の無瞬断切替処理部４は、図４中のバ
ッファメモリ５及び５１、フレーム同期回路６、６１及
び位相差検出回路７を含んで構成されており、その各部
の動作も図４と同様である。したがって、この処理部４
から出力されるデータの位相は同位相となる。
ッファメモリ５及び５１、フレーム同期回路６、６１及
び位相差検出回路７を含んで構成されており、その各部
の動作も図４と同様である。したがって、この処理部４
から出力されるデータの位相は同位相となる。
【００２４】本実施例のデータ受信装置では、上述した
ように、そのデータに誤りがないかどうかを誤り監視回
路９、９１において１フレーム単位で監視すると共に、
処理部４から出力されるデータをメモリ８、８１に夫々
保持する。その監視の結果、誤り監視回路９、９１は演
算結果９００及び９１０を送出すると共に、メモリ８、
８１に読出タイミングパルス９０１、９１１を夫々送出
する。
ように、そのデータに誤りがないかどうかを誤り監視回
路９、９１において１フレーム単位で監視すると共に、
処理部４から出力されるデータをメモリ８、８１に夫々
保持する。その監視の結果、誤り監視回路９、９１は演
算結果９００及び９１０を送出すると共に、メモリ８、
８１に読出タイミングパルス９０１、９１１を夫々送出
する。
【００２５】選択器制御回路１０では演算結果９００及
び９１０をもとにメモリ８、８１に夫々蓄えられたデー
タのうちからデータ誤りのない系又はデータ誤りの少な
い系をフレーム単位で選択するように選択器２０を制御
する。以上により、たとえ現用系の伝送路を介して受信
したデータに誤りがあっても、品質の良い伝送システム
を無瞬断で実現できるのである。
び９１０をもとにメモリ８、８１に夫々蓄えられたデー
タのうちからデータ誤りのない系又はデータ誤りの少な
い系をフレーム単位で選択するように選択器２０を制御
する。以上により、たとえ現用系の伝送路を介して受信
したデータに誤りがあっても、品質の良い伝送システム
を無瞬断で実現できるのである。
【００２６】さらに、図３のタイムチャートを参照して
図２の各部の動作について説明する。この図には符号誤
り監視演算にＢＩＰ（Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅｄ
Ｐａｒｉｔｙ）方式を使用し、予備系伝送路の方が現
用系伝送路より伝送路遅延量が多いと仮定した場合の動
作が示されており、図２中の各地点１００及び１０１、
２００及び２０１、３００及び３０１、４００及び４０
１における各データの様子並びに運用データ５００、制
御信号１１０の内容が示されている。
図２の各部の動作について説明する。この図には符号誤
り監視演算にＢＩＰ（Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅｄ
Ｐａｒｉｔｙ）方式を使用し、予備系伝送路の方が現
用系伝送路より伝送路遅延量が多いと仮定した場合の動
作が示されており、図２中の各地点１００及び１０１、
２００及び２０１、３００及び３０１、４００及び４０
１における各データの様子並びに運用データ５００、制
御信号１１０の内容が示されている。
【００２７】なお、図においては、斜線部分がフレーム
同期パターンであり、このパターンを先頭としてこのパ
ターンに挟まれた部分が１フレームとなる。図中では符
号Ｆで示されている。そして、ＤＡＴＡ＃１、ＤＡＴＡ
＃２、ＤＡＴＡ＃３、…が各フレームデータである。
同期パターンであり、このパターンを先頭としてこのパ
ターンに挟まれた部分が１フレームとなる。図中では符
号Ｆで示されている。そして、ＤＡＴＡ＃１、ＤＡＴＡ
＃２、ＤＡＴＡ＃３、…が各フレームデータである。
【００２８】まず、送信装置側の現用系送信部１、予備
系送信部１１のＢＩＰ方式を使用した演算回路２、２１
は伝送路へ送出直前のフレーム同期ビットを有するデー
タに対し、１フレーム単位でＢＩＰ演算を行い、演算結
果を予め割当てられているビットに付加する。その後、
現用系送信部１、予備系送信部１１は、各々に対応して
設けられた現用系伝送路３、予備系伝送路３１へ同時に
データを送出する（地点１００、１０１）。
系送信部１１のＢＩＰ方式を使用した演算回路２、２１
は伝送路へ送出直前のフレーム同期ビットを有するデー
タに対し、１フレーム単位でＢＩＰ演算を行い、演算結
果を予め割当てられているビットに付加する。その後、
現用系送信部１、予備系送信部１１は、各々に対応して
設けられた現用系伝送路３、予備系伝送路３１へ同時に
データを送出する（地点１００、１０１）。
【００２９】受信装置側においては、無瞬断切替処理部
４は、各々の伝送路を伝搬してきた両系データを受信す
る（地点２００、２０１）。この場合、両系伝送路の遅
延量が異なるため、伝送による遅延時間が異なる。すな
わち、本例では地点２００における遅延時間がＴD1、地
点２０１における遅延時間がＴD2であり、この伝送路遅
延量の差を吸収する処理を無瞬断切替処理部４が行うこ
とで両系の位相を等しくするのである。この結果、無瞬
断切替処理部４からは位相の等しいデータが送出される
（地点３００、３０１）。
４は、各々の伝送路を伝搬してきた両系データを受信す
る（地点２００、２０１）。この場合、両系伝送路の遅
延量が異なるため、伝送による遅延時間が異なる。すな
わち、本例では地点２００における遅延時間がＴD1、地
点２０１における遅延時間がＴD2であり、この伝送路遅
延量の差を吸収する処理を無瞬断切替処理部４が行うこ
とで両系の位相を等しくするのである。この結果、無瞬
断切替処理部４からは位相の等しいデータが送出される
（地点３００、３０１）。
【００３０】すなわち、無瞬断切替処理部４では、受信
したデータをバッファメモリ５、５１へ格納すると共
に、位相差検出回路７がフレーム同期回路６、６１にて
検出したフレームの先頭を示すフレームパルスより到着
順及び両系フレームの位相差を計算し、バッファメモリ
５、５１からの各出力のフレーム位相が同位相となるよ
うに出力タイミングの制御を行うのである。
したデータをバッファメモリ５、５１へ格納すると共
に、位相差検出回路７がフレーム同期回路６、６１にて
検出したフレームの先頭を示すフレームパルスより到着
順及び両系フレームの位相差を計算し、バッファメモリ
５、５１からの各出力のフレーム位相が同位相となるよ
うに出力タイミングの制御を行うのである。
【００３１】次に、無瞬断切替処理部４において同位相
となった両系データは順次メモリ８、８１に格納される
と共に、送信側と同様のＢＩＰ方式を使用した誤り監視
回路９、９１においてメモリ８、８１に格納したデータ
に対しＢＩＰ演算をフレーム単位で行い、送信側の演算
回路２、２１で演算して挿入した値と比較することによ
り伝送路品質を監視し、その監視結果を選択器制御回路
１０へ出力する。その後、誤り監視回路９、９１はＢＩ
Ｐ演算の間メモリ８、８１に格納していたデータを読出
すための読出タイミングパルスを両系同時に送出し、メ
モリ８、８１はこのタイミングで格納していたデータを
選択器２０へ出力する（地点４００、４０１）。
となった両系データは順次メモリ８、８１に格納される
と共に、送信側と同様のＢＩＰ方式を使用した誤り監視
回路９、９１においてメモリ８、８１に格納したデータ
に対しＢＩＰ演算をフレーム単位で行い、送信側の演算
回路２、２１で演算して挿入した値と比較することによ
り伝送路品質を監視し、その監視結果を選択器制御回路
１０へ出力する。その後、誤り監視回路９、９１はＢＩ
Ｐ演算の間メモリ８、８１に格納していたデータを読出
すための読出タイミングパルスを両系同時に送出し、メ
モリ８、８１はこのタイミングで格納していたデータを
選択器２０へ出力する（地点４００、４０１）。
【００３２】この場合、上記のＢＩＰ演算及び比較処理
を行うため、無瞬断切替処理部４の出力時刻とメモリ
８、８１からの読出時刻Ｔ１（選択器２０への入力タイ
ミング）との間には遅延時間ＴD3が生じる。つまり、こ
の時間ＴD3が演算及び比較処理時間となる。
を行うため、無瞬断切替処理部４の出力時刻とメモリ
８、８１からの読出時刻Ｔ１（選択器２０への入力タイ
ミング）との間には遅延時間ＴD3が生じる。つまり、こ
の時間ＴD3が演算及び比較処理時間となる。
【００３３】選択器制御回路１０は、両系の誤り監視回
路９、９１からの監視結果を受信し、この結果を比べて
ＢＩＰエラー数の少ない系、つまり伝送路品質の良い系
を選択するよう制御信号１１０を選択器２０へ出力す
る。本例では予備系のデータを選択する場合には制御信
号１１０を“Ｈ”、現用系のデータを選択する場合には
制御信号１１０を“Ｌ”とするものとする。この制御信
号１１０の値に応じて選択器２０は現用系及び予備系の
データを択一的に、運用データ５００として送出するの
である。
路９、９１からの監視結果を受信し、この結果を比べて
ＢＩＰエラー数の少ない系、つまり伝送路品質の良い系
を選択するよう制御信号１１０を選択器２０へ出力す
る。本例では予備系のデータを選択する場合には制御信
号１１０を“Ｈ”、現用系のデータを選択する場合には
制御信号１１０を“Ｌ”とするものとする。この制御信
号１１０の値に応じて選択器２０は現用系及び予備系の
データを択一的に、運用データ５００として送出するの
である。
【００３４】ここで、本例においては、現用系ＤＡＴＡ
＃２及び予備系ＤＡＴＡ＃４にエラーがあったものと
し、これが符号Ｅ１、Ｅ２で夫々示されている。この結
果、制御信号１１０は当初“Ｌ”であり現用系のデータ
が選択されていたが、現用系ＤＡＴＡ＃２（符号Ｅ１）
にエラーがあったため、その後“Ｈ”になり予備系のデ
ータが選択される。さらに、予備系ＤＡＴＡ＃４（符号
Ｅ２）にエラーがあったため、“Ｌ”に戻り再び現用系
のデータが選択される。
＃２及び予備系ＤＡＴＡ＃４にエラーがあったものと
し、これが符号Ｅ１、Ｅ２で夫々示されている。この結
果、制御信号１１０は当初“Ｌ”であり現用系のデータ
が選択されていたが、現用系ＤＡＴＡ＃２（符号Ｅ１）
にエラーがあったため、その後“Ｈ”になり予備系のデ
ータが選択される。さらに、予備系ＤＡＴＡ＃４（符号
Ｅ２）にエラーがあったため、“Ｌ”に戻り再び現用系
のデータが選択される。
【００３５】要するに、無瞬断切替処理部４にて両系の
位相は等しくなっているため、データの欠落なしに系の
切替えができ、更にＢＩＰ演算を行う間メモリ８、８１
にデータを格納していることから、選択器２０はメモリ
８、８１から出力されたデータの内、誤り監視回路９、
９１でのフレーム単位の監視結果からデータ誤りの少な
いと判断された系のデータを選択することでデータ誤り
の少ない伝送路システムを無瞬断で実現することができ
るのである。つまり、無瞬断切替により両系同位相とな
ったデータを、誤り検出演算を行う間一時メモリへ格納
しておき、送信部で演算して挿入した演算結果と受信側
での誤り監視結果を比較した後、データ誤りの少ない系
を選択することにより、伝送路品質を向上させることが
できるのである。
位相は等しくなっているため、データの欠落なしに系の
切替えができ、更にＢＩＰ演算を行う間メモリ８、８１
にデータを格納していることから、選択器２０はメモリ
８、８１から出力されたデータの内、誤り監視回路９、
９１でのフレーム単位の監視結果からデータ誤りの少な
いと判断された系のデータを選択することでデータ誤り
の少ない伝送路システムを無瞬断で実現することができ
るのである。つまり、無瞬断切替により両系同位相とな
ったデータを、誤り検出演算を行う間一時メモリへ格納
しておき、送信部で演算して挿入した演算結果と受信側
での誤り監視結果を比較した後、データ誤りの少ない系
を選択することにより、伝送路品質を向上させることが
できるのである。
【００３６】なお、本実施例では符号誤り監視演算にＢ
ＩＰ方式を使用した場合を例に示したが、ＢＩＰ以外の
誤り監視演算方式を使用した場合でも上記と同様の結果
を得ることができることは明白である。
ＩＰ方式を使用した場合を例に示したが、ＢＩＰ以外の
誤り監視演算方式を使用した場合でも上記と同様の結果
を得ることができることは明白である。
【００３７】また、フレームデータに限らず、種々のデ
ータについて本発明が適用できることも明白である。
ータについて本発明が適用できることも明白である。
【００３８】
【発明の効果】以上説明したように本発明は、伝送路障
害を検出して系の切替えを実行するまでの間、メモリに
データを蓄えておき、障害のない系又は障害の少ない系
に切替えることにより、データ誤りの少ない伝送システ
ムを無瞬断で実現することができるという効果がある。
害を検出して系の切替えを実行するまでの間、メモリに
データを蓄えておき、障害のない系又は障害の少ない系
に切替えることにより、データ誤りの少ない伝送システ
ムを無瞬断で実現することができるという効果がある。
【図１】本発明の実施例によるデータ受信装置を含む送
受信装置の構成を示すブロック図である。
受信装置の構成を示すブロック図である。
【図２】図１のデータ受信装置のより詳細な構成を示す
ブロック図である。
ブロック図である。
【図３】図２中の各部の動作を示すタイムチャートであ
る。
る。
【図４】従来のデータ受信装置の構成を示すブロック図
である。
である。
２、２１ 演算回路 ３、３１ 伝送路 ４ 無瞬断切替処理部 ５、５１ バッファメモリ ６、６１ フレーム同期回路 ７ 位相差検出回路 ８、８１ メモリ ９、９１ 誤り監視回路 １０ 選択器制御回路 ２０ 伝送路選択器
Claims (4)
- 【請求項１】 第１及び第２の送信器から夫々出力され
た同一のデータを夫々保持し、両データの同期をとって
夫々出力する第１及び第２のデータ保持手段と、これら
出力されたデータを夫々保持する第３及び第４のデータ
保持手段と、この夫々保持されたデータの誤りを検出す
る誤り検出手段と、この検出結果に応じて前記第３及び
第４のデータ保持手段からデータを出力するデータ出力
手段とを含むことを特徴とするデータ受信装置。 - 【請求項２】 前記データ出力手段は、前記検出結果が
前記第３及び第４のデータ保持手段に夫々保持されたデ
ータのうちのいずれか一方に誤りがあることを示したと
き、誤りのない方のデータを出力することを特徴とする
請求項１記載のデータ受信装置。 - 【請求項３】 前記データ出力手段は、前記検出結果が
前記第３及び第４のデータ保持手段に夫々保持されたデ
ータの両方に誤りがあることを示したとき、誤りの少な
い方のデータを出力することを特徴とする請求項１記載
のデータ受信装置。 - 【請求項４】 前記データは、フレームデータであるこ
とを特徴とする請求項１〜３のいずれかに記載のデータ
受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6281046A JPH08149114A (ja) | 1994-11-16 | 1994-11-16 | データ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6281046A JPH08149114A (ja) | 1994-11-16 | 1994-11-16 | データ受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08149114A true JPH08149114A (ja) | 1996-06-07 |
Family
ID=17633552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6281046A Pending JPH08149114A (ja) | 1994-11-16 | 1994-11-16 | データ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08149114A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977885B1 (en) | 1999-08-25 | 2005-12-20 | Hitachi, Ltd. | Packet transmitting and receiving method and apparatus therefor |
| JP2007274128A (ja) * | 2006-03-30 | 2007-10-18 | Hitachi Kokusai Electric Inc | 信号切替装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398259A (ja) * | 1986-10-15 | 1988-04-28 | Hitachi Ltd | 伝送ル−ト切換装置 |
| JPH0454738A (ja) * | 1990-06-22 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 受信端切り替え伝送方式 |
| JPH04291844A (ja) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | ツイン・パス切替装置 |
-
1994
- 1994-11-16 JP JP6281046A patent/JPH08149114A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398259A (ja) * | 1986-10-15 | 1988-04-28 | Hitachi Ltd | 伝送ル−ト切換装置 |
| JPH0454738A (ja) * | 1990-06-22 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 受信端切り替え伝送方式 |
| JPH04291844A (ja) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | ツイン・パス切替装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977885B1 (en) | 1999-08-25 | 2005-12-20 | Hitachi, Ltd. | Packet transmitting and receiving method and apparatus therefor |
| JP2007274128A (ja) * | 2006-03-30 | 2007-10-18 | Hitachi Kokusai Electric Inc | 信号切替装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0761049B1 (en) | Data communication system having channel switching means | |
| US5515362A (en) | Digital signal transmission apparatus | |
| US6590864B1 (en) | Protection switching using standby system for transmission of line status signals | |
| JPH08149114A (ja) | データ受信装置 | |
| EP2557726B1 (en) | Transmission system | |
| JP2996364B2 (ja) | 伝送方式 | |
| JP2867495B2 (ja) | ヒットレス切替方式 | |
| JPH08251184A (ja) | 短瞬断切替回路および無瞬断切替回路 | |
| JP2995356B2 (ja) | 障害検出方式 | |
| JP3343904B2 (ja) | 伝送路切替システム | |
| JPH10154972A (ja) | 無瞬断切替方式 | |
| JPH05176017A (ja) | デジタル伝送システムにおける冗長系切り換え方式 | |
| JPH06161912A (ja) | データバス制御方式 | |
| JP2616695B2 (ja) | 回線切替装置 | |
| JP2573560B2 (ja) | フレ−ム同期方式 | |
| JPH1084334A (ja) | データ伝送方式 | |
| JPH0370325A (ja) | フレーム同期方式 | |
| JP2000349728A (ja) | ルート切替制御システム、切替制御方法及び記録媒体 | |
| JPH03110941A (ja) | デジタル無線伝送方式 | |
| JPH09116515A (ja) | 自己診断機能付き同期検出回路 | |
| JPH05327673A (ja) | ディジタル多重無線回線切替方式 | |
| JP2002246917A (ja) | パリティチェック方式及びパリティチェック方法 | |
| JPH0530123A (ja) | リング伝送方式 | |
| JPH05344100A (ja) | パリティ誤り検出方式 | |
| JPS6032455A (ja) | 同期切替方式 |