KR100285509B1 - 3진신호로부터 2진신호를 발생시키기 위한 회로 - Google Patents

3진신호로부터 2진신호를 발생시키기 위한 회로 Download PDF

Info

Publication number
KR100285509B1
KR100285509B1 KR1019930702423A KR930702423A KR100285509B1 KR 100285509 B1 KR100285509 B1 KR 100285509B1 KR 1019930702423 A KR1019930702423 A KR 1019930702423A KR 930702423 A KR930702423 A KR 930702423A KR 100285509 B1 KR100285509 B1 KR 100285509B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
comparators
output
binary
Prior art date
Application number
KR1019930702423A
Other languages
English (en)
Other versions
KR930703677A (ko
Inventor
베르너 숄츠
Original Assignee
루엘랑 브리지뜨
도이체 톰손-브란트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루엘랑 브리지뜨, 도이체 톰손-브란트 게엠베하 filed Critical 루엘랑 브리지뜨
Publication of KR930703677A publication Critical patent/KR930703677A/ko
Application granted granted Critical
Publication of KR100285509B1 publication Critical patent/KR100285509B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/16—Conversion to or from representation by pulses the pulses having three levels
    • H03M5/18—Conversion to or from representation by pulses the pulses having three levels two levels being symmetrical with respect to the third level, i.e. balanced bipolar ternary code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Selective Calling Equipment (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

자기적으로 레코드된 이진신호를 재생하기 위하여 중심라인에 대해 번갈아 포지티브 및 네가티브인 펄스의 복합신호가 테이프에 주사된다. 이진신호의 회복을 위해 신호의 로우 및 하이레벨을 검출할 수 있는 레벨결정기가 필요하다. 공지회로는 AGC를 요하며 이진신호에 없는 직렬전압에 적합하다. 본 발명의 목적은 AGC 가 필요하지 않으며 직렬 전압성분을 가지는 이진신호에 적합한 회로를 설계하는 것이다. 이러한 목적을 위해 신호로 두개의 비교기(2,3)에 공급되고 인가된 바이어스전압차는 비교기의 출력전압(C1,C2) 수단에 의해 조절되고 출력전압의 펄스폭수단은 대략 일정하다. 본 발명은 특히 디지탈 신호 레코딩을 가지는 비디오 레코더에 특히 유용하다.

Description

3진신호로부터 2진신호를 발생시키기 위한 회로
제1도는 기록된 디지털 신호의 재생을 위한 일반적인 다이어그램.
제2도는 제1도에 따른 회로의 설명을 위한 파형도.
제3도는 레벨결정을 위한 종래의 회로도.
제4도는 제3도에 따른 회로의 설명을 위한 파형도.
제5도는 본 발명에 따라 구성된 회로도.
제6도는 제5도에 따른 회로의 설명을 위한 파형도.
제1도는 2진 기록 트랙을 주사함에 의해 얻어지는 신호로부터 2진 신호를 재생하기 위한 장치를 도시하고 있다.
제2도는 제1도와 관련된 신호파형을 도시하고 있다. 자기트랙은 2진형태, 즉 반대로 자화된 영역인 N 극 및 S 극의 형태로 이루어진 비트패턴을 포함한다. 재생 전압은 N 극 및 S 극 영역간의 자속의 변화에 의해 재생헤드에 유도된다. 이러한 전압은 다른 형태의 비트패턴을 대략 나타낸다. N 극 및 S 극간에 자화의 변하에 의해 발생된 펄스는 등화회로(E)에서 더 좁아지며 가능한한 인접펄스의 영향으로부터 벗어난다. 결과적으로 신호(A)에 의해 나타난다. 신호(A2)는 신호(A1)의 적분에 의해 얻어진다. 신호(A2)로부터 2진신호(B)를 발생시키기 위해, 레벨의 크기에 무관한 제로교차 검출기가 레벨결정기(PE)로서 이용된다. 2진신호(B)가 저주파수 스펙트럼 성분 및 큰 런랭스(run length)값을 포함하는 한, 레벨 결정기를 가진 3진신호(41)를 직접 평가하기가 더욱 쉽다. 이러한 목적을 위해서, 양 및 음의 펄스를 번갈아 검출하는 슈미트 트리거 회로를 이용할 수 있다.
제3도는 슈미트 트리거 회로이고 제4도는 이 회로의 파형도를 나타낸다. 상기 회로는 2진출력을 가지는 비교기(K)를 포함한다. 출력신호를 입력 중 한 입력에 피드백 시킴으로서 트리거 포인트의 히스테리시스가 발생하게되며 이에 따라 임계치는 양 및 음의 펄스의 레벨영역에 대해 번갈아 위치하게 된다. 트리거 포인트는 최소의 가능한 비트에러율을 발생하는 전위차계(P)의 도움으로 조절될 수 있다. 제로교차 검출기와 비교하여 상기 회로의 단점은 레벨에 따라 달라진다. 자동이득제어는 최적의 트리거 포인트를 얻기 위해 3진신호(A1)에서 요구된다. 더욱이, 제3도에 따른 회로에서 트리거 포인트의 자동균형 잡기는 2진신호(B)가 직렬전압으로부터 벗어날 때 이루어진다. 한편 3진신호(A1)는 본질적으로 직렬전압과 무관하다.
제5도에서, 신호(A1)는 에미터 풀로워(11)를 통해 회로에 공급된다. 상기 회로는 2진출력을 가지는 두 개의 비교기(2,3)를 포함한다. 두 개의 비교기(2,3)의 직렬입력(+)은 저항기(8, 9)를 통해 바이어스전압(U0)을 수신한다. 반전입력(-)은 저항기(10, 11)를 통해 조절된 바이어스전압(U1)을 수신한다.
신호(A1)는 캐패시터(4)를 통해 비교기(2)의 직렬입력에 공급되고 또한 캐패시터(5)를 통해 비교기(3)의 반전압력에 공급된다. 비교기(2,3)의 다른 두 입력은 캐패시터(6, 7)를 통해 교류 전류를 감지하여 접지에 연결된다. 제6도에 도시한 바와같이, 3진신호(A1)의 음의 펄스는 비교기(2)의 출력에서 펄스전압(C1)을 발생하고 3진신호(A1)의 양의 펄스는 비교기(2)의 출력에서 펄스전압(C2)을 발생한다. 펄스(C1,C2)는 가산회로(12)에 의해 펄스전압(C)에 결합된다. 전압(C)의 평균치는 비교기(2,3)의 입력에서 임계치의 위치를 측정한다. 3진신호(A1)의 펄스들이 비례해서 작은 슬로프를 가지기 때문에 전압(C)을 펄스 에지는 폭이 넓고 밀착되며, 임계치는 신호(A1)의 중앙선에 있다. 전압(C)의 평균치는 저역통과 필터(13)를 통해 바이어스전압(U1)을 분할하는 적분회로(14)에 공급된다. 펄스(C)가 폭이 넓어지면 전압(U1)은 떨어진다. 이에의해 임계치는 펄스(C)가 다시 더 좁아지도록 치환된다. 따라서 제어는 펄스(C)의 어떤 평균 펄스폭을 유지하는 효과를 가진다. 펄스(C)의 펄스폭 유지는 더 정확하고 적분회로(14)의 증폭은 더 크다. 펄스(C)의 펄스폭의 유지는 펄스의 높이에 대한 임계치에 대응하며 따라서 펄스진폭에 무관하다. 예를들어 최소비트 에러율이 발생하는 최적의 임계치의 조절은 전위차계(15)에 의해 이루어진다. 그럼에도 불구하고 임계치의 위치는 2진신호의 레벨변화의 주파수에 의존한다. 그러나 평균하면 이것은 선정된 기록 신호에 대해 일정하다. 충분히 평균치가 셋트되도록 제어루프의 시정수가 선택된다.
레코딩 트랙의 자화패턴 또는 레코딩 전류와 일치하는 원시 2진신호는 제5도의 회로에서 펄스전압(C1및 C2)을 가산회로(16, 17)로 형성되는 RS 플립플롭에 공급함으로서 얻어진다. 따라서 제6도에 도시한 바와같이 신호(B)는 플립플롭의 출력에서 출력된다. 클럭비트율은 상기 신호에 의해 PLL 회로에서 재생될 수 있으며 신호(B)의 클럭비트율로 주사함으로서 추가 처리를 위해 준비될 수 있다. 신호(B)의 각 레벨 전송에 대한 펄스를 포함하는 신호(C)는 클럭비트율을 재생하는데 적합하다.
또한, 기술된 회로는 클럭 비트율의 재생을 위한 신호만을 발생하는 것이 가능하다. 이에따라, 클러비트율은 A/D 변환기에 의해 3진신호(A1)를 주사히기 위해 이용된다. 이때 2진신호는 샘플값의 특별처리에 의해 간섭에 영향을 받지 않고 재생될 수 있다.
본 발명은 특허청구범위 제1항의 전술부에 기재된 바와같은 회로, 즉 고역통과 또는 저역통과 채널을 통해 2진신호를 전송할때, 특히 2진신호를 기록하는 기록매체를 주사하는 동안 발생되고, 중앙선에 대하여 양 및 음으로 교번하는 펄스를 포함하며 두 개의 비교기(2, 3)의 반대 극성입력(+, -)에 공급되는 3진신호로부터, 2진 신호(B,C)를 발생시키기 위한 회로에 관한 것이다.
자기적으로 기록된 디지털 신호의 재생동안 세가지 형태를 가지는 3진신호는 테이프에서부터 감지된다. 단지 두 개의 상태만을 가지는 2진신호는 3진 신호로부터 발생시키는 것이 필요하다. 레벨 결정기는 신호의 로우 및 하이레벨을 검출하기 위한 평가에 필요하다. 일반적으로 슈미트 트리거 회로는 공지된 회로에서 레벨 결정기로서 이용된다. 이러한 유형의 회로는 최적의 트리거 포인트를 얻기 위하여 증폭의 자동 제어 (AGC = 자동이득제어)를 요한다. 더욱이, 그후에 공지회로에서 트리거 포인트의 자동균형 잡기는 2진신호가 직렬전압으로부터 벗어날때에만 이루어진다.
더욱이, 자기층 저장기로부터의 독출신호에 대한 웨이팅에 대해서는 EP-A 제 0 084 354호에 널리 공지되어 있는바, 여기서는 데이터 펄스가 제로 교차동안 발생하도록 방출된 판독 펄스를 증폭하고 변경하고 있다.
본 발명의 목적은 3진신호의 최적 트리거 포인트를 얻기 위해 자동이득제어(AGC)나 2진신호의 직렬전압이 필요하지 않는 레벨결절용 회로를 개선하는데 있다.
이러한 목적은, 비교기(2,3)의 각 극성 입력(+ 및 -)은 서로 다른 바이어스 전압(U0, U1)에 연결되고, 2개의 바이어스 전압간의 전압차는 출력전압의 평균 펄스 폭이 거의 일정하도록, 비교기의 출력 전압(C0, C1)의 평균갑에 의해 제어되는 본 발명에 의해서 달성된다.
두 비교기의 출력펄스는 바람직하게 2진신호의 형성을 위해 RS 플립플롭의 두 입력에 공급되는 것이 바람직하다. 제어전압을 발생시키기 위해 두비교기의 출력펄스는 가산 회로에 의해 결합된다.
이하, 공지회로와 본 발명에 따른 회로의 실시예를 첨부도면에 의해 설명한다.

Claims (6)

  1. 고역통과 또는 저역통과 채널을 통해 2진신호를 전송할 때, 특히 2진신호를 기록한 기록매체를 주사하는 동안 발생되고, 중앙선에 대하여 양 및 음으로 교번하는 펄스를 포함하며 두 개의 비교기(2,3)의 반대 극성입력(+, -)에 공급되는 3진신호로부터, 2진신호(B,C)를 발생시키기 위한 회로에 있어서, 상기 두 개의 비교기(2,3)의 각 극성 입력(+, -)은 두 개의 다른 바이어스 전압(U0,U1)에 접속되며; 상기 두 개의 비교기(2,3)의 출력단자는 상기 두 개의 비교기(2,3)의 출력전압(C1,C2)을 가산하는 가산회로(12)의 두개의 입력단자에 접속되며; 상기 가산회로(12)의 출력단자는 평활된 dc형 신호(U1)를 출력하는 적분회로(13, 14)에 접속되는 것을 특징으로 하는 회로.
  2. 제1항에 있어서, 상기 두개의 비교기(2,3)의 출력펄스는 상기 2진신호(B)를 형성하기 위해 RS 플립플롭(16, 17)의 입력에 공급되는 것을 특징으로 하는 회로.
  3. 제1항에 있어서, 상기 두개의 비교기(2,3)의 출력펄스는 상기 가산회로(12)에 의해 결합되는 것을 특징으로 하는 회로.
  4. 제3항에 있어서, 상기 가산 회로(12)의 출력전압의 평균값을 상기 적분회로(14)에 공급되며, 상기 적분회로(14)의 출력전압(U1)은 바이어스 전압으로서 상기 두개의 비교기(2,3)의 입력에 공급되는 것을 특징으로 하는 회로.
  5. 제3항에 있어서, 상기 가산회로(12)의 출력펄스는 클럭 비트율의 재생을 위한 회로에 공급되는 것을 특징으로 하는 회로.
  6. 제1항에 있어서, 펄스폭 조절수단(15)을 더 포함하며, 상기 펄스폭 조절수단(15)의한 펄스폭의 조절에 의하여 가장 작은 비트에러율이 야기되는 것을 특징으로 하는 회로.
KR1019930702423A 1991-02-15 1992-02-04 3진신호로부터 2진신호를 발생시키기 위한 회로 KR100285509B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4104645A DE4104645A1 (de) 1991-02-15 1991-02-15 Schaltung zum erzeugen eines binaersignals aus einem ternaeren signal
DEP4104645.5 1991-02-15
PCT/EP1992/000233 WO1992015094A1 (de) 1991-02-15 1992-02-04 Schaltung zum erzeugen eines binärsignals aus einem ternären signal

Publications (2)

Publication Number Publication Date
KR930703677A KR930703677A (ko) 1993-11-30
KR100285509B1 true KR100285509B1 (ko) 2001-04-02

Family

ID=6425101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930702423A KR100285509B1 (ko) 1991-02-15 1992-02-04 3진신호로부터 2진신호를 발생시키기 위한 회로

Country Status (7)

Country Link
EP (1) EP0571411B1 (ko)
JP (1) JP3643589B2 (ko)
KR (1) KR100285509B1 (ko)
AT (1) ATE112881T1 (ko)
DE (2) DE4104645A1 (ko)
ES (1) ES2064164T3 (ko)
WO (1) WO1992015094A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4343252A1 (de) * 1993-12-17 1995-06-22 Thomson Brandt Gmbh Schaltung zum Dekodieren von 2T-vorkodierten Binärsignalen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4346411A (en) * 1981-02-17 1982-08-24 International Business Machines Corporation Amplitude sensitive three-level detector for derivative read back channel of magnetic storage device
US4495528A (en) * 1981-07-10 1985-01-22 Victor Company Of Japan, Ltd. Magnetic reproducing system for a digital signal
DE3201318A1 (de) * 1982-01-18 1983-07-28 Tandberg Data A/S, Oslo Verfahren und schaltungsanordnung zum bewerten von lesesignalen eines magnetschichtspeichers
US4837642A (en) * 1988-01-12 1989-06-06 Ampex Corporation Threshold tracking system
DD269964A1 (de) * 1988-02-29 1989-07-12 Eaw Berlin Treptow Friedrich E Anordnung zur decodierung eines 3-pegelcodes 3pc in einem 2-pegelcode mit taktrueckgewinnung
GB2217957A (en) * 1988-04-27 1989-11-01 Philips Electronic Associated Circuit arrangement for producing a binary signal

Also Published As

Publication number Publication date
DE4104645A1 (de) 1992-08-20
EP0571411B1 (de) 1994-10-12
ATE112881T1 (de) 1994-10-15
KR930703677A (ko) 1993-11-30
JP3643589B2 (ja) 2005-04-27
EP0571411A1 (de) 1993-12-01
JPH06505111A (ja) 1994-06-09
DE59200627D1 (de) 1994-11-17
WO1992015094A1 (de) 1992-09-03
ES2064164T3 (es) 1995-01-16

Similar Documents

Publication Publication Date Title
US5101395A (en) Data detection employing high-speed baseline tracking compensation
US5418660A (en) Information processing apparatus for processing reproduction signal having nonlinear characteristics
US5367411A (en) Magnetic recording and reproducing apparatus with reproducing head of magnetoresistive type having control of magnetic bias level
US4346411A (en) Amplitude sensitive three-level detector for derivative read back channel of magnetic storage device
US4706236A (en) Slice level corrector
EP0700044A2 (en) Peak shift correction circuit and magnetic storage medium playback apparatus
EP0542540B1 (en) Playback equalising circuit for a digital magnetic reproducing apparatus
EP0556445A1 (en) Peak detector for magnetic disc drive track following
CA1064615A (en) Phase equalized readback apparatus and methods
JP2690933B2 (ja) 信号判別装置
KR100285509B1 (ko) 3진신호로부터 2진신호를 발생시키기 위한 회로
KR20000076213A (ko) 피크 검출장치
US5107135A (en) Sinusoidal-to-squarewave converter with variable thereshold level
US20010015867A1 (en) Information storage device having transducers operating in a pulse mode in synchronism with a timing clock
JP2661064B2 (ja) データ再生装置
EP0700045A2 (en) Reference clock generation circuit
JPH10134522A (ja) パルス位置変調チャンネル／復号器
JPH0570965B2 (ko)
JPS5828961B2 (ja) Ａｇｃ方式
KR100711684B1 (ko) 디지털 데이터 기록 장치
JP2961963B2 (ja) ピークシフト補正装置
JP2610954B2 (ja) イコライザ特性補正方式
RU1827648C (ru) Устройство дл воспроизведени и контрол коэффициента глубины амплитудной модул ции сигнала воспроизведени носител магнитной записи
JP3334187B2 (ja) Ｖｔｒの記録速度モード判別回路
JPH01134704A (ja) 垂直磁気記録再生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 11

EXPY Expiration of term