KR20000062443A

KR20000062443A - 표시소자용 구동장치 및 이를 사용한 표시모듈

Info

Publication number: KR20000062443A
Application number: KR1020000000714A
Authority: KR
Inventors: 타마이시게키; 와타나베토시오
Original assignee: 마찌다 가쯔히꼬; 샤프 가부시키가이샤
Priority date: 1999-02-24
Filing date: 2000-01-07
Publication date: 2000-10-25
Also published as: US6456271B1; JP3647666B2; JP2000242240A; KR100353048B1; TW511043B

Abstract

클록신호 CK, 영상데이터신호 R·G·B 및 소스드라이버용 스타트 펄스신호 SPI가, 8개의 소스드라이버 LSI가 캐스케이드 접속된 제1∼제8 소스드라이버 사이에서 캐스케이드 접속되어 있다. 상기 각 소스드라이버 LSI는, 다음단의 소스드라이버 LSI로의 소스드라이버용 스타트 펄스신호 SPI의 출력시 또는 출력보다 소정시간만큼 빠른 출력소정시간 전까지, 상기 클록신호의 다음단의 소스드라이버 LSI로의 출력을 정지하는 출력제어회로를 갖고 있다.

Description

표시소자용 구동장치 및 이를 사용한 표시모듈{DISPLAY ELEMENT DRIVING DEVICE AND DISPLAY MODULE USING SUCH A DEVICE}

본 발명은 영상데이터신호에 따라 액정표시소자등의 표시소자를 구동하는 복수의 구동회로가 캐스케이드 접속되어 이루어지는 표시소자용 구동장치 및 이를 사용한 표시모듈에 관한 것이다.

액정표시소자에 사용되는 종래의 표시소자용 구동장치에 있어서, 소스측의 시스템구성을 도12에 도시한다. 또한, 여기서의 액정표시소자로서의 액정패널의 화소수는, 800화소×3(RGB)[소스측] × 600화소[게이트측]이다.

상기 표시소자용 구동장치에 있어서, 소스측의 복수의 구동회로로서의 소스드라이버 LSI(Large Scale Integrated Circuit)(101)는, 64 계조표시를 행하는 것으로, 각각 100화소×3(RGB)를 구동하고 있다. 따라서, 상기 소스측의 표시소자용 구동장치는 8개의 소스드라이버 LSI101로 구성되어 있다.

또한, 상기 8개의 소스드라이버 LSI101을 서로 구별해야 하는 경우에는, 1∼7단째의 소스드라이버 LSI101을 각각 제1∼제7소스드라이버라 하고, 최종단의 소스드라이버 LSI101을 제8 소스드라이버라 한다.

상기 각 소스드라이버 LSI101은, TCP (Tape Carrier Package)(도시하지 않음)에 탑재되어 사용되고 있다. 또한, TCP는 일반적으로, 테이프·필름에 드라이버 LSI를 붙인 박형 패키지이다.

또한, 상기 표시소자용 구동장치는 콘트롤러(102)를 구비하고 있다. 상기 콘트롤러(102)의 각 출력단자 VLS, Vcc, GND, Vref 1∼9로부터 출력되는 각 전압은 제1∼제8 소스드라이버에 대해 각각 공통으로 병렬로 공급된다. 또한, 상기 트롤러(102)의 각 출력단자 LS, R·G·B, SCK로부터 출력되는 각종 신호도, 상기 제1∼제8 소스드라이버에 대해 각각 공통으로 병렬로 공급된다. 또한, 후술하는 출력단자 SSPI로부터 출력되는 소스드라이버용 스타트 펄스신호는, 제1∼제8 소스드라이버에 순차 전송된다.

이하에, 상기 콘트롤러(102)의 출력단자 LS, R·G·B, SCK, SSPI로부터 출력되는 각종 신호의 유통경로에 대해 구체적으로 설명한다.

우선, 콘트롤러(102)의 출력단자 R·G·B로부터 출력된 영상데이터신호 R·G·B(R,G,B 각각 6비트로 이루어진다), 콘트롤러(102)의 출력단자 SCK로부터 출력된 클록신호 CK 및 콘트롤러(102)의 출력단자 LS로부터 출력된 래치신호 LS의 각 신호선이, 제1∼제8 소스드라이버에 대해, 각각 공통배선을 통해 병렬로 입력된다.

한편, 상기 콘트롤러(102)의 출력단자 SSPI로부터 출력된 소스드라이버용 스타트 펄스신호 SPI는, 제1 소스드라이버의 입력단자 SPin에 입력된다. 입력된 소스드라이버용 스타트 펄스신호 SPI는, 제1 소스드라이버내부를 전송되어, 소스드라이버용 스타트 펄스신호 SPO로서 출력단자 SPout로부터 출력된다. 제1 소스드라이버로부터 출력된 소스드라이버용 스타트 펄스신호 SPO는, 다음단의 제2 소스드라이버의 입력단자 SPin에 소스드라이버용 스타트 펄스신호 SPI로서 입력된다. 이하, 동일하게, 소스드라이버용 스타트 펄스신호 SPI가 제8 소스드라이버까지 시프트되면서 전송된다.

또한, 콘트롤러(102)의 출력단자 Vcc로부터 출력된 소스드라이버 LSI101용의 전원전압 Vcc, 콘트롤러(102)의 출력단자 GND에 전기적으로 접속된 접지전위 GND, 콘트롤러(102)의 출력단자 Vref 1∼9로부터 출력된 64비트 계조표시용 전압 Vref 1∼9 및 콘트롤러(102)의 출력단자 VLS로부터 출력된 액정패널 인가전압조정용 전압 VLS도, 상술한 각 신호의 유통경로와 같이, 제1∼제8 소스드라이버에 대해, 각각 공통배선에 의해 병렬로 공급된다. 또한, 전원전압 Vcc, 접지전위 GND, 64비트 계조표시용 전압 Vref 1∼9 및 액정패널 인가전압조정용 전압 VLS를, 이하, 전원관계전압이라 한다.

다음, 도12에 도시한 상기 소스드라이버 LSI101의 회로구성 및 제1∼제8 소스드라이버의 동작에 대해, 도13의 블록도에 기초하여, 도14에 도시한 각종 신호의 타이밍챠트를 참조하여 설명한다.

소스드라이버 LSI101은, 도13에 도시한 바와 같이, 시프트 레지스터(111),데이터래치회로(112), 샘플링메모리(113), 홀드메모리(114), 기준전압발생회로(115), D/A 컨버터(116), 출력회로(117)로 구성되어 있다.

시프트 레지스터(111)에는, 콘트롤러(102)의 출력단자 SSPI로부터 출력된 소스드라이버용 스타트 펄스신호 SPI(도14 참조)가 입력단자 SPin로부터 입력된다. 상기 소스드라이버용 스타트 펄스신호 SPI는, 후술하는 영상데이터신호 R·G·B의 수평동기신호와 동기를 취한 신호이다. 또한, 상기 시프트 레지스터(111)에는, 콘트롤러(102)의 출력단자 SCK로부터 출력된 클록신호 CK(도14 참조)가 제1∼제8 소스드라이버입력단자 CKin로부터 입력된다.

제1 소스드라이버의 시프트 레지스터(111)는, 소스드라이버용 스타트 펄스신호 SPI를 스타트 펄스로 하고, 상기 소스드라이버용 스타트 펄스신호 SPI의 High 레벨 기간에 입력된 클록신호 CK의 최초의 상승에 의해, 상기 소스드라이버용 스타트 펄스신호 SPI를 시프트한다. 이 시프트된 소스드라이버용 스타트 펄스신호 SPI는, 제1 소스드라이버의 출력단자 SPout에서 소스드라이버용 스타트 펄스신호 SPO로서 출력되고, 다음단의 제2 소스드라이버의 입력단자 SPin에 입력된다. 이와 같이, 소스드라이버용 스타트 펄스신호 SPI는, 최종단의 제8 소스드라이버까지 동일하게 시프트되는 한편, 콘트롤러(102)의 출력단자 R·G·B로부터 출력된 영상데이터신호 R·G·B는, R,G,B 각각 6비트로 구성되어 있다(도14 참조). 이들 영상데이터신호 R·G·B는, 도13에 도시한 바와 같이, 제1 소스드라이버의 입력단자 R1∼6in, G1∼6in, B1∼6in으로부터, 데이터래치회로(112)에 병렬로 입력된다. 영상데이터신호 R·G·B는, 데이터래치회로(112)에 일시적으로 래치된 후, 샘플링메모리(113)로 전송된다. 또한, 상기 영상, 데이터신호 R·G·B는, R(Red), G(Green), B(Blue) 각각 6 비트, 계 18비트로 구성되는 디지털 영상신호이다.

상기 샘플링메모리(113)는, 전술한 시프트 레지스터(111)의 각 단의 출력신호에 의해, 시분할로 전송되는 영상데이터신호 R·G·B를 샘플링하고, 후술하는 래치신호 LS(콘트롤러(102)의 출력단자 LS로부터 출력된다)가 입력될 때까지 기억한다.

다음, 이들 영상데이터신호 R·G·B는 홀드메모리(114)에 입력된다. 그리고, 영상데이터신호 R·G·B의 1수평기간의 데이터가, 상기 홀드메모리(114)에 입력된 시점에서, 입력단자 LSin에서 입력된 래치신호 LS에 의해 래치된다. 상기 홀드메모리(114)는, 다음 수평기간의 데이터가 샘플링메모리(113)로부터 홀드메모리(114)에 입력될 때 까지, 영상데이터신호 R·G·B의 1수평기간의 데이터를 유지하고, D/A 컨버터(116)에 출력한다. 이 때, 시프트 레지스터(111) 및 샘플링메모리(113)는, 다음 수평기간의 새로운 영상데이터신호 R·G·B의 취입을 행한다.

기준전압발생회로(115)는, 콘트롤러(102)의 출력단자 Vref 1∼9로부터 출력되어, 제1∼제8 소스드라이버의 입력단자 Vref 1∼9에 입력되는 기준전압을 기초로, 예컨대, 저항분할에 의해 계조표시에 사용하는 64레벨의 전압을 발생시킨다.

D/A 컨버터(116)는, R,G,B 각각 6비트의 디지탈의 영상데이터신호 R·G·B를 아날로그신호로 변환한다. 그리고, 출력회로(117)는, 콘트롤러(102)의 출력단자 VLS로부터 출력되어, 제1∼제8 소스드라이버의 입력단자 VLS에 입력되는 액정패널 인가전압조정용 전압 VLS로부터, 64레벨의 아날로그신호를 증폭하여, 출력단자 X01∼XO100·Y01∼Y0100·ZO1∼ZO100으로부터 액정패널의 입력단자(도시하지 않음)로 출력한다.

상기 출력단자 X01∼X0100·Y01∼Y0100·Z01∼Z0100은, 각각 100단자의 영상데이터신호 R·G·B에 대응하는 것이다. 또한, 단자 Vcc 및 단자 GND는, 제1∼제8 소스드라이버에 전원전압 Vcc 및 접지전위 GND를 공급하기 위한 전원용 입력단자이다.

이상과 같이, TCP에 탑재된 8개의 소스드라이버 LSI101이 시프트레지스터(111)를 통해 캐스케이드 접속되고, 이 8개의 소스드라이버 LSI101에 대해 각종 신호나 전원관계전압을 공통으로 공급함으로써, 종래의 표시소자용 구동장치의 소스측의 시스템이 구성되어 있다.

최근, 액정패널의 대화면화가 진행하여, 상술한 액정패널의 화소수와 같이, 800화소×3(RGB)[소스측]×600화소[게이트측]으로 되면, 소스측의 클록신호는 약60 MHz에 달한다. 이와 같이 고속의 클록신호로 복수의 소스드라이버 LSI를 동작시키면 소비전력이 대단히 증가한다. 따라서, 이러한 소비전력의 증가는, 휴대용 액정 표시장치에 있어서, 전지의 용량에도 큰 부담으로 되고 있다.

일반적으로, 액정표시소자의 표시를 행하고 있는 동안, 액정표시소자를 구동 시키는 복수의 구동회로는, 콘트롤러로부터 송신되는 신호, 예컨대 클록신호, 표시용의 영상데이터신호 등을 항상 수신하고 있다. 따라서, 모든 구동회로에서 내부로직이 항상 동작하게 되어, 불필요한 충방전 전류가 발생하여 소비전력이 증대한다.

이에 대응하는 수법으로서, 예컨대, 일본국 공개특허공보 5-72992호(공개일 1993년 3월26일)」이나 일본국 공개특허공보 9-68949호(공개일 1997년 3월11일)에, 불필요한 구동회로의 내부로직의 동작을 중지함으로써 저소비전력화를 꾀하는 방법이 개시되어 있다.

도15는 상기 일본 공개특허공보 5-72992호에 개시되어 있는 구동장치의 기본구성을 도시하고 있다. 이 구동장치는, 캐스케이드 접속된 복수개의 드라이버 121 i(i=1,2,…,n) 각각에, 타이밍발생수단을 갖는 제어회로(122)를 제공하고, 상기 제어회로(122)에 의해, 특정한 드라이버가 동작하고 있는 동안에는, 각 드라이버(121i)에 병렬로 입력되는 클록신호나 RGB 신호 등의 신호가 다른 드라이버내에 공급되지 않도록 구성되어 있다. 이 구성에 의해, 저소비전력화를 실현할 수 있다.

또한, 도15에 있어서, PDI는 드라이버(12l₁)에 입력하는 제어신호, PDO는 카운트업 출력, STI는 스타트 펄스입력신호, STO는 스타트 펄스출력신호, L/R는 시프트방향 지시신호, DS는 스타트펄스 입송출 판정제어신호이다.

한편, 상기 일본 공개특허공보 9-68949호에 개시되어 있는 액정구동장치를 구성하고 있는 액정구동회로의 기본구성을 도16에 도시한다. 상기 액정구동장치는, 시프트 레지스터(131)를 통해 캐스케이드 접속된 복수개의 액정구동회로에, 시프트 레지스터(131)의 스타트신호의 입력으로부터 출력까지의 기간을 검출하고, 데이터 버퍼의 동작을 제어하는 데이터 스톱회로부착 데이터 버퍼(132)가 제공되고 있다. 이 데이터 스톱회로부착 데이터 버퍼(132)에 의해, 각 액정구동회로에 병렬로 입력된 데이터신호(R·G·B 신호)가, 특정한 액정구동회로의 동작중에 다른 액정구동회로내에 공급되지 않는 구성으로 되어있다. 이러한 구성에 의해, 저소비전력화가 실현된다.

또한, 도16에 있어서, STHL은 캐스케이드신호, STHR는 스타트신호, CLK는 클록신호, R/L은 시프트방향 절체신호, DR0∼DR7·DG0∼DG7·DB0∼DB7은 표시데이터, STB는 래치신호, V0∼V255는 계조레벨전원이다. 또한, C1∼C80은 시프트 레지스터(131)로부터의 내부신호이고, S1∼S240은 계조레벨전원 V0∼V255로부터 선택되어 출력되는 계조레벨이다.

그러나, 최근, 액정표시모듈 등의 표시모듈에 대한 시장에서의 저비용화, 박형화, 경량화, 소형화 및 저소비전력화에 대한 요구는 더욱 강하게 되고 있다. 따라서, 이들 요구에 대한 대응의 하나로서, 상기 종래의 구성과 같이, 복수의 구동회로에 대해 각 신호 각각이 공통의 신호선을 통해 병렬로 공급되는 것이 아니고, 서로 인접하는 구동회로 사이에서 신호선을 접속하는 것에 의해 각 신호를 각 구동회로에 공급하는 방식이 제안되어 있다.

이상과 같이, 구동회로간을 접속하는 신호선을 사용하여 각 신호를 전파시킴으로써, 신호선길이 단축화에 의한 부유용량의 삭감이 행하여지기 때문에 고속화에 대응할 수 있게 되고, 또한, 이에 의한 소비전력의 절감이 가능해진다. 또한, 상기한 바와 같은 방식을 채용함으로써, 공통의 신호선을 배치하기 위해 필요해지는 외부부착의 기판(플렉시블기판 또는 프린트기판)을 폐지하는 것도 가능해져, 기판의 면적을 적극적으로 축소하는 것도 가능하다.

상기한 바와 같이, 구동회로사이에서 신호를 전파시키는 방식을 사용한, 소스측의 표시소자용 구동장치의 시스템구성의 일례를 도17에 도시한다.

상기 표시소자용 구동회로는, 소스드라이버용 스타트 펄스신호 SPI는 물론, 각 6비트의 영상데이터신호 R·G·B, 클록신호 CK, 래치신호 LS나, 전원관계전압으로서의 전원전압 Vcc, 접지전위 GND, 64비트 계조표시용 전압 Vref 1∼9, 액정패널 인가전압조정용 전압 VLS를, 8개의 소스드라이버 LSI(141)의 내부로직(내부회로)나 또는, A1선 등의 내부배선을 사용하여, 제1 소스드라이버로부터 다음단의 제2 소스드라이버로, 각종 신호 및 전원관계전압을 각각 전파시키는 구성으로 되어있다.

도18은 상기 소스드라이버 LSI(141)의 회로구성을 도시한 블록도이다. 또한, 설명의 편의상 상기 도13에 도시한 각 부재와 동일한 기능을 갖는 부재에는 동일한 참조번호를 부기하고 그 설명을 생략한다.

각 소스드라이버 LSI(141)의 액정패널측의 1변에, 액정패널로의 출력단자 X01∼100, Y01∼100, Z01∼100이 배치되어 있다. 또한, 각 소스드라이버 LSI(141)의 콘트롤러(102)측의 1변에, 클록신호 CK, 영상데이터신호 R·G·B 각 6비트, 및 래치신호 LS의 입력단자 CKin, Rin·Gin·Bin, LSin이 배치되고, 또한 콘트롤러(102)측의 변과 대향하는 변에는 상기 각 신호의 출력단자 CKout, Rout·Gout·Bout, LSout이 배치되어 있다.

또한, 동일하게, 전원관계전압인 64비트 계조표시용 전압 Vref 1∼9, 액정패널 인가전압조정용 전압 VLS, 전원전압 Vcc, 접지전위 GND를 공급하기위한 입력단자 Vref 1∼9in, VLS, Vcc, GND와, 출력단자 Vref 1∼9 out, VLS, Vcc, GND가 각 신호의 입출력단자와 동일하게 배치되어 있다. 상기 전원관계전압은 각 전압배선인 Vcc, GND, Vref 1∼9, VLS 선을, 소스드라이버 LSI(141)의 내부배선에 의해, 각 입력단자 Vcc, GND, Vref 1∼9 in, VLS와 출력단자 Vcc, GND, Vref 1∼9 out, VLS의 2개의 단자를 접속하여 사용된다.

상기 각 입력단자 및 출력단자는, 각 소스드라이버 LSI(141)의 A1선등의 내부배선에 접속되어 있다. 도18에는, 이들 입력단자 CKin, Rin·Gin·Bin, LSin, Vref 1∼9 in, VLS, Vcc, GND와, 출력단자 CKout, Rout·Gout·Bout, LSout, Vref 1∼9 out, VLS, Vcc, GND가, 소스드라이버 LSI(141)의 내부배선에 접속된 구성이 개략적으로 도시되어 있다.

소스드라이버용 스타트 펄스신호 SPI는 입력단자 SPin으로부터 입력되고, 소스드라이버 LSI(141)내부의 시프트 레지스터(111)에서 클록신호 CK에 동기를 취해 시프트되고, 소스드라이버용 스타트 펄스신호 SP0로서 출력단자 SPout로부터 출력된다.

소스드라이버 LSI(141)의 각 블록의 동작은 전술한 소스드라이버 LSI101과 같다.

도19에, 별도의 소스측 표시소자용 구동장치의 시스템구성의 일례를 도시한다.

상기 표시소자용 구동장치는, 고속으로 동작하는 각종 신호선을 8개의 소스드라이버 LSI(151) 사이에 접속하고, 전원관계전압을 각각 공통의 배선에 의해 각 소스드라이버 LSI(151)에 병렬로 공급하는 구성으로 되어있다.

이상과 같은 구성에 의해, 액정표시모듈 등의 표시모듈의 저비용화, 박형화, 경량화, 소형화를 실현하는 것은 가능하다. 그러나, 이러한 구성에서는, 모든 구동회로에서 내부로직이 항상 동작하기 때문에, 소비전력이 증대하는 문제를 해결할 수 없다.

본 발명의 목적은, 상기한 바와 같은 최근 현저히 진행한 저비용화, 박형화, 경량화 및 소형화에 대응한 시스템구성, 즉, 구동회로규모의 대폭적인 증대없이, 각 신호를 어느 구동회로에서 다음단의 구동회로로 전파시키도록, 각 구동회로를 서로 캐스케이드 접속하여 배선길이를 짧게했다, 고속클록신호에 의한 영상데이터신호의 전송이 가능한 시스템구성의 표시소자용 구동장치에 있어서, 저소비전력화가 가능한 표시소자용 구동장치 및 이를 사용한 대화면패널에 대응할 수 있는 저소비전력형 표시모듈을 제공하는 것이다.

상기 목적을 달성하기 위해, 본 발명에 관한 표시소자용 구동장치는, 영상데이터신호에 따라 표시소자를 구동하는 복수의 구동회로를 구비하고, 상기 각 구동회로에는, 상기 구동회로간에 캐스케이드 접속되어 있는 클록신호에 동기하고, 상기 구동회로간에 캐스케이드 접속되어 있는 스타트 펄스신호를 시프트하여 전송하는 전송부와, 상기 전송부의 출력에 따라 영상데이터신호를 선택하는 선택부와, 상기 선택부에 의해 선택된 영상데이터신호를 래치신호에 의해 래치하는 래치부와, 다음단의 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 다음단의 구동회로로의 상기 클록신호의 출력을 정지하는 출력제어부가 제공되고 있는 것을 특징으로 하고 있다.

상기 구성에 의하면, 복수의 구동회로에 각각 제공되고 있는 출력제어부는, 스타트 펄스신호의 출력시까지, 또는 출력보다 소정시간 빠른 출력소정시간 전까지, 클록신호의 출력을 정지하고 있다. 요컨대, 상기 출력제어부는, 다음단의 구동회로로의 스타트 펄스신호의 출력과 동시, 또는 출력시보다 소정시간만큼 빠른 타이밍으로, 클록신호를 다음단의 구동회로로 출력한다. 따라서, 영상데이터신호의 취입 동작이 행하여지고 있지 않은 다음단 이후의 구동회로에는 클록신호가 입력되지 않고, 다음단 이후의 전송부, 선택부 및 래치부 등은 그 동작을 정지하고 있다.

또한, 캐스케이드 접속이란, 일반적으로, 2개 이상의 장치를 일방의 출력이 그에 계속되는 장치의 입력으로 되도록 접속하는 것이다. 따라서, 클록신호 및 스타트 펄스신호가 구동회로 사이에서 캐스케이드 접속되어 있다는 것은, 이들 각 신호가, 어떤 구동회로에서, 상기 구동회로와 캐스케이드 접속되어 있는 다음단의 구동회로로 순차 전파하는 것이다.

일반적으로, 상술한 바와 같이, 구동회로를 구성하고 있는 전송부, 선택부, 래치부등은 고속동작을 하고 있다. 따라서, 영상데이터신호의 취입이 행하여지고 있지 않다, 즉, 동작시킬 필요가 없는 구동회로에서, 전송부, 선택부, 래치부 등을 불필요하게 동작시키면 소비전력이 대폭 증가하게 된다.

이에 대해, 상기 본 발명의 구성을 이용하면, 영상데이터신호의 취입 동작이 행하여지고 있지 않은 구동회로에 있어서, 고속동작하는 전송부, 선택부, 래치부 등의 불필요한 동작을 정지시킬 수 있다.

또한, 클록신호자체가 고속으로 동작하는 신호이기 때문에, 상기 클록신호가 동작시킬 필요가 없는 다음단 이후의 구동회로에 입력되지 않기 때문에, 상기 클록신호를 전파하기 위해 구동회로외부에 배치되는 외부배선이나, 상기 외부배선이 배치되어 있는 외부기판 등의 부유용량의 충방전이 행해지지 않는다.

이에 의해, 동작시킬 필요가 없는 구동회로에서, 전송부, 선택부, 래치부등의 고속동작에 의한 소비전력이나, 외부배선 등의 부유용량의 충방전에 의한 소비전력을 대폭 절감하여, 표시소자용 구동장치의 저소비전력화를 실현할 수 있다.

또한, 적어도 상기 클록신호 및 스타트 펄스신호가, 구동회로사이에서 캐스케이드 접속되어 각 구동회로간을 전파하기 때문에, 상기 클록신호 및 스타트 펄스신호를 각 구동회로에 병렬로 공급하기 위한 외부배선이 불필요하다.

이에 의해, 외부배선의 수를 감소시킬 수 있기 때문에, 표시소자용 구동장치의 소형화를 실현할 수 있다. 또한, 외부배선을 배치하기위한 외부부착의 기판을 소형화 또는 생략하여 표시소자용 구동장치의 소형화를 실현할 수 있다. 또한, 본 발명의 표시소자용 구동장치는, 상기 영상데이터신호가, 상기 구동회로사이에서 캐스케이드 접속되어 있고, 상기 출력제어부가, 다음단의 구동회로로의 스타트펄스 신호 신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 상기 영상데이터신호의 다음단의 구동회로로의 출력을 정지하는 것을 특징으로 하고있다.

상기 구성에 의하면, 클록신호와 같이, 영상데이터신호도 복수의 구동회로사이에서 캐스케이드 접속되어 있다. 또한, 출력제어부는, 상기 클록신호와 같이, 상기 영상데이터신호에 대해서도 다음단의 구동회로로의 출력을 제어하고 있다. 즉, 상기 출력제어부는, 스타트 펄스신호의 출력시 또는 출력시보다 소정시간 전까지, 상기 영상데이터신호의 출력을 정지하고 있다.

이상과 같이, 클록신호와 같이 영상데이터신호도, 영상데이터신호의 취입 동작이 행하여지고 있지 않은 다음단 이후의 구동회로에 출력되지 않기 때문에, 예컨대, 구동회로외부에 배치된 외부배선이나 상기 외부배선을 배치하기위한 외부부착의 기판 등의 부유용량의 충방전이 행해지지 않는다. 또한, 다음단 이후의 구동회로에서, 예컨대 영상데이터신호의 입력버퍼와 일시적으로 영상데이터신호를 래치하는 회로 사이의 동작에 의한 불필요한 소비전력을 절감할 수 있다. 이에 의해, 동작시킬 필요가 없는 구동회로를 고속동작시키는 것에 의한 소비전력이나, 외부배선 등의 부유용량의 충방전에 의한 소비전력을 대폭 절감하여, 더욱 저소비전력화를 실현할 수 있다.

또한, 본 발명에 관한 표시모듈은, 영상데이터신호에 따라 표시소자를 구동하는 복수의 구동회로를 구비하고, 상기 각 구동회로가, 상기 구동회로사이에서 캐스케이드 접속되어 있는 클록신호에 동기하여, 상기 구동회로사이에서 캐스케이드 접속되어 있는 스타트 펄스신호를 시프트하여 전송하는 전송부와, 상기 전송부의 출력에 따라 영상데이터신호를 선택하는 선택부와, 상기 선택부에 의해 선택된 영상데이터신호를 래치신호에 의해 래치하는 래치부와, 다음단의 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 다음단의 구동회로로의 상기 클록신호의 출력을 정지하는 출력제어부를 갖고 있는 표시소자용 구동장치와, 상기 표시소자용 구동장치에 의해 구동되는 표시소자를 구비하는 것을 특징으로 하고 있다.

또한, 본 발명에 관한 표시모듈은, 영상데이터신호에 따라 표시소자를 구동하는 복수의 구동회로를 구비하고, 상기 각 구동회로가, 상기 구동회로사이에서 캐스케이드 접속되어 있는 클록신호에 동기하여, 상기 구동회로사이에서 캐스케이드 접속되어 있는 스타트 펄스신호를 시프트하여 전송하는 전송부와, 상기 전송부의 출력에 따라 구동회로사이에서 캐스케이드 접속되어 있는 영상데이터신호를 선택하는 선택부와, 상기 선택부에 의해 선택된 영상데이터신호를 래치신호에 의해 래치하는 래치부와, 다음단의 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 다음단의 구동회로로의 상기 클록신호 및 영상데이터신호의 출력을 정지하는 출력제어부를 갖고 있는 표시소자용 구동장치에 의해 구동되는 표시소자와, 상기 표시소자용 구동장치에 의해 구동되는 표시소자를 구비하는 구성으로 하는 것도 가능하다.

상기 각 구성에 의하면, 상술한 바와 같은 저소비전력화 및 소형화된 표시소자용 구동장치가, 표시모듈에서의 표시소자를 구동하고 있다.

이에 의해, 경량화, 박형화, 소형화 및 저비용화가 실현된 표시모듈을 실현할 수 있다.

본 발명의 다른 목적, 특징 및 우수한 점은 이하에 도시한 기재에 의해 충분히 이해될 것이다. 또한, 본 발명의 이점은 첨부도면을 참조한 다음 설명으로부터 명백하게 될 것이다.

도1은 본 발명의 제1 실시형태에 관한 표시소자용 구동장치의 시스템구성을 도시한 설명도이다.

도2는 상기 표시소자용 구동장치를 구성하는 소스드라이버 LSI의 구성을 도시한 블록도이다.

도3은 상기 소스드라이버 LSI를 구성하는 출력제어회로의 회로도이다.

도4는 상기 출력제어회로에 입력되는 각종 신호를 도시한 타이밍챠트이다.

도5는 인접하는 상기 소스드라이버 LSI에 입력되는 각종 신호를 도시한 타이밍챠트이다.

도6은 상기 표시소자용 구동장치를 사용한 액정모듈의 1 실시형태를 도시한 평면도이다.

도7은 상기 액정모듈에서, 상기 소스드라이버 LSI의 탑재상태를 도시한 단면도이다.

도8은 본 발명의 제2 실시형태에 관한 표시소자용 구동장치의 시스템구성을 도시한 설명도이다.

도9는 상기 표시소자용 구동장치를 구성하는 소스드라이버 LSI의 구성을 도시한 블록도이다.

도10은 상기 표시소자용 구동장치를 사용한 액정모듈의 1 실시형태를 도시한 평면도이다.

도11은 상기 액정모듈에서, 상기 소스드라이버 LSI의 탑재상태를 도시한 설명도이다.

도12는 종래의 표시소자용 구동장치의 시스템구성을 도시한 설명도이다.

도13은 상기 종래의 표시소자용 구동장치를 구성하는 소스드라이버 LSI의 구성을 도시한 블록도이다.

도14는 상기 소스드라이버 LSI에 입력되는 각종 신호를 도시한 타이밍챠트이다.

도15는 일본 공개특허공보 5-72992호에 기재되어 있는 종래의 표시소자용 구동장치의 구성을 도시한 블록도이다.

도16은 일본 공개특허공보 9-68949호에 기재되어 있는 종래의 표시소자용 구동장치의 구성을 도시한 블록도이다.

도17은 다른 종래의 표시소자용 구동장치의 시스템구성을 도시한 설명도이다.

도18은 상기 종래의 표시소자용 구동장치를 구성하는 소스드라이버 LSI의 구성을 도시한 블록도이다.

도19는 다른 종래의 표시소자용 구동장치의 시스템구성을 도시한 설명도이다.

〔실시형태 1〕

본 발명의 1 실시형태에 대해 도1 내지 도7에 따라 설명하면 이하와 같다.

본 실시형태에 관한 표시소자용 구동장치는, 액정표시소자(표시소자)로서의 액정패널을 구동하는, 캐스케이드 접속된 복수의 소스드라이버 LSI(Large Scale Integrated Circuit)(구동회로)로 이루어진다.

상기 소스드라이버 LSI는, 각각 TCP(Tape Carrier Package)에 탑재되어 있다. 또한, TCP는 테이프·필름에 드라이버 LSI를 붙인 박형패키지이다.

또한, 본 실시형태에 있어서의 액정패널의 화소수는, 800화소×3(RGB) [소스측]×600화소[게이트측]이다. 상기 각 소스드라이버 LSI는, 64계조표시를 한다. 또한, 각 소스드라이버 LSI는 100화소×3(RGB)를 구동하기 때문에, TCP에 탑재된 소스드라이버 LSI는 8개 필요하게 된다.

우선, 본 실시형태에 관한 표시소자용 구동장치를 구성하고 있는 복수의 소스드라이버 LSI와, 이들 소스드라이버 LSI의 접속구성을 도1 내지 도3에 따라 설명한다.

또한, 여기서 설명하는 액정패널의 화소수나 소스드라이버 LSI의 구성은 일례일 뿐, 이에 의해 한정되지 않는다.

도1에 도시한 바와 같이, 본 실시형태에 관한 표시소자용 구동장치는, 복수의 소스측 구동회로로서의 8개의 소스드라이버 LSI1와, 이들 8개의 소스드라이버LSI1에 전압이나 신호를 공급하는 콘트롤러(2)를 구비하고 있다. 상기 8개의 소스드라이버 LSI1은 서로 인접하는 것끼리 캐스케이드 접속되어 있고, 이하 소스드라이버 LSI1을 서로 구별해야 하는 경우에는, 1∼7단째의 소스드라이버 LSI1을 각각 제1∼제7 소스드라이버라 하고, 최종단의 소스드라이버 LSI1을 제8 소스드라이버라 한다.

상기 소스드라이버 LSI1은, 각각 내부로직(1a)와, 출력제어회로(출력제어수단, 출력제어부)(lb)를 구비하고 있다.

상기 콘트롤러(2)는, 출력단자 VLS, Vcc, GND, Vref 1∼9를 갖고 있다. 이들 출력단자 VLS, Vcc, GND, Vref 1∼9로부터는, 각각, 액정패널 인가전압조정용 전압 VLS, 전원전압 Vcc, 접지전위 GND, 및 64비트 계조표시용 전압 Vref 1∼9가 출력된다. 또한, 액정패널 인가전압조정용 전압 VLS, 전원전압 Vcc, 접지전위 GND, 및 64비트 계조표시용 전압 Vref 1∼9는, 이하, 전원관계전압이라 칭한다. 이들 전원관계전압은, 각각 공통의 배선을 통해, 상기 제1∼제8 소스드라이버에 병렬로 공급되고 있다. 또한, 출력제어회로(1b)에 접속된 전원전압 Vcc 및 접지전위 GND의 배선은 생략되어 있다.

또한, 상기 콘트롤러(2)는, 출력단자 SSPI, LS, R·G·B, SCK를 갖고 있다. 이들 출력단자 SSPI, LS, R·G·B, SCK에서는, 소스드라이버용 스타트 펄스신호 SPI, 래치신호 LS, 영상데이터신호 R·G·B, 클록신호 CK의 각종 신호가 출력된다. 출력되는 각 신호는, 제1∼제8 소스드라이버 사이를 접속하는 각 접속배선에 의해, 제1∼제8 소스드라이버에 입력되어 있다. 즉, 상기 각종 신호는, 제1∼제8 소스드라이버 사이에서 캐스케이드 접속되는 것에 의해, 각 소스드라이버로 순차 전파되는 구성으로 되어있다.

여기에서, 캐스케이드 접속이란, 일반적으로는, 2개 이상의 장치의 일방의 출력이 후단의 장치의 입력으로 되도록 접속하는 것이다. 따라서, 여기서는, 각종 신호가 제1∼제8 소스드라이버 사이에서 캐스케이드 접속되어 있다는 것은, 이들 각종 신호가 어느 소스드라이버 LSI1로부터, 상기 소스드라이버 LSI1과 캐스케이드 접속되어 있는 다음단의 소스드라이버 LSI1로 순차 전파되는 것이다.

이하에, 상기 콘트롤러(2)의 출력단자 SSPI, LS, R·G·B, SCK로부터 출력되는 각종 신호의 유통경로에 대해 구체적으로 설명한다.

콘트롤러(2)의 출력단자 SSPI로부터 출력된 소스드라이버용 스타트 펄스신호 SPI는, 우선 제1 소스드라이버에 입력된다. 제1 소스드라이버에 입력된 소스드라이버용 스타트 펄스신호 SPI는 소스드라이버내부에 전송되어, 소스드라이버용 스타트 펄스신호 SPO로서 출력된다. 상기 소스드라이버용 스타트 펄스신호 SPO는, 소스드라이버용 스타트 펄스신호 SPI로서, 다음단의 제2 소스드라이버에 입력된다.

콘트롤러(2)의 출력단자 R·G·B로부터 출력된 영상데이터신호 R·G·B는, 우선 제1 소스드라이버에 입력된다. 이들 각 영상데이터신호 R·G·B는, 각각 6비트로 이루어진다. 제1 소스드라이버에 입력된 영상데이터신호 R·G·B는, 후술하는 출력제어회로(1b)를 경유하여, 제1 소스드라이버로부터 다음단의 제2 소스드라이버에 입력된다.

콘트롤러(2)의 출력단자 SCK로부터 출력된 클록신호 CK는, 우선, 제1 소스드라이버에 입력된다. 제1 소스드라이버에 입력된 클록신호 CK는, 후술하는 출력제어회로(1b)를 경유하여, 제1 소스드라이버로부터 다음단의 제2 소스드라이버에 입력된다.

이하, 마찬가지로, 소스드라이버용 스타트 펄스신호 SPI, 영상데이터신호 R·G·B 및 클록신호 CK는, 각각 제1∼제8 소스드라이버 사이의 접속배선에 의해 제8 소스드라이버까지 순차 전파된다.

또한, 콘트롤러(2)의 출력단자 LS로부터 출력된 래치신호 LS는, 제1∼제8 소스드라이버의 내부배선 및 제1∼제8 소스드라이버 사이의 접속배선을 사용함으로써, 제1∼제8 소스드라이버에 병렬로 입력되어 있다.

또한, 내부로직(1a)로부터 출력제어회로(1b)에 출력되는 Trig신호에 대해서는 후술하는 출력제어회로(1b)와 함께 설명한다.

다음, 제1∼제8 소스드라이버인 소스드라이버 LSI1의 내부로직(1a), 및 출력제어회로(1b)의 회로구성을 도2의 블록도에 따라 설명한다.

도2에 도시한 바와 같이, 상기 소스드라이버 LSI1은, 내부로직(1a)를 구성하고 있는 시프트레지스터(전송수단, 전송부)(11), 데이터래치회로(12), 샘플링메모리(선택수단, 선택부)(13), 홀드메모리(래치수단, 래치부)(14), 기준전압발생회로(15), D/A 컨버터(16) 및 출력회로(17)와 출력제어회로(1b)를 구비하고 있다.

우선, 제1 소스드라이버의 시프트 레지스터(11)에는, 콘트롤러(2)의 출력단자 SSPI로부터 출력되어, 제1 소스드라이버의 입력단자 SPin에서 입력된 소스드라이버용 스타트 펄스신호 SPI가 입력된다. 상기 소스드라이버용 스타트 펄스신호 SPI는 후술하는 영상데이터신호 R·G·B의 수평동기신호와 동기를 취한 신호이다.

또한, 상기 시프트 레지스터(11)에는, 콘트롤러(2)의 출력단자 SCK로부터 출력되어, 제1 소스드라이버의 입력단자 CKin에서 입력된 클록신호 CK가 입력된다.

상기 제1 소스드라이버의 시프트 레지스터(11)는, 상기 소스드라이버용 스타트펄스 신호 SPI를 스타트 펄스로 하여, 상기 소스드라이버용 스타트 펄스신호 SPI의 High 레벨 기간에 입력된 클록신호 CK의 최초의 상승에 의해, 상기 소스드라이버용 스타트 펄스신호 SPI를 시프트하여 전송한다.

상기 시프트 레지스터(11)는 100단으로 이루어진다. 상기 시프트 레지스터(11)의 최종단(본 실시형태에 있어서는 100단)까지 시프트되고, 제1 소스드라이버의 출력단자 SPout로부터 출력되는 소스드라이버용 스타트 펄스신호 SPO는, 다음단의 제2 소스드라이버의 입력단자 SPin에, 소스드라이버용 스타트펄스 신호 SPI로서 입력된다.

이와 같이, 소스드라이버용 스타트 펄스신호 SPI는 최종단의 제8 소스드라이버까지 동일하게 시프트된다.

본 실시형태에 있어서는, 100단으로 구성되어 있는 시프트레지스터(11)의 98단째의 출력이 Trig신호로서 취출되고, 출력제어회로(1b)에 입력되어 있다. 일반적으로 설명하면, m단의 시프트 레지스터중, (m-x)단으로부터의 출력을 Trig신호로서 후술하는 출력제어회로(1b)에 입력시키는 것으로 된다(x=0,1,2,…, m-1). 또한, 본 실시형태에 있어서, 시프트 레지스터(11)의 98단째의 출력을 Trig신호로서 사용하는 것에 의한 작용효과에 대해서는 후에 상세히 설명한다.

한편, 콘트롤러(2)의 출력단자 R·G·B로부터 출력된 영상데이터신호 R·G·B는, 제1 소스드라이버의 입력단자 R1∼6in, G1∼6 in, B1∼6 in에서 입력된다. 입력된 영상데이터신호 R·G·B는, 각각 병렬로 데이터래치회로(12)에 입력된다. 상기 영상 데이터신호 R·G·B는, 데이터래치회로(12)에서 일시적으로 래치된 후 샘플링메모리(13)에 전송된다. 또한, 상기 영상데이터신호 R·G·B는 R(Red), G (Green), B(Blue) 각각 6 비트, 계 18비트로 구성되는 칼라디지탈 영상신호이다.

상기 샘플링메모리(13)는, 전술의 시프트 레지스터(11)의 각 단의 출력신호에 의해, 시분할로 전송되는 영상데이터신호 R·G·B를 샘플링하고, 후술하는 래치신호 LS(콘트롤러(2)의 출력단자 LS로부터 출력된다)가 입력될 때까지 기억하고 있다.

상기 샘플링메모리(13)에 기억되어 있는 영상데이터신호 R·G·B는, 다음 홀드메모리(14)에 입력된다. 그리고, 영상데이터신호 R·G·B의 1수평기간의 데이터가 상기 홀드메모리(14)에 입력된 시점에서, 입력단자 LSin에서 입력된 래치신호 LS에 의해 래치된다. 홀드메모리(14)는, 다음 수평기간의 영상데이터신호 R·G·B가 샘플링메모리(13)로부터 입력될 때까지, 영상데이터신호 R·G·B의 1수평기간의 데이터를 유지하고, D/A 컨버터(16)에 출력한다. 이 때, 시프트 레지스터(11) 및 샘플링메모리(13)는, 다음 수평기간의 새로운 영상데이터신호 R·G·B의 취입을 행한다.

기준전압발생회로(15)는, 콘트롤러(2)의 출력단자 Vref 1∼9로부터 출력되고, 제1∼제8 소스드라이버의 입력단자 Vref 1∼9에 병렬로 입력되는 기준전압에 기초하여, 예컨대, 저항분할에 의해 계조표시에 사용하는 64레벨의 전압을 발생시킨다.

D/A 컨버터(16)는, R,G,B 각각 6비트의 디지탈의 영상데이터신호 R·G·B를 아날로그신호로 변환한다. 그리고, 출력회로(17)는, 콘트롤러(2)의 출력단자 VLS로부터 출력되고, 제1∼제8 소스드라이버의 입력단자 VLS에 병렬로 입력되는 액정패널 인가전압조정용 전압 VLS에 의해, 64레벨의 아날로그신호를 증폭하여, 출력단자 X01∼X0100·Y01∼Y0100·ZO1∼ZO100로부터 액정패널의 입력단자(도시하지 않음)로출력한다.

상기 출력단자 X01∼X0100·Y01∼Y0100·Z01∼Z0100는, R,G,B 각 100단자의 영상데이터신호 R·G·B에 각각 대응하는 것이다. 또한, 입력단자 Vcc 및 입력단자 GND는, 전원전압 Vcc 및 접지전위 GND를 공급하기 위한 전원용 입력단자이다.

이상과 같이, 본 실시형태에 있어서의 표시소자용 구동장치의 소스측의 시스템은, 고속으로 동작하는 클록신호 CK 등의 각종 신호가 제1∼제8 소스드라이버 사이에서 각각 캐스케이드 접속되고, 전원관계전압은 각각 공통의 배선에 의해 제1∼제8 소스드라이버에 병렬로 공급되는 구성으로 되어있다.

즉, 소스드라이버 LSI1의 입력단자 CKin, Rl∼6 in, G1∼6 in, B1∼6 in에서 입력된 클록신호 CK 및 영상데이터신호 R·G·B는, 소스드라이버 LSI1내에 제공된 Al선(알루미늄선)등으로 이루어지는 내부배선을 사용하는 것에 의해, 출력제어회로(1b)를 경유하여, 출력단자 CKout, R1∼6out, G1∼6out, B1∼6out로부터 출력되고, 후단의 소스드라이버 LSI1에 입력된다.

또한, 소스드라이버 LSI1의 입력단자 LSin에서 입력된 래치신호 LS는, 소스드라이버 LSI1내에 제공된 Al선(알루미늄선)등으로 이루어지는 내부배선을 사용하는 것에 의해, 출력제어회로(1b)에 입력되는 동시에, 출력단자 LSout로부터 출력되어, 후단의 소스드라이버 LSI1에도 병렬로 공급된다.

다음, 도3에 따라 출력제어회로(1b)에 대해 구체적으로 설명한다. 출력제어회로(1b)는 D형 플립 플롭(이하, DF/F라 한다)(21)과, 19개의 2입력 NAND게이트(22)와, 19개의 인버터(23)로 구성되어 있다.

상기 DF/F21의 입력단자 D에는 전원전압 Vcc이 접속되고, 입력단자 CK에는 Trig신호가 접속되고, 리세트 R(Vcc 레벨로 리셋된다)에는 래치신호 LS가 접속되어 있다. 상기 DF/F21의 출력단자 Q는, 2입력 NAND게이트(22)의 2입력단자의 일방의 입력단자에 접속되어 있다.

상술한 바와 같이, 영상데이터신호 R·G·B는 각 6비트씩 합계 18비트로 되기 때문에, 상기 19개의 2입력 NAND게이트(22)중, 18개의 2입력 NAND게이트(22a)의 타방의 입력단자에는, 영상데이터신호 R·G·B가 각각 입력되어 있다. 상기 2입력 NAND게이트(22a)의 출력은, 각각 인버터(23a)를 통해, 18비트의 영상데이터신호 Ro·Go·Bo로서 출력된다.

한편, 19개의 2입력 NAND게이트중, 나머지 1개의 2입력 NAND게이트(22b)의 타방의 입력단자는 클록신호 CK의 입력단자 CKin에 접속되어 있다. 상기 클록신호 CK가 입력된 2입력 NAND게이트(22b)의 출력은, 인버터(23b)를 통해 클록신호 CKo로서 출력된다.

상기 출력제어회로(1b)에 의한, 본 실시형태에 관한 표시소자용 구동장치의 시스템동작에 대해 도3 및 도4에 따라 이하에 설명한다. 도4는 각 신호의 타이밍챠트이다.

래치신호 LS가 High 레벨로 되면, 제1∼제8 소스드라이버 모두에, 입력단자 LSin에서 래치신호 LS가 입력된다. 이 High 레벨의 래치신호 LS는, 제1∼제8 소스드라이버의 출력제어회로(1b)의 DF/F21에 입력된다. 이 래치신호 LS의 입력에 의해, 상기 출력제어회로(1b)는 리셋되기 때문에, DF/F21의 출력단자 Q로부터 출력되는 신호는 Low 레벨로 된다. 따라서, 인버터(23)로부터 출력되는 영상데이터신호 Ro·Go·Bo와 클록신호 CKo는, 함께 Low 레벨로 된다.

래치신호 LS가 High 레벨로 된 후, 소스드라이버용 스타트펄스신호 SPI는, 제1 소스드라이버에 입력되어, 클록신호 CK에 동기를 취하고, 내부로직(1a)의 1OO단의 시프트 레지스터(l1)내로 전송된다. 상기 제1 소스드라이버로부터 출력된 소스드라이버용 스타트 펄스신호 SPO는, 다음단의 제2 소스드라이버에, 소스드라이버용 스타트 펄스신호 SPI로서 입력된다.

또한, 본 실시형태에 있어서는, Trig신호로서 시프트 레지스터(11)의 98단째의 출력이, 출력제어회로(1b)의 DF/F21의 입력단자 CK에서 상기 DF/F21에 입력된다. 상기 Trig신호의 상승에, 상기 DF/F21은 입력단자 D에서 입력되는 High 레벨(Vcc 레벨)의 신호를 출력단자 Q로부터 출력한다.

출력단자 Q에서 2입력 NAND게이트(22)로 출력되는 신호가 High 레벨로 됨으로써 게이트가 개방된다. 이에 의해 18 비트의 영상데이터신호 R·G·B 및 클록신호 CK는, 각각 18비트의 영상데이터신호 Ro·Go·Bo 및 클록신호 CKo로서, 다음단의 제2 소스드라이버로 출력된다.

이상과 같이, 제1 소스드라이버에 소스드라이버용 스타트 펄스신호 SPI가 수신된 후, 영상데이터신호 Ro·Go·Bo 및 클록신호 CKo가 제1 소스드라이버로부터 출력되기까지의 기간(도4에서 제1 소스드라이버 데이터취입 기간)에는, 제1 소스드라이버내의 시프트 레지스터(11), 데이터래치회로(12) 및 샘플링메모리(13)는, 전술한 바와 같이 동작한다.

한편, 이 때, 제2∼제8 소스드라이버에는, 클록신호 CK 및 영상데이터신호 R·G·B가 입력되지 않기 때문에, 내부로직(1a) 및 출력제어회로(1b)의 동작은 행하여지고 있지 않다.

제1 소스드라이버의 출력단자 CKout 및 Rout·Gout·Bout로부터 출력된 클록신호 CKo 및 영상데이터신호 Ro·Go·Bo는, 다음단의 제2 소스드라이버의 입력단자 CKin 및 Rin·Gin·Bin에서, 클록신호 CK 및 영상데이터신호 R·G·B로서 입력된다. 이와 함께, 소스드라이버용 스타트 펄스신호 SPI가 상기 제 2소스드라이버에 받아들이면, 상기 제2 소스드라이버도, 상기 제1 소스드라이버와 같이, 동작을 개시한다.

즉, 상술한 제1 소스드라이버와 같이, 제2 소스드라이버에 입력된 소스드라이버용 스타트 펄스신호 SPI는, 클록신호 CK (제1 소스드라이버로부터의 출력) 에 1동기를 취해, 내부로직(1a)의 1OO단의 시프트 레지스터(11)에 의해 전송된다. 시프트 레지스터(11)의 최종단(100단)의 출력은 소스드라이버용 스타트 펄스신호 SPO로서 출력된다. 상기 소스드라이버용 스타트 펄스신호 SPO는, 다음단의 제3소스드라이버에, 소스드라이버용 스타트 펄스신호 SPI로서 입력된다.

한편, 제2 소스드라이버에 있어서의 시프트 레지스터(11)의 98단째의 출력은, Trig신호로서, 출력제어회로(1b)의 DF/F21의 입력단자 CK에 입력된다. 상기 Trig신호의 상승으로, DF/F21가 입력단자 D에서 입력되는 High 레벨(Vcc 레벨)의 신호를 출력단자 Q로부터 출력한다.

출력단자 Q에서 2입력 NAND게이트(22)로 출력되는 신호가 High 레벨로 되는 것에 의해, 게이트가 개방된다. 이에 의해 영상데이터신호 R·G·B 및 클록신호 CK는, 각각 영상데이터신호 Ro·Go·Bo 및 클록신호 CKo로서, 다음단의 제3 소스드라이버로 출력되게 된다.

제2 소스드라이버에 소스드라이버용 스타트 펄스신호 SPI가 취입되고부터, 상기 영상데이터신호 Ro·Go·Bo 및 클록신호 CKo가 상기 제 2소스드라이버로부터 출력되기까지의 기간, 제1 및 제2 소스드라이버내의 시프트 레지스터(11), 데이터래치회로(12) 및 샘플링메모리(13)는, 전술한 대로, 영상데이터의 취입 등의 동작을 행한다.

한편, 이 때, 제3∼제8 소스드라이버에는, 영상데이터신호 R·G·B 및 클록신호 CK가 입력되지 않기 때문에, 내부로직(1a) 및 출력제어회로(1b)의 동작은 행하여지고 있지 않다.

이와 같이, 클록신호 CK 및 영상데이터신호 R·G·B는, 출력제어회로(1b)에 의해, 영상데이터신호 R·G·B의 취입 동작이 행해지고 있지 않은 다음단 이후의 소스드라이버 LSI1에는 입력되지 않도록 제어되어 있다. 이에 의해, 동작시킬 필요가 없는 소스드라이버 LSI1을 불필요하게 동작시키지 않기 때문에, 소비전력을 대폭 절감할 수 있다.

이상 설명한 바와 같이, 제1∼제8 소스드라이버는 소스드라이버용 스타트 펄스신호 SPI를 클록신호 CK에 동기하여 취입함으로써 순차 동작을 개시한다. 즉, 내부로직(1a)의 시프트 레지스터(11)에 있어서의 소스드라이버용 스타트 펄스신호 SPI의 전송과, 전송된 상기 소스드라이버용 스타트 펄스신호 SPI에 의한 시프트 레지스터(11)의 각 단의 출력에 따라, 18비트의 영상데이터신호 R·G·B의 샘플링메모리(13)로의 취입을 행한다. 그리고, 최종적으로는, 최종단의 제8 소스드라이버까지의 모든 소스드라이버 LSI1가 동작을 행한다.

다음, 인접하는 제1∼제8 소스드라이버 사이에서의 각 신호전달의 상세한 타이밍챠트를 도5에 도시한다.

제 n 소스드라이버(n=2, 3, …, 7)에는, 전단의 제 n-1 소스드라이버로부터 출력된 소스드라이버용 스타트 펄스신호 SPO가, 소스드라이버용 스타트 펄스신호 SPI로서 입력된다. 상기 제n 소스드라이버는, 상기 소스드라이버용 스타트 펄스신호 SPI가 입력된 후, 최초의 클록신호 CK(도5에서는 CK1으로 기재)의 입력시를 개시시로 하여, 상기 제 n 소스드라이버중에서 상기 클록신호 CK에 동기를 취해 전송된다.

그리고, 시프트 레지스터(11)의 각 단의 출력을 기초로 하여, 상기 제 n 소스드라이버에 입력된 영상데이터신호 R·G·B는, 샘플링메모리(13)의 소정의 메모리 번지에 입력된다.

시프트 레지스터(11)는 100단째의 출력으로서 소스드라이버용 스타트 펄스신호 SPO를 출력한다. 이 신호가 소스드라이버용 스타트 펄스신호 SPI로서, 다음단의 제 n+1 소스드라이버에 입력된다.

한편, 제 n 소스드라이버의 시프트 레지스터(11)의 98단째의 출력은, Trig신호로서 출력제어회로(1b)에 입력된다. 상술한 바와 같은 출력제어회로(1b)에서의 동작에 의해, DF/F21의 출력단자 Q로부터 출력되는 신호가 High 레벨로 되면, 제 n 소스드라이버는, 제 n+1 소스드라이버에 클록신호 CKo 및 영상데이터신호 Ro·Go·Bo를 출력한다.

또한, 제 n+1 소스드라이버는, 소스드라이버용 스타트 펄스신호 SPI(제 n 소스드라이버로부터 출력된 소스드라이버용 스타트 펄스신호 SPO)의 입력 후, 최초에 입력된 클록신호 CK(도5에 1로 기재)로부터, 제 n+1 소스드라이버중에서, 상기 클록신호 CK에 동기를 취해 상기 소스드라이버용 스타트 펄스신호 SPI의 전송을 개시한다. 그리고, 시프트 레지스터(11)의 각 단의 출력에 따라, 영상데이터신호 R·G·B는 샘플링메모리(13)의 소정의 메모리번지에 입력된다.

상술한 바와 같이, 본 실시형태에서는 100단의 시프트 레지스터(11)에 있어서의 98단째의 출력이 Trig신호로서 취출된다. 상기 (m-x)단에서 말하면, m=100, x=2의 예로 된다.

이와 같이, x=2로서 Trig신호를 발생시킴으로써, 도5에 도시한 바와 같은 시간 T을 얻을 수 있다. 이와같은 시간 T를 확보하는 것에 의해, 영상데이터신호 R·G·B 및 클록신호 CK(특히 클록신호 CK)를 소스드라이버용 스타트 펄스신호 SPI에 먼저 입력하는 것으로 된다. 이에 의해, 제 n+1 소스드라이버가 소스드라이버용 스타트펄스 신호 SPI를 안정적으로 취입할 수 있다.

또한, 다음 래치신호 LS가 입력될 때까지는, 제 n 소스드라이버의 홀드메모리(14), D/A 컨버터(16) 및 출력회로(17)는, 하나 전에 입력된 래치신호 LS에서 래치된 신호를 계속 출력한다.

이상과 같은 동작을 순차 행하여, 화상의 1수평기간분에 필요한 전 영상 데이터신호 R·G·B가, 최종단의 제8 소스드라이버의 샘플링메모리(13)에 입력된 단계에서, 콘트롤러(2)로부터 래치신호 LS가 출력된다. 이 래치신호 LS의 입력에 의해, 제1∼제8 소스드라이버는, 샘플링메모리(13)에 메모리되어 있는 데이터를 홀드메모리(14)로 전송하는 동시에, D/A 컨버터(16), 출력회로(17)를 통해 액정패널에 소정의 구동전압으로서 출력된다.

한편, 제1∼제8 소스드라이버의 출력제어회로(1b)의 DF/F21은, 상기 래치신호 LS에 의해 리셋되고, 일단, 출력되어 있는 영상데이터신호 R·G·B 및 클록신호 CK를 Low 레벨로 한다. 그 후, 콘트롤러(2)로부터, 다음 소스드라이버용 스타트 펄스신호 SPI 및 클록신호 CK가 제1 소스드라이버에 입력되면, 상술한 동작을 순차 행한다. 이러한 동작을 600회 반복함으로써, 800×600 화소로 이루어지는 1화면이 표시된다. 또한, 도2 및 도3에는 입출력 버퍼회로가 생략되어 있다.

다음, 본 실시형태에 있어서의 제1∼제8 소스드라이버 및 그 시스템구성을 사용한 액정표시모듈(표시모듈)의 시스템구성을 도6에 도시한 상기 액정표시모듈은, 본 실시형태에 관한 표시용 구동장치를 구성하고 있는 복수의 구동회로로서의 8개의 소스드라이버 LSI1및 2개의 게이트드라이버 LSI3와, 상기 소스드라이버 LSI1 및 게이트드라이버 LSI3을 탑재하고 있는 각 TCP(4,5)와, 액정표시소자로서의 액정패널(6)과, 콘트롤러(2)가 제공된 플렉시블기판(7)으로 구성되어 있다. 또한, 상기 게이트드라이버 LSI3은 300화소를 구동하는 것이다. 따라서, 게이트측이 600화소인 본 실시형태에 관한 액정표시모듈에는, 상기 게이트드라이버 LSI3이 2개 사용된다.

상기 소스드라이버 LSI1의 출력단자는, TCP(4)상의 TCP 배선을 통해, TCP(4)의 액정패널(6)로의 출력단자에 전기적으로 접속되어 있다. TCP(4)의 액정패널(6)에 의 출력단자 및 상기 TCP 배선은, 액정패널(6)상의 ITO(Indium Tin Oxide:인듐 주석 산화물) 단자에, 예컨대 ACF(Anisotropic Conductive Film:이방성 도전막)을 통해 열압착되고, 액정패널(6)에 전기적으로 접속되어 있다.

한편, 플렉시블기판(7)의 배선과 각 TCP 배선은 예컨대 ACF나 납땜을 통해, 전기적으로 접속되어 있다.

따라서, 제1∼제8 소스드라이버로 공급된 영상데이터신호 R·G·B, 클록신호 CK, 래치신호 LS는, 콘트롤러(2)의 각 단자로부터, 플렉시블기판(7)상의 각 배선을 통하고 있다.

제1 소스드라이버에 입력된 상기 각 신호는, 상기 제1 소스드라이버로부터 출력되고, 플렉시블기판(7)상의 배선을 통해, 다음단의 제2 소스드라이버에 입력된다. 이하, 제3∼제8 소스드라이버에도, 동일하게 상기 각 신호가 순차 입력된다.

한편, 도1 내지 도3에 기초하여 설명한 바와 같이, 소스드라이버용 스타트 펄스신호 SPI는, 제1 소스드라이버의 입력단자 SPin에 입력되고, 소스드라이버 LSI1의 내부로직(1a)의 시프트 레지스터(11)를 전송된다. 상기 시프트 레지스터(11)의 최종단까지 전송된 소스드라이버용 스타트 펄스신호 SPI는 소스드라이버용 스타트 펄스신호 SPO로서, 출력단자 SPout로부터 출력된다.

상기한 바와 같이 제1 소스드라이버로부터 출력된 소스드라이버용 스타트 펄스신호 SPO는, 다시 플렉시블기판(7)상의 배선을 통해, 다음단의 제2 소스드라이버의 입력단자 SPin에, 소스드라이버용 스타트 펄스신호 SPI로서 입력된다. 이하, 제3∼제8 소스드라이버까지, 동일하게 소스드라이버용 스타트 펄스신호 SPI가 전송된다.

또한, 전원전압 Vcc, 접지전위 GND, 64비트 계조표시용 전압 Vref 1∼9,및 액정패널 인가전압 조정용 전압 VLS도 동일하게, 콘트롤러(2)의 출력단자 Vcc, GND, Vref 1∼9, VLS에서 플렉시블기판(7)상의 배선을 통해, 각각 제1∼제8 소스드라이버에 공통으로 공급되고 있다.

한편, 게이트드라이버 LSI3도 동일하게 TCP(5)에 탑재되고, 그 TCP 배선은 소스드라이버 LSI1의 TCP 배선과 마찬가지로, 액정패널(6)의 단자 및 플렉시블기판(7)의 배선과 각각 전기적으로 접속되어 있다.

콘트롤러(2)로부터, 게이트드라이버용 클록신호 GCK(콘트롤러)(2)의 출력단자 GCK로부터 출력)과, 전원전압 Vcc, 접지전위 GND 및 액정패널 인가전압조정용 전압 Vref 1∼2(콘트롤러의 출력단자 Vcc, GND, Vref 1∼2로부터 출력)이, 각 게이트드라이버 LSI3에 공급되어 있다.

또한, 게이트드라이버용 스타트 펄스신호 GSPI(콘트롤러의 출력단자 GSPI로부터 출력)이, 제1 게이트드라이버에 입력되어 있다. 그리고, 상기 게이트드라이버용 스타트 펄스신호 GSPI는, 상기 제1 게이트드라이버의 내부를, 게이트드라이버용 클록신호 GCK에 동기를 취해 전송되어 출력된다. 출력된 게이트드라이버용 스타트 펄스신호 GSPI는 다음단의 제2 게이트드라이버로 입력된다.

또한, 제1∼제8 소스드라이버의 동작의 상세한 설명은 전술한 바와 같다.

다음, 액정패널(6) 및 플렉시블기판(7)에 소스드라이버 LSI1을 탑재하였을 때의 단면도를 도7에 도시한다.

액정패널(6)의 하측기판(6a)에 제공되고 있는 액정패널측 단자(6b)와, 소스드라이버 LSI1을 탑재한 TCP 배선은, ACF를 통해 열압착에 의해 전기적으로 접속되고, 또한 고정되어 있다. 한편, TCP 배선과 플렉시블기판(7)의 TCP 배선부는 상기 ACF 또는 납땜에 의해 전기적으로 접속 및 고정되어 있다. 상기 소스드라이버 LSI1은, 범프를 통해 TCP 배선(이너리드부)와 접속된다. TCP 배선에 있어서의 접속부 이외는, 솔더레지스트로 보호되어 있다. 또한, 도7에서 소스드라이버 LSI1을 보호하기 위한 밀봉재는 생략되어 있다.

이상과 같이, 본 실시형태에 있어서, 소스측의 12개의 전원관계전압(전원전압 Vcc, 접지전위 GND, 64비트 계조표시용 전압 Vref 1∼9, 액정패널 인가전압조정용 전압 VLS)의 배선은, 외부부착의 기판인 플렉시블기판(7)상의 배선을 통해, 제1∼제8 소스드라이버에 병렬로 각 전압을 공급하고 있다.

또한, 소스측의 21개의 신호선(소스드라이버용 스타트 펄스신호 SPI, 클록신호 CK, 래치신호 LS, 영상데이터신호 R·G·B 각 6비트)는, 상기 플렉시블기판(7)상의 배선을 통해, 인접하는 제1∼제8 소스드라이버 사이를 접속하고 있다. 이들 신호선은, 플렉시블기판(7)상의 배선을 통해 접속되어 있지만, 전원관계전압의 배선과 같이 배선길이가 길어지지 않기 때문에 부유용량 등이 적어진다. 따라서, 고속인 클록신호 CK의 동작에도 문제가 발생하지 않는다.

이에 의해, 고속동작하는 신호의 신호선을 제1∼제8 소스드라이버 사이에서 접속함으로써, 부유용량 등의 영향을 적극적으로 삭감하고, 전원관계전압의 배선은 플렉시블기판(7)위 등의 외부배선을 사용함으로써 배선저항을 감소시킨다.

이상과 같이, 본 실시형태에 있어서의 표시소자용 구동장치는, 출력제어회로(1b)에 의해, 클록신호 CK 및 영상데이터신호 R·G·B가, 영상데이터신호 R·G·B의 취입 동작이 행하여지고 있지 않은 다음단 이후의 소스드라이버 LSI1에는 입력되지 않도록 제어하고 있기 때문에, 동작시킬 필요가 없는 소스드라이버 LSI1을 불필요하게 동작시키지 않는다. 또한, 상기 출력제어회로(1b)는, 시프트 레지스터(11)의 출력중의 1개의 출력에 의해, 클록신호 CK 및 영상데이터신호 R·G·B의 출력의 타이밍을 결정하는 구성이기 때문에, 복잡한 회로구성은 필요하지 않다. 이에 의해, 고속으로 동작하는 신호선을 소스드라이버 LSI1사이에서 캐스케이드 접속시켜 고속처리를 하여, 또한 사이즈를 대폭 증가시키지 않고, 소비전력을 대폭 절감할 수 있다.

또한, 상기한 바와 같은 표시소자용 구동장치를 사용함으로써, 액정표시모듈의 경량화, 박형화, 소형화 및 저비용화를 실현할 수 있다.

또한, 여기서는, 래치신호 LS를 공급하는 신호선은, 제1∼제8 소스드라이버에 입력단자 LSin, 출력단자 LSout를 제공하는 것에 의해, 인접하는 제1∼제8 소스드라이버 사이에서 접속되어 있다. 그러나, 상기 래치신호 LS는 저속이기 때문에, 출력단자 LSout을 폐지하고, 전원관계전압의 배선과 같이 제1∼제8 소스드라이버에 병렬로 입력단자 LSin에서 공급하는 구성이라도 좋다.

또한, 본 실시형태에 있어서의 제1∼제8 소스드라이버에서는, 클록신호 CK와 영상데이터신호 R·G·B가, 동일하게 출력제어회로(1b)를 통해 제어되는 구성으로 되어 있지만, 클록신호 CK에 대하서만 출력제어회로(1b)를 통해 제어를 하고, 영상데이터신호 R·G·B는, 그대로 제1∼제8 소스드라이버내의 배선을 통해, 출력단자 Rout· Gout· Bout로부터 출력되는 구성으로 하는 것도 가능하다.

이러한 구성의 경우, 동작을 하는 필요가 없는 소스드라이버 LSI1내에도 영상데이터신호 R·G·B가 출력되기 때문에, 예컨대 플렉시블기판(7)등의 외부기판의 불필요용량을 충방전 하는 것으로 된다. 따라서, 클록신호 CK와 영상데이터신호 R·G·B의 양쪽을 출력제어회로(1b)에 의해 제어하는 구성보다 불필요한 소비전력이 증가하게 된다. 그러나, 18비트의 영상데이터신호 R·G·B가 출력제어회로(1b)를 경유하지 않기 때문에, 출력제어회로(1b)의 NAND게이트(22a) 및 인버터(23a)의 회로를 삭감할 수 있어, 비용이 절감되는 효과를 제공한다.

〔실시형태 2〕

본 발명의 제2 실시형태에 대해, 도8 내지 도11에 따라 설명하면 이하와 같다. 또한, 설명의 편의상, 상기 실시형태 1에서 설명한 부재와 동일한 작용을 하는 부재에 대해서는 동일한 참조번호를 부기하고, 그 설명을 생략한다.

본 실시형태에 관한 표시소자용 구동장치는, 소스드라이버 LSI(구동회로) (31)에 있어서, 실시형태 1의 소스드라이버 LSI1을 변형한 것 이외는, 실시형태 1의 표시소자용 구동장치와 거의 동일한 구성이다.

도8에 도시한 바와 같이, 본 실시형태에 관한 표시소자용 구동장치는, 복수의 소스측 구동회로로서의 8개의 소스드라이버 LSI31과, 이들 8개의 소스드라이버 LSI31에 전압이나 신호를 공급하는 콘트롤러(2)를 구비하고 있다. 상기 8개의 소스드라이버 LSI31은 캐스케이드 접속되어 있고, 이하 소스드라이버 LSI31을 서로 구별해야 하는 경우에는, 1∼7단째의 소스드라이버 LSI31을 각각 제1∼제7 소스드라이버라 하고, 최종단의 소스드라이버 LSI31을 제8 소스드라이버라 한다.

상기 소스드라이버 LSI31은 각각 내부로직(31a)와 출력제어회로(1b)를 구비하고, 내부로직(31a)은 실시형태 1의 내부로직(1a)와 거의 같은 동작을 행한다.

도9는 본 실시형태에 관한 표시소자용 구동장치를 구성하고 있는 소스드라이버 LSI31의 시스템구성을 도시한 블록도이다.

도8 및 도9에 도시한 바와 같이, 상기 소스드라이버 LSI31은, 각종 신호선에 더하여, 전원관계전압의 배선도, A1선 등의 소스드라이버 LSI31의 내부배선을 사용하여, 인접하는 제1∼제8 소스드라이버 사이를 캐스케이드 접속하고 있는 구성으로 되어있다. 또한, 도9에 도시한 바와 같이, 전원관계전압인 전원전압 Vcc 및 접지전위 GND도, 각각 내부로직3(1a) 및 출력제어회로(1b)의 내부회로에 공급되어 있다. 이들 전원관계전압의 동작은, 실시형태 1에 관한 표시소자용 구동장치와 같기 때문에, 그 설명은 생략한다. 또한, 출력제어회로(1b)에 접속되는 전원전압 Vcc 및 접지전위 GND의 배선은 생략되어 있다.

다음, 상기 표시소자용 구동장치를 탑재한 본 실시형태의 액정모듈의 구성을 도10에 도시한다. 본 실시형태에 관한 액정모듈은, 실시형태 1의 액정모듈에서, 서로 인접하는 TCP(4)를 전기적으로 접속함과 동시에, 소스드라이버 LSI31내에 제공된 A1선 등으로 이루어지는 내부배선을 사용하고, 각종 신호및 전원관계전압이 TCP(4) 내부를 통해 전달하도록 하여, 외부배선을 공급하기 위한 외부부착의 기판인 플렉시블기판(7)이 배제된다.

상기 소스드라이버 LSI31을 탑재한 TCP(4)를, 액정패널(6)에 접속하는 접속형태를 도11에 도시한다.

소스드라이버 LSI31은, 실시형태 1의 소스드라이버 LSI1과 같이, TCP(4)에 탑재되어 있다. 각 TCP(4)의 측면에 배치된 TCP 배선(4a)와 하측기판(6a)의 접속용배선(ITO 배선)(6c)을 접속하고, 상기 접속용 배선(6c)를 통해 서로 인접하는 TCP(4)의 TCP 배선(4a)를 전기적으로 접속하고 있다. 이 접속은, TCP출력단자(4b)와 액정패널측단자(6b)의 접속과 동시에, 같은 ACF를 통해 열압착을 행하는 것으로 실현된다.

이 구성에 의해, 각종 신호선이나 전원관계전압의 외부배선을 공급하는 플렉시블기판(7)을 제거할 수 있다. 콘트롤러(2)는, 도시되지 않은 플렉시블기판에 별도 탑재되고, 전술한 바와 같이 액정패널(6)상의 접속용배선(6c)에 접속됨으로써 탑재가능해진다.

이에 의해, 본 실시형태에 관한 표시소자용 구동장치는, 소비전력을 대폭 절감할 수 있는 것에 더하여, 경량화, 소형화, 및 저비용화를 실현할 수 있다.

또한, 본 실시형태에 관한 액정표시모듈도, 상기한 바와 같은 저소비전력화, 박형화, 경량화, 소형화 및 저비용화를 실현한 표시소자용 구동장치를 탑재하고 있기 때문에, 이 특성을 살려 저소비전력화, 박형화, 경량화, 소형화 및 저비용화가 실현된다.

본 실시형태에 있어서는, 이상과 같이, 액정패널(6)의 접속용배선(6c)을 사용하여, 인접하는 TCP(4)끼리를 접속하는 것이지만, 다른 방법으로서 액정패널상의 배선은 사용하지 않고, 인접하는 TCP의 배선끼리를 중합하여 접속하는 것도 가능하게 된다. 이 방법은, 본 출원인에 의한 일본 공개특허공보 5-297394호, 일본 공개 특허공보 6-3684호 또는 일본 공개특허공보 10-214858호 등에 개시되어 있다.

이러한 구성이라도, 배선용의 외부기판(플렉시블기판 7 또는 프린트기판)을 생략할수 있기 때문에, 액정모듈의 저가격화 및 소형화가 실현된다.

이상과 같이, 본 발명의 표시소자용 구동장치는, 영상데이터신호에 따라 표시소자를 구동한다, 캐스케이드 접속된 복수의 구동회로로 이루어지고, 각 구동회로에는, 클록신호에 동기하여 스타트 펄스신호를 시프트하여 전송하는 전송부와, 상기 전송부의 출력에 따라 영상데이터신호를 선택하는 선택부와, 상기 선택부에 의해 선택된 영상데이터신호를 래치신호에 의해 래치하는 래치부가 제공되고, 적어도 상기 클록신호 및 스타트 펄스신호가, 상기 구동회로 사이에서 캐스케이드 접속되어 있는 표시소자용 구동장치에 있어서, 상기 각 구동회로는, 다음단의 구동회로로의 스타트 펄스신호의 출력시, 또는 출력보다 소정시간만큼 빠른 출력소정시간 전까지, 상기 클록신호의 다음단의 구동회로로의 출력을 정지하는 출력제어부를 갖는 것을 특징으로 하고 있다.

상기 구성에 의하면, 캐스케이드 접속되어 있는 복수의 구동회로에 각각 제공되고 있는 출력제어부는, 스타트 펄스신호의 출력시까지, 또는 출력보다 소정시간 빠른 출력소정시간 전까지, 클록신호의 출력을 정지하고 있다. 즉, 상기 출력제어부는, 다음단의 구동회로로의 스타트 펄스신호의 출력과 동시에, 또는 출력시보다 소정시간만큼 빠른 타이밍으로, 클록신호를 다음단의 구동회로로 출력한다. 따라서, 영상데이터신호의 취입 동작이 행하여지고 있지 않은 다음단 이후의 구동회로에는 클록신호가 입력되지 않고, 전송부, 선택부 및 래치부 등은 그 동작을 정지하고 있다.

일반적으로, 상술한 바와 같이, 구동회로를 구성하고 있는 전송부, 선택부, 래치부 등은 고속동작을 행하고 있다. 따라서, 영상데이터신호의 취입이 행하여지고 있지 않다, 즉, 동작시킬 필요가 없는 구동회로에서, 전송부, 선택부, 래치부 등을 불필요하게 동작시키면, 소비전력이 대폭 증가하게 된다.

이에 대해, 상기 본 발명의 구성을 이용하면, 영상데이터신호의 취입 동작이 행하여지고 있지 않은 구동회로에 있어서, 고속동작하는 상기 전송부, 선택부, 래치부 등의 불필요한 동작을 정지시킬 수 있다.

또한, 클록신호자체가 고속으로 동작하는 신호이기 때문에, 상기 클록신호가, 동작시킬 필요가 없는 다음단 이후의 구동회로에 입력되지 않아, 상기 클록신호를 전파하기 위해 구동회로외부에 배치되는 외부배선이나, 상기 외부배선이 배치되어 있는 외부기판 등의 부유용량의 충방전이 행하여지지 않는다.

이에 의해, 동작시킬 필요가 없는 구동회로에 있어서, 전송부, 선택부, 래치부등의 고속동작에 의한 소비전력이나, 외부배선 등의 부유용량의 충방전에 의한 소비전력을 대폭 절감하여, 표시소자용 구동장치의 저소비전력화를 실현할 수 있다.

또한, 적어도 상기 클록신호 및 스타트 펄스신호가, 구동회로사이에서 캐스케이드 접속되어 각 구동회로간을 전파하기 때문에, 상기 클록신호 및 스타트펄스 신호 신호를 각 구동회로에 병렬로 공급하기 위한 외부배선이 불필요해진다.

이에 따라, 외부배선의 수를 감소시킬 수 있기 때문에, 표시소자용 구동장치의 소형화를 실현할 수 있다.

또한, 외부배선을 배치하기위한 외부부착 기판을 소형화하거나 또는 생략하여 표시소자용 구동장치의 소형화를 실현할 수 있다.

또한, 본 발명의 표시소자용 구동장치는, 상기 영상데이터신호가, 상기 각 구동회로사이에서 캐스케이드 접속되어 있고, 상기 출력제어부가, 다음단의 구동회로로의 스타트 펄스신호의 출력시 또는 출력보다 소정시간만큼 빠른 출력소정시간 전까지, 상기 영상데이터신호의 다음단의 구동회로로의 출력을 정지하는 것을 특징으로 하고 있다.

상기 구성에 의하면, 클록신호와 같이, 영상데이터신호도 복수의 구동회로사이에서 캐스케이드 접속되어 있다. 또한, 출력제어부는, 상기 클록신호와 같이, 상기 영상데이터신호에 대해서도 다음단의 구동회로로의 출력을 제어하고 있다. 즉, 상기 출력제어부는, 스타트 펄스신호의 출력시 또는 출력시로부터 소정시간 전까지, 상기 영상데이터신호의 출력을 정지하고 있다.

이상과 같이, 클록신호와 같이 영상데이터신호도, 영상데이터신호의 취입 동작이 행하여지고 있지 않은 다음단 이후의 구동회로에 출력되지 않기 때문에, 예컨대, 구동회로외부에 배치된 외부배선이나 상기 외부배선을 배치하기 위한 외부부착의 기판 등의 부유용량의 충방전은 행하여지지 않는다. 또한, 다음단 이후의 구동회로에 있어서, 예컨대 영상데이터신호의 입력버퍼와 일시적으로 영상데이터신호를 래치하는 회로 사이의 동작에 의한 불필요한 소비전력을 절감할 수 있다.

이에 의해, 동작시킬 필요가 없는 구동회로를 고속동작시키는 것에 의한 소비전력이나, 외부배선 등의 부유용량의 충방전에 의한 소비전력을 대폭 절감하여, 더욱 저소비전력화를 실현할 수 있다.

또한, 상기 클록신호 및 스타트 펄스신호에 더하여, 영상데이터신호도 구동회로사이에서 캐스케이드 접속되어 있기 때문에, 영상데이터신호를 각 구동회로에 병렬로 공급하는 공통배선으로서의 외부배선도 불필요해진다.

이에 의해, 외부배선의 수를 감소시킬 수 있기 때문에, 그 결과, 표시소자용 구동회로를 더욱 소형화할 수 있다. 또한, 외부배선을 배치하기위한 외부부착의 기판을 소형화 또는 생략하여 표시소자용 구동장치의 소형화를 실현할 수 있다.

본 발명의 표시소자용 구동장치는, 상기 출력제어부가, 상기 전송부의 출력중 하나의 출력에 따라, 상기 클록신호를 다음단의 구동회로로 출력하는 것을 특징으로 하고있다.

상기 구성에 의하면, 출력제어부는, 전송부의 출력중 하나의 출력에 따라, 클록신호의 출력의 타이밍을 결정하고 있다. 따라서, 복잡한 구성이 아니라, 간단한 구성의 부가회로에서 상기 출력제어부를 구성하는 것이 가능하다.

이에 의해, 구동회로의 사이즈를 대폭 증가시키지 않고, 또한 비용상승도 없이 출력제어부의 소비전력을 절감할 수 있다.

또한, 본 발명의 표시소자용 구동장치는, 상기 출력제어부가, 상기 전송부의 출력중 하나의 출력에 따라, 상기 클록신호, 또는 상기 클록신호와 상기 영상데이터신호를, 다음단의 구동회로에 출력하는 것을 특징으로 하고있다.

상기 구성에 의하면, 출력제어부는, 전송부의 출력중 하나의 출력에 따라, 클록신호, 또는 상기 클록신호와 상기 영상데이터신호와의 출력의 타이밍을 결정하고 있다. 따라서, 복잡한 구성이 필요하지 않고, 간단한 구성의 부가회로로 상기 출력제어회로를 구성하는 것이 가능하다.

이에 의해, 구동회로의 사이즈를 대폭 증가시키지 않고, 비용 상승도 방지하면서, 출력제어부의 소비전력을 절감할 수 있다.

또한, 본 발명에 관한 표시모듈은, 상기 표시소자용 구동장치와, 상기 표시소자용 구동장치에 의해 구동되는 표시소자를 구비하는 것을 특징으로 하고 있다.

상기 구성에 의하면, 상술한 바와 같은 저소비전력화 및 소형화된 표시소자용 구동장치가 표시모듈에서의 표시소자를 구동하고 있다.

발명의 상세한 설명에 있어서의 구체적인 실시형태 또는 실시예는 어디까지나, 본 발명의 기술내용을 밝히는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되는 것이 아니라, 본 발명의 정신과 다음에 기재하는 특허청구범위내에서, 여러가지로 변경하여 실시할 수 있을 것이다.

Claims

영상데이터신호에 따라 표시소자를 구동하는 복수의 구동회로를 구비하고, 상기 각 구동회로에는,

상기 구동회로사이에서 캐스케이드 접속되어 있는 클록신호에 동기하여, 상기 구동회로 사이에서 캐스케이드 접속되어 있는 스타트 펄스신호를 시프트하여 전송하는 전송수단;

상기 전송수단의 출력에 따라 영상데이터신호를 선택하는 선택수단;

상기 선택수단에 의해 선택된 영상데이터신호를 래치신호에 의해 래치하는 래치수단; 및

다음단의 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 다음단의 구동회로로의 상기 클록신호의 출력을 정지하는 출력제어수단이 제공되는 표시소자용 구동장치.
제1항에 있어서, 상기 영상데이터신호는 상기 구동회로사이에서 캐스케이드 접속되어 있고,

상기 출력제어수단이, 다음단의 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 상기 영상데이터신호의 다음단의 구동회로로의 출력을 정지하는 표시소자용 구동장치.
제1항에 있어서, 상기 출력제어수단이, 상기 전송수단의 출력중 하나의 출력에 따라, 상기 클록신호를 다음단의 구동회로에 출력하는 표시소자용 구동장치.
제2항에 있어서, 상기 출력제어수단이, 상기 전송수단의 출력중 하나의 출력에 따라, 상기 클록신호를 다음단의 구동회로에 출력하는 표시소자용 구동장치.
제2항에 있어서, 상기 출력제어수단이, 상기 전송수단의 출력중 하나의 출력에 따라, 상기 영상데이터신호를 다음단의 구동회로에 출력하는 표시소자용 구동장치.
제4항에 있어서, 상기 출력제어수단이, 상기 전송수단의 출력중 하나의 출력에 따라, 상기 영상데이터신호를 다음단의 구동회로에 출력하는 표시소자용 구동장치.
영상데이터신호에 따라 표시소자를 구동하는 복수의 구동회로를 구비하고, 상기 각 구동회로에는,

상기 구동회로사이에서 캐스케이드 접속되어 있는 클록신호에 동기하여, 상기 구동회로사이에서 캐스케이드 접속되어 있는 스타트 펄스신호를 시프트하여 전송하는 전송부;

상기 전송부의 출력에 따라 영상데이터신호를 선택하는 선택부;

상기 선택부에 의해 선택된 영상데이터신호를 래치신호에 의해 래치하는 래치부; 및

다음단의 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 다음단의 구동회로로의 상기 클록신호의 출력을 정지하는 출력제어부가 제공되고 있는 표시소자용 구동장치.
제7항에 있어서, 상기 영상데이터신호는, 상기 구동회로사이에서 캐스케이드 접속되어 있고,

상기 출력제어부가, 다음단의 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 상기 영상데이터신호의 다음단의 구동회로로의 출력을 정지하는 표시소자용 구동장치.
제7항에 있어서, 상기 출력제어부가, 상기 전송부의 출력중 하나의 출력에 따라, 상기 클록신호를 다음단의 구동회로에 출력하는 표시소자용 구동장치.
제8항에 있어서, 상기 출력제어부가, 상기 전송부의 출력중 하나의 출력에 따라, 상기 클록신호를 다음단의 구동회로에 출력하는 표시소자용 구동장치.
제8항에 있어서, 상기 출력제어부가, 상기 전송부의 출력중 하나의 출력에 따라, 상기 영상데이터신호를 다음단의 구동회로에 출력하는 표시소자용 구동장치.
제10항에 있어서, 상기 출력제어부가, 상기 전송부의 출력중 하나의 출력에 따라, 상기 영상데이터신호를 다음단의 구동회로에 출력하는 표시소자용 구동장치.
영상데이터신호에 따라 표시소자를 구동하는 복수의 소스측 구동회로를 구비하고,

상기 각 소스측 구동회로에는,

상기 소스측 구동회로사이에서 캐스케이드 접속되어 있는 클록신호에 동기하여, 상기 소스측 구동회로사이에서 캐스케이드 접속되어 있는 스타트 펄스신호를 시프트하여 전송하는 시프트 레지스터;

상기시프트 레지스터의 출력에 따라 영상데이터신호를 선택하는 샘플링메모리;

상기 샘플링메모리에 의해 선택된 영상데이터신호를 래치신호에 의해 래치하는 홀드메모리; 및

다음단의 소스측 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 다음단의 소스측 구동회로로의 상기 클록신호의 출력을 정지하는 출력제어회로를 갖는 표시소자용 구동장치
제13항에 있어서, 상기 영상데이터신호는, 상기 소스측 구동회로사이에서 캐스케이드 접속되어 있고,

상기 출력제어회로가, 다음단의 소스측 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 상기 영상데이터신호의 다음단의 소스측 구동회로로의 출력을 정지하는 표시소자용 구동장치.
제1항에 있어서, 상기 각 구동회로간을 캐스케이드 접속하고 있는 배선을 이용하여, 전원관계전압이 각 구동회로내에 공급되는 표시소자용 구동장치.
제7항에 있어서, 상기 각 구동회로간을 캐스케이드 접속하고 있는 배선을 이용하여, 전원관계전압이 각 구동회로내에 공급되는 표시소자용 구동장치.
제13항에 있어서, 상기 각 소스측 구동회로간을 캐스케이드 접속하고 있는 배선을 이용하여, 전원관계전압이 각 소스측 구동회로내에 공급되는 표시소자용 구동장치.
영상데이터신호에 따라 표시소자를 구동하는 복수의 구동회로를 구비하고, 상기 각 구동회로가, 상기 구동회로사이에서 캐스케이드 접속되어 있는 클록신호에 동기하여, 상기 구동회로사이에서 캐스케이드 접속되어 있는 스타트 펄스신호를 시프트하여 전송하는 전송수단과, 상기 전송수단의 출력에 따라 영상데이터신호를 선택하는 선택수단과, 상기 선택수단에 의해 선택된 영상데이터신호를 래치신호에 의해 래치하는 래치수단과, 다음단의 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 다음단의 구동회로로의 상기 클록신호의 출력을 정지하는 출력제어수단을 갖고 있는 표시소자용 구동장치; 및

상기 표시소자용 구동장치에 의해 구동되는 표시소자를 구비하는 표시모듈.
영상데이터신호에 따라 표시소자를 구동하는 복수의 구동회로를 구비하고, 상기 각 구동회로가, 상기 구동회로사이에서 캐스케이드 접속되어 있는 클록신호에 동기하여, 상기 구동회로사이에서 캐스케이드 접속되어 있는 스타트 펄스신호를 시프트하여 전송하는 전송수단과, 상기 전송수단의 출력에 따라 구동회로사이에서 캐스케이드 접속되어 있는 영상데이터신호를 선택하는 선택수단과, 상기 선택수단에 의해 선택된 영상데이터신호를 래치신호에 의해 래치하는 래치수단과, 다음단의 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 다음단의 구동회로로의 상기 클록신호 및 영상데이터신호의 출력을 정지하는 출력제어수단을 갖고 있는 표시소자용 구동장치와, 상기 표시소자용 구동장치에 의해 구동되는 표시소자를 구비하는 표시모듈.
영상데이터신호에 따라 표시소자를 구동하는 복수의 구동회로를 구비하고, 상기 각 구동회로가, 상기 구동회로사이에서 캐스케이드 접속되어 있는 클록신호에 동기하여, 상기 구동회로사이에서 캐스케이드 접속되어 있는 스타트 펄스신호를 시프트하여 전송하는 전송부와, 상기 전송부의 출력에 따라 영상데이터신호를 선택하는 선택부와, 상기 선택부에 의해 선택된 영상데이터신호를 래치신호에 의해 래치하는 래치부와, 다음단의 구동회로로의 스타트펄스 신호 신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 다음단의 구동회로로의 상기 클록신호의 출력을 정지하는 출력제어부를 갖고 있는 표시소자용 구동장치; 및

상기 표시소자용 구동장치에 의해 구동되는 표시소자를 구비하고 있는 표시모듈.
영상데이터신호에 따라 표시소자를 구동하는 복수의 구동회로를 구비하고, 상기 각 구동회로가, 상기 구동회로사이에서 캐스케이드 접속되어 있는 클록신호에 동기하여, 상기 구동회로사이에서 캐스케이드 접속되어 있는 스타트 펄스신호를 시프트하여 전송하는 전송부와, 상기 전송부의 출력에 따라 구동회로사이에서 캐스케이드 접속되어 있는 영상데이터신호를 선택하는 선택부와, 상기 선택부에 의해 선택된 영상데이터신호를 래치신호에 의해 래치하는 래치부와, 다음단의 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 다음단의 구동회로로의 상기 클록신호 및 영상데이터신호의 출력을 정지하는 출력제어부를 갖고 있는 표시소자용 구동장치에 의해 구동되는 표시소자와, 상기 표시소자용 구동장치에 의해 구동되는 표시소자를 구비하고 있는 표시 모듈.
영상데이터신호에 따라 표시소자를 구동하는 복수의 소스측 구동회로를 구비하고, 상기 각 소스측 구동회로가, 상기 소스측 구동회로사이에서 캐스케이드 접속되어 있는 클록신호에 동기하여, 상기 소스측 구동회로사이에서 캐스케이드 접속되어 있는 스타트 펄스신호를 시프트하여 전송하는 시프트 레지스터와, 상기시프트 레지스터의 출력에 따라 영상데이터신호를 선택하는 샘플링메모리와, 상기 샘플링메모리에 의해 선택된 영상데이터신호를 래치신호에 의해 래치하는 홀드메모리와, 다음단의 소스측 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 다음단의 소스측 구동회로로의 상기 클록신호의 출력을 정지하는 출력제어회로를 갖고 있는 표시소자용 구동장치; 및

상기 표시소자용 구동장치에 의해 구동되는 표시소자를 구비하는 표시모듈.
영상데이터신호에 따라 표시소자를 구동하는 복수의 소스측 구동회로를 구비하고, 상기 각 소스측 구동회로가, 상기 소스측 구동회로사이에서 캐스케이드 접속되어 있는 클록신호에 동기하여, 상기 소스측 구동회로사이에서 캐스케이드 접속되어 있는 스타트 펄스신호를 시프트하여 전송하는 시프트 레지스터와, 상기시프트 레지스터의 출력에 따라 소스측 구동회로사이에서 캐스케이드 접속되어 있는 영상데이터신호를 선택하는 샘플링메모리와, 상기 샘플링메모리에 의해 선택된 영상데이터신호를 래치신호에 의해 래치하는 홀드메모리와, 다음단의 소스측 구동회로로의 스타트 펄스신호의 출력시 및 출력보다 소정시간만큼 빠른 소정 출력시간앞중 하나까지, 다음단의 소스측 구동회로로의 상기 클록신호 및 영상데이터신호의 출력을 정지하는 출력제어회로를 갖고 있는 표시소자용 구동장치; 및

상기 표시소자용 구동장치에 의해 구동되는 표시소자를 구비하는 표시모듈.
제18항에 있어서, 상기 표시소자를 구성하고 있는 기판상에 구동회로용 접속용배선을 제공하고, 상기 구동회로용 접속용배선을 사용하여 서로 인접하는 구동회로를 접속하는 표시모듈.
제20항에 있어서, 상기 표시소자를 구성하고 있는 기판상에 구동회로용 접속용배선을 제공하고, 상기 구동회로용 접속용 배선을 사용하여 서로 인접하는 구동회로를 접속하는 표시모듈.
제22항에 있어서, 상기 표시소자를 구성하고 있는 기판상에 소스측 구동회로용 접속용배선을 제공하고, 상기 소스측 구동회로용 접속용배선을 사용하여 서로 인접하는 소스측 구동회로를 접속하는 표시모듈.